TWI534897B - 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊 - Google Patents
具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊 Download PDFInfo
- Publication number
- TWI534897B TWI534897B TW101101220A TW101101220A TWI534897B TW I534897 B TWI534897 B TW I534897B TW 101101220 A TW101101220 A TW 101101220A TW 101101220 A TW101101220 A TW 101101220A TW I534897 B TWI534897 B TW I534897B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxynitride layer
- oxynitride
- oxide
- oxygen
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 68
- 229910052760 oxygen Inorganic materials 0.000 claims description 61
- 239000001301 oxygen Substances 0.000 claims description 57
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 55
- 238000003860 storage Methods 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 39
- 239000000203 mixture Substances 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 34
- 229910052732 germanium Inorganic materials 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 31
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 20
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 13
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000003949 trap density measurement Methods 0.000 claims description 4
- 230000001965 increasing effect Effects 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- MSMBMPVUCWOJPY-UHFFFAOYSA-N 1-N,1-N'-ditert-butyldecane-1,1-diamine Chemical compound C(C)(C)(C)NC(NC(C)(C)C)CCCCCCCCC MSMBMPVUCWOJPY-UHFFFAOYSA-N 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 206010011906 Death Diseases 0.000 claims 2
- 238000000280 densification Methods 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 37
- 229910052757 nitrogen Inorganic materials 0.000 description 21
- 230000008021 deposition Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 229910052684 Cerium Inorganic materials 0.000 description 9
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052707 ruthenium Inorganic materials 0.000 description 7
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000013213 extrapolation Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004321 preservation Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- -1 germanium-oxide-oxygen oxide-oxide-germanium Chemical compound 0.000 description 3
- ZTEHOZMYMCEYRM-UHFFFAOYSA-N 1-chlorodecane Chemical compound CCCCCCCCCCCl ZTEHOZMYMCEYRM-UHFFFAOYSA-N 0.000 description 2
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical group [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052805 deuterium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- IXADHCVQNVXURI-UHFFFAOYSA-N 1,1-dichlorodecane Chemical compound CCCCCCCCCC(Cl)Cl IXADHCVQNVXURI-UHFFFAOYSA-N 0.000 description 1
- IHGSAQHSAGRWNI-UHFFFAOYSA-N 1-(4-bromophenyl)-2,2,2-trifluoroethanone Chemical compound FC(F)(F)C(=O)C1=CC=C(Br)C=C1 IHGSAQHSAGRWNI-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- IEJUWBNFQCUJFF-UHFFFAOYSA-M N.[O-2].[OH-].O.[Ce+3] Chemical compound N.[O-2].[OH-].O.[Ce+3] IEJUWBNFQCUJFF-UHFFFAOYSA-M 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229950005499 carbon tetrachloride Drugs 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- LZDSILRDTDCIQT-UHFFFAOYSA-N dinitrogen trioxide Chemical compound [O-][N+](=O)N=O LZDSILRDTDCIQT-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000010955 robust manufacturing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Description
本申請案為2007年6月13日申請之同在申請中之美國申請案第11/811,958號的部分接續申請案，美國申請案第11/811,958號根據35 U.S.C. 119(e)主張2007年5月25日申請之美國臨時專利申請案第60/931,947號之優先權，該兩者均以引用的方式併入本文中。
本發明係關於半導體加工，且更特定言之係關於具有改良之氧化物-氮化物或氮氧化物層之氧化物-氮化物-氧化物堆疊及其形成方法。
非揮發性半導體記憶體(諸如分裂閘極快閃記憶體)典型地使用堆疊之浮動閘極型場效電晶體，其中電子被誘導至待藉由對控制閘極施加偏壓且使上面形成記憶體單元之基板的主體區域接地進行程式化之記憶體單元的浮動閘極中。
使用氧化物-氮化物-氧化物(ONO)堆疊作為矽-氧化物-氮化物-氧化物-矽(SONOS)電晶體中之電荷儲存層或作為分裂閘極快閃記憶體中之浮動閘極與控制閘極之間的絕緣層。
圖1為半導體裝置100(諸如記憶體裝置)之中間結構的部分橫截面圖，該半導體裝置100具有包括根據習知方法在矽基板108之表面106上形成之習知ONO堆疊104的SONOS閘極堆疊或結構102。另外，裝置100典型地進一步包括一或多個與閘極堆疊對準且由通道區域112分離之擴散區110(諸如源極及汲極區)。簡言之，SONOS結構102包括在ONO堆疊104上形成且與ONO堆疊104接觸之多晶矽(多晶)閘極層114。多晶閘極層(poly gate layer)114由ONO堆疊104與基板108分離或電絕緣。ONO堆疊104一般包括下部氧化物層116、用作裝置100之電荷儲存或記憶體層的氮化物或氮氧化物層118及覆蓋氮化物或氮氧化物層的頂部高溫氧化物(HTO)層120。
習知SONOS結構102及其形成方法的一個問題在於氮化物或氮氧化物層118的資料保持能力較差，該層因穿過該層之洩漏電流而限制裝置100壽命及/或其在若干應用中之使用。
習知SONOS結構102及其形成方法的另一問題在於氮氧化物層118之化學計算量在該層之厚度上既不均一亦非最佳。特定言之，氮氧化物層118慣常在單一步驟中使用單一處理氣混合物及固定或恆定處理條件來形成或沈積，以求得到在相對較厚層之厚度上具有較高氮及較高氧濃度的均勻層。然而，由於頂部及底部效應，此舉導致氮、氧及矽濃度可在整個習知氮氧化物層118中變化。頂部效應由處理氣在沈積之後斷開的順序引起。特定言之，含矽處理氣(諸如矽烷)典型地首先斷開，產生氮氧化物層118中氧及/或氮化物含量高且矽含量低之頂部部分。類似地，底部效應由引入處理氣以起始沈積之順序引起。特定言之，氮氧化物層118之沈積典型地在退火(annealing)步驟之後，從而在沈積製程開始時產生氨(NH3)的峰值或相對較高濃度且產生氮氧化物層中氧及矽含量低且氮含量高之底部部分。底部效應亦歸因於表面成核現象，其中在初始處理氣混合物中可用之氧及矽優先與矽在基板表面反應且並不促成氮氧化物層的形成。因此，用ONO堆疊104製成之記憶體裝置100的電荷儲存特性且特定言之程式化及抹除速度及資料保存受到不利影響。
因此，對具有利用氮氧化物層作為展現改良之程式化及抹除速度及資料保存之記憶體層之ONO堆疊的記憶體裝置存在需要。進一步對形成具有展現改良之氮氧化物化學計算量之氮氧化物層之ONO堆疊的方法及製程存在需要。
本發明提供一種包括矽-氧化物-氮氧化物-氧化物-矽結構之半導體裝置及其形成方法。在一個具體實例中，該結構包含：在包括矽之基板表面上的隧道氧化物層；多層電荷儲存層，其包括該隧道氧化物層上之富氧第一氮氧化物層，其中該第一氮氧化物層之化學計算量組成導致其實質上無陷阱，及該第一氮氧化物層上之貧氧第二氮氧化物層，其中該第二氮氧化物層之化學計算量組成導致其陷阱緻密；該第二氮氧化物層上的阻擋氧化物層；及該阻擋氧化物層上的含矽閘極層。
在一個具體實例中，該方法包括：(i)在基板之含矽層上形成隧道氧化物層；(ii)藉由在該隧道氧化物層上沈積富氧第一氮氧化物層(其中該第一氮氧化物層之化學計算量組成導致其實質上無陷阱)且在該第一氮氧化物層上沈積貧氧第二氮氧化物層(其中該第二氮氧化物層之化學計算量組成導致其陷阱緻密)來形成多層電荷儲存層；(iii)在該第二氮氧化物層上形成阻擋氧化物層；及(iv)在該阻擋氧化物層上形成含矽閘極層。
本發明結構及方法之此等及各種其他特徵及優點將在結合下文提供之隨附圖式及隨附申請專利範圍閱讀以下詳細描述後顯而易知。
本發明大體係關於一種包含包括多層電荷儲存層之矽-氧化物-氮氧化物-氧化物-矽閘極結構的裝置及其製造方法。閘極結構及方法尤其適用於形成記憶體裝置中的記憶體層，諸如記憶電晶體。
在以下描述中，出於解釋目的闡述大量特定細節以便提供對本發明的透徹理解。然而，本發明結構及方法可在無此等特定細節下實施對熟習此項技術者係顯而易知。在其他情況下，熟知結構及技術未詳細顯示或以方塊圖形式顯示以避免不必要地混淆對此描述的理解。
描述中提及「一個具體實例(one embodiment)」或「一具體實例(an embodiment)」意謂結合具體實例所述之特定特徵、結構或特性包括於至少一個具體實例中。在說明書不同地方出現的短語「在一個具體實例中(in one embodiment)」未必均指同一具體實例。如本文所用之術語「耦合(to couple)」可包括直接連接及經由一或多個介入組件間接連接兩者。
簡言之，該方法涉及形成包括具有不同濃度之氧、氮及/或矽之多個氮氧化物層(諸如氮氧化矽(Si2N2O)層)的多層電荷儲存層。氮氧化物層與習知ONO結構中之氮化物或氮氧化物層相比在較高溫度下形成，且各層使用不同處理氣混合物及/或以不同流動速率形成。一般而言，氮氧化物層至少包括頂部氮氧化物層及底部氮氧化物層。在某些具體實例中，層之化學計算量組成經調整或選擇以使得下部或底部氮氧化物具有較高氧及矽含量，而頂部氮氧化物層具有較高矽及較高氮濃度而氧濃度較低，以產生貧氧、富矽氮化物或氮氧化物。富矽及富氧底部氮氧化物層在不損害裝置速度或程式與抹除電壓之間的初始(壽命開始)差值下減少儲存電荷損失。富矽、貧氧頂部氮氧化物層增加記憶體裝置之程式化與抹除電壓之間的差值，由此改良裝置速度、增強資料保存且延長裝置之操作壽命。在一些具體實例中，富矽、貧氧頂部氮氧化物層可進一步包括經選擇以增加其中陷阱數目之濃度的碳。
視情況，頂部氮氧化物層與底部氮氧化物層之間厚度之比率可經選擇以促進在使用乾式或濕式氧化形成第一氧化層之後在矽-氧化物-氮氧化物-氧化物-矽閘極結構之隧道或第一氧化層上形成氮氧化物層。
現將參照圖2至圖4更詳細地描述根據本發明之各種具體實例之矽-氧化物-氮氧化物-氧化物-矽結構及其製造方法。
圖2為說明根據一個具體實例具有包括多層電荷儲存層之矽-氧化物-氮氧化物-氧化物-矽閘極結構之半導體記憶體裝置200之一部分的橫截面側視圖的方塊圖。參照圖2，記憶體裝置200包括包含在基板或矽基板208上之矽層之表面206上形成之多層電荷儲存層204的矽-氧化物-氮氧化物-氧化物-矽閘極結構或閘極堆疊202。另外，裝置200進一步包括一或多個與閘極堆疊202對準且由通道區域212分離之擴散區210(諸如源極及汲極區或結構)。一般而言，矽-氧化物-氮氧化物-氧化物-矽閘極結構包括含矽閘極層(諸如在多層電荷儲存層204上形成且與多層電荷儲存層204接觸之多晶矽或多晶閘極層214)及矽層或基板208的一部分。多晶閘極層214由多層電荷儲存層204與基板208分離或電絕緣。矽-氧化物-氮氧化物-氧化物-矽結構包括使閘極堆疊202與通道區域212分離或電絕緣的較薄下部氧化物層或隧道氧化物層216、頂部或阻擋氧化物層218及多層電荷儲存層204。如上所述及如圖2中所示，多層電荷儲存層204包括至少兩個氮氧化物層，包括頂部氮氧化物層220A及底部氮氧化物層220B。
基板208可包括任何已知矽基半導體材料，包括矽、矽-鍺、絕緣體上矽或藍寶石上矽基板。或者，基板208可包括在非矽基半導體材料(諸如鎵-砷化物、鍺、鎵-氮化物或鋁-磷化物)上形成的矽層。在某些具體實例中，基板208為摻雜型或非摻雜型矽基板。
矽-氧化物-氮氧化物-氧化物-矽結構之下部氧化物層或隧道氧化物層216一般包括約15埃(angstrom；)至約22 且在一些具體實例中約18 的相對較薄的二氧化矽(SiO2)層。隧道氧化物層216可藉由任何合適方式(包括例如熱生長或使用化學氣相沈積(CVD)沈積)形成或沈積。一般而言，隧道氧化物層使用氧環境中之熱氧化來形成或生長。在一個具體實例中，製程涉及乾式氧化方法，其中將基板208放置在沈積或加工腔室中，加熱至約700℃至約850℃之溫度，且暴露於氧氣持續基於成品隧道氧化物層216之所需厚度所選擇的預定時間段。在另一具體實例中，隧道氧化物層在ISSG(原位蒸汽產生(In-Situ Steam Generation))腔室中利用自由基氧化使用在至少1000℃之溫度下在基板上氧氣(O2)與氫氣(H2)之間的反應進行生長。例示性處理時間為約10分鐘至約100分鐘。氧化可在大氣壓下或在低壓下進行。
如上所述，多層電荷儲存層一般包括至少兩個具有不同矽、氧及氮組成的氮氧化物層，且可具有約70 至約150 且在某些具體實例中約100 的總體厚度。在一個具體實例中，氮氧化物層在低壓CVD製程中使用矽源(諸如矽烷(SiH4)、氯矽烷(SiH3Cl)、二氯矽烷或DCS(SiH2Cl2)、四氯矽烷(SiCl4)或雙第三丁基胺基矽烷(BTBAS))、氮源(諸如氮氣(N2)、氨(NH3)、三氧化氮(NO3)或氧化亞氮(N2O))及含氧氣體(諸如氧氣(O2)或N2O)來形成或沈積。或者，可使用氫已經氘置換的氣體，包括例如用氘化氨(ND3)取代NH3。用氘取代氫有利地鈍化在矽-氧化物界面處的Si懸鍵，由此增加裝置之NBTI(負偏壓溫度不穩定性(Negative Bias Temperature Instability))壽命。
舉例而言，下部或底部氮氧化物層220B可藉由以下在隧道氧化物層216上沈積：將基板208放置在沈積腔室中且引入包括N2O、NH3及DCS的處理氣，同時使腔室維持在約5毫托(mT)至約500 mT之壓力下，且使基板維持在約700℃至約850℃且在某些具體實例中至少約760℃的溫度下持續約2.5分鐘至約20分鐘的時間。特定言之，處理氣可包括以約8:1至約1:8之比率混合之N2O與NH3的第一氣體混合物及以約1:7至約7:1之比率混合之DCS與NH3的第二氣體混合物，且可以約5標準立方公分/分鐘至約200標準立方公分/分鐘(sccm)的流動速率引入。已發現在此等條件下產生或沈積之氮氧化物層產生降低程式化後及抹除後之電荷損失率(其在保存模式中以小電壓偏移表現)的富矽、富氧底部氮氧化物層220B。
頂部氮氧化物層220A可在CVD製程中使用包括N2O、NH3及DCS之處理氣在約5 mT至約500 mT之腔室壓力下及約700℃至約850℃且在某些具體實例中至少約760℃之基板溫度下持續約2.5分鐘至約20分鐘的時間在底部氮氧化物層220B上沈積。特定言之，處理氣可包括以約8:1至約1:8之比率混合之N2O與NH3的第一氣體混合物及以約1:7至約7:1之比率混合之DCS與NH3的第二氣體混合物，且可以約5 sccm至約20 sccm的流動速率引入。已發現在此等條件下產生或沈積之氮氧化物層產生富矽、富氮且貧氧的頂部氮氧化物層220A，其在不損害使用矽-氧化物-氮氧化物-氧化物-矽結構之一具體實例製成之記憶體裝置的電荷損失率下提昇速度且增加程式與抹除電壓之間的初始差值，由此延長裝置的操作壽命。
在一些具體實例中，富矽、富氮且貧氧的頂部氮氧化物層220A可在CVD製程中使用處理氣在底部氮氧化物層220B上沈積，該處理氣包括以約7:1至約1:7之比率混合之BTBAS及氨(NH3)，以進一步包括經選擇以增加其中陷阱數目之濃度的碳。第二氮氧化物層中之所選碳濃度可包括約5%至約15%之碳濃度。
在某些具體實例中，頂部氮氧化物層220A依序在與形成底部氮氧化物層220B所用相同之工具中在實質上不破壞沈積腔室之真空下沈積。在某些具體實例中，頂部氮氧化物層220A在實質上不改變在沈積底部氮氧化物層220B期間加熱基板208之溫度的情況下沈積。在一個具體實例中，頂部氮氧化物層220A在沈積底部氮氧化物層220B之後藉由相對於DCS/NH3氣體混合物降低N2O/NH3氣體混合物之流動速率以提供氣體混合物之所需比率來依序且即刻沈積，以產生富矽、富氮且貧氧的頂部氮氧化物層220A。
在某些具體實例中，另一氧化物或氧化物層(在此等圖中未示)在形成閘極堆疊202之後在基板208上之不同區域中或在裝置中使用蒸汽氧化形成。在此具體實例中，矽-氧化物-氮氧化物-氧化物-矽結構之頂部氮氧化物層220A及頂部或阻擋氧化物層218有利地在蒸汽氧化製程期間蒸汽退火。特定言之，蒸汽退火改良頂部或阻擋氧化物層218之品質，降低阻擋氧化物層之頂面附近及下層頂部氮氧化物層220A之頂面附近形成的陷阱數目，由此降低或實質上消除可能另外在阻擋氧化物層上形成的電場，該電場可能引起電荷載子經其倒流且不利地影響電荷儲存層中之資料或電荷保存。
已發現底部氮氧化物層220B之適當厚度為約10 至約80 ，且已發現底層與頂部氮氧化物層之間厚度的比率為約1:6至約6:1且在某些具體實例中為至少約1:4。
矽-氧化物-氮氧化物-氧化物-矽結構之頂部或阻擋氧化物層218包括約30 至約70 且在某些具體實例中約45 之相對較厚的SiO2層。頂部或阻擋氧化物層218可藉由任何合適方式(包括例如熱生長或使用CVD沈積)形成或沈積。在一個具體實例中，頂部或阻擋氧化物層218為使用CVD製程沈積之高溫氧化物(HTO)。一般而言，沈積製程涉及在約50 mT至約1000 mT之壓力下在沈積腔室中將基板208暴露於矽源(諸如矽烷、氯矽烷或二氯矽烷)及含氧氣體(諸如O2或N2O)持續約10分鐘至約120分鐘的時間，同時使基板維持在約650℃至約850℃的溫度下。
在某些具體實例中，頂部或阻擋氧化物層218在與形成氮氧化物層220A、220B所用相同之工具中依序沈積。在某些具體實例中，氮氧化物層220A、220B及頂部或阻擋氧化物層218在與生長隧道氧化物層216所用相同之工具中形成或沈積。適合工具包括例如可購自AVIZA technology(Scotts Valley,California)之ONO AVP。
現將參照圖3之流程圖描述根據一個具體實例形成或製造矽-氧化物-氮氧化物-氧化物-矽堆疊的方法。
參照圖3，該方法始於在基板208表面上之含矽層上形成矽-氧化物-氮氧化物-氧化物-矽閘極堆疊202的第一氧化物層(諸如隧道氧化物層216)(300)。接著，在第一氧化層之表面上形成包括氮氧化物之多層電荷儲存層204的第一或底部氮氧化物層220B(302)。如上所述，此第一或底部氮氧化物層220B可藉由CVD製程使用包括比率及流動速率經調整以提供富矽且富氧之氮氧化物層之N2O/NH3及DCS/NH3氣體混合物的處理氣形成或沈積。隨後，在第一或底部氮氧化物層220B之表面上形成多層電荷儲存層204之第二或頂部氮氧化物層220A(304)。第二或頂部氮氧化物層220A具有不同於第一或底部氮氧化物層220B之氧、氮及/或矽之化學計算量組成的氧、氮及/或矽之化學計算量組成。特定言之且如上所述，第二或頂部氮氧化物層220A可藉由CVD製程使用包括比率及流動速率經調整以提供富矽、貧氧頂部氮氧化物層之DCS/NH3及N2O/NH3氣體混合物的處理氣形成或沈積。最後，在多層電荷儲存層之第二層的表面上形成矽-氧化物-氮氧化物-氧化物-矽結構之頂部或阻擋氧化物層218(306)。如上所述，此頂部或阻擋氧化物層218可藉由任何合適方式形成或沈積，但在一些具體實例中在CVD製程中沈積。在一個具體實例中，頂部或阻擋氧化物層218為在HTO CVD製程中沈積之高溫氧化物。或者，頂部或阻擋氧化物層218可熱生長，然而，應瞭解在此具體實例中，可調節或增加頂部氮氧化物220A之厚度，因為一些頂部氮氧化物將在熱生長頂部或阻擋氧化物層218之製程期間有效消耗或氧化。
視情況，方法可進一步包括在頂部或阻擋氧化物層218之表面上形成或沈積含矽層以形成矽-氧化物-氮氧化物-氧化物-矽堆疊或結構(308)。含矽層可例如為藉由CVD製程沈積之多晶矽層以形成電晶體或裝置200之控制或多晶閘極層214。
現將參照圖4對使用根據本發明之一具體實例形成之記憶體層的記憶體裝置相較於使用習知記憶體層的記憶體裝置的資料保存進行比較。特定言之，圖4說明電子可抹除可程式化唯讀記憶體(EEPROM)中裝置之臨限電壓在使用習知ONO結構及具有多層氮氧化物層之矽-氧化物-氮氧化物-氧化物-矽結構製成之EEPROM之裝置壽命內在程式化(VTP)期間在抹除(VTE)期間的變化。在收集此圖之資料時，兩個裝置均在85℃之環境溫度下預循環100K循環。
參照圖4，該圖或線402說明使用具有單一氮氧化物層之習知ONO結構製成之EEPROM在初始寫入-程式或抹除後在不再新記憶體的情況下VTP隨時間的變化。線402上之實際資料點顯示為末填充圓圈，線之剩餘部分顯示由VTP至EEPROM之規定壽命終止(EOL)的外推。圖或線404說明使用習知ONO結構製成之EEPROM之VTE隨時間的變化。線404上之實際資料點顯示為填充圓圈，且線之剩餘部分顯示由VTE至EEPROM之EOL的外推。一般而言，EEPROM在EOL下之VTE與VTP之間的規定差值為至少0.5 V以能夠鑑別或感應程式與抹除狀態之間的差異。如自此圖可見，使用習知ONO結構製成之EEPROM在20年規定EOL下VTE與VTP之間的差值為約0.35 V。因此，使用習知ONO結構製成且在上述條件下操作之EEPROM將不能符合至少約17年的規定操作壽命。
相反，分別由線406及線408說明之使用具有多層氮氧化物層之矽-氧化物-氮氧化物-氧化物-矽結構製成之EEPROM的VTP及VTE隨時間的變化顯示在規定EOL下VTE與VTP之間的差值為至少約1.96 V。因此，根據本發明之一具體實例使用矽-氧化物-氮氧化物-氧化物-矽結構製成之EEPROM將符合且超過20年的規定操作壽命。特定言之，圖或線406說明根據本發明之一具體實例使用矽-氧化物-氮氧化物-氧化物-矽結構之EEPROM的VTP隨時間的變化。線406上之實際資料點顯示為末填充方塊，線之剩餘部分顯示VTP至規定EOL的外推。圖或線408說明EEPROM之VTE隨時間的變化，且線408上實際資料點顯示為填充方塊，線之剩餘部分顯示VTE至EOL的外推。
現參照圖5之流程圖描述根據另一具體實例形成或製造半導體裝置的方法。
參照圖5，該方法始於在基板上形成隧道氧化物層216(500)。接著，在隧道氧化物層216之表面上形成多層電荷儲存層204之富氧第一或底部氮氧化物層220B(502)。如上所述，此富氧第一或底部氮氧化物層220B可藉由CVD製程使用包含比率在約5:1至15:1範圍內之二氯矽烷(SiH2Cl2)/氨(NH3)混合物及比率在約2:1至4:1範圍內且流動速率經調整以提供實質上無陷阱的富矽且富氧之氮氧化物層之氧化亞氮(N2O)/NH3混合物的處理氣形成或沈積。亦即第一或底部氮氧化物層220B之化學計算量組成包含高濃度氧，該高濃度以藉由充當第二或頂部氮氧化物層220A與基板208中所捕獲之電荷之間的障壁來增加多層電荷儲存層的保存效能。第一或底部氮氧化物層220B中之所選氧濃度可包括約15%至約40%且在某些具體實例中約35%的氧濃度。
隨後，在第一或底部氮氧化物層220B之表面上形成貧氧之第二或頂部氮氧化物層220A(504)。第二或頂部氮氧化物層220A具有不同於第一層之氧、氮及/或矽之化學計算量組成的氧、氮及/或矽之化學計算量組成。特定言之且如上所述，第二或頂部氮氧化物層220A可藉由CVD製程使用包含比率在約1:6至1:8範圍內之N2O/NH3混合物及比率在約1.5:1至3:1範圍內之SiH2Cl2/NH3混合物的處理氣形成或沈積，以提供具有約5%或5%以下之氧濃度的陷阱緻密氮氧化物層。因此，第二或頂部氮氧化物層220A包含比第一或底部氮氧化物層220B高至少1000倍的電荷陷阱密度。
最後，在多層電荷儲存層204之第二或頂部氮氧化物層220A上形成頂部或阻擋氧化物層218(506)。如上所述，此頂部或阻擋氧化物層218可藉由任何合適方式形成或沈積。在一個具體實例中，第二或阻擋氧化物層218以引起第二或頂部氮氧化物層220A經由使第二氮氧化物層之一部分氧化薄化至預定厚度的方式形成。最後，如上文關於圖4所述，多層電荷儲存層204之保存效能增強使半導體裝置在程式電壓(VTP)與抹除電壓(VTE)之間的規定差值下之壽命終止(EOL)增加至至少約20年。
在另一態樣中，本發明之多層電荷儲存層具有帶隙能量，該帶隙能量經工程改造以產生因在程式化狀態下電荷儲存層中之電荷儲存而累積之相反電場，由此在不影響程式化電壓及/或裝置速度的情況下增強資料保存。圖6中說明程式化習知裝置的能帶圖，該裝置包括矽基板602中之通道、隧道氧化物層604、均勻氮化物或氮氧化物電荷儲存層606、氧化物阻擋層608及多晶矽控制閘極610。參照圖6，應注意位於電荷儲存層606中心附近較大數量之捕獲電荷引起遠離隧道氧化物層604朝向捕獲電荷之較大電場累積，且其可引起或導致儲存電荷損失。
相反，在包括工程改造帶隙能量(band gap energy)之本發明多層電荷儲存層的記憶體裝置中，多層電荷儲存層引起指向內部(自電荷儲存層朝向隧道氧化物)之電場累積，其與因儲存電荷而累積之電場相反，從而增強電荷保存。圖7A中顯示包括多層電荷儲存層706之未程式化記憶體裝置。該裝置包括矽基板702中之通道、隧道氧化物層704、貧氧氮氧化物層706A、富氧底部氮氧化物層706B、氧化物阻擋層708及多晶矽控制閘極710。參照圖7A，貧氧頂部氮氧化物層706A中之陷阱位點產生將與由程式化裝置中之所捕獲電荷產生之電場相反的電場。包括多層電荷儲存層706之裝置在程式化狀態下產生的帶隙圖展示於圖7A中。
儘管以上展示及描述為僅具有兩個氮氧化物層(亦即頂部層及底部層)，然而本發明不限於此，且多層電荷儲存層可包括任意數量n個氮氧化物層，任何或所有該等氮氧化物層可具有不同的氧、氮及/或矽之化學計算量組成。特定言之，已製造且測試具有高達五個各具有不同化學計算量組成之氮氧化物層的多層電荷儲存層。然而，如熟習此項技術者所瞭解，一般需要利用儘可能少的層來實現所需結果，從而減少製造裝置所需的製程步驟，且由此提供簡單得多且更穩固的製造製程。此外，利用儘可能少的層亦產生較高產率，因為較易於控制較少層的化學計算量組成及尺寸。
應進一步瞭解儘管展示及描述為記憶體裝置中矽-氧化物-氮氧化物-氧化物-矽堆疊的一部分，然而本發明之結構及方法不限於，此且矽-氧化物-氮氧化物-氧化物-矽結構可在不背離本發明範疇的情況下用於任何半導體技術中或與任何半導體技術一起使用，或用於任何需要電荷儲存之裝置或介電層或堆疊中，包括例如分裂閘極快閃記憶體、TaNOS堆疊、IT(電晶體)SONOS型單元、2T SONOS型單元、3T SONOS型單元、局部2位元單元、多級程式化或單元及/或9T或12T非揮發性半導體記憶體(NVSM)單元。圖8A至圖8E為本發明之多層電荷儲存層尤其適用之例示性記憶體單元架構的示意圖。
根據本發明之一具體實例之結構及其形成方法優於先前或習知方法的優點包括：(i)使用藉由將氮氧化物層分成複數個膜或層且調整各層上之氧、氮及矽特徵的結構能夠增強記憶體裝置中資料保存；(ii)能夠在不損害資料保存之情況下增強記憶體裝置之速度；(iii)能夠符合或超過在至少約125℃之溫度下使用本發明之一具體實例之矽-氧化物-氮氧化物-氧化物-矽結構的記憶體裝置的資料保存及速度規格；及(iv)提供100,000個循環或100,000個循環以上的耐用程式抹除循環。
儘管已參照特定例示性具體實例描述了本發明，然而顯然此等具體實例可在不背離本發明之廣泛精神及範疇的情況下作出各種修改及變化。因此，說明書及圖式應視為說明性而非限制性意義。
遵照要求摘要將允許讀者快速確定技術揭示內容之性質的37 C.F.R.§1.72(b)，提供本發明之【中文發明摘要】。其以其不會用於解釋或限制申請專利範圍之範疇或意義為條件遞交。另外，在上述【實施方式】中，可見出於將本發明連成一個整體之目的將各種特徵集合在單一具體實例中。本發明之此方法不應解釋為反映所主張之具體實例與各申請專利範圍中明確所述相比需要更多特徵的意圖。更確切些，如以下申請專利範圍所反映，本發明標的物處於少於單一所揭示具體實例的全部特徵中。因此，以下申請專利範圍藉此併入【實施方式】中，且各申請專利範圍主張其本身為一個別具體實例。
在先前描述中，出於解釋之目的，已闡述大量特定細節以便提供對本發明之多層電荷儲存層及方法的透徹理解。然而，熟習此項技術者將顯而易知，本發明之介面裝置及方法可在無此等特定細節之情況下實施。在其他情況下，熟知結構及技術未詳細顯示或以方塊圖形式顯示以避免不必要地混淆對此描述的理解。
描述中提及「一個具體實例(one embodiment)」或「一具體實例(an embodiment)」意謂結合具體實例所述的特定特徵、結構或特性包括於熱去鎖存系統或方法之至少一個具體實例中。在說明書不同地方出現的短語「一個具體實例(one embodiment)」未必均指同一具體實例。如本文所用之術語「耦合(to couple)」可包括直接電連接兩個或兩個以上組件或元件及經由一或多個介入組件間接連接兩者。
100．．．半導體裝置
102．．．SONOS閘極堆疊或結構
104．．．ONO堆疊
106．．．表面
108．．．基板
110．．．擴散區
112．．．通道區域
114．．．多晶閘極層
116．．．下部氧化物層
118．．．氮氧化物層
120．．．HTO層
200．．．半導體記憶體裝置
202．．．SONOS閘極堆疊或結構
204．．．多層電荷儲存層
206．．．表面
208．．．基板
210．．．擴散區
212．．．通道區域
214．．．多晶閘極層
216．．．隧道氧化物層
218．．．阻擋氧化物層
220A．．．頂部氮氧化物層
220B．．．底部氮氧化物層
602．．．矽基板
604．．．隧道氧化物層
606．．．氮氧化物電荷儲存層
608．．．氧化物阻擋層
610．．．多晶矽控制閘極
702．．．矽基板
704．．．隧道氧化物層
706A．．．貧氧頂部氮氧化物層
706B．．．富氧底部氮氧化物層
708．．．氧化物阻擋層
710．．．多晶矽控制閘極
圖1(先前技術)為說明具有根據習知方法形成之氧化物-氮化物-氧化物(ONO)堆疊之記憶體裝置之中間結構的橫截面側視圖的方塊圖；
圖2為說明根據本發明一具體實例具有包括多層電荷儲存層之矽-氧化物-氮氧化物-氧化物-矽結構之半導體裝置之一部分的橫截面側視圖的方塊圖；
圖3為根據本發明之一具體實例形成包括多層電荷儲存層之氧化物-氮氧化物-氧化物結構的方法的流程圖；
圖4為展示與使用習知記憶體層之記憶體裝置相比，使用根據本發明形成之記憶體層之記憶體裝置在資料保存方面之改良的圖；
圖5為根據本發明之另一具體實例形成包括多層電荷儲存層之氧化物-氮氧化物-氧化物結構之方法的流程圖；
圖6為具有ONO結構之程式化習知記憶體裝置的能帶圖；及
圖7A及圖7B為根據本發明之一具體實例包括多層電荷儲存層的記憶體裝置在程式化之前及之後的能帶圖。
200．．．半導體記憶體裝置
202．．．SONOS閘極堆疊或結構
204．．．多層電荷儲存層
206．．．表面
208．．．基板
210．．．擴散區
212．．．通道區域
214．．．多晶閘極層
216．．．隧道氧化物層
218．．．阻擋氧化物層
220A．．．頂部氮氧化物層
220B．．．底部氮氧化物層
Claims (15)
- 一種矽-氧化物-氮氧化物-氧化物-矽結構，其包含：在包含矽之基板之表面上的隧道氧化物層；多層電荷儲存層，其包括在該隧道氧化物層上之第一氮氧化物層，其中該第一氮氧化物層中氧之濃度為約15%至約40%，導致其實質上無陷阱；及在該第一氮氧化物層上之第二氮氧化物層，其中該第二氮氧化物層中氧之濃度低於約5%，導致其陷阱緻密，其中該第二氮氧化物層進一步包含約5%至約15%之碳濃度以增加其中陷阱數目；在該第二氮氧化物層上的阻擋氧化物層；及在該阻擋氧化物層上的含矽閘極層。
- 如申請專利範圍第1項之結構，其中該第二氮氧化物層包含比該第一氮氧化物層高至少1000倍之電荷陷阱密度。
- 一種半導體裝置，其包含：包含矽且具有源極/汲極結構橫向間隔開之表面的基板；在該基板之該表面上覆蓋該等源極/汲極結構的隧道氧化物層；在該隧道氧化物層上且橫向安置在該等間隔開之源極/汲極結構之間的多層電荷儲存層，該多層電荷儲存層包括第一氮氧化物層，其中該第一氮氧化物層中氧之濃度為約15%至約40%，導致其實質上無陷阱；及第二氮氧化物層，其中該第二氮氧化物層中氧之濃度低於約5%，導致其陷阱 緻密，其中該第二氮氧化物層進一步包含約5%至約15%之碳濃度以增加其中陷阱數目；在該第二氮氧化物層上的阻擋氧化物層；及在該阻擋氧化物層上的含矽閘極層，其中該第二氮氧化物層包括退火部分，該退火部分在頂面附近鄰近該阻擋氧化物層具有降低的陷阱數目，由此實質上消除在該阻擋氧化物層上形成的電場。
- 如申請專利範圍第3項之半導體裝置，其中該第二氮氧化物層包含比該第一氮氧化物層高至少1000倍之電荷陷阱密度。
- 一種形成半導體裝置之方法，其包含：在基板之含矽層上形成隧道氧化物層；藉由以下形成多層電荷儲存層：在該隧道氧化物層上沈積第一氮氧化物層，其中該第一氮氧化物層之化學計算量組成導致其實質上無陷阱；及在該第一氮氧化物層上沈積第二氮氧化物層，其中該第二氮氧化物層之化學計算量組成導致其陷阱緻密，並且其中該第二氮氧化物層在CVD製程中使用包含雙第三丁基胺基矽烷的處理氣沈積，以提供具有約5%至約15%之碳濃度，由此進一步增加其中陷阱數目；在用於在該基板上之不同區域中同步形成另一氧化物的蒸汽製程期間，蒸汽退火該第二氮氧化物層和阻擋氧化物層以降低該第二氮氧化物層之頂面附近形成的陷阱數目；及 在該阻擋氧化物層上形成含矽閘極層。
- 如申請專利範圍第5項之方法，其中該第一氮氧化物層之該化學計算量組成包含一定濃度之氧，該濃度經選擇以藉由充當該第二氮氧化物層與該基板中所捕獲電荷之間的障壁來增加該多層電荷儲存層的保存效能。
- 如申請專利範圍第6項之方法，其中該第一氮氧化物層中氧之該濃度為約15%至約40%。
- 如申請專利範圍第6項之方法，其中該第一氮氧化物層中氧之該濃度為約35%。
- 如申請專利範圍第6項之方法，其中該第二氮氧化物層中氧之該濃度低於約5%。
- 如申請專利範圍第6項之方法，其中該多層電荷儲存層之該保存效能使該半導體裝置在程式與抹除電壓之間的規定差值下之壽命終止(end-of-life；EOL)增加至至少約20年。
- 如申請專利範圍第5項之方法，其中該第二氮氧化物層包含比該第一氮氧化物層高至少1000倍之電荷陷阱密度。
- 如申請專利範圍第5項之方法，其中該第一氮氧化物層在化學氣相沈積(CVD)製程中使用包含比率在約5：1至15：1範圍內之二氯矽烷/氨(SiH2Cl2/NH3)混合物及比率在約2：1至4：1範圍內之氧化亞氮/氨(N2O/NH3)混合物的處理氣形成，且其中該第二氮氧化物層在CVD製程中使用包含比率在約1：6至1：8範圍內之N2O/NH3混合物及比率在 約1.5：1至3：1範圍內之SiH2Cl2/NH3混合物的處理氣形成。
- 如申請專利範圍第12項之方法，其中形成該第一氮氧化物層及該第二氮氧化物層係在單一CVD工具中藉由改變該等N2O/NH3及SiH2Cl2/NH3混合物之該比率來依序進行。
- 如申請專利範圍第5項之方法，其中該隧道氧化物層在ISSG(原位蒸汽產生(In-Situ Steam Generation))腔室中在至少1000℃之溫度下使用在該基板上氧氣(O2)與氫氣(H2)之間的反應利用自由基氧化進行生長。
- 如申請專利範圍第5項之方法，其中該阻擋氧化物層藉由該第二氮氧化物層之一部分的高密度電漿(HDP)氧化形成。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/007,533 US8643124B2 (en) | 2007-05-25 | 2011-01-14 | Oxide-nitride-oxide stack having multiple oxynitride layers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201243951A TW201243951A (en) | 2012-11-01 |
| TWI534897B true TWI534897B (zh) | 2016-05-21 |
Family
ID=46507481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101101220A TWI534897B (zh) | 2011-01-14 | 2012-01-12 | 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊 |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JP5960724B2 (zh) |
| KR (1) | KR20140025262A (zh) |
| CN (1) | CN102714223A (zh) |
| TW (1) | TWI534897B (zh) |
| WO (1) | WO2012097373A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013148343A1 (en) * | 2012-03-31 | 2013-10-03 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6153543A (en) * | 1999-08-09 | 2000-11-28 | Lucent Technologies Inc. | High density plasma passivation layer and method of application |
| JP2002261175A (ja) * | 2000-12-28 | 2002-09-13 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6812084B2 (en) * | 2002-12-09 | 2004-11-02 | Progressant Technologies, Inc. | Adaptive negative differential resistance device |
| US20050109276A1 (en) * | 2003-11-25 | 2005-05-26 | Applied Materials, Inc. | Thermal chemical vapor deposition of silicon nitride using BTBAS bis(tertiary-butylamino silane) in a single wafer chamber |
| JP4477422B2 (ja) * | 2004-06-07 | 2010-06-09 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置の製造方法 |
| US7612403B2 (en) * | 2005-05-17 | 2009-11-03 | Micron Technology, Inc. | Low power non-volatile memory and gate stack |
| US7227786B1 (en) * | 2005-07-05 | 2007-06-05 | Mammen Thomas | Location-specific NAND (LS NAND) memory technology and cells |
| KR100813964B1 (ko) * | 2005-09-22 | 2008-03-14 | 삼성전자주식회사 | 어레이 타입 프린트헤드 및 이를 구비한 잉크젯화상형성장치 |
| US7821823B2 (en) * | 2005-12-02 | 2010-10-26 | Nec Electronics Corporation | Semiconductor memory device, method of driving the same and method of manufacturing the same |
| US7692223B2 (en) * | 2006-04-28 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and method for manufacturing the same |
| JP5285235B2 (ja) * | 2006-04-28 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20090179253A1 (en) * | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8643124B2 (en) * | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8614124B2 (en) * | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8008707B2 (en) * | 2007-12-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell |
| JP5238332B2 (ja) * | 2008-04-17 | 2013-07-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
| WO2010061754A1 (ja) * | 2008-11-28 | 2010-06-03 | 学校法人 東海大学 | 不揮発性半導体記憶装置及びその製造方法 |
| CN106653761A (zh) * | 2009-04-10 | 2017-05-10 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物‑氮化物‑氧化物堆栈 |
-
2012
- 2012-01-12 TW TW101101220A patent/TWI534897B/zh active
- 2012-01-17 KR KR1020127008106A patent/KR20140025262A/ko active Search and Examination
- 2012-01-17 WO PCT/US2012/021583 patent/WO2012097373A1/en active Application Filing
- 2012-01-17 CN CN2012800001075A patent/CN102714223A/zh active Pending
- 2012-01-17 JP JP2013549612A patent/JP5960724B2/ja active Active
-
2016
- 2016-06-22 JP JP2016123646A patent/JP6258412B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014504027A (ja) | 2014-02-13 |
| JP6258412B2 (ja) | 2018-01-10 |
| WO2012097373A1 (en) | 2012-07-19 |
| JP2016197732A (ja) | 2016-11-24 |
| TW201243951A (en) | 2012-11-01 |
| CN102714223A (zh) | 2012-10-03 |
| JP5960724B2 (ja) | 2016-08-02 |
| KR20140025262A (ko) | 2014-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11784243B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| US20230017648A1 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| US8643124B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| JP7042852B2 (ja) | 多層酸窒化物層を有する酸化物－窒化物－酸化物積層体 | |
| US8067284B1 (en) | Oxynitride bilayer formed using a precursor inducing a high charge trap density in a top layer of the bilayer | |
| JP2008532260A (ja) | 不揮発性ナノ結晶メモリ及びその方法 | |
| CN104769724A (zh) | 具有多个电荷存储层的存储器晶体管 | |
| TWI534897B (zh) | 具有多重氮氧化物層之氧化物-氮化物-氧化物堆疊 |