CN102522332A - Ono结构及其制作方法、存储器及其制作方法 - Google Patents
Ono结构及其制作方法、存储器及其制作方法 Download PDFInfo
- Publication number
- CN102522332A CN102522332A CN2011104366032A CN201110436603A CN102522332A CN 102522332 A CN102522332 A CN 102522332A CN 2011104366032 A CN2011104366032 A CN 2011104366032A CN 201110436603 A CN201110436603 A CN 201110436603A CN 102522332 A CN102522332 A CN 102522332A
- Authority
- CN
- China
- Prior art keywords
- nitride layer
- silicon nitride
- layer
- silicon
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种ONO结构及其制作方法、存储器及其制作方法，所述ONO结构包括：底层氧化层；位于底层氧化层上的氮化硅层，氮化硅层包括第一氮化硅层、第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H；位于氮化硅层上的顶层氧化硅层。氮化硅层中的D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层与底层氧化硅层界面处不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
Description
技术领域
本发明涉及一种半导体结构及其制作方法，特别是涉及一种ONO(Oxide-Nitride-Oxide，氧化物-氮化物-氧化物)结构及其制作方法；本发明还涉及一种包括ONO结构的存储器及其制作方法。
背景技术
ONO结构由依次堆叠的底层氧化层、氮化硅层、顶层氧化硅层构成，作为一种新型介电层它日益受到多种半导体器件的青睐，如SONOS(SiliconOxide Nitride Oxide Silicon)存储器。SONOS存储器中ONO结构作用如下：利用量子隧穿效应或者热载流子注入效应将电荷(电子或空穴)通过底层氧化层注入到氮化硅层，进入氮化硅层中的电荷被顶层氧化硅层阻挡，并被氮化硅层中的电荷陷阱俘获，从而在存储器中存储数据信息；经底层氧化层将电荷从氮化硅层中移动至半导体衬底中，从而将存储器中的数据信息擦除。
一种传统的ONO结构如图1所示，其制作流程如下：
a.提供半导体衬底1，利用热氧化生长工艺在半导体衬底1上形成底层氧化层2；
b.利用包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、NH3(氨气)的混合气体直接在底层氧化层2上形成氮化硅层3，将利用NH3形成的氮化硅层3称作为NH3 Nitride层；
c.利用湿氧氧化工艺在氮化硅层3上形成顶层氧化硅层4，至此，ONO结构制作完毕。
由上述制作工艺形成的ONO结构中，氮化硅层3与底层氧化层2界面5处会产生许多界面陷阱(interface traps)，即，界面陷阱的密度较大。界面陷阱是一种在半导体集成电路中不希望出现的缺陷，尤其是当界面陷阱的密度较大时，它会严重影响ONO结构的电学性能。例如当ONO结构应用在SONOS存储器中时，氮化硅层3与底层氧化层2界面5处的界面陷阱会影响存储器的擦除/读写次数、数据存储时间等等。
鉴于此，确有必要提出一种新的ONO结构及其制作方法。
发明内容
本发明要解决的问题是：现有制作工艺形成的ONO结构中氮化硅层与底层氧化硅界面处会产生密度较大的界面陷阱，影响ONO结构的电学性能。
为解决上述问题，本发明提供一种ONO结构的制作方法，所述方法包括以下步骤：
在基体上形成底层氧化层；
在所述底层氧化层上形成氮化硅层，所述氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，所述第一氮化硅层中包含D，所述第二氮化硅层中包含H；
在所述氮化硅层上形成顶层氧化硅层。
可选的，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3，在所述底层氧化层上形成所述第一氮化硅层，形成的所述第一氮化硅层中包含D；
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、NH3，在所述第一氮化硅层上形成所述第二氮化硅层，形成的所述第二氮化硅层中包含H。
可选的，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、NH3，在所述底层氧化层上形成所述第二氮化硅层，形成的所述第二氮化硅层中包含H；
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3，在所述第二氮化硅层上形成所述第一氮化硅层，形成的所述第一氮化硅层中包含D。
可选的，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3、NH3，在所述底层氧化层上形成所述氮化硅层，所述氮化硅层包括混合掺杂在一起的所述第一氮化硅层、第二氮化硅层，所述氮化硅层中还包含D、H。
本发明还提供了一种存储器的制作方法，其包括如上所述的ONO结构的制作方法。
本发明还提供了一种ONO结构，其包括：
底层氧化层；
位于所述底层氧化层上的氮化硅层，所述氮化硅层包括第一氮化硅层、第二氮化硅层，所述第一氮化硅层中包含D，所述第二氮化硅层中包含H；
位于所述氮化硅层上的顶层氧化硅层。
可选的，所述第一氮化硅层位于所述底层氧化层上方，所述第二氮化硅层位于所述第一氮化硅层上方。
可选的，所述第二氮化硅层位于所述底层氧化层上方，所述第一氮化硅层位于所述第二氮化硅层上方。
可选的，所述第一氮化硅层与所述第二氮化硅层混合掺杂在一起，所述氮化硅层包含D、H。
本发明还提供了一种存储器，其包括如上所述的ONO结构。
与现有技术相比，本发明的优点在于：
ONO结构中的氮化硅层既包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H，使得氮化硅层中的D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层与底层氧化硅层界面处不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
氮化硅层中的第一氮化硅层、第二氮化硅层是在同一个反应腔室中形成，减少了制作氮化硅层的热预算。
附图说明
图1是一种传统ONO结构制作工艺中ONO结构的示意图。
图2是本发明的ONO结构制作方法的实施例一、二、三中ONO结构的制作流程图。
图3是本发明的ONO结构的实施例一中一种ONO结构的示意图。
图4是本发明的ONO结构的实施例二中一种ONO结构的示意图。
图5是本发明的ONO结构的实施例三中一种ONO结构的示意图。
具体实施方式
本发明要解决的问题是：现有制作工艺形成的ONO结构中氮化硅层与底层氧化硅界面处会产生界面陷阱，影响ONO结构的电学性能。
本发明的发明人经过深入分析得知，产生上述问题的原因是：利用上述ONO结构制作工艺形成的氮化硅层(即NH3 Nitride层)实际上是一种无定型的膜，NH3 Nitride层中常常会含有大量的氢(H)，H会与氮化硅层中的Si结合，并以Si-H键的形式存在。Si-H键是一种不稳定、极易断裂的悬挂键(dangling bond)，导致NH3 Nitride层与底层氧化层界面处产生密度较大的界面陷阱，从而影响ONO结构的电学性能。
为解决上述问题，本发明在ONO结构的氮化硅层中增设一由ND3作为反应物形成的第一氮化硅层，即ND3 Nitride层，即氮化硅层中同时包括ND3Nitride层(利用ND3形成的氮化硅层)、NH3 Nitride层(利用NH3形成的氮化硅层)，氮化硅层中的D(deuterium，即氘，氢的一种同位素)能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处的Si结合成稳定的Si-D键，从而防止NH3 Nitride层与底层氧化层界面处产生界面陷阱，提高了ONO结构的电学性能。
图2是本发明的ONO结构的制作方法实施例一、二、三中ONO结构的制作流程图，如图2所示，ONO结构的制作方法包括以下步骤：
S1.在基体上形成底层氧化层。
S2.在底层氧化层上形成氮化硅层，氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H。
S3.在氮化硅层上形成顶层氧化硅层。
图3、图4、图5分别是本发明的ONO结构的实施例一、二、三中ONO结构的示意图，ONO结构包括依次堆叠的底层氧化层、氮化硅层、顶层氧化硅层，其中，氮化硅层包括第一氮化硅层、第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H。
下面结合附图，通过具体实施例一、二、三，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
实施例一
首先执行步骤S1：在基体上形成底层氧化层。
结合图2、图3所示，基体10可以是没有经过半导体加工的半导体衬底，如硅片；也可以是已形成有半导体结构的半导体衬底，这时ONO结构可形成在半导体衬底的指定区域以形成所需半导体器件。在基体10上形成底层氧化层11之前，可对基体10进行清洗，以提高ONO结构的形成质量。
底层氧化层11可利用热氧化生长、化学气相沉积(Chemical VaporDeposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。在本实例中，底层氧化层11的厚度可为
接着执行步骤S2：在底层氧化层上形成氮化硅层，氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H。
结合图2、图3所示，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)均可利用LPCVD(Low PressureChemical Vapor Deposition)工艺形成。如图3所示，在底层氧化层11上先沉积第一氮化硅层12a(即ND3 Nitride层)，然后在第一氮化硅层12a(即ND3Nitride层)上沉积第二氮化硅层12b(即NH3 Nitride层)。
上述氮化硅层12的具体制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、ND3。反应气体之间会发生如下化学反应：3SiCl2H2(气态)+4ND3(气态)→Si3N4(固态)+6HCl(气态)+D2(气态)，以在底层氧化层11上先形成第一氮化硅层12a(即ND3 Nitride层)。
形成预定厚度的第一氮化硅层12a(即ND3 Nitride层)后，向同一个反应腔室中通入反应气体，所述反应气体包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、NH3，此时，反应腔室中的温度为650℃～760℃。反应气体之间会发生如下化学反应：3SiCl2H2(气态)+4NH3(气态)→Si3N4(固态)+6HCl(气态)+H2(气态)，以在第一氮化硅层12a(即ND3 Nitride层)上形成第二氮化硅层12b(即NH3 Nitride层)。
氮化硅层12的厚度直接影响ONO结构的性能，在本实施例中，第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)的厚度可为
第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)制作完成后，形成的氮化硅层12中会含有大量的D(deuterium，即氘，氢的一种同位素)、H，D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处13的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层12与底层氧化硅层11界面处13不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
另外，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)可在同一个反应腔室中形成，减少了制作氮化硅层12的热预算。
接着执行步骤S3：在氮化硅层上形成顶层氧化硅层。
结合图2、图3所示，在氮化硅层12上形成顶层氧化硅层14。顶层氧化硅层14可利用热氧化生长、化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。
在本实例中，顶层氧化硅层14的厚度可为
如图3所示，形成的ONO结构包括：底层氧化层11；位于底层氧化层11上的氮化硅层12，氮化硅层包括第一氮化硅层12a、第二氮化硅层12b，第一氮化硅层12a位于底层氧化层11上方，第二氮化硅层12b位于第一氮化硅层12a上方；位于氮化硅层12上的顶层氧化硅层14。
实施例二
首先执行步骤S1：在基体上形成底层氧化层。
结合图2、图4所示，基体10可以是没有经过半导体加工的半导体衬底，如硅片；也可以是已形成有半导体结构的半导体衬底，这时ONO结构可形成在半导体衬底的指定区域以形成所需半导体器件。在基体10上形成底层氧化层11之前，可对基体10进行清洗，以提高ONO结构的形成质量。
底层氧化层11可利用热氧化生长、化学气相沉积(Chemical VaporDeposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。在本实例中，底层氧化层11的厚度可为
接着执行步骤S2：在底层氧化层上形成氮化硅层，氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H。
结合图2、图4所示，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)均可利用LPCVD(Low PressureChemical Vapor Deposition)工艺形成。如图4所示，在底层氧化层11上先沉积第二氮化硅层12b(即NH3 Nitride层)，然后在第二氮化硅层12b(即NH3Nitride层)上沉积第一氮化硅层12a(即ND3 Nitride层)。
上述氮化硅层12的具体制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、NH3。反应气体之间会发生如下化学反应：3SiCl2H2(气态)+4NH3(气态)→Si3N4(固态)+6HCl(气态)+H2(气态)，以在底层氧化层11上先形成第二氮化硅层12b(即NH3 Nitride层)。
形成预定厚度的第二氮化硅层12b(即NH3 Nitride层)后，向同一个反应腔室中通入反应气体，所述反应气体包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、ND3，此时，反应腔室中的温度为650℃～760℃。反应气体之间会发生如下化学反应：3SiCl2H2(气态)+4ND3(气态)→Si3N4(固态)+6HCl(气态)+D2(气态)，以在第二氮化硅层12b(即NH3 Nitride层)上形成第一氮化硅层12a(即ND3 Nitride层)。
氮化硅层12的厚度直接影响ONO结构的性能，在本实施例中，第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)的厚度可为
第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)制作完成后，形成的氮化硅层12中会含有大量的D(deuterium，即氘，氢的一种同位素)、H，D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处13的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层12与底层氧化硅层11界面处13不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
另外，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)可在同一个反应腔室中形成，减少了制作氮化硅层12的热预算。
接着执行步骤S3：在氮化硅层上形成顶层氧化硅层。
结合图2、图4所示，在氮化硅层12上形成顶层氧化硅层14。顶层氧化硅层14可利用热氧化生长、化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。
在本实例中，顶层氧化硅层14的厚度可为
如图4所示，形成的ONO结构包括：底层氧化层11；位于底层氧化层11上的氮化硅层12，氮化硅层包括第一氮化硅层12a、第二氮化硅层12b，第二氮化硅层12b位于底层氧化层11上方，第一氮化硅层12a位于第二氮化硅层12b上方；位于氮化硅层12上的顶层氧化硅层14。
实施例三
首先执行步骤S1：在基体上形成底层氧化层。
结合图2、图5所示，基体10可以是没有经过半导体加工的半导体衬底，如硅片；也可以是已形成有半导体结构的半导体衬底，这时ONO结构可形成在半导体衬底的指定区域以形成所需半导体器件。在基体10上形成底层氧化层11之前，可对基体10进行清洗，以提高ONO结构的形成质量。
底层氧化层11可利用热氧化生长、化学气相沉积(Chemical VaporDeposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。在本实例中，底层氧化层11的厚度可为
接着执行步骤S2：在底层氧化层上形成氮化硅层，氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H。
结合图2、图5所示，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)均可利用LPCVD(Low PressureChemical Vapor Deposition)工艺形成。如图5所示，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)混合掺杂在一起。
上述氮化硅层12的具体制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2(dichlorosilane，DCS，二氯二氢硅)、ND3、NH3。反应气体之间会发生如下化学反应：3SiCl2H2(气态)+4ND3(气态)→Si3N4(固态)+6HCl(气态)+D2(气态)；3SiCl2H2(气态)+4NH3(气态)→Si3N4(固态)+6HCl(气态)+H2(气态)，以在底层氧化层11上同时形成第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)，第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)混合掺杂在一起。
氮化硅层12的厚度直接影响ONO结构的性能，在本实施例中，氮化硅层12的总体厚度可为
第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)制作完成后，形成的氮化硅层12中会含有大量的D(deuterium，即氘，氢的一种同位素)、H，D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处13的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层12与底层氧化硅层11界面处13不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
另外，氮化硅层12中的第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)可在同一个反应腔室中形成，减少了制作氮化硅层12的热预算。
接着执行步骤S3：在氮化硅层上形成顶层氧化硅层。
结合图2、图5所示，在氮化硅层12上形成顶层氧化硅层14。顶层氧化硅层14可利用热氧化生长、化学气相沉积(Chemical Vapor Deposition，CVD)、原子层沉积(Atomic Layer Deposition，ALD)等传统的半导体薄膜制作工艺形成。
在本实例中，顶层氧化硅层14的厚度可为
如图5所示，形成的ONO结构包括：底层氧化层11；位于底层氧化层11上的氮化硅层12，氮化硅层包括第一氮化硅层12a、第二氮化硅层12b，第一氮化硅层12a(即ND3 Nitride层)、第二氮化硅层12b(即NH3 Nitride层)混合掺杂在一起，氮化硅层12包含D、H；位于氮化硅层12上的顶层氧化硅层14。
本发明中的ONO结构可以应用在许多半导体器件中，如SONOS存储器，以提高半导体器件的性能、减小半导体器件的尺寸。
鉴于此，本发明还提供了一种存储器及其制作方法，存储器的制作方法包括上述实施例中所述的ONO结构的制作方法，存储器包括上述实施例中所述的ONO结构。
与现有技术相比，本发明具有以下优点：
ONO结构中的氮化硅层既包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，第一氮化硅层中包含D，第二氮化硅层中包含H，使得氮化硅层中的D能阻止H与底层氧化层界面处的Si结合成不稳定、极易断裂的Si-H键，并能与底层氧化层界面处的Si结合成Si-D键。Si-D键是一种稳定的化学键，使得氮化硅层与底层氧化硅层界面处不会产生界面陷阱或界面陷阱的密度较小，从而提高了ONO结构的电学性能。
氮化硅层中的第一氮化硅层、第二氮化硅层是在同一个反应腔室中形成，减少了制作氮化硅层的热预算。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。
Claims (10)
1.一种ONO结构的制作方法，其特征在于，所述方法包括以下步骤：
在基体上形成底层氧化层；
在所述底层氧化层上形成氮化硅层，所述氮化硅层包括由ND3作为反应物形成的第一氮化硅层、由NH3作为反应物形成的第二氮化硅层，所述第一氮化硅层中包含D，所述第二氮化硅层中包含H；
在所述氮化硅层上形成顶层氧化硅层。
2.根据权利要求1所述的制作方法，其特征在于，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3，在所述底层氧化层上形成所述第一氮化硅层，形成的所述第一氮化硅层中包含D；
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、NH3，在所述第一氮化硅层上形成所述第二氮化硅层，形成的所述第二氮化硅层中包含H。
3.根据权利要求1所述的制作方法，其特征在于，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、NH3，在所述底层氧化层上形成所述第二氮化硅层，形成的所述第二氮化硅层中包含H；
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3，在所述第二氮化硅层上形成所述第一氮化硅层，形成的所述第一氮化硅层中包含D。
4.根据权利要求1所述的制作方法，其特征在于，所述氮化硅层的制作过程包括：
向温度为650℃～760℃的反应腔室中通入反应气体，所述反应气体包括SiH2Cl2、ND3、NH3，在所述底层氧化层上形成所述氮化硅层，所述氮化硅层包括混合掺杂在一起的所述第一氮化硅层、第二氮化硅层，所述氮化硅层中还包含D、H。
5.一种ONO结构，其特征在于，其包括：
底层氧化层；
位于所述底层氧化层上的氮化硅层，所述氮化硅层包括第一氮化硅层、第二氮化硅层，所述第一氮化硅层中包含D，所述第二氮化硅层中包含H；
位于所述氮化硅层上的顶层氧化硅层。
6.根据权利要求5所述的ONO结构，其特征在于，所述第一氮化硅层位于所述底层氧化层上方，所述第二氮化硅层位于所述第一氮化硅层上方。
7.根据权利要求5所述的ONO结构，其特征在于，所述第二氮化硅层位于所述底层氧化层上方，所述第一氮化硅层位于所述第二氮化硅层上方。
8.根据权利要求5所述的ONO结构，其特征在于，所述第一氮化硅层与所述第二氮化硅层混合掺杂在一起，所述氮化硅层包含D、H。
9.一种存储器的制作方法，其特征在于，其包括权利要求1至4任一项所述的ONO结构的制作方法。
10.一种存储器，其特征在于，其包括权利要求5至8任一项所述的ONO结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110436603.2A CN102522332B (zh) | 2011-12-22 | 2011-12-22 | Ono结构及其制作方法、存储器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110436603.2A CN102522332B (zh) | 2011-12-22 | 2011-12-22 | Ono结构及其制作方法、存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102522332A true CN102522332A (zh) | 2012-06-27 |
| CN102522332B CN102522332B (zh) | 2016-03-02 |
Family
ID=46293210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110436603.2A Active CN102522332B (zh) | 2011-12-22 | 2011-12-22 | Ono结构及其制作方法、存储器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102522332B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105225934A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 一种改善栅氧厚度均匀性的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677213B1 (en) * | 2002-03-08 | 2004-01-13 | Cypress Semiconductor Corp. | SONOS structure including a deuterated oxide-silicon interface and method for making the same |
| US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
| CN1763930A (zh) * | 2004-10-19 | 2006-04-26 | 旺宏电子股份有限公司 | 记忆体元件的电荷储存结构的制造方法及记忆体元件 |
| CN101636845A (zh) * | 2007-05-25 | 2010-01-27 | 赛普拉斯半导体公司 | 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器 |
| CN101859702A (zh) * | 2009-04-10 | 2010-10-13 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 |
-
2011
- 2011-12-22 CN CN201110436603.2A patent/CN102522332B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677213B1 (en) * | 2002-03-08 | 2004-01-13 | Cypress Semiconductor Corp. | SONOS structure including a deuterated oxide-silicon interface and method for making the same |
| US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
| CN1763930A (zh) * | 2004-10-19 | 2006-04-26 | 旺宏电子股份有限公司 | 记忆体元件的电荷储存结构的制造方法及记忆体元件 |
| CN101636845A (zh) * | 2007-05-25 | 2010-01-27 | 赛普拉斯半导体公司 | 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器 |
| CN101859702A (zh) * | 2009-04-10 | 2010-10-13 | 赛普拉斯半导体公司 | 含多层氧氮化物层的氧化物-氮化物-氧化物堆栈 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105225934A (zh) * | 2014-05-30 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 一种改善栅氧厚度均匀性的方法 |
| CN105225934B (zh) * | 2014-05-30 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种改善栅氧厚度均匀性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102522332B (zh) | 2016-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1905213B (zh) | 非易失性半导体存储器及其制造方法 | |
| US8643124B2 (en) | Oxide-nitride-oxide stack having multiple oxynitride layers | |
| CN103329259B (zh) | 氮化硅与氮氧化硅的等离子体处理 | |
| CN100452440C (zh) | 非易失性半导体存储器件 | |
| CN100530562C (zh) | 原子层沉积的电介质层 | |
| JP2014053568A (ja) | 強誘電体メモリ及びその製造方法 | |
| US20060192248A1 (en) | Memory Device and Method of Manufacturing Including Deuterated Oxynitride Charge Trapping Structure | |
| JP2007013086A (ja) | ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法 | |
| JP2020150227A (ja) | 半導体装置およびその製造方法 | |
| CN109585453A (zh) | 具有多个电荷存储层的存储器晶体管 | |
| CN109950363A (zh) | 一种perc太阳能电池的背面钝化工艺 | |
| US11011371B2 (en) | SiBN film for conformal hermetic dielectric encapsulation without direct RF exposure to underlying structure material | |
| CN102522332A (zh) | Ono结构及其制作方法、存储器及其制作方法 | |
| US20120273861A1 (en) | Method of depositing gate dielectric, method of preparing mis capacitor, and mis capacitor | |
| US20090283856A1 (en) | Method for fabricating a semiconductor capacitpr device | |
| CN103066023A (zh) | 一种改善sonos存储器可靠性性能的方法 | |
| CN107564800B (zh) | 一种氮化硅层的制备方法 | |
| CN102376555B (zh) | On膜氧化作为隧穿电介质提升sonos可靠性的方法 | |
| KR20130078965A (ko) | 다성분계 유전막 형성 방법 및 반도체장치 제조 방법 | |
| CN106024699A (zh) | 一种自对准sti的制备方法 | |
| CN102446861B (zh) | 利用选择性碳化硅外延来提升sonos擦写速度的方法 | |
| CN109755135A (zh) | 用于制造非易失性电荷俘获存储器装置的自由基氧化工艺 | |
| US20060172489A1 (en) | Method for producing a dielectric material on a semiconductor device and semiconductor device | |
| CN110600478B (zh) | 一种三维存储器的制备方法及三维存储器 | |
| KR20140003189A (ko) | 다성분계 유전막 및 이를 구비한 캐패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140408 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140408 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |