CN1841683A - 制造存储器件的方法 - Google Patents
制造存储器件的方法 Download PDFInfo
- Publication number
- CN1841683A CN1841683A CNA2006100681304A CN200610068130A CN1841683A CN 1841683 A CN1841683 A CN 1841683A CN A2006100681304 A CNA2006100681304 A CN A2006100681304A CN 200610068130 A CN200610068130 A CN 200610068130A CN 1841683 A CN1841683 A CN 1841683A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- semiconductor substrate
- charge
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 230000005641 tunneling Effects 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000137 annealing Methods 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 58
- 238000003860 storage Methods 0.000 claims description 39
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052789 astatine Inorganic materials 0.000 claims description 5
- 229910052794 bromium Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052801 chlorine Inorganic materials 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract 5
- 239000007789 gas Substances 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 7
- 230000014759 maintenance of location Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004320 controlled atmosphere Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C11/00—Details of pavings
- E01C11/22—Gutters; Kerbs ; Surface drainage of streets, roads or like traffic areas
- E01C11/224—Surface drainage of streets
- E01C11/227—Gutters; Channels ; Roof drainage discharge ducts set in sidewalks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F3/00—Sewer pipe-line systems
- E03F3/04—Pipes or fittings specially adapted to sewers
- E03F3/046—Open sewage channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Water Supply & Treatment (AREA)
- Public Health (AREA)
- Hydrology & Water Resources (AREA)
- Life Sciences & Earth Sciences (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有改善的擦除特性的存储器件的制造方法，所述方法包括：在半导体衬底上顺序形成隧穿氧化物层、电荷存储层和阻挡氧化物层；在气体气氛下退火包括所述隧穿氧化物层、所述电荷存储层和所述阻挡氧化物层的半导体衬底，使得所述阻挡氧化物层具有负的固定的氧化物电荷；在具有所述负的固定的氧化物电荷的阻挡氧化物层上形成栅电极，且蚀刻所述隧穿氧化物层、所述电荷存储层和所述阻挡氧化物层来形成栅极结构；以及用掺杂剂掺杂所述半导体衬底，从而在所述栅极结构的两侧在半导体衬底中分别形成第一掺杂区和第二掺杂区。
Description
技术领域
本发明涉及一种具有改善的擦除特性的存储器件的制造方法，且更具体而言，涉及一种存储器件的制造方法，其中控制气氛气体和退火温度，使得阻挡氧化物层可以在形成存储器件的工艺期间保持负电压。
背景技术
半导体存储器件的开发已经集中在增加存储容量同时增加写入和擦除速度。典型的半导体存储器阵列结构包括多个由电路连接的存储器单元，且可以被分为非易失存储器件和比如动态随机存取存储器(DRAM)的易失存储器件，在非易失存储器件中当移去电源时仍可以保持信息，而在易失存储器件中仅当施加电源时才保留信息。存储器件的信息存储容量正比于存储器件的集成密度。半导体存储器件的典型单位单元包括一个晶体管和一个电容器。
近来，已经引入了具有新的操作原理的新型半导体存储器件。例如已经引入了在晶体管上形成有巨磁阻(GMR)结构和隧穿磁阻(TMR)结构的半导体存储器件以利用磁阻特性。而且，还引入了新型非易失半导体存储器件，比如利用相变材料以提供数据存储功能的相变随机存取存储器(PRAM)和具有隧穿氧化物层、电荷存储层和阻挡氧化物层的SONOS器件。
图1是典型的常规SONOS存储器件的横截面视图。参考图1，在半导体衬底10中形成了用掺杂剂掺杂的第一掺杂区11a和第二掺杂区11b。在半导体衬底10中在第一和第二掺杂区11a和11b之间界定了沟道区。在半导体衬底10上形成接触第一掺杂区11a和第二掺杂区11b的栅极结构。栅极结构具有一种结构，在该结构中顺序形成了隧穿氧化物层12、电荷存储层13、阻挡氧化物层14和由导电材料形成的栅电极层15。
这里，隧穿氧化物层12接触半导体衬底10的第一掺杂区11a和第二掺杂区11b，且在沟道区中流动的电荷在电子穿过隧穿氧化物层12之后存储在电荷存储层13的俘获点(trap site)。即，当在施加到存储器件的电压下电子通过隧穿氧化物层12且电子被俘获在电荷存储层13的俘获点时，进行了具有以上结构的存储器件的信息写入。
在SONOS存储器件中，器件阈值电压Vth根据电子是否俘获在电荷存储层13中而变化。当电子俘获在电荷存储层13的俘获点中时，电荷存储层13上的阻挡氧化物层14阻挡电子泄漏进入栅电极层14，且阻挡栅电极层14的电荷被注入到电荷存储层13。
SONOS存储器件需要薄隧穿氧化物层12来提高写入和擦除速度。然而，这又降低了器件的信息保持特性。即，保持特性和存储特性根据隧穿氧化物层12的厚度处于相互折衷的关系。为了改善保持特性和存储特性之间的反比关系，需要对阻挡氧化物层14的特性进行控制。
然而，为了防止阻挡氧化物层14从栅电极层15隧穿电子，期望厚的阻挡氧化物层14。然而，如果阻挡氧化物层14过厚，则不利地影响了通过栅电极层15来控制沟道区的特性。
发明内容
本发明提供了一种具有改善的存储器擦除速度同时维持SONOS存储器件或浮置栅极型存储器件的保持特性的半导体存储器件的制造方法。
在一个方面，本发明涉及一种制造存储器件的方法，所述方法包括：在半导体衬底上顺序形成隧穿氧化物层、电荷存储层和阻挡氧化物层；在气体气氛下退火包括隧穿氧化物层、电荷存储层和阻挡氧化物层的半导体衬底，使得阻挡氧化物层具有负的固定的氧化物电荷；在具有负的固定的氧化物电荷的阻挡氧化物层上形成栅电极，且蚀刻隧穿氧化物层、电荷存储层和阻挡氧化物层来形成栅极结构；以及用掺杂剂掺杂半导体衬底，从而在栅极结构的两侧在半导体衬底中形成第一掺杂区和第二掺杂区。
在一个实施例中，退火的气体气氛包括选自N、O、F、Si、P、S、Cl、C、As、Se、Br、Te、I和At的一种元素。
在另一实施例中，退火的气体气氛选择O2、RuO和NH3之一。
在另一实施例中，在650℃或更大的温度下进行退火。
在另一实施例中，在700到1000℃的范围温度下进行退火。
在另一方面，本发明涉及一种制造存储器件的方法，所述方法包括：在半导体衬底上顺序形成隧穿氧化物层、电荷存储层、阻挡氧化物层和栅电极层；蚀刻隧穿氧化物层、电荷存储层、阻挡氧化物层和栅电极层以形成栅极结构；用掺杂剂掺杂半导体衬底，从而在栅极结构的两侧在半导体衬底中形成第一掺杂区和第二掺杂区；在气体气氛下退火半导体衬底，使得阻挡氧化物层具有负的固定的氧化物电荷(fixed oxide charge)。
在一个实施例中，退火的气体气氛包括选自N、O、F、Si、P、S、Cl、C、As、Se、Br、Te、I和At的一种元素。
在另一实施例中，退火的气体气氛选择O2、RuO和NH3之一。
在另一实施例中，在650℃或更大的温度下进行退火。
在另一实施例中，在700到1000℃的范围温度下进行退火。
附图说明
参考附图，通过详细描述本发明的示范性实施例，本发明的以上和其他特征和优点将变得更加显见，在附图中：
图1是常规的存储器件的横截面视图；
图2A是示出根据本发明的实施例的存储器件的结构的横截面视图；
图2B是当从存储器件擦除信息时显示初始阶段平带电压(flat bandvoltage)VFB和最小的平带电压VFB之间的关系的曲线图；
图3A到3C是示出根据本发明的实施例的具有改善的擦除特性的存储器件的制造方法的横截面视图；
图4是显示根据本发明的实施例的存储器件的擦除和保持特性的曲线图；以及
图5A到5C是显示根据本发明的实施例的存储器件的电特性的曲线图。
具体实施方式
现将参考其中显示本发明的实施例的附图在下文更加全面地描述本发明。在附图中，为了清晰夸大了层和区域的厚度。
图2A是示出根据本发明的实施例的存储器件的结构的横截面视图。
参考图2A，提供具有用掺杂剂掺杂的第一掺杂区21a和第二掺杂区21b的半导体衬底20。在半导体衬底20上在第一和第二掺杂区21a和21b之间形成栅极结构。栅极结构包括顺序形成在半导体衬底20上的隧穿氧化物层22、电荷存储层23、阻挡氧化物层24和栅电极层25，电荷存储层23包括俘获电荷的俘获点。
隧穿氧化物层22可以由绝缘材料形成，比如用于形成常规存储器件的SiO2。电荷存储层23包括俘获电荷的俘获点，所述电荷从半导体衬底20的沟道区穿过隧穿氧化物层22，电荷存储层23由高k材料形成，所述高k材料具有大于隧穿氧化物层22和阻挡氧化物层24的介电常数。
栅电极层25可以由任何用于形成常规半导体存储器件的导电材料形成。阻挡氧化物层24可以具有负固定氧化物电荷，其将参考图2B描述。
图2B是当从存储器件擦除信息时显示初始阶段平带电压VFB和最小的平带电压VFB之间的关系的曲线图。在电荷俘获存储器件中，随着平带电压VFB增大，改善了保持特性。为了从存储器件擦除信息，将大的负电压施加到栅电极层25。在信息擦除期间，最小的平带电压可以具有大的负值。即，最小的平带电压可以具有图2B中左上侧的值。施加到栅电极层25的电压Vg、平带电压VFB和实际施加到阻挡氧化物层24的电压Vox具有以下的关系。
等式1
Vg＝VFB+Vox
平带电压正比于-Qf/Cox。这里，Qf是阻挡氧化物层24的电荷值，Cox且是氧化物膜的电容。在擦除过程中，施加到栅电极层25的电压具有大的负值，且实际施加到阻挡氧化物层24的电压根据平带电压VFB而变化。从等式1可以看出，当平带电压VFB具有正值时，施加到阻挡氧化物层24的电压具有大的负值。
因此，为了允许平带电压具有正值，阻挡氧化物层24可以具有负的固定的氧化物电荷。
当阻挡氧化物层24具有负的固定的氧化物电荷时，阻挡氧化物层24的带隙能量增加。阻挡氧化物层24的增加的带隙能量防止电荷从栅电极层25通过隧穿穿过阻挡氧化物层24，即电荷的逆向隧穿，迁移到电荷存储层23。逆向隧穿可能在擦除操作期间发生。因此，当阻挡氧化物层24具有负的固定的氧化物电荷时，存储器件的电特性被极大地改善了。
现将参考图3A到3C描述根据本发明的实施例的具有改善的存储特性的如图2所示的存储器件的制造方法。在本发明中，为了制造存储器件，可以使用PVD、CVD、化学掺杂、涂布、离子注入、退火和快速热退火(RTA)工艺。
参考图3A，制备半导体衬底20。半导体衬底20由用于制造常规的半导体存储器件的任何材料形成，包括Si。在半导体衬底20上沉积隧穿氧化物层22。使用常规的半导体制造工艺，通过沉积比如SiO2的绝缘材料，隧穿氧化物层22可以形成为大致2到4nm的厚度。在形成隧穿氧化物层22之后，在隧穿氧化物层22上沉积电荷存储层23。电荷存储层23可以由具有高介电常数的高k材料形成。
接下来，在电荷存储层23上沉积阻挡氧化物层24。使用比如SiO2或Al2O3的介电材料，阻挡氧化物层24可以形成为3.5到20nm的厚度。当沉积阻挡氧化物层24时，在填充有气氛气体的室中在650℃或更高的温度下进行快速热退火(RTA)工艺，所述气氛气体包括选自N、O、F、Si、P、S、Cl、C、As、Se、Br、Te、I和At的一种元素，使得阻挡氧化物层24可以具有负的固定的氧化物电荷。更具体而言，可以在700到1000℃的温度范围下进行RTA工艺。
在一个实施例中，气氛气体可以是例如O2气、NH3气或RuO气。气氛气体的压强不是重要的因素，且可以按需要控制。以该方式，氧或氮允许阻挡氧化物层24具有负的固定的氧化物电荷。然而，当N2气或N2O气被注入到室内时，不容易获得阻挡氧化物层24的负的固定的氧化物电荷。因此，当氮化物必须被包括在阻挡氧化物层24中时，气氛气体优选为NH3气。
接下来，在阻挡氧化物层24上形成栅电极层25。栅电极层25可以由用于制造常规的半导体存储器件的导电材料形成。
参考图3B和3C，通过蚀刻两侧的隧道氧化物层22、电荷存储层23、阻挡氧化物层24和栅电极层25来暴露栅极结构的两侧半导体衬底20的上表面。半导体衬底20的暴露的上表面用掺杂剂掺杂。作为掺杂的结果，在半导体衬底20中形成了第一掺杂区21a和第二掺杂区21b。最后，通过活化所得的产物激活第一掺杂区21a和第二掺杂区21b。
在参考图3A到3C在以上所述的存储器件的制造方法中，在将阻挡氧化物层24形成于电荷存储层23之后，立即进行允许阻挡氧化物层24具有负的固定的氧化物电荷的工艺；然而，本发明并不限于此。即，在另一实施例中，在蚀刻栅极和形成第一掺杂区21a和第二掺杂区21b之后，将氧化物或氮化物，或引起阻挡氧化物层具有负场氧化物层的另一元素或气体穿透阻挡氧化物层24的侧面，可以选择性地获得阻挡氧化物层24的负的固定的氧化物电荷。
图4是显示根据通过参考图3A到3C所述的工艺制造的样品的退火温度的存储器件的电荷值的曲线图。这里，x轴代表在O2气氛下的退火温度，而y轴代表Nf(Qf/Q)值。
参考图4，当在650℃或更高的温度下退火样品时，可以看出阻挡氧化物层24容易获得期望的负的固定的氧化物电荷。
图5A到5C是显示根据本发明的实施例的具有改善的擦除特性的存储器件的电特性的曲线图。
参考图5A，如果当信息被写入时将13到17V的偏压施加到样品，则在写入状态的阈值电压Vth增加到大于1V。因此，样品可以被用作存储器件。
参考图5B，如果在250℃的温度下将存储器件退火两个小时之后存储器件在85℃下使用10年，则估计的阈值电压Vth显示了约-0.3V或更大的非常小的变化。
图5C显示了通过进行写入/擦除(P/E)循环而测量平带电压VFB的结果。参考图5C，写入和擦除的平带电压VFB在104P/E循环之后基本未变化。
虽然参考其示范性实施例具体显示和描述了本发明，然而可以理解在不脱离由权利要求所界定的本发明的精神和范围的情况下，可以作出形式和细节上的不同变化。
例如，本发明可以应用到包括SONOS存储器件的所有的电荷俘获型存储器件。
根据本发明，通过形成电荷俘获型半导体存储器件的阻挡氧化物层以具有负的固定的氧化物电荷，可以提高存储器件的擦除特性的稳定性。
而且，通过形成阻挡氧化物层以具有负的固定的氧化物电荷，可以增加阻挡氧化物层的带隙能量。阻挡氧化物层的带隙能量的增加防止了电荷从栅电极层到阻挡氧化物层的逆向隧穿。
本申请要求于2005年3月21日在韩国知识产权局提交的韩国专利申请No.10-2005-0023294的优先权，其全部内容引入于此作为参考。
Claims (10)
1.一种制造存储器件的方法，包括：
在半导体衬底上顺序形成隧穿氧化物层、电荷存储层和阻挡氧化物层；
在气体气氛下退火包括所述隧穿氧化物层、所述电荷存储层和所述阻挡氧化物层的所述半导体衬底，使得所述阻挡氧化物层具有负的固定的氧化物电荷；
在具有所述负的固定的氧化物电荷的所述阻挡氧化物层上形成栅电极，且蚀刻所述隧穿氧化物层、所述电荷存储层和所述阻挡氧化物层来形成栅极结构；以及
用掺杂剂掺杂所述半导体衬底，从而在所述栅极结构的两侧在所述半导体衬底中形成第一掺杂区和第二掺杂区。
2.根据权利要求1所述的方法，其中用于退火的所述气体气氛包括选自N、O、F、Si、P、S、Cl、C、As、Se、Br、Te、I和At的一种元素。
3.根据权利要求1所述的方法，其中用于退火的所述气体气氛选择O2、RuO和NH3之一。
4.根据权利要求1所述的方法，其中，在650℃或更高的温度下进行所述退火。
5.根据权利要求4所述的方法，其中在700到1000℃的温度范围下进行所述退火。
6.一种制造存储器件的方法，包括：
在半导体衬底上顺序形成隧穿氧化物层、电荷存储层、阻挡氧化物层和栅电极层；
蚀刻所述隧穿氧化物层、所述电荷存储层、所述阻挡氧化物层和所述栅电极层以形成栅极结构；
用掺杂剂掺杂半导体衬底，从而在所述栅极结构的两侧在所述半导体衬底中形成第一掺杂区和第二掺杂区；以及
在气体气氛下退火所述半导体衬底和所述栅极结构，使得所述阻挡氧化物层具有负的固定的氧化物电荷。
7.根据权利要求6所述的方法，其中用于退火的所述气体气氛包括选自N、O、F、Si、P、S、Cl、C、As、Se、Br、Te、I和At的一种元素。
8.根据权利要求6所述的方法，其中用于退火的所述气体气氛选择O2、RuO和NH3之一。
9.根据权利要求6所述的方法，其中，在650℃或更高的温度下进行所述退火。
10.根据权利要求9所述的方法，其中在700到1000℃的温度范围下进行所述退火。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR23294/05 | 2005-03-21 | ||
| KR1020050023294A KR100674965B1 (ko) | 2005-03-21 | 2005-03-21 | 지우기 특성이 개선된 메모리 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1841683A true CN1841683A (zh) | 2006-10-04 |
| CN100552899C CN100552899C (zh) | 2009-10-21 |
Family
ID=37010917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100681304A Active CN100552899C (zh) | 2005-03-21 | 2006-03-21 | 制造存储器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7402492B2 (zh) |
| JP (1) | JP2006270102A (zh) |
| KR (1) | KR100674965B1 (zh) |
| CN (1) | CN100552899C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261708A (zh) * | 2020-02-11 | 2020-06-09 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7972915B2 (en) * | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
| US8044432B2 (en) * | 2005-11-29 | 2011-10-25 | The Hong Kong University Of Science And Technology | Low density drain HEMTs |
| TWI316746B (en) * | 2006-10-03 | 2009-11-01 | Macronix Int Co Ltd | Non-volatile memory and method of manufacturing the same |
| US8076200B2 (en) * | 2006-10-30 | 2011-12-13 | Micron Technology, Inc. | Charge trapping dielectric structures with variable band-gaps |
| WO2008088654A1 (en) * | 2007-01-12 | 2008-07-24 | Sandisk Corporation | Nand memory with dual control gates having fixed charge layer below control gates |
| US7495282B2 (en) * | 2007-01-12 | 2009-02-24 | Sandisk Corporation | NAND memory with virtual channel |
| US7619926B2 (en) * | 2007-03-29 | 2009-11-17 | Sandisk Corporation | NAND flash memory with fixed charge |
| US7732275B2 (en) * | 2007-03-29 | 2010-06-08 | Sandisk Corporation | Methods of forming NAND flash memory with fixed charge |
| JP4372174B2 (ja) | 2007-03-28 | 2009-11-25 | 株式会社東芝 | 不揮発性半導体メモリ及びその製造方法 |
| CN101359686B (zh) * | 2007-08-03 | 2013-01-02 | 香港科技大学 | 可靠的常关型ⅲ-氮化物有源器件结构及相关方法和系统 |
| KR20090017040A (ko) * | 2007-08-13 | 2009-02-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2009164260A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 不揮発性半導体メモリ |
| US8076699B2 (en) * | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| CN101621007A (zh) * | 2008-07-03 | 2010-01-06 | 中芯国际集成电路制造(上海)有限公司 | Sanos存储单元结构 |
| US20100084687A1 (en) * | 2008-10-03 | 2010-04-08 | The Hong Kong University Of Science And Technology | Aluminum gallium nitride/gallium nitride high electron mobility transistors |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| KR101624980B1 (ko) * | 2009-06-19 | 2016-05-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10228768A1 (de) * | 2001-06-28 | 2003-01-16 | Samsung Electronics Co Ltd | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren |
| US6642573B1 (en) * | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
| KR100437451B1 (ko) | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
| KR100481869B1 (ko) | 2002-11-27 | 2005-04-14 | 삼성전자주식회사 | 소노스 기억 셀 형성방법 |
| US7479425B2 (en) * | 2005-01-20 | 2009-01-20 | Chartered Semiconductor Manufacturing, Ltd | Method for forming high-K charge storage device |
-
2005
- 2005-03-21 KR KR1020050023294A patent/KR100674965B1/ko active IP Right Grant
-
2006
- 2006-03-21 CN CNB2006100681304A patent/CN100552899C/zh active Active
- 2006-03-21 US US11/385,642 patent/US7402492B2/en active Active
- 2006-03-22 JP JP2006079545A patent/JP2006270102A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261708A (zh) * | 2020-02-11 | 2020-06-09 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060211205A1 (en) | 2006-09-21 |
| KR100674965B1 (ko) | 2007-01-26 |
| US7402492B2 (en) | 2008-07-22 |
| CN100552899C (zh) | 2009-10-21 |
| JP2006270102A (ja) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1841683A (zh) | 制造存储器件的方法 | |
| US7456468B2 (en) | Semiconductor device including high-k insulating layer and method of manufacturing the same | |
| US8343840B2 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
| TWI415269B (zh) | 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置 | |
| TWI427774B (zh) | 電荷捕捉記憶體及製造該電荷捕捉記憶體的方法 | |
| US6833582B2 (en) | Nonvolatile semiconductor memory device | |
| US8125012B2 (en) | Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon | |
| CN1691333A (zh) | 具有介电多层结构的存储器件及其制造方法 | |
| CN1670958A (zh) | 硅氧化物氮化物氧化物半导体型存储器件 | |
| KR100812933B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법 | |
| CN1761073A (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| CN1757114A (zh) | 电荷捕捉存储阵列 | |
| JP2008034814A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
| JPWO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| Jeon et al. | High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications | |
| US7394127B2 (en) | Non-volatile memory device having a charge storage oxide layer and operation thereof | |
| CN101494172B (zh) | 半导体装置及其制造方法 | |
| Pan et al. | High-Performance High-$ k $$\hbox {Y} _ {2}\hbox {O} _ {3} $ SONOS-Type Flash Memory | |
| US7880220B2 (en) | Non-volatile memory device and fabrication method of non-volatile memory device and memory apparatus including non-volatile memory device | |
| JP4492930B2 (ja) | 電荷蓄積型メモリ及びその製造方法 | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| US20060192246A1 (en) | Semiconductor memory device that uses metal nitride as trap site and method of manufacturing the same | |
| KR100695140B1 (ko) | 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 | |
| JP2009049418A (ja) | 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |