CN111261708A - 一种半导体功率器件结构 - Google Patents

一种半导体功率器件结构 Download PDF

Info

Publication number
CN111261708A
CN111261708A CN202010086198.5A CN202010086198A CN111261708A CN 111261708 A CN111261708 A CN 111261708A CN 202010086198 A CN202010086198 A CN 202010086198A CN 111261708 A CN111261708 A CN 111261708A
Authority
CN
China
Prior art keywords
oxide layer
layer
charge storage
power device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010086198.5A
Other languages
English (en)
Other versions
CN111261708B (zh
Inventor
陈则瑞
黄健
孙闫涛
顾昀浦
宋跃桦
吴平丽
樊君
张丽娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiejie Microelectronics Nantong Technology Co ltd
Original Assignee
Jiejie Microelectronics Shanghai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiejie Microelectronics Shanghai Technology Co Ltd filed Critical Jiejie Microelectronics Shanghai Technology Co Ltd
Priority to CN202010086198.5A priority Critical patent/CN111261708B/zh
Publication of CN111261708A publication Critical patent/CN111261708A/zh
Application granted granted Critical
Publication of CN111261708B publication Critical patent/CN111261708B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体功率器件结构，包括半导体基板，半导体基板的上部为第一导电类型的外延层，外延层的表面为第一主面，半导体基板的下部为第一导电类型的衬底；第一主面上设置有第二导电类型的第一掺杂区、以及位于第一掺杂区表面被第一掺杂区侧面包围的第一导电类型的第二掺杂区，相邻第一掺杂区之间的第一主面上设置有栅氧化层，栅氧化层上设置有栅极区，栅极区为浮栅结构。本发明能够降低等效阈值电压Vth，以便显著降低器件的正向电压Vf；通过设置栅氧化层‑电荷储存介质层‑阻挡氧化层的多层结构，增加了寄生电容的介质厚度，从而显著降低了寄生电容，有效提高了器件的开关速度。

Description

一种半导体功率器件结构
技术领域
本发明涉及半导体技术领域，具体为一种半导体功率器件结构。
背景技术
基于肖特基势垒理论的肖特基势垒二极管(Schottky barrier diodes，SBD)广泛应用于高频整流和开关电路及保护电路在低压、大电流场合时作续流和整流作用，如DC/DC变频器、无工频变压器、开关电源的整流和续流。作为一种低压整流器件，它具有提高电路的整流效率、降低正向功耗、提高工作频率以及减小电路噪声的作用。但也有其局限性比如耐高温性差、软击穿严重以及反向漏电流大，使其在高压领域不能得以广泛的应用。其正向压降和反向漏电也是一对关联的很难调和的参数。
为了提高整流器的性能，相关公司相继推出了新的器件，比如TMBS(Trench MOSBarrier Schottky Diode)、SBR(Surper Barrier Rectifier)、SiC、GaN等，并且取得了不错的业绩和可观的市场回报。但都每个器件平台都有一些相应的局限性比如材料，器件结构，工艺生产性，成本控制等等。
图1示出了现有技术中的超势垒整流器SBR的器件剖视图，其具有如下缺点：1)正向工作时，沟道没有完全导通，导致正向电压Vf不够低；2)寄生电容较高，导致器件的工作开关频率较低。
发明内容
本发明的目的在于提供一种半导体功率器件结构，通过将栅极区设置为浮栅结构，使得器件反向工作时，正电荷以隧道效应穿过下层栅氧化层存储到浮栅结构内，达到降低等效阈值电压Vth的目的，以便显著降低器件的正向电压Vf；通过设置栅氧化层-电荷储存介质层-阻挡氧化层的多层结构，增加了寄生电容的介质厚度，从而显著降低了寄生电容，有效提高了器件的工作开关速度。
为实现上述目的，本发明提供了一种半导体功率器件结构，包括半导体基板，所述半导体基板的上部为第一导电类型的外延层，所述外延层的表面为第一主面，所述半导体基板的下部为第一导电类型的衬底；所述第一主面上设置有第二导电类型的第一掺杂区、以及位于所述第一掺杂区表面被所述第一掺杂区侧面包围的第一导电类型的第二掺杂区，相邻所述第一掺杂区之间的第一主面上设置有栅氧化层，所述栅氧化层上设置有栅极区，所述栅极区为浮栅结构。
优选的，所述浮栅结构包括位于所述栅氧化层上方的电荷储存介质层、以及位于所述电荷储存介质层上方的阻挡氧化层。
优选的，所述电荷储存介质层为绝缘层。
优选的，所述电荷储存介质层为HfNx。
优选的，所述阻挡氧化层为HfO2。
优选的，所述栅氧化层为HfO2。
优选的，所述电荷储存介质层为SixNx。
优选的，所述电荷储存介质层为导电层。
优选的，所述浮栅结构还包括位于所述电荷储存介质层侧面的隔离氧化层，所述栅氧化层、阻挡氧化层与隔离氧化层包覆所述电荷储存介质层。
优选的，所述电荷储存介质层为多晶硅。
优选的，所述隔离氧化层为SiO2。
优选的，所述阻挡氧化层为SiO2。
优选的，所述栅氧化层为SiO2。
优选的，在所述第一主面上形成正面电极，其相互连接所述第一掺杂区、第二掺杂区和栅极区，所述正面电极为金属层，所述正面电极分别与第一掺杂区、第二掺杂区欧姆接触。
优选的，所述衬底的表面为第二主面，所述第二主面形成有背面电极，所述背面电极为金属层，所述背面电极与所述衬底欧姆接触。
与现有技术相比，本发明具有如下有益效果：本发明通过将栅极区设置为浮栅结构，使得器件反向工作时，正电荷以隧道效应穿过下层栅氧化层存储到浮栅结构内，达到降低等效阈值电压Vth的目的，以便显著降低器件的正向电压Vf；通过设置栅氧化层-电荷储存介质层-阻挡氧化层的多层结构，增加了寄生电容的介质厚度，从而显著降低了寄生电容，有效提高了器件的开关速度；本发明不需要设置额外的控制栅，正面电极直接具有控制栅的功能，简化了器件结构，并且本发明的正面电极与源极是相连的。
附图说明
图1为现有技术中的超势垒整流器的剖面示意图；
图2为本发明第一实施例的剖面示意图；
图3A至图3E为本发明第一实施例的制造方法的剖面示意图；
图4为本发明第二实施例的剖面示意图；
图5为本发明第三实施例的剖面示意图；
图6A至图6G为本发明第三实施例的制造方法的剖面示意图。
图中：1、衬底；2、外延层；3、第一掺杂区；4、第二掺杂区；5、栅氧化层；6、电荷储存介质层；7、阻挡氧化层；8、隔离氧化层；9、二次氧化层；001、正面电极；002、背面电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一实施例
图2示出了本实施例的半导体功率器件结构的剖面图，以N型器件为例，包括半导体基板，所述半导体基板的上部为N-型的外延层2，所述N-型外延层2的表面为第一主面，所述半导体基板的下部为重掺杂的N+型衬底1；所述第一主面上设置有P-型的第一掺杂区3、以及位于所述P-型第一掺杂区3表面被所述P-型第一掺杂区3侧面包围的N+型第二掺杂区4，相邻所述P-型第一掺杂区3之间的第一主面上设置有栅氧化层5，所述栅氧化层5上设置有栅极区；在所述N-型外延层2上形成正面电极001，正面电极001为金属层，其相互连接所述第一掺杂区3、第二掺杂区4和栅极区，正面电极001分别与第一掺杂区3、第二掺杂区4欧姆接触；所述N+型衬底100的表面为第二表面，所述第二表面形成有背面电极002，所述背面电极002为金属层，所述背面电极002与衬底1欧姆接触。
具体地，所述栅极区为浮栅结构，所述浮栅结构包括位于所述栅氧化层5上方的电荷储存介质层6、以及位于所述电荷储存介质层6上方的阻挡氧化层7。
在本实施例中，所述电荷储存介质层6为绝缘层，因此其侧面不需要通过隔离氧化层8与正面电极001隔离。
在本实施例中，所述电荷储存介质层6为绝缘材料HfNx，优选的，所述阻挡氧化层7为HfO2，所述栅氧化层5为HfO2。
本发明不对栅氧化层5、电荷储存介质层6和阻挡氧化层7的厚度进行限定；较佳地，阻挡氧化层7的厚度大于栅氧化层5的厚度；较佳地，栅氧化层5的厚度为3-10nm，阻挡氧化层7的厚度为5-15nm，电容储存介质层6的厚度为6-12nm。
如上实施例中的一种半导体功率器件结构制造办法，包括如下步骤：
步骤S1,如图3A所示，提供一半导体基板，所述半导体基板包括重掺杂的N+型衬底1、及生长在N+型衬底1上的外延层2，外延层2的掺杂浓度低于衬底1为N-型；
步骤S2，如图3B所示，在N-型外延层2上依次形成栅氧化层5、电荷储存介质层6和阻挡氧化层7；在本实施例中，电荷储存介质层6为绝缘材料HfNx，栅氧化层5和阻挡氧化层7选择Hf02；
步骤S3，如图3C所示，在阻挡氧化层7上形成图形化掩膜层后，依次对阻挡氧化层7、电荷储存介质层6和栅氧化层5进行刻蚀，以暴露出用于制作第一掺杂区3的所述外延层2的指定区域；
步骤S4，如图3D所示，采用离子注入工艺在所述外延层2的指定区域形成第一掺杂区3，所述第一掺杂区3为P-型体区，所述第一掺杂区3从外延层2的第一主面延伸至外延层2的内部，其侧面延伸至栅氧化层5的下方；采用离子注入工艺在所述第一掺杂区3形成第二掺杂区4，其掺杂浓度大于第一掺杂区3为N+型，所述第二掺杂区4从外延层2的第一主面延伸至外延层2的内部，其侧面延伸至栅氧化层5的下方；
步骤S5，如图3E所示，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N-型外延层2上形成同时与电荷储存介质层6、阻挡氧化层7、第二掺杂区4、第一掺杂区3接触的金属层，所述金属层即为正面电极001；
步骤S6，采用金属溅射工艺、电镀工艺和蒸镀工艺中的一种工艺或多种工艺的任意组合，在所述N+型衬底1的底面形成有背面电极002，以完成半导体功率器件结构的制作。
通过将栅极区设置为浮栅结构，使得器件反向工作时，正电荷以隧道效应穿过下层栅氧化层5存储到浮栅结构内，达到降低等效阈值电压Vth的目的，以便显著降低器件的正向电压Vf；通过设置栅氧化层5-电荷储存介质层6-阻挡氧化层7的多层结构，增加了寄生电容的介质厚度，从而显著降低了寄生电容，有效提高了器件的开关速度；本发明不需要设置额外的控制栅，正面电极直接具有控制栅的功能，并且本发明的正面电极与源极是相连的。
第二实施例
图3示出了本实施例的半导体功率器件结构的剖面图，本实施例与第一实施例的区别在于，所述电荷储存介质层6为绝缘材料SixNx。在本实施例中，优选的，所述栅氧化层5和阻挡氧化层7为SiO2。
第三实施例。
图4示出了本实施例的半导体功率器件结构的剖面图，本实施例与第一实施例的区别在于，所述电荷储存介质层6为导电层，因此需要电荷储存介质层6侧面的需要通过隔离氧化层8与正面电极001隔离。
在本实施例中，所述浮栅结构还包括位于所述电荷储存介质层6侧面的隔离氧化层8，所述栅氧化层5、阻挡氧化层7与隔离氧化层8包覆所述电荷储存介质层6。
在本实施例中，所述电荷储存介质层6为多晶硅，较佳地，所述隔离氧化层8为SiO2，所述阻挡氧化层7为SiO2，所述栅氧化层5为SiO2。
图6A至图6G示出了本实施例的制造过程，本实施例与第一实施例的制造办法的区别在于，在采用离子注入工艺形成N+型第二掺杂区4后，如图6E所示，在第一主面上形成隔离氧化层8以覆盖第一掺杂区3、第二掺杂区4以及栅极区；之后如图6F所示，对上述隔离氧化层8反刻蚀，以形成位于电荷储存介质层6侧壁的隔离氧化层8；之后如图6G所示，通过快速热退火工艺进行离子活化，并进行后续步骤以制造完成半导体功率器件结构。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种半导体功率器件结构，包括半导体基板，所述半导体基板的上部为第一导电类型的外延层，所述外延层的表面为第一主面，所述半导体基板的下部为第一导电类型的衬底；所述第一主面上设置有第二导电类型的第一掺杂区、以及位于所述第一掺杂区表面被所述第一掺杂区侧面包围的第一导电类型的第二掺杂区，相邻所述第一掺杂区之间的第一主面上设置有栅氧化层，所述栅氧化层上设置有栅极区；其特征在于：所述栅极区为浮栅结构。
2.根据权利要求1所述的半导体功率器件结构，其特征在于，所述浮栅结构包括位于所述栅氧化层上方的电荷储存介质层、以及位于所述电荷储存介质层上方的阻挡氧化层。
3.根据权利要求2所述的半导体功率器件结构，其特征在于，所述电荷储存介质层为绝缘层。
4.根据权利要求3所述的半导体功率器件结构，其特征在于，所述电荷储存介质层为HfNx。
5.根据权利要求4所述的半导体功率器件结构，其特征在于，所述阻挡氧化层为HfO2。
6.根据权利要求4所述的半导体功率器件结构，其特征在于，所述栅氧化层为HfO2。
7.根据权利要求3所述的半导体功率器件结构，其特征在于，所述电荷储存介质层为SixNx。
8.根据权利要求2所述的半导体功率器件结构，其特征在于，所述电荷储存介质层为导电层。
9.根据权利要求8所述的半导体功率器件结构，其特征在于，所述浮栅结构还包括位于所述电荷储存介质层侧面的隔离氧化层，所述栅氧化层、阻挡氧化层与隔离氧化层包覆所述电荷储存介质层。
10.根据权利要求8所述的半导体功率器件结构，其特征在于，所述电荷储存介质层为多晶硅。
CN202010086198.5A 2020-02-11 2020-02-11 一种半导体功率器件结构 Active CN111261708B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010086198.5A CN111261708B (zh) 2020-02-11 2020-02-11 一种半导体功率器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010086198.5A CN111261708B (zh) 2020-02-11 2020-02-11 一种半导体功率器件结构

Publications (2)

Publication Number Publication Date
CN111261708A true CN111261708A (zh) 2020-06-09
CN111261708B CN111261708B (zh) 2022-09-23

Family

ID=70949251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010086198.5A Active CN111261708B (zh) 2020-02-11 2020-02-11 一种半导体功率器件结构

Country Status (1)

Country Link
CN (1) CN111261708B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565145A (en) * 1978-11-11 1980-05-16 Agency Of Ind Science & Technol Characteristic measuring method for charge trap center in insulator
US5703808A (en) * 1996-02-21 1997-12-30 Motorola, Inc. Non-volatile memory cell and method of programming
CN1841683A (zh) * 2005-03-21 2006-10-04 三星电子株式会社 制造存储器件的方法
CN103430315A (zh) * 2010-12-20 2013-12-04 香港科技大学 栅介质中具有电荷俘获材料的功率半导体场效应晶体管结构
US20150236027A1 (en) * 2014-02-14 2015-08-20 International Business Machines Corporation Junction field-effect floating gate memory switch with thin tunnel insulator
CN105590965A (zh) * 2016-03-14 2016-05-18 电子科技大学 一种开启电压可调的平面型金属氧化物半导体二极管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565145A (en) * 1978-11-11 1980-05-16 Agency Of Ind Science & Technol Characteristic measuring method for charge trap center in insulator
US5703808A (en) * 1996-02-21 1997-12-30 Motorola, Inc. Non-volatile memory cell and method of programming
CN1841683A (zh) * 2005-03-21 2006-10-04 三星电子株式会社 制造存储器件的方法
CN103430315A (zh) * 2010-12-20 2013-12-04 香港科技大学 栅介质中具有电荷俘获材料的功率半导体场效应晶体管结构
US20150236027A1 (en) * 2014-02-14 2015-08-20 International Business Machines Corporation Junction field-effect floating gate memory switch with thin tunnel insulator
CN105590965A (zh) * 2016-03-14 2016-05-18 电子科技大学 一种开启电压可调的平面型金属氧化物半导体二极管

Also Published As

Publication number Publication date
CN111261708B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US10720511B2 (en) Trench transistors and methods with low-voltage-drop shunt to body diode
US8841721B2 (en) Stepped trench MOSFET and method of fabricating the same
US7745846B2 (en) LDMOS integrated Schottky diode
US8816355B2 (en) Semiconductor device
US8377810B2 (en) Schottky barrier diode and method of forming a Schottky barrier diode
WO2020192098A1 (zh) 一种高耐压能力的异质结半导体器件
US20120161225A1 (en) Integrated mosfet devices with schottky diodes and associated methods of manufacturing
US20150279983A1 (en) Semiconductor device
US20120187498A1 (en) Field-Effect Transistor with Integrated TJBS Diode
CN116721925B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN115579397A (zh) 双级沟槽栅碳化硅mosfet及其制备方法
US20100029048A1 (en) Field Effect Semiconductor Diodes and Processing Techniques
KR101067953B1 (ko) 쇼트키 배리어 다이오드 내장 트렌치 ｍｏｓｆｅｔ 및 그 제조 방법
CN111261708B (zh) 一种半导体功率器件结构
US7906386B2 (en) Semiconductor device and method of fabricating the same
CN211017092U (zh) 一种半导体功率器件结构
CN115425079A (zh) 一种沟槽型双层栅功率器件及其制造方法
CN111415999A (zh) 一种半导体功率器件结构及其制造方法
CN102244106A (zh) 一种肖特基二极管
CN211743165U (zh) 一种半导体功率器件结构
JP6555284B2 (ja) 半導体装置
CN111192871A (zh) 用于静电防护的晶体管结构及其制造方法
US8716825B2 (en) Semiconductor structure and manufacturing method for the same
CN111146295A (zh) 一种半导体功率器件结构及其制造方法
CN219873542U (zh) 一种沟槽型mosfet器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Sun Yantao

Inventor after: Huang Jian

Inventor after: Gu Yunpu

Inventor after: Song Yuehua

Inventor after: Wu Pingli

Inventor after: Fan Jun

Inventor after: Zhang Lina

Inventor before: Chen Zerui

Inventor before: Huang Jian

Inventor before: Sun Yantao

Inventor before: Gu Yunpu

Inventor before: Song Yuehua

Inventor before: Wu Pingli

Inventor before: Fan Jun

Inventor before: Zhang Lina

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221008

Address after: 226017 No.1 Jinggangshan Road, Suxitong Science and Technology Industrial Park, Nantong, Jiangsu

Patentee after: Jiejie Microelectronics (Nantong) Technology Co.,Ltd.

Address before: Building No.1 and No.2, 333 Haiyang Road, Nanhui New Town, Pudong New Area, Shanghai, 200120

Patentee before: Jiejie Microelectronics (Shanghai) Technology Co.,Ltd.

TR01 Transfer of patent right