JP2006270102A - 消去特性が改善されたメモリ素子の製造方法 - Google Patents
消去特性が改善されたメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006270102A JP2006270102A JP2006079545A JP2006079545A JP2006270102A JP 2006270102 A JP2006270102 A JP 2006270102A JP 2006079545 A JP2006079545 A JP 2006079545A JP 2006079545 A JP2006079545 A JP 2006079545A JP 2006270102 A JP2006270102 A JP 2006270102A
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- layer
- memory device
- blocking oxide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000012217 deletion Methods 0.000 title abstract 3
- 230000037430 deletion Effects 0.000 title abstract 3
- 230000000903 blocking effect Effects 0.000 claims abstract description 59
- 239000012535 impurity Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000005641 tunneling Effects 0.000 claims abstract description 32
- 238000003860 storage Methods 0.000 claims abstract description 30
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 239000007789 gas Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
- E01C11/00—Details of pavings
- E01C11/22—Gutters; Kerbs ; Surface drainage of streets, roads or like traffic areas
- E01C11/224—Surface drainage of streets
- E01C11/227—Gutters; Channels ; Roof drainage discharge ducts set in sidewalks
-
- E—FIXED CONSTRUCTIONS
- E03—WATER SUPPLY; SEWERAGE
- E03F—SEWERS; CESSPOOLS
- E03F3/00—Sewer pipe-line systems
- E03F3/04—Pipes or fittings specially adapted to sewers
- E03F3/046—Open sewage channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Water Supply & Treatment (AREA)
- Public Health (AREA)
- Hydrology & Water Resources (AREA)
- Life Sciences & Earth Sciences (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】消去特性が改善されたメモリ素子の製造方法を提供する。
【解決手段】（ａ）半導体基板上にトンネリング酸化層、電荷保存層及びブロッキング酸化層を順次に形成させる工程と、（ｂ）トンネリング酸化層、電荷保存層及びブロッキング酸化層が形成された半導体基板を負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、（ｃ）ブロッキング酸化層上にゲート電極層を形成させ、トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして基板の上面を露出させる工程と、（ｄ）露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純水領域を形成させる工程と、を含む消去特性が改善されたメモリ素子の製造方法である。
【選択図】図２Ａ
【解決手段】（ａ）半導体基板上にトンネリング酸化層、電荷保存層及びブロッキング酸化層を順次に形成させる工程と、（ｂ）トンネリング酸化層、電荷保存層及びブロッキング酸化層が形成された半導体基板を負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、（ｃ）ブロッキング酸化層上にゲート電極層を形成させ、トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして基板の上面を露出させる工程と、（ｄ）露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純水領域を形成させる工程と、を含む消去特性が改善されたメモリ素子の製造方法である。
【選択図】図２Ａ
Description
本発明は、消去特性が改善されたメモリ素子の製造方法に係り、さらに詳細には、メモリ素子の製造工程時、ブロッキング酸化層が負電圧を有するように雰囲気ガス及び熱処理温度を調節した半導体メモリ素子の製造方法に関する。
半導体素子の性能は、情報保存容量とその情報の記録及び消去速度とを向上させるのに焦点を合わせて発展されてきた。通常的な半導体メモリアレイ構造は、回路的に連結された複数のメモリ単位セルを含んでおり、電源が遮断された場合にも情報がそのまま残っている不揮発性メモリとＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような揮発性メモリとに分けられる。通常、一般的な半導体メモリ素子の単位セルは、一つのトランジスタ及び一つのキャパシタを備える。
最近、新たな形態及び動作原理を有する半導体メモリ素子が紹介された。例えば、磁気抵抗特性を利用するためにトランジスタの上部にＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）またはＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）構造を形成させた半導体メモリ素子が紹介された。また、相変換物質特性を利用したＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ ＲＡＭ）とトンネリング酸化層、電荷保存層及びブロッキング酸化層の構造を有するＳＯＮＯＳなど新たな構造の不揮発性半導体メモリ素子が登場している。
図１には、従来の技術によるメモリ素子の一般的な形態が示されている。図１を参照すれば、半導体基板１０には、第１不純物領域１１ａ及び第２不純物領域１１ｂが形成されている。第１不純物領域１１ａと第２不純物領域１１ｂとの間の半導体基板１０内には、一般的にチャンネル領域が設定される。そして、第１不純物領域１１ａ及び第２不純物領域１１ｂと接触する半導体基板１０上には、ゲート構造体が形成されている。ゲート構造体は、トンネリング酸化層１２、電荷保存層１３、ブロッキング酸化層１４及び伝導性物質で形成されたゲート電極層１５が順次に形成された構造を有する。
ここで、トンネリング酸化層１２は、半導体基板１０の第１不純物領域１１ａ及び第２不純物領域１１ｂと接触しており、チャンネル領域に流れる電流がトンネリング酸化層１２を通過して電荷保存層１３内のトラップサイトに電荷が保存される。すなわち、このような構造のメモリ素子の情報記録は、電圧を印加してトンネリング酸化層１２を通過した電子が電荷保存層１３のトラップサイトにトラップされつつなされる。
ゲート構造体がゲート絶縁層及びゲート電極層で形成されたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）トランジスタとは違って、ＳＯＮＯＳメモリ素子のしきい電圧Ｖｔｈは、電荷保存層１３に電子がトラップされた場合とトラップされていない場合とによって変わる特性を有している。電荷保存層１３上のブロッキング酸化層１４は、電子が電荷保存層１３のトラップサイトにトラップされる過程でゲート電極層１５に放出されることを遮断し、ゲート電極層１５の電荷が電荷保存層１３に注入されることを遮断する役割を行う。
このようなメモリ素子の場合、情報の保存及び消去速度を速くするためには、薄いトンネリング酸化層１２が必要であるが、この場合、情報維持特性が悪くなるという問題がある。すなわち、トンネリング酸化層１２の厚さの変化によって、リテンション特性及び情報消去特性は、相互トレードオフ関係にある。このようなリテンション特性と情報消去特性との相互反比例関係を改善するために、ブロッキング酸化層１４の制御が要求されている。
しかし、ブロッキング酸化層１４の場合にも、ゲート電極層１５の電子がブロッキング酸化層１４をトンネリングする現象を防止するために、その厚さを厚く形成させねばならない。そして、ブロッキング酸化層１４の厚さが厚くなれば、ゲート電極層１５のチャンネル領域の制御が難しくなるという問題点がある。
本発明は、前記従来の技術の問題点を解決するためのものであって、ＳＯＮＯＳメモリ素子またはフローティングゲート型メモリ素子のリテンション特性を維持させつつ、メモリ消去速度を向上させうる新たな半導体メモリ素子の製造方法を提供することを目的とする。
前記目的を達成するために、（ａ）半導体基板上にトンネリング酸化層、電荷保存層及びブロッキング酸化層を順次に形成させる工程と、（ｂ）前記トンネリング酸化層、電荷保存層及びブロッキング酸化層が形成された半導体基板を負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、（ｃ）前記ブロッキング酸化層上にゲート電極層を形成させ、前記トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして前記基板の上面を露出させる工程と、（ｄ）前記露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純物領域を形成させる工程と、を含む消去特性が改善されたメモリ素子の製造方法を提供する。
本発明において、前記（ｂ）工程の前記ガスは、Ｎ、Ｏ、Ｆ、Ｓｉ、Ｐ、Ｓ、Ｃｌ、Ｃ、Ａｓ、Ｓｅ、Ｂｒ、Ｔｅ、ＩまたはＡｔ元素を含むことを特徴とする。
本発明において、前記（ｂ）工程の前記ガスは、Ｏ２、ＲｕＯまたはＮＨ３であることを特徴とする。
本発明において、前記（ｂ）工程は、６５０℃以上の温度で熱処理することを特徴とする。
本発明において、前記（ｂ）工程は、７００℃ないし１０００℃の温度範囲で熱処理できる。
また、本発明では、（ａ）半導体基板上にトンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層を順次に形成させる工程と、（ｂ）前記ブロッキング酸化層上にゲート電極層を形成させ、前記トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして前記基板の上面を露出させる工程と、（ｃ）前記露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純物領域を形成させ、前記ブロッキング酸化層が負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、を含む消去特性が改善されたメモリ素子の製造方法を提供する。
本発明によれば、チャージトラップ型半導体メモリ素子のブロッキング酸化層に負電圧の固定酸化膜電荷を有させることによって、メモリ素子で問題となった消去特性の安定性を確保できる。
また、ブロッキング酸化層に負電圧の固定酸化膜電荷を有させることによって、ブロッキング酸化層のバンドギャップエネルギーを増加させ、ゲート電極層からの電荷がブロッキング酸化層に移動する、いわば、バックトンネリング現象を防止しうる。
以下、図面を参照して本発明の実施形態による消去特性が改善されたメモリ素子の製造方法について詳細に説明する。ここでは、例示的な説明のために図面に示した各層の厚さ及び形態は、多少誇張されているということに留意しなければならない。
図２Ａは、本発明の実施形態による消去特性が改善されたメモリ素子の構造を示す図面である。
図２Ａを参照すれば、不純物がドーピングされた第１不純物領域２１ａ及び第２不純物領域２１ｂが形成された半導体基板２０が設けられており、第１不純物領域２１ａと第２不純物領域２１ｂとの間の半導体基板２０上には、ゲート構造体が形成されている。ゲート構造体は、トンネリング酸化層２２と、電荷をトラップするトラップサイトを含む電荷保存層２３、ブロッキング酸化層２４及びゲート電極層２５が順次に積層された構造を有している。
ここで、トンネリング酸化層２２は、通常的な半導体メモリ素子に使われる物質であればよく、例えば、ＳｉＯ２のような絶縁物質で形成されうる。電荷保存層２３は、半導体基板２０のチャンネル領域からトンネリング酸化層２２を通過した電荷をトラップできるトラップサイトを含むものであって、トンネリング酸化層２２及びブロッキング酸化層２４より大きい誘電定数を有するｈｉｇｈ−ｋ物質を含んで形成されることが望ましい。
そして、ゲート電極層２５は、伝導性物質で形成されたものであって、それは、通常の半導体メモリ素子に使われるものであれば、制限なしに利用できる。ブロッキング酸化層２４は、負電圧の固定酸化膜電荷を有することが望ましい。これについては、図２Ｂを参照して詳細に説明する。
図２Ｂは、メモリ素子の初期状態のフラットバンド電圧ＶＦＢと情報消去時の最小フラットバンド電圧ＶＦＢとの関係を示すグラフである。チャージトラップ型のメモリ素子の場合、フラットバンド電圧ＶＦＢが高いほどリテンション特性が向上する。そして、メモリ素子の場合、情報消去のためには、ゲート電極層２５で高い負電圧を印加するが、情報消去過程では、最小フラットバンド電圧値が大きい負の値を有することが望ましい。すなわち、図２Ｂのグラフで、左側上部の特性値を有することが望ましい。ゲート電極２５に印加する電圧Ｖｇとフラットバンド電圧ＶＦＢ及びブロッキング酸化層２４に実際印加される電圧Ｖｏｘとの間には、次のような関係がある。
［数１］
Ｖｇ＝ＶＦＢ＋ＶＯＸ
Ｖｇ＝ＶＦＢ＋ＶＯＸ
そして、フラットバンド電圧は、−Ｑｆ／Ｃｏｘに比例する特性を有する。ここで、Ｑｆは、ブロッキング酸化層２４の電荷値であり、Ｃｏｘは、酸化膜のキャパシタンスを表す。情報消去過程で、ゲート電極２５に印加する電圧は、大きい負の値を有し、実際ブロッキング酸化層２４に印加される電圧は、フラットバンド電圧ＶＦＢによって変化するということが分かる。数式１から分かるように、フラットバンド電圧ＶＦＢが正の値を有する場合、ブロッキング酸化層２４に印加される電圧は、大きい負の値を有するということが分かる。
したがって、フラットバンド電圧が正の値を有するためには、ブロッキング酸化層２４が負電圧の固定酸化膜電荷を有することが望ましいということが分かる。
そして、ブロッキング酸化層２４が負電圧の固定酸化膜電荷を有する場合、ブロッキング酸化層２４のバンドキャップエネルギーが増加して、ゲート電極層２５の電荷がブロッキング酸化層２４をトンネリングして電荷保存層２３に移動するバックトンネリング現象を防止しうる。このようなバックトンネリングは、情報消去過程でも発生し、したがって、ブロッキング酸化層２４が負電圧の固定酸化膜電荷を有させることによって、メモリ素子の電気的特性が大きく向上する。
図２Ａに示したような本発明による消去特性が改善されたメモリ素子の製造方法を図３Ａないし図３Ｃを参照して詳細に説明すれば、次の通りである。本発明では、メモリ素子の製造のためにＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）、化学的ドーピング、コーティング、イオン注入、アニーリング工程及びＲＴＡ（Ｒａｐｉｄ Ｔｅｍｐｅｒａｔｕｒｅ Ａｎｎｅａｌｉｎｇ）固定を使用できる。
図３Ａを参照すれば、まず、半導体基板２０を設ける。半導体基板２０は、一般的な半導体メモリ素子の製造に使われるものならば、Ｓｉなどを含んで制限なしに使用されうる。そして、半導体基板２０上にトンネリング酸化層２２を蒸着する。トンネリング酸化層２２は、ＳｉＯ２のような絶縁物質を約２ないし４ｎｍの厚さに蒸着して形成させ、それは、従来の技術による半導体製造工程をそのまま利用できる。トンネリング酸化層２２を形成させた後、電荷保存層２３をトンネリング酸化層２２上に蒸着させる。電荷保存層２３は、Ｓｉ３Ｎ４などの高誘電定数を有するＨｉｇｈ−ｋ物質を使用する。
そして、電荷保存層２３上にブロッキング酸化層２４を蒸着させる。ブロッキング酸化層２４物質は、例えば、ＳｉＯ２やＡｌ２Ｏ３などのような誘電物質を使用して約３.５ないし２０ｎｍの厚さに形成させうる。ブロッキング酸化層２４を蒸着する場合、ブロッキング酸化層２４が負電圧の固定酸化膜電荷の特性を有させるために、Ｎ、Ｏ、Ｆ、Ｓｉ、Ｐ、Ｓ、Ｃｌ、Ｃ、Ａｓ、Ｓｅ、Ｂｒ、Ｔｅ、ＩまたはＡｔ元素が含まれた雰囲気ガスをチャンバ内に注入し、６５０℃以上の温度範囲でＲＴＡ工程を実施する。具体的には、７００℃ないし１０００℃の温度範囲で実施することが望ましい。
使われるガスは、例えば、Ｏ２ガス、ＮＨ３ガスまたはＲｕＯガスなどを使用できる。ガス分圧の場合は、あまり重要な要素ではなく、装備によって実験者が任意に調節して進めうる。このような工程によって、Ｏ元素やＮ元素がブロッキング酸化層２４に負電圧の固定酸化膜電荷の特性を有させる。但し、Ｎ２またはＮ２Ｏガスを注入した場合には、ブロッキング酸化膜２４が負電圧の固定酸化膜電荷の特性を有することは、容易でない。したがって、窒素元素をブロッキング酸化膜２４内に投入しようとする場合、ＮＨ３ガスを雰囲気ガスとして使用することが望ましい。そして、ブロッキング酸化層２４上にゲート電極層２５を形成させる。ゲート電極層２５は、通常の半導体メモリ素子の製造時に使用する伝導性物質を使用できる。
そして、図３Ｂ及び図３Ｃを参照すれば、トンネリング酸化層２２、電荷保存層２３、ブロッキング酸化層２４及びゲート電極層２５の両側部をエッチングして半導体基板２０の両側上部を露出させる。そして、露出された半導体基板２０の両側上部に対して不純物をドーピングする。不純物のドーピングによって、半導体基板２０には、第１不純物領域２１ａ及び第２不純物領域２１ｂが形成される。最後に、熱処理工程を実施して第１不純物領域２１ａ及び第２不純物領域２１ｂを活性化させる。
前述した図３Ａないし図３Ｃについての説明では、ブロッキング酸化層２４の負電圧の固定酸化膜電荷に特性付与するための工程を、ブロッキング酸化層２４を電荷保存層２３上に形成させた直後に実施することを記載したが、これに限定されるものではない。選択的に、第１不純物領域２１ａ及び第２不純物領域２１ｂを何れも形成させた後に実施して、ブロッキング酸化層２４の側部を通じて酸素元素や窒素元素を浸透させてブロッキング酸化層２４に負電圧の固定酸化膜電荷の特性を有させることも可能である。
図４は、前述した図３Ａないし図３Ｃの工程によって製造した試片の熱処理温度による電荷値を示すグラフである。ここで、横軸は、酸素雰囲気下での熱処理温度を表し、縦軸は、Ｎｆ（Ｑｆ／Ｑ）値を表すものである。
図４を参照すれば、約６５０℃以上のアニーリングを実施する場合、ブロッキング酸化層２４が負電圧の固定酸化膜電荷の特性を有するということが分かる。
図５Ａないし図５Ｃは、本発明の実施形態による消去特性が改善されたメモリ素子の電気的特性を示すグラフである。
図５Ａを参照すれば、情報記録時にバイアス電圧を約１３Ｖないし１７Ｖで印加した場合、記録状態でのＶｔｈ値が１Ｖ以上に増加し、メモリ素子として使用されうるということが分かる。
図５Ｂを参照すれば、２５０℃で２時間加熱して、８５℃で１０年間使用したメモリ素子のＶｔｈの変化を推定すれば、−０.３Ｖ以上の小さな変化を表すということが分かる。
図５Ｃを参照すれば、情報記録及び情報消去（Ｐ/Ｅ）を実施し続けてフラットバンド電圧ＶＦＢ値を測定した結果、１０４回のＰ／Ｅサイクルを反復したが、情報記録及び消去時のフラットバンド電圧の値をそのまま維持しているということが分かる。
前記説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されねばならない。すなわち、本発明の特徴は、ＳＯＮＯＳメモリ素子を含むチャージトラップ型のメモリ素子に何れも適用可能である。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定されねばならない。
本発明は、ＳＯＮＯＳメモリ素子を含むチャージトラップ型の何れのメモリ素子にも適用可能である。
１０，２０ 半導体基板
１１ａ，２１ａ 第１不純物領域
１１ｂ，２１ｂ 第２不純物領域
１２，２２ トンネリング酸化層
１３，２３ 電荷保存層
１４，２４ ブロッキング酸化層
１５，２５ ゲート電極層
１１ａ，２１ａ 第１不純物領域
１１ｂ，２１ｂ 第２不純物領域
１２，２２ トンネリング酸化層
１３，２３ 電荷保存層
１４，２４ ブロッキング酸化層
１５，２５ ゲート電極層
Claims (10)
- （ａ）半導体基板上にトンネリング酸化層、電荷保存層及びブロッキング酸化層を順次に形成させる工程と、
（ｂ）前記トンネリング酸化層、電荷保存層及びブロッキング酸化層が形成された半導体基板を負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、
（ｃ）前記ブロッキング酸化層上にゲート電極層を形成させ、前記トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして前記基板の上面を露出させる工程と、
（ｄ）前記露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純物領域を形成させる工程と、を含むことを特徴とする消去特性が改善されたメモリ素子の製造方法。 - 前記（ｂ）工程の前記ガスは、Ｎ、Ｏ、Ｆ、Ｓｉ、Ｐ、Ｓ、Ｃｌ、Ｃ、Ａｓ、Ｓｅ、Ｂｒ、Ｔｅ、ＩまたはＡｔ元素を含むことを特徴とする請求項１に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｂ）工程の前記ガスは、Ｏ２、ＲｕＯまたはＮＨ３であることを特徴とする請求項１に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｂ）工程は、６５０℃以上の温度で熱処理することを特徴とする請求項１に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｂ）工程は、７００℃ないし１０００℃の温度範囲で熱処理することを特徴とする請求項４に記載の消去特性が改善されたメモリ素子の製造方法。
- （ａ）半導体基板上にトンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層を順次に形成させる工程と、
（ｂ）前記ブロッキング酸化層上にゲート電極層を形成させ、前記トンネリング酸化層、電荷保存層、ブロッキング酸化層及びゲート電極層の両側部をエッチングして前記基板の上面を露出させる工程と、
（ｃ）前記露出された基板の上面に不純物をドーピングして第１不純物領域及び第２不純物領域を形成させ、前記ブロッキング酸化層が負電圧の固定酸化膜電荷を含むようにガス雰囲気で熱処理する工程と、を含むことを特徴とする消去特性が改善されたメモリ素子の製造方法。 - 前記（ｃ）工程の前記ガスは、Ｎ、Ｏ、Ｆ、Ｓｉ、Ｐ、Ｓ、Ｃｌ、Ｃ、Ａｓ、Ｓｅ、Ｂｒ、Ｔｅ、ＩまたはＡｔ元素を含むことを特徴とする請求項６に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｃ）工程の前記ガスは、Ｏ２、ＲｕＯまたはＮＨ３であることを特徴とする請求項６に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｃ）工程は、６５０℃以上の温度で熱処理することを特徴とする請求項６に記載の消去特性が改善されたメモリ素子の製造方法。
- 前記（ｃ）工程は、７００℃ないし１０００℃の温度範囲で熱処理することを特徴とする請求項９に記載の消去特性が改善されたメモリ素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050023294A KR100674965B1 (ko) | 2005-03-21 | 2005-03-21 | 지우기 특성이 개선된 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006270102A true JP2006270102A (ja) | 2006-10-05 |
Family
ID=37010917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006079545A Pending JP2006270102A (ja) | 2005-03-21 | 2006-03-22 | 消去特性が改善されたメモリ素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7402492B2 (ja) |
| JP (1) | JP2006270102A (ja) |
| KR (1) | KR100674965B1 (ja) |
| CN (1) | CN100552899C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825458B2 (en) | 2007-03-28 | 2010-11-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method thereof |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7972915B2 (en) * | 2005-11-29 | 2011-07-05 | The Hong Kong University Of Science And Technology | Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs |
| US8044432B2 (en) * | 2005-11-29 | 2011-10-25 | The Hong Kong University Of Science And Technology | Low density drain HEMTs |
| US7932539B2 (en) * | 2005-11-29 | 2011-04-26 | The Hong Kong University Of Science And Technology | Enhancement-mode III-N devices, circuits, and methods |
| TWI316746B (en) * | 2006-10-03 | 2009-11-01 | Macronix Int Co Ltd | Non-volatile memory and method of manufacturing the same |
| US8076200B2 (en) | 2006-10-30 | 2011-12-13 | Micron Technology, Inc. | Charge trapping dielectric structures with variable band-gaps |
| US7732275B2 (en) * | 2007-03-29 | 2010-06-08 | Sandisk Corporation | Methods of forming NAND flash memory with fixed charge |
| US7494870B2 (en) * | 2007-01-12 | 2009-02-24 | Sandisk Corporation | Methods of forming NAND memory with virtual channel |
| US7619926B2 (en) * | 2007-03-29 | 2009-11-17 | Sandisk Corporation | NAND flash memory with fixed charge |
| WO2008088654A1 (en) * | 2007-01-12 | 2008-07-24 | Sandisk Corporation | Nand memory with dual control gates having fixed charge layer below control gates |
| US8502323B2 (en) * | 2007-08-03 | 2013-08-06 | The Hong Kong University Of Science And Technology | Reliable normally-off III-nitride active device structures, and related methods and systems |
| KR20090017040A (ko) * | 2007-08-13 | 2009-02-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2009164260A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 不揮発性半導体メモリ |
| US8076699B2 (en) * | 2008-04-02 | 2011-12-13 | The Hong Kong Univ. Of Science And Technology | Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems |
| CN101621007A (zh) * | 2008-07-03 | 2010-01-06 | 中芯国际集成电路制造(上海)有限公司 | Sanos存储单元结构 |
| US20100084687A1 (en) * | 2008-10-03 | 2010-04-08 | The Hong Kong University Of Science And Technology | Aluminum gallium nitride/gallium nitride high electron mobility transistors |
| US8692310B2 (en) | 2009-02-09 | 2014-04-08 | Spansion Llc | Gate fringing effect based channel formation for semiconductor device |
| KR101624980B1 (ko) * | 2009-06-19 | 2016-05-27 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| CN111261708B (zh) * | 2020-02-11 | 2022-09-23 | 捷捷微电(上海)科技有限公司 | 一种半导体功率器件结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10228768A1 (de) | 2001-06-28 | 2003-01-16 | Samsung Electronics Co Ltd | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren |
| US6642573B1 (en) | 2002-03-13 | 2003-11-04 | Advanced Micro Devices, Inc. | Use of high-K dielectric material in modified ONO structure for semiconductor devices |
| KR100437451B1 (ko) | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
| KR100481869B1 (ko) | 2002-11-27 | 2005-04-14 | 삼성전자주식회사 | 소노스 기억 셀 형성방법 |
| US7479425B2 (en) * | 2005-01-20 | 2009-01-20 | Chartered Semiconductor Manufacturing, Ltd | Method for forming high-K charge storage device |
-
2005
- 2005-03-21 KR KR1020050023294A patent/KR100674965B1/ko active IP Right Grant
-
2006
- 2006-03-21 CN CNB2006100681304A patent/CN100552899C/zh active Active
- 2006-03-21 US US11/385,642 patent/US7402492B2/en active Active
- 2006-03-22 JP JP2006079545A patent/JP2006270102A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7825458B2 (en) | 2007-03-28 | 2010-11-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100552899C (zh) | 2009-10-21 |
| CN1841683A (zh) | 2006-10-04 |
| US20060211205A1 (en) | 2006-09-21 |
| KR100674965B1 (ko) | 2007-01-26 |
| US7402492B2 (en) | 2008-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100674965B1 (ko) | 지우기 특성이 개선된 메모리 소자의 제조 방법 | |
| KR100688521B1 (ko) | 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법 | |
| US8125012B2 (en) | Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon | |
| CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
| JP2006114905A (ja) | 不揮発性の半導体メモリ素子 | |
| US8638614B2 (en) | Non-volatile memory device and MOSFET using graphene gate electrode | |
| JP2006237577A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20080169501A1 (en) | Flash memory device with hybrid structure charge trap layer and method of manufacturing same | |
| JPWO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| JP2008016814A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100636022B1 (ko) | 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법. | |
| Pan et al. | High-Performance High-$ k $$\hbox {Y} _ {2}\hbox {O} _ {3} $ SONOS-Type Flash Memory | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| US7880220B2 (en) | Non-volatile memory device and fabrication method of non-volatile memory device and memory apparatus including non-volatile memory device | |
| JP4492930B2 (ja) | 電荷蓄積型メモリ及びその製造方法 | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| JP2008529275A (ja) | 窒化酸化物層を有する半導体デバイスおよびこのための方法 | |
| US20100044775A1 (en) | Semiconductor memory device and semiconductor device | |
| US20070267679A1 (en) | Nonvolatile memory devices including floating gates formed of silicon nano-crystals and methods of manufacturing the same | |
| JP2006245583A (ja) | 金属窒化物をトラップサイトとして利用したメモリ素子及びその製造方法 | |
| JP4703116B2 (ja) | 記憶素子およびその製造方法 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR101163720B1 (ko) | Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 | |
| JP2006222434A (ja) | シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法 | |
| JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 |