KR100481869B1 - 소노스 기억 셀 형성방법 - Google Patents
소노스 기억 셀 형성방법 Download PDFInfo
- Publication number
- KR100481869B1 KR100481869B1 KR10-2002-0074246A KR20020074246A KR100481869B1 KR 100481869 B1 KR100481869 B1 KR 100481869B1 KR 20020074246 A KR20020074246 A KR 20020074246A KR 100481869 B1 KR100481869 B1 KR 100481869B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- silicon nitride
- oxide film
- nitride film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001257 hydrogen Substances 0.000 claims abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 238000003860 storage Methods 0.000 claims description 18
- 230000000903 blocking effect Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000003949 trap density measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000005284 excitation Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Abstract
소노스 기억 셀 형성방법을 제공한다. 이 방법은 반도체 기판에 터널산화막을 형성하고, 터널산화막 상에 실리콘질화막을 형성하고, 수소가 첨가된 산소분위기의 열공정을 적용하여 상기 실리콘질화막의 일부분을 실리콘산질화막으로 산화시키고, 실리콘 산질화막 상에 게이트 전극을 형성한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로써, 더 구체적으로 다층절연막으로 이루어진 정보저장요소를 가지는 소노스 기억 셀의 형성방법에 관한 것이다.
도 1은 전형적인 소노스 기억셀을 나타낸 단면도이다.
도 1을 참조하면, 전형적인 소노스 기억셀은 반도체 기판(1)에 형성된 소자분리막(2)과, 상기 소자분리막(2)으로 한정된 활성영역(4)을 포함한다. 상기 활성영역(4) 상에 터널산화막(8), 전하저장절연막(10) 및 블로킹산화막(12)을 포함하는 정보저장요소가 형성되고, 상기 블로킹산화막(12) 상에 게이트 전극(6)이 형성된다. 상기 게이트 전극(6) 양측의 상기 활성영역(4) 내에 소오스/드레인 영역(14)이 형성된다.
일반인 소노스 기억셀에서 상기 전하저장절연막(10)은 실리콘질화막으로 형성된다. 실리콘질화막은 높은 트랩밀도를 가지기 때문에 상기 게이트 전극(6)에 프로그램 전압이 인가되면, 전자는 상기 실리콘질화막의 트랩사이트(trap cite)에 트랩되어 셀 트랜지스터의 문턱전압을 변화시킨다. 그러나, 실리콘질화막은 높은 트랩밀도를 가짐에 반하여 밴드 갭 에너지가 낮기 때문에 트랩사이트의 전자가 열적여기되어 트랩사이트로부터 빠져나올 확률이 높다.
도 2는 종래의 소노스 기억 셀의 에너지 밴드 다이어그램이다.
도 2를 참조하면, 실리콘질화막의 트랩사이트(T1)에 포획된 전자는 열적여기에 의해 포텐셜장벽(ΔΦ1)보다 높은 에너지를 얻을 수 있다. 그 결과, 전자가 실리콘질화막의 가전자대로 이동하여 외부로 누설됨으로써 데이타를 잃을 수 있는 확률이 높다.
본 발명이 이루고자 하는 기술적 과제는 트랩사이트에 포획된 전자에 대한 포텐셜장벽이 높은 소노스 기억 셀의 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 정보저장특성이 우수한 소노스 기억셀의 형성방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 실리콘산질화막을 포함하는 정보저장요소를 가지는 소오스 기억셀의 형성방법을 제공한다. 이 방법은, 반도체 기판에 터널산화막을 형성하고, 상기 터널산화막 상에 실리콘질화막을 형성하는 것을 포함한다. 상기 결과물에 수소가 첨가된 산소분위기의 열공정을 적용하여 상기 실리콘질화막의 일부분을 실리콘산질화막으로 산화시키고, 상기 실리콘 산질화막 상에 게이트 전극을 형성한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 따른 소노소 기억셀의 형성방법을 나타낸 공정단면도들이다.
도 3을 참조하면, 반도체 기판(20) 상에 터널산화막(22)을 형성한다. 상기 터널산화막(22)은 상기 반도체 기판(20)에 열산화공정을 적용하여 형성하거나, 화학기상증착법 및 플라즈마 산화법 중 선택되어진 하나로 형성할 수 있다.
도 4를 참조하면, 상기 터널산화막(22) 상에 실리콘질화막(24)을 형성한다. 상기 실리콘질화막은 화학기상증착법 및 원자층증착법을 사용하여 형성할 수 있다.
상기 실리콘질화막(24)이 형성된 반도체 기판(20)에 열산화공정을 사용하여 상기 실리콘질화막(24)을 산화시킨다. 이 때, 수소를 미량 첨가한 산소분위기에서 열산화를 실시하는 인시튜증기생성법(ISSG;in-situ steam generation)을 사용하여 산화공정을 실시할 수 있다(26). 인시튜증기생성법에서 수소의 분압비는 1 내지 10%를 적용할 수 있다. 또한, 챔버압력은 수 Torr 내지 수백 Torr, 온도 750℃ 내지 1000℃인 환경에서 실시할 수 있고, 시간은 10초 내지 300초동안 실시할 수 있다.
도 5를 참조하면, 상기 열산화공정의 결과, 상기 실리콘질화막(22)은 깊이에 따라 산소 및 질소의 조성비가 달라져 상부에서 하부로 갈 수록 실리콘산질화막에서 실리콘질화막으로 상이 변하는 전하저장절연막(24a)으로 변환된다. 이에 따라, 상기 터널절연막(22)에 가까운 부분은 트랩밀도가 높은 실리콘질화막의 상태로 존재하고, 상기 터널절연막(22)으로부터 멀어질 수록 에너지 밴드 갭이 큰 산화된 실리콘질화막 즉, 실리콘산질화막의 상태로 존재한다. 따라서, 기입 및 소거특성의 저하없이 정보저장특성을 향상시킬 수 있다.
계속해서, 도 5를 참조하면, 상기 열산화공정의 시간 및 온도를 조절함으로써, 상기 실리콘질화막(24a)의 상부면의 산화정도를 제어할 수 있고, 블로킹산화막을 추가적으로 형성하지 않고, 실리콘질화막상에 형성된 실리콘산질화막을 블로킹산화막으로 사용할 수 있다. 그러나, 도시된 것과 같이 상기 전하저장절연막(24a) 상에 블로킹산화막(28)을 더 형성할 수도 있다.
도 6을 참조하면, 상기 블로킹산화막(28) 상에 도전막을 형성하고, 상기 도전막을 패터닝하여 게이트 전극(36)을 형성한다. 계속해서, 상기 게이트 전극(36)의 측벽들에 정렬하여 상기 블로킹산화막(28), 상기 전하저장절연막(24a) 및 상기 터널산화막(22)을 패터닝한다. 그러나, 소노스 기억 셀에서는 상기 게이트 전극(36) 양측의 반도체 기판 상에 상기 터널산화막(22), 상기 전하저장절연막(24a) 및 상기 블로킹산화막(28)을 제거하지 않고 그대도 둔 상태에서, 소오스/드레인영역(34)을 형성할 수도 있다.
도 7은 본 발명의 바람직한 실시예에 따른 소노스 기억셀의 에너지 밴드 다이어그램이다.
도 7을 참조하면, 종래기술과는 달리 본 발명에 따르면, 터널산화막(22)과 블로킹산화막(28) 사이에 개재된 전하저장절연막(24a)의 에너지 밴드는 터널산화막(22)으로부터 블로킹산화막(28)으로 향할 수록 밴드 갭이 증가한다. 따라서, 트랩사이트(T2)에 포획된 전자가 가전자대로 이동하기 위하여 넘어야될 포텐셜장벽(ΔΦ2)은 종래의 포텐셜장벽(ΔΦ1)에 비하여 더 높아진다. 그 결과, 포획된 전자가 열적여기에 의해 트랩사이트를 벗어날 확률이 낮아지고 소노스 기억 셀의 데이타유지특성이 향상될 수 있다.
상술한 것과 같이, 본 발명에 따르면 소노스 기억 셀의 정보저장요소를 형성함에 있어서, 실리콘질화막을 형성한 후 수소를 첨가한 산소분위기에서 열산화공정을 적용하여 상기 실리콘질화막을 산화시킴으로써, 전하저장절연막의 질소의 농도 및 프로파일, 트랩밀도와 트랩사이트의 프로파일을 조절할 수 있다.
결과적으로, 터널산화막에 인접한 영역의 트랩밀도를 유지함으로써, 프로그램 시간이 증가되는 것을 억제할 수 있고, 에너지 밴드 갭을 증가시킴으로써 데이타유지특성을 향상시킬 수 있다.
도 1은 전형적인 소노스 기억 셀을 나타낸 단면도이다.
도 2는 종래의 소노스 기억 셀에 포함된 정보저장요소의 에너지 밴드 디이어그램이다.
도 3 내지 도 6은 본 발명의 바람직한 실시예에 따른 소노스 기억셀의 정보저장요소 형성방법을 설명하기 위한 공정단면도들이다.
도 7은 본 발명의 바람직한 실시예에 따른 소노스 기억셀에 포함된 정보저장절연막의 에너지 밴드 다이어그램이다.
Claims (6)
- 반도체 기판에 터널산화막을 형성하는 단계;상기 터널산화막 상에 실리콘질화막을 형성하는 단계;상기 결과물에 수소가 첨가된 산소분위기의 열공정을 적용하여 상기 실리콘질화막의 일부분을 실리콘산질화막으로 산화시키어 상기 터널산화막과의 계면에서 시작하여 상부로 갈수록 산소 및 질소의 조성비가 달라져 실리콘질화막에서 실리콘산질화막으로 상이 변하는 전하저장절연막으로 변환하는 단계;및상기 실리콘 산질화막 상에 게이트 전극을 형성하는 단계를 포함하는 소노스 기억셀 형성방법.
- 제1 항에 있어서,상기 터널산화막은 열산화공정, 화학기상증착법 및 플라즈마산화방법 중 선택된 하나로 형성하는 것을 특징으로 하는 소노스 기억셀 형성방법.
- 제1 항에 있어서,상기 실리콘질화막은 화학기상증착법 및 원자층증착법 중 선택되어진 하나로 형성하는 것을 특징으로 하는 소노스 기억셀 형성방법.
- 제1 항에 있어서,상기 열공정을 적용하는 단계는,압력 수 Torr 내지 수백 Torr, 온도 750℃ 내지 1000℃, 수소 분압비 1% 내지 10%로 실시하는 것을 특징으로 하는 소노스 기억셀 형성방법.
- 제4 항에 있어서,상기 열공정은 10초 내지 300초동안 실시하는 것을 특징으로 하는 소노스 기억셀 형성방법.
- 제1 항에 있어서,상기 열공정을 적용하는 단계 후,상기 실리콘산질화막 상에 블로킹 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 소노스 기억셀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074246A KR100481869B1 (ko) | 2002-11-27 | 2002-11-27 | 소노스 기억 셀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074246A KR100481869B1 (ko) | 2002-11-27 | 2002-11-27 | 소노스 기억 셀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040046341A KR20040046341A (ko) | 2004-06-05 |
| KR100481869B1 true KR100481869B1 (ko) | 2005-04-14 |
Family
ID=37341904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0074246A KR100481869B1 (ko) | 2002-11-27 | 2002-11-27 | 소노스 기억 셀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100481869B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697524B2 (en) | 2010-09-07 | 2014-04-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100674965B1 (ko) | 2005-03-21 | 2007-01-26 | 삼성전자주식회사 | 지우기 특성이 개선된 메모리 소자의 제조 방법 |
| US7687359B2 (en) | 2006-12-22 | 2010-03-30 | Dongbu Hitek Co., Ltd. | Method for fabricating flash memory device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145078A (ja) * | 1991-11-22 | 1993-06-11 | Kawasaki Steel Corp | 半導体不揮発性記憶素子とその製造方法 |
| JPH1140682A (ja) * | 1997-07-18 | 1999-02-12 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2002203917A (ja) * | 2000-10-26 | 2002-07-19 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002289708A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
2002
- 2002-11-27 KR KR10-2002-0074246A patent/KR100481869B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145078A (ja) * | 1991-11-22 | 1993-06-11 | Kawasaki Steel Corp | 半導体不揮発性記憶素子とその製造方法 |
| JPH1140682A (ja) * | 1997-07-18 | 1999-02-12 | Sony Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2002203917A (ja) * | 2000-10-26 | 2002-07-19 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2002289708A (ja) * | 2001-03-28 | 2002-10-04 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8697524B2 (en) | 2010-09-07 | 2014-04-15 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
| US9171729B2 (en) | 2010-09-07 | 2015-10-27 | Samsung Electronics Co., Ltd. | Methods of manufacturing vertical semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040046341A (ko) | 2004-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100493022B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법 | |
| US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
| KR100372328B1 (ko) | 반도체저장장치 | |
| US20090050953A1 (en) | Non-volatile memory device and method for manufacturing the same | |
| JPWO2007064048A1 (ja) | 半導体記憶装置、その駆動方法およびその製造方法 | |
| JP2001308207A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US20090140322A1 (en) | Semiconductor Memory Device and Method of Manufacturing the Same | |
| JP5161494B2 (ja) | 半導体記憶装置 | |
| JP2006024879A (ja) | デュアルゲート誘電体構造を有する半導体素子の製造方法 | |
| US6797567B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
| KR100757323B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100481869B1 (ko) | 소노스 기억 셀 형성방법 | |
| US6916709B2 (en) | Non-volatile semiconductor memory device and manufacturing method for the same | |
| JP3288796B2 (ja) | 半導体装置 | |
| JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1140766A (ja) | 半導体装置、ｄｒａｍ、フラッシュメモリ、およびその製造方法 | |
| WO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
| US20110316070A1 (en) | Charge trapping non-volatile semiconductor memory device and method of making | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| US7151001B2 (en) | Fabrication method of self-aligned ferroelectric gate transistor using buffer layer of high etching selectivity | |
| KR100620062B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| KR20060101587A (ko) | 불 휘발성 메모리 장치의 제조방법 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |