JP2006024879A - デュアルゲート誘電体構造を有する半導体素子の製造方法 - Google Patents
デュアルゲート誘電体構造を有する半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2006024879A JP2006024879A JP2004362304A JP2004362304A JP2006024879A JP 2006024879 A JP2006024879 A JP 2006024879A JP 2004362304 A JP2004362304 A JP 2004362304A JP 2004362304 A JP2004362304 A JP 2004362304A JP 2006024879 A JP2006024879 A JP 2006024879A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate dielectric
- dielectric structure
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 35
- 230000003647 oxidation Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 41
- 230000009977 dual effect Effects 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 29
- 230000002093 peripheral effect Effects 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】ラジカル酸化(Ｒａｄｉｃａｌ Ｏｘｉｄａｔｉｏｎ)によるデュアルゲート誘電体構造を有する半導体素子の製造方法を提供することを目的とする。
【解決方法】半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に窒化膜を形成する工程と、所定領域の前記窒化膜を選択的にエッチングする工程と、前記エッチングされた窒化膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、前記酸化膜上にゲート導電膜を形成する工程と、該ゲート導電膜と、前記酸化膜と、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程とを含み、前記所定領域に前記絶縁膜及び前記酸化膜が積層されて第１ゲート誘電体構造を形成し、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造を形成する構成とした。
【選択図】図５Ｆ
【解決方法】半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に窒化膜を形成する工程と、所定領域の前記窒化膜を選択的にエッチングする工程と、前記エッチングされた窒化膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、前記酸化膜上にゲート導電膜を形成する工程と、該ゲート導電膜と、前記酸化膜と、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程とを含み、前記所定領域に前記絶縁膜及び前記酸化膜が積層されて第１ゲート誘電体構造を形成し、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造を形成する構成とした。
【選択図】図５Ｆ
Description
本発明は、半導体素子の製造工程に関し、特に、ＳＯＮＯＳ ＮＶＤＲＡＭにおけるデュアルゲート誘電体(ｄｕａｌ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ)を形成する方法に関する。
従来のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）素子においては、電源供給がされなければ格納された情報が消滅する。すなわち、従来のＤＲＡＭ素子は、トランジスタがスイッチ機能を、キャパシタがデータ格納機能を果たし、電源供給が中断されれば、内部のデータが自動的に消滅する揮発性メモリ(ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ)である。
従来のＤＲＡＭ素子のこのような欠点を解決すると同時に、ＤＲＡＭの高速読み出し書き込み能力とフラッシュメモリの不揮発性の機能を一つのＤＲＡＭで実現するために、不揮発性ＤＲＡＭ(Ｎｏｎ−ｖｏｌａｔｉｌｅ ＤＲＡＭ；以下、ＮＶＤＲＡＭと称す)についての研究が行われている。ＮＶＤＲＡＭは、トランジスタがデータ格納機能を有するように開発され、電源を切ると、キャパシタに格納されたデータがトランジスタに移動されて格納され、よって、不揮発特性を有するフラッシュメモリと類似の特性を有する。反対に、オフの状態のＮＶＤＲＡＭに再び電源を入れると、トランジスタに格納されたデータがキャパシタに移動されて、ＮＶＤＲＡＭは、元のＤＲＡＭ動作を行う。
このようにＤＲＡＭとフラッシュメモリの特性の両方を兼ね備えたＮＶＤＲＡＭは、ＤＲＡＭの高速読出し書き込み能力に加え、フラッシュメモリの高速読み出し及び不揮発性の能力を有しているので、携帯電話や、ＰＤＡ、ＳｏＣ(システムオンチップ)等の様々な分野に活用することができる。
ＮＶＤＲＡＭのセルトランジスタは、ゲート誘電体として、電荷捕獲が可能な窒化膜を含む酸化膜／窒化膜／酸化膜構造のＯＮＯ構造に形成される。一方、周辺領域に形成されるトランジスタのゲート誘電体は、単一のシリコン酸化膜(ＳｉＯ2)を用いており、低電圧低電力で高速に動作する。ＮＶＤＲＡＭとしては、セルトランジスタ及び周辺トランジスタが互いに異なる構造及び特性のゲート誘電体を有しているため、該ゲート誘電体は、「デュアルゲート誘電体」と称されている。
図１Ａないし図１Ｄは、従来のＮＶＤＲＡＭの製造工程を示す断面図である。これら図面を参照して、ＳＯＮＯＳ(silicon/oxide/nitride/oxide/silicon) 構造を形成する従来の工程を説明する。
図１Ａに示されているように、半導体基板１００に、素子分離膜１０１を局部的に形成し、そして、ダイレクトトンネリング酸化膜１０２、シリコン窒化膜１０３、及びＣＶＤ酸化膜１０４を順に形成する。ＣＶＤ酸化膜１０４は、化学気相成長法(Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＣＶＤと称す）により形成された酸化膜である。素子分離膜１０１は、ＬＯＣＯＳ(Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ)法、またはＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)法により形成される。
続いて、図１Ｂに示されているように、ＣＶＤ酸化膜１０４上にフォトレジストパターン１０５を形成して、セル領域Ｂをマスキングし、複数の周辺領域Ａ及びＣをオープンさせる。
フォトレジストパターン１０５は、セル領域ＢにＣＶＤ酸化膜１０４及びシリコン窒化膜１０３が残るようにパターンニングするためのエッチングバリア(ｅｔｃｈ ｂａｒｒｉｅｒ)である。
続いて、図１Ｃに示されているように、フォトレジストパターン１０５をエッチングマスクに、ＣＶＤ酸化膜１０４及びシリコン窒化膜１０３がセル領域Ｂに残るようにＣＶＤ酸化膜１０４及びシリコン窒化膜１０３を選択的にエッチングする。その後、フォトレジストパターン１０５を除去し、そして洗浄工程を実施する。
次に、図１Ｄに示されているように、上記の一連の工程によりＣＶＤ酸化膜１０４及びシリコン窒化膜１０３がパターンニングされた基板の全体構造上にゲート電極１０６を形成する。ゲート電極１０６は、主にポリシリコン膜を用いて形成される。
上記の過程を全部完了した後、洗浄及び再酸化(Ｒｅｏｘｉｄａｔｉｏｎ)工程を実施する。
上述したように、従来のデュアルゲート誘電体構造を形成するにあたっては、ＣＶＤ酸化膜１０４を用いてトップゲート誘電膜を形成し、また複数の周辺領域Ａ、Ｃに形成されたシリコン窒化膜１０３及びＣＶＤ酸化膜１０４を除去するためには、エッチング工程を行っている。したがって、選択的エッチング過程では、周辺領域Ａ、Ｃのダイレクトトンネリング酸化膜１０２は、露出されてエッチング損傷を受けることになり、このため、周辺トランジスタのゲート誘電体構造は信頼性を失ってしまう。
また、このようなダイレクトトンネリング酸化膜１０２のエッチング損傷による劣化を防止するためには、エッチング後、もう一度熱酸化等を行ってダイレクトトンネリング酸化膜１０２のエッチング損傷を回復する必要がある。
このように、従来のデュアルゲート誘電体構造の製造方法は、ゲート誘電体構造の信頼性の低下をもたらし、かつ、形成工程が複雑であるという問題がある。
図２は、従来の熱酸化(ｔｈｅｒｍａｌ ｏｘｉｄａｔｉｏｎ)法でシリコン窒化膜(ｎｉｔｒｉｄｅ)の表面を酸化した後、ポリシリコン膜を形成した状態のデュアルゲート誘電体構造を示す透過電子顕微鏡（以下、ＴＥＭと称す）の顕微鏡写真である。図示されているように、シリコン窒化膜上にシリコン酸化膜(ＳｉＯ2)がほとんど形成されていないことを確認することができる。
本発明は、上記のような従来の問題を解決するためになされたものであり、製造工程を単純化させると同時に、素子の信頼性を向上させることができる、デュアルゲート誘電体構造を有する半導体素子の製造方法を提供することを目的とする。
上記のような従来の問題を解決するために、本発明は、半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に窒化膜を形成する工程と、所定領域の窒化膜を選択的にエッチングする工程と、該エッチングされた窒化膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、前記酸化膜上にゲート導電膜を形成する工程と、該ゲート導電膜、前記酸化膜、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程とを含み、前記所定領域に前記絶縁膜及び前記酸化膜が積層されて第１ゲート誘電体構造が形成され、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造が形成されることを特徴とするデュアルゲート誘電体構造を有する半導体素子の製造方法を提供する。
また、本発明は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に窒化膜を形成する工程と、所定領域の前記窒化膜及び前記絶縁膜を選択的にエッチングする工程と、前記エッチングされた窒化膜及び絶縁膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、前記酸化膜上にゲート導電膜を形成する工程と、前記ゲート導電膜、前記酸化膜、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程と、を含み、前記所定領域に前記酸化膜で第１ゲート誘電体構造が形成され、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造が形成されることを特徴とするデュアルゲート誘電体構造を有する半導体素子の製造方法を提供する。
さらに、本発明は、デュアルゲート誘電体構造を形成する時、トップゲート誘電膜を、ＣＶＤ酸化膜の代わりに、ラジカル(ｒａｄｉｃａｌ)酸化による酸化膜として形成する。
本発明は、ＯＮＯ(酸化膜/窒化膜/酸化膜)ゲート誘電体構造を有するトランジスタと、酸化膜のみのゲート誘電体構造を有するトランジスタとを集積化する際、ＯＮＯゲート誘電体構造のトップ酸化膜を、下部の窒化膜がエッチングされた状態でラジカル酸化により形成することとしたので、ゲート誘電体構造形成工程の単純化及び素子の信頼性の向上が得られるという効果がある。
以下、本発明が属する技術分野における通常の知識を有する者が本発明をさらに容易に実施できるように、本発明の好ましい実施の形態を、添付した図面を参照して詳細に説明する。
図３は、本発明のラジカル酸化時、酸化進行時間に対するシリコン窒化膜上に成長した酸化膜の厚さを示すグラフであって、酸化時間が長くなるにつれ、シリコン窒化膜上のシリコン酸化膜(ＳｉＯ2)の厚さが増加することが分かる。
図４は、本発明のラジカル酸化法でシリコン窒化膜の表面を酸化した後、ポリシリコン(ｐｏｌｙ−Ｓｉ)膜を蒸着により形成した状態のデュアルゲート誘電体構造を示すＴＥＭ写真である。図２に比べて、シリコン窒化膜(ｎｉｔｒｉｄｅ)上にシリコン酸化膜(ＳｉＯ2)が厚く成長していることを確認することができる。
図５Ａないし図５Ｆは、本発明の一実施の形態に係るラジカル酸化法を用いたデュアルゲート誘電体構造の製造方法を説明する断面図である。
図５Ａに示すように、素子分離膜５０１は、セル領域Ｂ、及び周辺領域Ａ、Ｃを画定するアクティブ領域に局部的に形成される。素子分離膜５０１は、ＬＯＣＯＳ法、またはＳＴＩ法で形成することができる。
続いて、半導体基板５００上に第１酸化膜５０２及びシリコン窒化膜５０３を順に蒸着により成膜する。この時、第１酸化膜５０２の厚さを、約２０〜１００Åに形成する。また、第１酸化膜５０２は、高温熱工程またはラジカル酸化のような方法でシリコン酸化膜(ＳｉＯ2)を成長させ、或いは蒸着堆積工程によるシリコン酸化膜を堆積させることにより形成することができる。さらに、第１酸化膜５０２は、シリコン酸化膜より誘電率が高い高誘電体(ｈｉｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃ)を用いて形成することもできる。シリコン窒化膜５０３は、プラズマ化学気相蒸着(Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＰＥＣＶＤと記す)法、低圧化学気相蒸着(Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＬＰＣＶＤと記す)法、または原子層蒸着(Ａｔｏｍｉｃ ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；以下、ＡＬＤと記す)法などの方法で形成することができる。この時、シリコン窒化膜５０３の厚さを、約１００〜２００Å以下に形成する。
続いて、図５Ｂに示すように、シリコン窒化膜５０３上に、セル領域Ｂを覆い、周辺領域Ａ、Ｃを開放するフォトレジストパターン５０４を形成する。
続いて、フォトレジストパターン５０４をエッチングバリアとしてシリコン窒化膜５０３及び第１酸化膜５０２を選択的にエッチングする。これにより、図５Ｃに示すように、最初にパターンニングされた、セル領域Ｂのみに残るシリコン窒化膜５０３Ａが得られる。目的によっては、第１酸化膜５０２まで選択的に除去することができる。この時、図５Ｂに示したシリコン窒化膜５０３を選択的にエッチングする方法は、ドライエッチング及び/またはウェットエッチング法を適用可能である。また、第１酸化膜５０２を選択的にエッチングするためには、ウェットエッチング法を適用することができる。フォトレジストパターン５０４を除去した後、洗浄工程を実施する。
続いて、図５Ｄに示すように、シリコン窒化膜５０３Ａがパターンニングされた半導体基板５００の全面に、ラジカル酸化工程を行って第２酸化膜５０５を成長させる。第２酸化膜５０５は、周辺領域Ａ、Ｃの第１酸化膜５０２の上部はもちろん、セル領域Ｂに最初にパターンニングされたシリコン窒化膜５０３Ａの表面にも一定の厚さで形成される。この時、ラジカル酸化のために、ＡｒまたはＸｅプラズマが形成された雰囲気下でＯ2、Ｈ2Ｏ、Ｄ2Ｏ、ＮＯ、またはＮ2Ｏから一種類のガスを選択して注入し、ラジカル状態のＯを生成する。ここでは、ラジカル状態のＨ、Ｄ、Ｎも同様に生成することができる。
さらに、約８００℃〜１０００℃の温度、約１３．３Ｐａ〜１３３３Ｐａの圧力の下で、ＨとＯのガスまたはＤとＯのガスをチャンバーに各々注入すると、Ｈ2ＯまたはＤ2Ｏと共に、Ｏラジカルをも生成することができる。このように生成されたＯラジカルは酸化力が非常に強いため、第２酸化膜５０５は、第１酸化膜５０２表面だけでなく、最初にパターンニングされたシリコン窒化膜５０３Ａの表面にも成長することができる。この時、第２酸化膜５０５の厚さを、約２０Å〜１００Åに形成する。また、注目すべきなのは、第２酸化膜５０５が、酸化シリコン（ＳｉＯ2）、又は誘電率が酸化シリコンよりも高い高誘電体から選択された材料により形成されることである。
続いて、図５Ｅに示すように、第２酸化膜５０５上にゲート導電膜５０６を蒸着により形成する。この時、ゲート導電膜５０６としては、ポリシリコン(ｐｏｌｙ−Ｓｉ)、金属/ポリシリコン(ｐｏｌｙ−Ｓｉ)、及び金属シリサイド(ｍｅｔａｌ Ｓｉｌｉｃｉｄｅ)/ポリシリコン(ｐｏｌｙ−Ｓｉ)からなるグループから選択されるいずれか１つを用いることができる。
次に、図５Ｆに示すように、ゲートマスク及びエッチング工程により、ゲート電極５０６Ａ、第１ゲート誘電体構造（５０２、５０５）、及び第２ゲート誘電構造体（５０２、５０３Ｂ、５０５Ａ）を形成する。ここでは、参照番号５０６Ａは、ゲート電極として機能する、パターンニングされたゲート導電膜５０６を表し、参照番号５０３Ｂ及び５０５Ａは、２回目のパターンニングがされたシリコン窒化膜５０３及びパターンニングされた第２酸化膜５０５を示している。この時、第１酸化膜５０２は、エッチングされていない状態である。第１及び第２ゲート誘電体構造のより詳細な構成については、周辺領域Ａ、Ｃでは、ゲート電極の下の第１酸化膜５０２及び第２酸化膜５０５が第１ゲート誘電体構造を構成し、セル領域Ｂでは、第１酸化膜５０２上に、２回目のパターンニングがされたシリコン窒化膜５０３Ｂ及びパターンニングされた第２酸化膜５０５Ａが積層されて第２ゲート誘電体構造を形成している。
このように、本発明に係る、第１及び第２ゲート誘電体構造を有するデュアルゲート誘電体構造において、トップゲート誘電膜、即ち、第２酸化膜５０５は、ＣＶＤ法の代わりにラジカル酸化により形成される。この時、ＯＮＯ構造を有する第２ゲート誘電体構造に対比して、第１ゲート誘電体構造は、酸化膜のみを有している。また、単一の酸化膜をゲート誘電体構造として有する周辺領域において、第２酸化膜５０５を形成するラジカル酸化工程は、シリコン窒化膜５０３がエッチングされて除去された状態で行われる。よって、周辺領域のトランジスタにおける第１ゲート誘電体構造のエッチングによる損傷を、ラジカル酸化によって回復することができる。
従って、本発明は、エッチングによる損傷を回復すること、及びトップゲート誘電膜を形成することを同時に行うことを可能にし、これにより、工程を単純化し、半導体素子の信頼性を向上させるという効果が得られる。
即ち、本発明では、ＯＮＯゲート誘電体構造のトランジスタを、複数の酸化膜のみを有するゲート誘電体構造のトランジスタと集積する場合、ＯＮＯゲート誘電体構造のトップ酸化膜を、下部のシリコン窒化膜がエッチングされて除去された状態で、ラジカル酸化により形成することとした。これにより、本発明は、ゲート誘電体構造形成工程を単純化し、半導体素子の信頼性を向上させることができる。
尚、本発明は、上記した実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
５００ 半導体基板
５０１ 素子分離膜
５０２ 第１酸化膜
５０３ シリコン窒化膜
５０３Ａ 初めのパターンニング後のシリコン窒化膜
５０３Ｂ ２回目のパターンニング後のシリコン窒化膜
５０４ フォトレジスト
５０５ 第２酸化膜
５０５Ａ パターンニング後の第２酸化膜
５０６ ゲート導電膜
５０６Ａ ゲート電極
５０１ 素子分離膜
５０２ 第１酸化膜
５０３ シリコン窒化膜
５０３Ａ 初めのパターンニング後のシリコン窒化膜
５０３Ｂ ２回目のパターンニング後のシリコン窒化膜
５０４ フォトレジスト
５０５ 第２酸化膜
５０５Ａ パターンニング後の第２酸化膜
５０６ ゲート導電膜
５０６Ａ ゲート電極
Claims (10)
- 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に窒化膜を形成する工程と、
所定領域の前記窒化膜を選択的にエッチングする工程と、
前記エッチングされた窒化膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、
前記酸化膜上にゲート導電膜を形成する工程と、
前記ゲート導電膜、前記酸化膜、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程と、を含み、
前記所定領域に前記絶縁膜及び前記酸化膜が積層されて第１ゲート誘電体構造が形成され、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造が形成されることを特徴とするデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に窒化膜を形成する工程と、
所定領域の前記窒化膜及び前記絶縁膜を選択的にエッチングする工程と、
前記エッチングされた窒化膜及び絶縁膜を含む全体構造上に酸化膜が形成されるようにラジカル酸化を実施する工程と、
前記酸化膜上にゲート導電膜を形成する工程と、
前記ゲート導電膜、前記酸化膜、前記窒化膜、及び前記絶縁膜を選択的にエッチングする工程と、を含み、
前記所定領域に前記酸化膜で第１ゲート誘電体構造が形成され、前記所定領域以外の領域に前記絶縁膜、前記窒化膜、及び前記酸化膜が積層されて第２ゲート誘電体構造が形成されることを特徴とするデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記ラジカル酸化が、
ＡｒプラズマまたはＸｅプラズマ雰囲気でＯ2、Ｈ2Ｏ、Ｄ2Ｏ、ＮＯ、及びＮ2Ｏからなる群の中から選択されるいずれか１つのガスを供給して行われることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記ラジカル酸化が、
８００℃〜１０００℃の温度及び１３．３Ｐａ〜１３３３Ｐａの圧力の下でＨ及びＯのガス、又はＤ及びＯのガスを各々注入して行われることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記酸化膜が、
約２０Å〜１００Åの厚さに形成されることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記絶縁膜が、
熱成長工程または堆積工程により形成される酸化物であることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記酸化物が、
シリコン酸化膜(ＳｉＯ2)または前記シリコン酸化膜より高い誘電率を有する高誘電体であることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記絶縁膜が、
ラジカル酸化により形成された酸化物であることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記所定領域の前記窒化膜に対するエッチングが、
ウェット及び/またはドライエッチングにより行われることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。 - 前記ゲート導電膜が、
ポリシリコン、金属／ポリシリコン、及び金属シリサイド／ポリシリコンからなる群の中から選択されるいずれかの１つであることを特徴とする請求項１または請求項２に記載のデュアルゲート誘電体構造を有する半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040052268A KR100623597B1 (ko) | 2004-07-06 | 2004-07-06 | 라디컬 산화에 의한 반도체 소자 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006024879A true JP2006024879A (ja) | 2006-01-26 |
Family
ID=35511597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004362304A Pending JP2006024879A (ja) | 2004-07-06 | 2004-12-15 | デュアルゲート誘電体構造を有する半導体素子の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7112486B2 (ja) |
| JP (1) | JP2006024879A (ja) |
| KR (1) | KR100623597B1 (ja) |
| DE (1) | DE102004057978A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596484B1 (ko) * | 2004-05-31 | 2006-07-03 | 삼성전자주식회사 | 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법 |
| US20070197021A1 (en) * | 2006-02-21 | 2007-08-23 | Hynix Semiconductor Inc. | Semiconductor device including spacer with nitride/nitride/oxide structure and method for fabricating the same |
| US9449831B2 (en) | 2007-05-25 | 2016-09-20 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8283261B2 (en) | 2007-05-25 | 2012-10-09 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US8633537B2 (en) | 2007-05-25 | 2014-01-21 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US8940645B2 (en) | 2007-05-25 | 2015-01-27 | Cypress Semiconductor Corporation | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| US8063434B1 (en) | 2007-05-25 | 2011-11-22 | Cypress Semiconductor Corporation | Memory transistor with multiple charge storing layers and a high work function gate electrode |
| US20090179253A1 (en) | 2007-05-25 | 2009-07-16 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US8643124B2 (en) | 2007-05-25 | 2014-02-04 | Cypress Semiconductor Corporation | Oxide-nitride-oxide stack having multiple oxynitride layers |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US8614124B2 (en) | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US8710578B2 (en) | 2009-04-24 | 2014-04-29 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| US8222688B1 (en) | 2009-04-24 | 2012-07-17 | Cypress Semiconductor Corporation | SONOS stack with split nitride memory layer |
| US8211775B1 (en) | 2011-03-09 | 2012-07-03 | United Microelectronics Corp. | Method of making transistor having metal gate |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| US8685813B2 (en) | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110109A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH09148543A (ja) * | 1995-11-24 | 1997-06-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP2001156188A (ja) * | 1999-03-08 | 2001-06-08 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2003179052A (ja) * | 2001-12-12 | 2003-06-27 | Mitsubishi Electric Corp | 半導体装置の製造方法、成膜時間の決定方法、チャンバー、化学気相成長装置及びそのボート、エッチング装置、並びに成膜処理システム |
| JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2522853B2 (ja) * | 1990-06-29 | 1996-08-07 | シャープ株式会社 | 半導体記憶装置の製造方法 |
| US6201275B1 (en) * | 1995-06-30 | 2001-03-13 | Nippon Steel Corporation | Semiconductor device having semiconductor regions of different conductivity types isolated by field oxide, and method of manufacturing the same |
| JP4128396B2 (ja) * | 2002-06-07 | 2008-07-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR100587670B1 (ko) * | 2004-01-08 | 2006-06-08 | 삼성전자주식회사 | 비휘발성 메모리 셀의 유전막 형성방법 |
-
2004
- 2004-07-06 KR KR1020040052268A patent/KR100623597B1/ko not_active IP Right Cessation
- 2004-11-30 DE DE102004057978A patent/DE102004057978A1/de not_active Withdrawn
- 2004-12-15 JP JP2004362304A patent/JP2006024879A/ja active Pending
- 2004-12-20 US US11/019,579 patent/US7112486B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05110109A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH09148543A (ja) * | 1995-11-24 | 1997-06-06 | Toshiba Corp | 半導体装置の製造方法 |
| JPH1187545A (ja) * | 1997-07-08 | 1999-03-30 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| JP2001156188A (ja) * | 1999-03-08 | 2001-06-08 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP2003179052A (ja) * | 2001-12-12 | 2003-06-27 | Mitsubishi Electric Corp | 半導体装置の製造方法、成膜時間の決定方法、チャンバー、化学気相成長装置及びそのボート、エッチング装置、並びに成膜処理システム |
| JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060008996A1 (en) | 2006-01-12 |
| KR20060003402A (ko) | 2006-01-11 |
| DE102004057978A1 (de) | 2006-01-26 |
| KR100623597B1 (ko) | 2006-09-19 |
| US7112486B2 (en) | 2006-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100623177B1 (ko) | 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| US6835621B2 (en) | Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon | |
| US7169668B2 (en) | Method of manufacturing a split-gate flash memory device | |
| JP5052787B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP2006024879A (ja) | デュアルゲート誘電体構造を有する半導体素子の製造方法 | |
| US8039337B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| JP2009016823A (ja) | 電荷トラップ層を有する不揮発性メモリ素子の製造方法 | |
| KR101060618B1 (ko) | 전하 트랩형 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2009252774A (ja) | 半導体記憶装置およびその製造方法 | |
| US20030211692A1 (en) | Method of fabricating trap type nonvolatile memory device | |
| US20090096012A1 (en) | Flash memory device and method of fabricating the same | |
| JP2008047714A (ja) | 半導体装置及びその製造方法 | |
| JP2005285818A (ja) | 半導体装置およびその製造方法 | |
| KR100757323B1 (ko) | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100524809B1 (ko) | 반도체 소자의 이중게이트 절연막 형성방법 | |
| KR100620062B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| KR100885797B1 (ko) | 비휘발성 메모리 및 그의 소자의 제조 방법 | |
| KR100791333B1 (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20070000603A (ko) | 불 휘발성 메모리의 플로팅 게이트 형성 방법 | |
| JPH10189922A (ja) | フラッシュメモリ素子の製造方法 | |
| KR20050039339A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20040046341A (ko) | 소노스 기억 셀 형성방법 | |
| KR100795683B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20060070007A (ko) | 불휘발성 반도체 메모리 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100114 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100305 |