JP2009016823A - 電荷トラップ層を有する不揮発性メモリ素子の製造方法 - Google Patents

電荷トラップ層を有する不揮発性メモリ素子の製造方法 Download PDF

Info

Publication number
JP2009016823A
JP2009016823A JP2008164997A JP2008164997A JP2009016823A JP 2009016823 A JP2009016823 A JP 2009016823A JP 2008164997 A JP2008164997 A JP 2008164997A JP 2008164997 A JP2008164997 A JP 2008164997A JP 2009016823 A JP2009016823 A JP 2009016823A
Authority
JP
Japan
Prior art keywords
film
etching
layer
charge trap
trap layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008164997A
Other languages
English (en)
Inventor
Moon Sig Joo
文 植 周
Seung Ho Pyi
昇 浩 皮
Kizen Boku
基 善 朴
Kozai Cho
興 在 趙
Yong Top Kim
ヨング トップ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009016823A publication Critical patent/JP2009016823A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】エッチングダメージから生じる素子特性の劣化を防止し、漏洩電流の発生を抑制する電荷トラップ層を有する不揮発性メモリ素子の製造方法を提供する。
【解決手段】基板上にトンネリング層１１０、電荷トラップ層１２０、遮蔽層１３０及びコントロールゲート電極膜１４０を順次形成する段階と、マスク膜パターン１５０をエッチングマスクとして用いた第１エッチングで前記マスク膜パターン１５０によって露出したコントロールゲート電極膜１４０を除去し、前記第１エッチングは、前記遮蔽層１３０も所定厚さだけ除去されるように行う段階と、コントロールゲート電極膜１４０及び遮蔽層１３０の側壁上に絶縁性遮断膜１６２を形成する段階と、前記マスク膜パターン及び遮断膜１６２をエッチングマスクとして用いた第２エッチングで遮蔽層１３０の露出部分を除去する段階とを含んで電荷トラップ層１２０を有する不揮発性メモリ素子の製造方法を構成する。
【選択図】図５

Description

本発明は、不揮発性メモリ素子の製造方法に関するもので、特に、電荷トラップ層を有する不揮発性メモリ素子の製造方法に関するものである。
一般的に、データを保存するために用いられる半導体メモリ素子は、揮発性及び不揮発性メモリ素子に区分される。揮発性メモリ素子は、電源供給の中断によって保存データを消失するが、不揮発性メモリ素子は、電源供給が中断される場合も保存データを維持する。したがって、不揮発性メモリ素子は、移動電話システム、音楽及び／または映像データを保存するためのメモリカード、及びその他の応用装置などのように、電源を常に使用できないか、頻繁に電源が中断されるか、または、低い電力使用が要求される状況で幅広く用いられる。
通常、不揮発性メモリ素子のセルトランジスタは、フローティングゲート構造を有する。ここで、フローティングゲート構造は、セルトランジスタのチャネル領域上に順次積層されるゲート絶縁膜、フローティングゲート電極、ゲート間絶縁膜及びコントロールゲート電極を含む。しかしながら、このフローティングゲート構造においては、集積度の増加によって様々な干渉現象が激しく発生するので、素子の集積度を増加させるのに限界があった。したがって、最近は、集積度の増加によっても干渉現象が少なく発生する、電荷トラップ層を有する不揮発性メモリ素子に対する関心が益々増大している。
一般的に、電荷トラップ層を有する不揮発性メモリ素子は、内部にチャネル領域を有する基板、トンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極が順次積層される構造を有する。このように電荷トラップ層を有する不揮発性メモリ素子は、フローティングゲート構造に比べて高い集積度を実現できるが、相対的に消去動作速度が遅いという短所を有する。このような短所を克服するためには、消去動作時にコントロールゲート電極に印加される電圧の大きさを増大させるべきである。ところが、消去動作時に高電圧がコントロールゲート電極に印加されると、コントロールゲート電極内の各電子が遮蔽層を貫通して電荷トラップ層内に入る、バックワードトンネリング（ｂａｃｋｗａｒｄ ｔｕｎｎｅｌｉｎｇ）現象が起きるという問題が発生しうる。したがって、最近は、このバックワードトンネリング現象の発生を抑制するために、アルミニウムオキサイド（Ａｌ２Ｏ３）膜などの高い誘電率を有するハイケー（ｈｉｇｈ―ｋ）絶縁膜を遮蔽層として使用し、仕事関数が充分に大きい金属ゲートをコントロールゲート電極として使用する構造が提案されている。この構造は、ＭＡＮＯＳ（Ｍｅｔａｌ―Ａｌｕｍｉｎａ―Ｎｉｔｒｉｄｅ―Ｏｘｉｄｅ―Ｓｉｌｉｃｏｎ）構造とも呼ばれる。
ＭＡＮＯＳ素子を形成するためには、まず、基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次積層する。このとき、トンネリング層はオキサイド膜で形成し、電荷トラップ層はナイトライド膜で形成し、遮蔽層はアルミナ膜で形成し、コントロールゲート電極膜は金属膜で形成することができる。次に、ハードマスク膜パターンを用いたエッチングを行い、コントロールゲート電極膜の露出部分をエッチングした後、露出される遮蔽層に対するエッチングも行う。通常、遮蔽層に対するエッチングが充分に行われるようにオーバーエッチングを行うが、このオーバーエッチングによって電荷トラップ層も所定厚さだけエッチングされる。次に、露出された電荷トラップ層及びトンネリング層をエッチングした後、ハードマスク膜パターンを除去する。
しかしながら、遮蔽層に対するオーバーエッチングを行う過程で、遮蔽層及び電荷トラップ層の露出側壁と電荷トラップ層の露出表面がイオン爆撃（ｉｏｎ ｂｏｍｂａｒｄｍｅｎｔ）によってエッチングダメージを受けるとともに、エッチングによる副産物、例えば、アルミニウム（Ａｌ）や窒素（Ｎ）を含有した導電性ポリマーが遮蔽層の露出側壁上に付着される。この場合、エッチングダメージを受けた部分に所望でないトラップサイトが形成されるが、このトラップサイトに電子またはホールがトラップされる場合、漏洩電流が容易に生成される。また、遮蔽層の露出側壁上に付着された導電性ポリマーによって電荷移動経路が形成されるが、この電荷移動経路に沿って電荷トラップ層内の電荷がコントロールゲート電極に抜け出るようになり、結果として、素子のしきい電圧分布特性やリテンション特性が劣化する。
本発明が解決しようとする技術的課題は、製造過程でのエッチングによるエッチングダメージから生じる素子特性の劣化を防止するとともに、導電性ポリマーによって非正常的に形成される電荷移動経路を孤立させることで、漏洩電流の発生を抑制する電荷トラップ層を有する不揮発性メモリ素子の製造方法を提供することにある。
本発明の一実施例に係る電荷トラップ層を有する不揮発性メモリ素子の製造方法は、基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；マスク膜パターンをエッチングマスクとして用いた第１エッチングで、前記マスク膜パターンによって露出されるコントロールゲート電極膜を除去し、前記遮蔽層も所定厚さだけ除去されるように前記エッチングを行う段階と；前記エッチングによって露出されるコントロールゲート電極膜及び遮蔽層の側壁上に絶縁性遮断膜を形成する段階と；前記マスク膜パターン及び遮断膜をエッチングマスクとして用いた第２エッチングで遮蔽層の露出部分を除去する段階と；を含む。
本発明の他の実施例に係る電荷トラップ層を有する不揮発性メモリ素子の製造方法は、基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；マスク膜パターンをエッチングマスクとして用いた第１エッチングで、前記マスク膜パターンによって露出されるコントロールゲート電極膜を除去し、前記遮蔽層も所定厚さだけ除去されるように前記エッチングを行う段階と；前記エッチングによって露出されるコントロールゲート電極膜及び遮蔽層の側壁上に絶縁性遮断膜を形成する段階と；前記マスク膜パターン及び遮断膜をエッチングマスクとして用いた第２エッチングで遮蔽層の露出部分を除去し、前記電荷トラップ層が所定厚さだけ除去されるように前記第２エッチングをオーバーエッチングとして行う段階と；エッチングダメージ治癒工程を行い、前記第２エッチングによって露出される遮蔽層の側壁及び電荷トラップ層の露出部分にエッチングダメージ治癒膜を形成する段階と；を含む。
本発明の更に他の実施例に係る電荷トラップ層を有する不揮発性メモリ素子の製造方法は、基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；マスク膜パターンをエッチングマスクとして用いた第１エッチングで前記コントロールゲート電極膜及び遮蔽層の露出部分を除去し、前記電荷トラップ層も所定厚さだけ除去されるように前記エッチングを行う段階と；前記エッチングによって露出されるコントロールゲート電極膜、遮蔽層及び電荷トラップ層の側壁上に絶縁性遮断膜を形成する段階と；を含む。
本発明の更に他の実施例に係る電荷トラップ層を有する不揮発性メモリ素子の製造方法は、基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；マスク膜パターンをエッチングマスクとして用いた第１エッチングで前記コントロールゲート電極膜及び遮蔽層の露出部分を除去し、前記トンネリング層も所定厚さだけ除去されるように前記エッチングを行う段階と；前記エッチングによって露出されるコントロールゲート電極膜、遮蔽層、電荷トラップ層及びトンネリング層の側壁上に絶縁性遮断膜を形成する段階と；を含む。
本発明は、エッチング時に発生する導電性ポリマーによる電荷漏洩経路を遮断するために、前記エッチングが行われる前に、電荷トラップ層の上部側壁とコントロールゲート電極側壁に遮断膜を形成する段階を含む。また、エッチングダメージを治癒して所望でないトラップサイトの形成を抑制するために、エッチングが行われた後、エッチングダメージ治癒工程を行う段階を含む。
本発明によると、コントロールゲート電極のエッチング時、遮蔽層の一部側壁も露出させた後、遮蔽層の側壁上に遮断膜を形成することで、後続の遮蔽層エッチング時に電荷トラップ層の側壁に導電性ポリマーが付着される場合も、遮断膜によって導電性ポリマーとコントロールゲート電極とを電気的に分離させ、電荷トラップ層からコントロールゲート電極への電荷漏洩を抑制することができる。さらに、後続のエッチングダメージ治癒工程を行い、エッチング時における電荷トラップ層の露出部分に対するエッチングダメージによる所望でないトラップサイトの生成を治癒することで、素子のしきい電圧分布特性及びリテンション特性の劣化を防止することができる。
以下、本発明を図面に基づいて一層詳細に説明する。
図１〜図６は、本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。
図１に示すように、基板１００上にトンネリング層１１０を形成する。基板１００は、シリコン基板であるが、場合によっては、シリコン以外に絶縁膜上のシリコン（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）膜でもある。トンネリング層１１０は、約２０Å〜６０Å厚さのオキサイド膜で形成することができる。次に、トンネリング層１１０上に電荷トラップ層１２０を形成する。電荷トラップ層１２０は、約２０Å〜１００Å厚さのシリコンナイトライド膜で形成することができる。他の実施例において、電荷トラップ層１２０は、化学量論的（ｓｔｏｉｃｈｉｏｍｅｔｒｉｃ）シリコンナイトライド及びシリコンリッチシリコンナイトライド膜のうち少なくとも何れか一つを含んで形成することもできる。電荷トラップ層１２０がシリコンリッチシリコンナイトライド膜を含む場合、シリコン（Ｓｉ）と窒素（Ｎ）の比率は、約０．８５：１〜１０：１に設定される。このとき、シリコンと窒素の比率は、シリコンソースガスと窒素ソースガスの供給比を調節することで適切に調節することができる。
次に、電荷トラップ層１２０上に遮蔽層１３０を形成する。遮蔽層１３０は、誘電常数が少なくとも８以上である高誘電率（ｈｉｇｈ−ｋ）の絶縁膜で形成することができる。高誘電率（ｈｉｇｈ−ｋ）の絶縁膜は、約５０Å〜３００Å厚さのアルミナ（Ａｌ２Ｏ３）膜を含む。他の実施例において、高誘電率（ｈｉｇｈ−ｋ）の絶縁膜は、ハフニウムオキサイド（ＨｆＯ２）膜、ハフニウムアルミニウムオキサイド（ＨｆＡｌＯ）膜、またはジルコニウムオキサイド（ＺｒＯ２）膜を含む。更に他の実施例において、遮蔽層は、化学気相蒸着（ＣＶＤ）方法によってオキサイド膜で形成することもできる。遮蔽層１３０を高誘電率（ｈｉｇｈ−ｋ）の絶縁膜で形成した後、急速熱処理（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｐｒｏｃｅｓｓｉｎｇ：ＲＴＰ）を行って遮蔽層１３０を密集化（ｄｅｎｓｉｆｉｃａｔｉｏｎ）させることもできる。
次に、遮蔽層１３０上にコントロールゲート電極１４０を形成する。コントロールゲート電極１４０は、約４．５ｅＶ以上の仕事関数を有する金属膜、例えば、チタニウムナイトライド（ＴｉＮ）膜、タンタルナイトライド（ＴａＮ）膜、ハフニウムナイトライド（ＨｆＮ）膜、またはタングステンナイトライド（ＷＮ）膜で形成することができる。一実施例において、コントロールゲート電極１４０上に、ワードラインとして用いられる金属膜を形成することもできるが、この金属膜は、タングステン（Ｗ）膜／タングステンシリサイド（ＷＳｉ）膜／ポリシリコン膜の構造で形成することができる。コントロールゲート電極１４０を形成した後、その上にマスク膜パターン１５０を形成する。マスク膜パターン１５０は、コントロールゲート電極１４０の一部を露出させる開口部１５２を有する。このとき、マスク膜パターン１５０は、ナイトライド膜で形成するか、または、オキシナイトライド膜とオキサイド膜の二重膜で形成する。
図２に示すように、マスク膜パターン１５０をエッチングマスクとして用いた第１エッチングで、コントロールゲート電極１４０の露出部分を除去する。この第１エッチングは、乾式エッチング方法、例えば、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）方法を用いて行う。この場合、使用されるエッチングガスは、コントロールゲート電極１４０を構成する物質種類によって変わり得る。一例として、コントロールゲート電極１４０がチタニウムナイトライド（ＴｉＮ）膜からなる場合、ＢＣｌ３ガス、Ｃｌ２ガス、またはＢＣｌ３ガスとＣｌ２ガスの混合物をエッチングガスとして用いる。前記第１エッチングは、コントロールゲート電極１４０の露出部分が除去された後、露出される遮蔽層が所定厚さだけ除去されるように行う。遮蔽層１３０の除去厚さＤ２は、遮蔽層１３０の全体厚さＤ１の約２０％〜５０％になる。例えば、遮蔽層１３０が５０Åの全体厚さＤ１を有する場合、遮蔽層１３０の除去厚さＤ２は、約１０Å〜２５Åになる。そして、遮蔽層１３０が３００Åの全体厚さＤ１を有する場合、遮蔽層１３０の除去厚さＤ２は、約６０Å〜１５０Åになる。何れの場合においても、遮蔽層１３０は、少なくとも１０Åの厚さだけ除去される。このようなエッチングによってコントロールゲート電極１４０の側壁が全て露出され、遮蔽層１３０の上部側壁が所定厚さだけ露出される。
図３に示すように、図２に示した結果物の全面に、遮断膜形成のための絶縁膜１６０を形成する。この絶縁膜１６０は、遮蔽層１３０、コントロールゲート電極１４０及びマスク膜パターン１５０の露出全面に形成される。絶縁膜１６０は、電荷トラップ層１２０とコントロールゲート電極１４０との間の電荷移動通路を遮断するためのもので、例えば、約２０Å〜１００Å厚さのナイトライド膜で形成する。他の例として、絶縁膜１６０は、低圧化学気相蒸着（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＬＰＣＶＤ）方法によるオキサイド膜、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）方法やプラズマ強化化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ：ＰＥＣＶＤ）方法によるオキサイド膜、またはオキシナイトライド膜で形成することもできる。更に他の例として、絶縁膜１６０は、アルミナ（Ａｌ２Ｏ３）膜や、その他の高誘電率（ｈｉｇｈ−ｋ）の誘電膜で形成することもできる。
図４に示すように、絶縁膜１６０に対する異方性エッチングを行う。この異方性エッチングは、エッチバック方法を用いて行うことができる。場合によっては、他の乾式エッチング方法を用いて行うこともできる。何れの方法によっても、異方性エッチングは、マスク膜パターン１５０上部と遮蔽層１３０上部の絶縁膜１６０が除去されるように行う。この異方性エッチングによって、マスク膜パターン１５０の上部表面と遮蔽層１３０の一部上部表面が露出され、遮蔽層１３０の一部上部側壁、コントロールゲート電極１４０の側壁及びマスク膜パターン１５０の側壁上には、残った絶縁膜からなる遮断膜１６２が形成される。
図５に示すように、露出された遮蔽層１３０に対する第２エッチングを行って遮蔽層１３０の露出部分を除去する。第２エッチングも、反応性イオンエッチング（ＲＩＥ）などの乾式エッチング方法を用いて行う。この場合、使用される反応ガスは、遮蔽層１３０を構成する物質種類によって異なり得るが、一例として、遮蔽層１３０がアルミナ（Ａｌ２Ｏ３）膜からなる場合、エッチングガスとしてＢＣｌ３及びＣＨ４ガスを用いることができる。前記第２エッチングでは、遮蔽層１３０の露出部分が除去されることで、露出される電荷トラップ層１２０も所定厚さだけ除去される。場合によっては、電荷トラップ層１２０の露出部分を全て除去し、下部のトンネリング層１１０の上部面を露出させることもできる。前記第２エッチングが行われる間、遮蔽層１３０の側壁には導電性ポリマー１７０が形成される。しかし、遮断膜１６２によって電荷トラップ層１２０とコントロールゲート電極１４０との間に電気的な障壁が形成されることで、導電性ポリマー１７０によって遮蔽層１２０の側壁に電荷移動経路が形成される場合も、遮断膜１６２によって電荷トラップ層１２０からコントロールゲート電極１４０への電荷移動が抑制される。前記第２エッチングによってエッチングされる電荷トラップ層１２０の厚さＤ４は、少なくとも電荷トラップ層１２０の全体厚さＤ３の５０％以上になる。例えば、電荷トラップ層１２０が２０Åの全体厚さＤ３を有する場合、電荷トラップ層１２０の除去厚さＤ４は、少なくとも１０Å以上になる。そして、電荷トラップ層１２０が１００Åの全体厚さＤ３を有する場合、電荷トラップ層１２０の除去厚さＤ４は、少なくとも５０Å以上になる。
図６に示すように、遮蔽層１３０及び電荷トラップ層１２０の露出側壁と、電荷トラップ層１２０の露出上部面に対してエッチングダメージ治癒工程を行う。前記エッチングダメージ治癒工程は、図面の矢印で示すように、ＮＨ３処理で行うことができる。一実施例において、ＮＨ３処理は、急速熱処理（ＲＴＰ）方法を用いて行うことができる。この場合、急速熱処理用チャンバー内部をＮＨ３雰囲気に形成し、温度を約７００℃〜１０００℃に設定する。他の実施例において、ＮＨ３処理は、ファーネスでの熱処理方法を用いて行うこともできる。この場合、ファーネスの温度は、約７００℃〜１０００℃になる。更に他の実施例において、ＮＨ３処理は、プラズマ方法を用いて行うこともできる。この場合、プラズマチャンバー内にＮ２ガスを供給してプラズマ状態に励起させた後、プラズマ状態の窒素を基板に向けて注入する。ＮＨ３処理を行った後は、水素成分除去のための急速熱処理またはファーネスでの熱処理を行うこともできる。場合によっては、ＮＨ３雰囲気の代わりにＮ２雰囲気、Ｏ２雰囲気、または選択的酸化雰囲気でエッチングダメージ治癒工程を行うこともできる。前記エッチングダメージ治癒工程によって、遮蔽層１３０及び電荷トラップ層１２０の露出側壁と電荷トラップ層１２０の露出表面に窒素成分が注入されることで、エッチングダメージによって生じた所望でないトラップサイトが除去されたエッチングダメージ治癒膜１７０が形成される。遮蔽層１３０がアルミナからなる場合、遮蔽層１３０側面のエッチングダメージ治癒膜１７０はＡｌＯＮ膜になる。
図７〜図１０は、本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。図７〜図１０において、図１〜図６と同一の参照符号は同一の要素を示している。
まず、図１に基づいて説明したように、基板１００上にトンネリング層１１０、電荷トラップ層１２０、遮蔽層１３０、コントロールゲート電極１４０及びマスク膜パターン１５０を形成する。そして、マスク膜パターン１５０をエッチングマスクとして用いたエッチングを行う。このエッチングは、図７に示すように、電荷トラップ層１２０が所定厚さだけ除去されるまで行う。次に、図８に示すように、図７に示した結果物の全面に、遮断膜形成のための絶縁膜１８０を形成する。この絶縁膜１８０は、電荷トラップ層１２０、遮蔽層１３０、コントロールゲート電極１４０及びマスク膜パターン１５０の露出全面に形成される。この絶縁膜１８０は、電荷トラップ層１２０とコントロールゲート電極１４０との間の電荷移動通路を遮断するためのもので、例えば、約２０Å〜１００Å厚さのナイトライド膜で形成する。他の例として、絶縁膜１８０は、低圧化学気相蒸着（ＬＰＣＶＤ）方法によるオキサイド膜、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）方法によるオキサイド膜、またはオキシナイトライド膜で形成することもできる。更に他の例として、絶縁膜１８０は、アルミナ（Ａｌ２Ｏ３）膜やその他の高誘電率（ｈｉｇｈ−ｋ）の誘電膜で形成することもできる。
次に、図９に示すように、絶縁膜１８０に対する異方性エッチングを行う。この異方性エッチングは、マスク膜パターン１５０上部と電荷トラップ層１２０上部の絶縁膜１８０が除去されるように行う。この異方性エッチングによって、マスク膜パターン１５０の上部表面と電荷トラップ層１２０の一部上部表面が露出され、電荷トラップ層１２０の一部上部側壁、遮蔽層１３０の側壁、コントロールゲート電極１４０の側壁及びマスク膜パターン１５０の側壁上には、残った絶縁膜からなる遮断膜１８２が形成される。次に、図１０に示すように、電荷トラップ層１２０の露出面に対するエッチングダメージ治癒工程を行う。エッチングダメージ治癒工程は、図６に基づいて説明した通りであるので、本実施例では省略する。前記エッチングダメージ治癒工程によって電荷トラップ層１２０の露出面に窒素成分が注入されることで、エッチングダメージによって生じる所望でないトラップサイトが除去されたエッチングダメージ治癒膜１７２が形成される。
図１１及び図１２は、本発明の更に他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。図１１及び図１２において、図１〜図６と同一の参照符号は同一の要素を示している。
まず、図１１に示すように、本実施例に係る不揮発性メモリ素子の製造方法では、マスク膜パターン１５０をエッチングマスクとして用いてエッチングするとき、トンネリング層１１０が所定厚さだけ除去されるように行う点で上述した実施例と異なる。その後、全面に絶縁膜を形成し、異方性エッチングを行うと、図１２に示すように、トンネリング層１１０の一部側壁上部、電荷トラップ層１２０の側壁、遮蔽層１３０の側壁及びコントロールゲート電極１４０の側壁、及びマスク膜パターン１５０の側壁上に遮断膜１９２が形成される。
図１３及び図１４は、本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。図１３及び図１４において、図１〜図６と同一の参照符号は同一の要素を示している。
まず、図２に基づいて説明したように、マスク膜パターン１５０をエッチングマスクとして用いてコントロールゲート電極１４０に対するオーバーエッチングを行い、コントロールゲート電極１４０の露出部分を除去し、遮蔽層１３０の上部を所定厚さだけ除去する。このとき、図１３に示すように、本実施例では、遮蔽層１３０及びコントロールゲート電極１４０の露出側壁の勾配、すなわち、コントロールゲート電極膜１４０及び遮蔽層１３０の露出側壁と基板１００表面との間の角θが９０゜より小さくなるようにエッチングを行う。このように遮蔽層１３０及びコントロールゲート電極１４０の露出側壁がネガティブ勾配を有することで、図１４に示すように、遮断膜１６２'形成のための異方性エッチング時における遮断膜の損失を抑制し、充分な厚さの遮断膜１６２'を形成することができる。
図１５は、本発明に係る不揮発性メモリ素子の製造方法によって形成された構造と、従来の方法によって形成された構造におけるリテンション特性を比較するために示したグラフである。図１５を参照すると、本発明のように、遮断膜１６２を形成し、エッチングダメージ治癒工程としてＮＨ３処理を行った場合（図面の"Ｂ"を参照）、しきい電圧変位が従来の場合（図面の"Ａ"を参照）に比べて小さく示されるが、これは、電荷漏洩が小さいことを意味し、結局、リテンション特性が改善されることを意味する。
図１６は、本発明に係る不揮発性メモリ素子の製造方法によって形成された構造と、従来の方法によって形成された構造における漏洩電流特性を比較するために示したグラフである。図１６を参照すると、本発明のように、遮断膜１６２を形成し、エッチングダメージ治癒工程としてＮＨ３処理を行った場合（図面の"Ｄ"を参照）、ゲート電圧の印加によって発生する漏洩電流量が、従来の場合（図面の"Ｃ"を参照）に比べて小さく示されるが、これは、漏洩電流特性が改善されることを意味する。
本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の一実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の更に他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の更に他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の更に他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明の更に他の実施例に係る不揮発性メモリ素子の製造方法を説明するために示した断面図である。 本発明に係る不揮発性メモリ素子の製造方法によって形成された構造と、従来の方法によって形成された構造におけるリテンション特性を比較するために示したグラフである。 本発明に係る不揮発性メモリ素子の製造方法によって形成された構造と、従来の方法によって形成された構造における漏洩電流特性を比較するために示したグラフである。
符号の説明
１００ 基板
１１０ トンネリング層
１２０ 電荷トラップ層
１３０ 遮蔽層
１４０ コントロールゲート電極
１５０ マスク膜パターン

Claims (39)

  1. 基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；
    マスク膜パターンをエッチングマスクとして用いた第１エッチングで、前記マスク膜パターンによって露出されるコントロールゲート電極膜を除去し、前記遮蔽層も所定厚さだけ除去されるように前記エッチングを行う段階と；
    前記エッチングによって露出されるコントロールゲート電極膜及び遮蔽層の側壁上に絶縁性遮断膜を形成する段階と；
    前記マスク膜パターン及び遮断膜をエッチングマスクとして用いた第２エッチングで遮蔽層の露出部分を除去する段階と；を含むことを特徴とする電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  2. 前記電荷トラップ層は、２０Å〜１００Å厚さのナイトライド膜を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  3. 前記電荷トラップ層は、化学量論的ナイトライド及びシリコンリッチナイトライド膜のうち少なくとも何れか一つを含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  4. 前記シリコンリッチナイトライド膜のシリコンと窒素の比率は、０．８５：１〜１０：１に設定されることを特徴とする請求項３に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  5. 前記遮蔽層は、高誘電率の絶縁膜を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  6. 前記高誘電率の絶縁膜は、アルミナ（Ａｌ２Ｏ３）、ハフニウムオキサイド（ＨｆＯ２）、ハフニウムアルミニウムオキサイド（ＨｆＡｌＯ）、ジルコニウムオキサイド（ＺｒＯ２）を含むことを特徴とする請求項５に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  7. 前記遮蔽層は、オキサイド膜で形成することを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  8. 前記コントロールゲート電極は、４．５ｅＶ以上の仕事関数を有する金属膜を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  9. 前記第１エッチングによって除去される遮蔽層の厚さは、前記遮蔽層全体厚さの２０％〜５０％になることを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  10. 前記第１エッチングは、前記コントロールゲート電極膜及び遮蔽層の露出側壁と、前記基板表面との間の角が９０゜より小さい勾配を有するように行うことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  11. 前記遮断膜を形成する段階は、
    前記第１エッチングの結果構造物の全面に、遮断膜形成のための絶縁膜を形成する段階と；
    前記コントロールゲート電極膜及び遮蔽層の露出側壁上に残った前記絶縁膜で前記遮断膜が形成されるように、前記絶縁膜に対する異方性エッチングを行う段階と；を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  12. 前記異方性エッチングは、エッチバック方法を用いて行うことを特徴とする請求項１１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  13. 前記遮断膜は、ナイトライド膜、原子層蒸着方法や低圧化学気相蒸着方法によるオキサイド膜、プラズマ強化化学気相蒸着方法によるオキサイド膜、オキシナイトライド膜、または高誘電率の誘電膜を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  14. 前記遮断膜は、２０Å〜１００Åの厚さで形成することを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  15. 前記第２エッチングは、前記電荷トラップ層が所定厚さだけ除去されるようにオーバーエッチングとして行う段階を含むことを特徴とする請求項１に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  16. 前記オーバーエッチングによって除去される電荷トラップ層の厚さは、少なくとも前記電荷トラップ層全体厚さの５０％以上になることを特徴とする請求項１５に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  17. 前記遮蔽層に対するオーバーエッチングによって露出される遮蔽層の側壁、及び電荷トラップ層の露出部分に対するエッチングダメージ治癒工程を行う段階をさらに含むことを特徴とする請求項１６に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  18. 前記エッチングダメージ治癒工程は、ＮＨ３処理、Ｎ２処理、Ｏ２処理または選択的酸化処理で行うことを特徴とする請求項１７に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  19. 前記ＮＨ３処理は、急速熱処理方法を用いたり、ファーネスでの熱処理方法を用いたり、またはプラズマ方法を用いて行うことを特徴とする請求項１８に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  20. 前記急速熱処理方法またはファーネスでの熱処理方法を用いたＮＨ３処理は、７００℃〜１０００℃の温度で行うことを特徴とする請求項１９に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  21. 前記ＮＨ３処理を行った後に、水素成分除去のための急速熱処理またはファーネスでの熱処理を行う段階をさらに含むことを特徴とする請求項１８に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  22. 基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；
    マスク膜パターンをエッチングマスクとして用いた第１エッチングで、前記マスク膜パターンによって露出されるコントロールゲート電極膜を除去し、前記遮蔽層も所定厚さだけ除去されるように前記エッチングを行う段階と；
    前記エッチングによって露出されるコントロールゲート電極膜及び遮蔽層の側壁上に絶縁性遮断膜を形成する段階と；
    前記マスク膜パターン及び遮断膜をエッチングマスクとして用いた第２エッチングで遮蔽層の露出部分を除去し、前記電荷トラップ層が所定厚さだけ除去されるように前記第２エッチングをオーバーエッチングとして行う段階と；
    エッチングダメージ治癒工程を行い、前記第２エッチングによって露出される遮蔽層の側壁及び電荷トラップ層の露出部分にエッチングダメージ治癒膜を形成する段階と；を含むことを特徴とする電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  23. 前記遮断膜を形成する段階は、
    前記第１エッチングの結果構造物の全面に、遮断膜形成のための絶縁膜を形成する段階と；
    前記コントロールゲート電極膜及び遮蔽層の露出側壁上に残った前記絶縁膜で前記遮断膜が形成されるように、前記絶縁膜に対する異方性エッチングを行う段階と；を含むことを特徴とする請求項２２に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  24. 前記異方性エッチングは、エッチバック方法を用いて行うことを特徴とする請求項２３に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  25. 前記遮断膜は、ナイトライド膜、原子層蒸着方法や低圧化学気相蒸着方法によるオキサイド膜、プラズマ強化化学気相蒸着方法によるオキサイド膜、オキシナイトライド膜、または高誘電率の誘電膜を含むことを特徴とする請求項２２に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  26. 前記遮断膜は、２０Å〜１００Åの厚さで形成することを特徴とする請求項２２に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  27. 前記第２エッチングは、前記電荷トラップ層が所定厚さだけ除去されるようにオーバーエッチングとして行う段階を含むことを特徴とする請求項２２に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  28. 前記オーバーエッチングによって除去される電荷トラップ層の厚さは、少なくとも前記電荷トラップ層全体厚さの５０％以上になることを特徴とする請求項２７に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  29. 前記エッチングダメージ治癒工程は、ＮＨ３処理、Ｎ２処理、Ｏ２処理または選択的酸化処理で行うことを特徴とする請求項２２に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  30. 前記ＮＨ３処理は、急速熱処理方法を用いたり、ファーネスでの熱処理方法を用いたり、またはプラズマ方法を用いて行うことを特徴とする請求項２９に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  31. 前記急速熱処理方法またはファーネスでの熱処理方法を用いたＮＨ３処理は、７００℃〜１０００℃の温度で行うことを特徴とする請求項３０に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  32. 前記ＮＨ３処理を行った後に、水素成分除去のための急速熱処理またはファーネスでの熱処理を行う段階をさらに含むことを特徴とする請求項３０に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  33. 基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；
    マスク膜パターンをエッチングマスクとして用いた第１エッチングで前記コントロールゲート電極膜及び遮蔽層の露出部分を除去し、前記電荷トラップ層も所定厚さだけ除去されるように前記エッチングを行う段階と；
    前記エッチングによって露出されるコントロールゲート電極膜、遮蔽層及び電荷トラップ層の側壁上に絶縁性遮断膜を形成する段階と；を含むことを特徴とする電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  34. 前記遮断膜によって露出される電荷トラップ層の露出部分に対するエッチングダメージ治癒工程を行う段階をさらに含むことを特徴とする請求項３３に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  35. 前記エッチングダメージ治癒工程は、ＮＨ３処理、Ｎ２処理、Ｏ２処理または選択的酸化処理で行うことを特徴とする請求項３４に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  36. 前記ＮＨ３処理は、急速熱処理方法を用いたり、ファーネスでの熱処理方法を用いたり、またはプラズマ方法を用いて行うことを特徴とする請求項３５に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  37. 前記急速熱処理方法またはファーネスでの熱処理方法を用いたＮＨ３処理は、７００℃〜１０００℃の温度で行うことを特徴とする請求項３６に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  38. 前記ＮＨ３処理を行った後に、水素成分除去のための急速熱処理またはファーネスでの熱処理を行う段階をさらに含むことを特徴とする請求項３５に記載の電荷トラップ層を有する不揮発性メモリ素子の製造方法。
  39. 基板上にトンネリング層、電荷トラップ層、遮蔽層及びコントロールゲート電極膜を順次形成する段階と；
    マスク膜パターンをエッチングマスクとして用いた第１エッチングで前記コントロールゲート電極膜及び遮蔽層の露出部分を除去し、前記トンネリング層も所定厚さだけ除去されるように前記エッチングを行う段階と；
    前記エッチングによって露出されるコントロールゲート電極膜、遮蔽層、電荷トラップ層及びトンネリング層の側壁上に絶縁性遮断膜を形成する段階と；を含むことを特徴とする電荷トラップ層を有する不揮発性メモリ素子の製造方法。
JP2008164997A 2007-06-29 2008-06-24 電荷トラップ層を有する不揮発性メモリ素子の製造方法 Withdrawn JP2009016823A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065846A KR101033222B1 (ko) 2007-06-29 2007-06-29 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2009016823A true JP2009016823A (ja) 2009-01-22

Family

ID=40161073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008164997A Withdrawn JP2009016823A (ja) 2007-06-29 2008-06-24 電荷トラップ層を有する不揮発性メモリ素子の製造方法

Country Status (5)

Country Link
US (1) US7981786B2 (ja)
JP (1) JP2009016823A (ja)
KR (1) KR101033222B1 (ja)
CN (1) CN101335208B (ja)
TW (1) TWI374520B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192592A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム
CN101950758A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 一种基于soi衬底的高介电常数材料栅结构及其制备方法
JP2011027679A (ja) * 2009-07-29 2011-02-10 Osaki Electric Co Ltd 電流検出器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902022B2 (en) * 2008-07-29 2011-03-08 Freescale Semiconductor, Inc. Self-aligned in-laid split gate memory and method of making
KR101595790B1 (ko) * 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
US8258034B2 (en) * 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
KR101152446B1 (ko) 2010-12-08 2012-06-01 한양대학교 산학협력단 프린징 효과 및 정전차폐를 이용하는 플래시 메모리
TWI425596B (zh) * 2011-07-08 2014-02-01 Univ Nat Taiwan 具雙層陷阱之記憶體結構及其形成方法
US8866213B2 (en) 2013-01-30 2014-10-21 Spansion Llc Non-Volatile memory with silicided bit line contacts
US9666593B2 (en) * 2014-09-29 2017-05-30 Sandisk Technologies Llc Alternating refractive index in charge-trapping film in three-dimensional memory
US9768191B2 (en) 2015-10-19 2017-09-19 Toshiba Memory Corporation Semiconductor device
US10763104B2 (en) 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
CN110534642B (zh) * 2018-05-25 2023-03-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20230010132A (ko) * 2021-07-09 2023-01-18 삼성전자주식회사 반도체 소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141195B1 (ko) * 1994-06-08 1998-07-15 김광호 저저항 게이트전극을 갖는 반도체소자의 제조방법
US6218331B1 (en) * 1995-03-29 2001-04-17 Equistar Chemicals, L.P. Polymer-supported catalyst for olefin polymerization
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
KR100291513B1 (ko) * 1998-12-22 2001-07-12 박종섭 반도체 소자의 제조방법
US6288419B1 (en) * 1999-07-09 2001-09-11 Micron Technology, Inc. Low resistance gate flash memory
US6417084B1 (en) * 2000-07-20 2002-07-09 Advanced Micro Devices, Inc. T-gate formation using a modified conventional poly process
JP2003068878A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
TW569319B (en) * 2002-06-06 2004-01-01 Winbond Electronics Corp Gate structure and method of manufacture
KR20040003922A (ko) * 2002-07-04 2004-01-13 삼성전자주식회사 불휘발성 메모리 장치의 게이트 전극 제조방법
TWI228834B (en) * 2003-05-14 2005-03-01 Macronix Int Co Ltd Method of forming a non-volatile memory device
KR100671616B1 (ko) * 2004-06-29 2007-01-18 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 라인 형성방법
US20060043462A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
KR100634266B1 (ko) * 2004-09-02 2006-10-13 삼성전자주식회사 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법
KR100615585B1 (ko) * 2004-09-09 2006-08-25 삼성전자주식회사 반도체 소자의 게이트 패턴 형성방법
JP4143589B2 (ja) * 2004-10-15 2008-09-03 エルピーダメモリ株式会社 半導体装置の製造方法
KR100714473B1 (ko) * 2004-10-21 2007-05-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
TWI246749B (en) * 2005-03-08 2006-01-01 Powerchip Semiconductor Corp Method of fabricating a non-volatile memory
US20080032470A1 (en) * 2006-08-04 2008-02-07 Solid State System Co., Ltd. Method for fabricating non-volatile memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192592A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム
JP2011027679A (ja) * 2009-07-29 2011-02-10 Osaki Electric Co Ltd 電流検出器
CN101950758A (zh) * 2010-07-13 2011-01-19 中国科学院上海微系统与信息技术研究所 一种基于soi衬底的高介电常数材料栅结构及其制备方法

Also Published As

Publication number Publication date
US7981786B2 (en) 2011-07-19
KR101033222B1 (ko) 2011-05-06
TWI374520B (en) 2012-10-11
CN101335208B (zh) 2012-03-14
KR20090002484A (ko) 2009-01-09
TW200901392A (en) 2009-01-01
CN101335208A (zh) 2008-12-31
US20090004802A1 (en) 2009-01-01

Similar Documents

Publication Publication Date Title
KR101033222B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
US7521316B2 (en) Methods of forming gate structures for semiconductor devices
US6835621B2 (en) Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
US8241974B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
JP4543397B2 (ja) 半導体装置の製造方法
KR20060100092A (ko) 반도체 장치의 제조 방법
US20090096012A1 (en) Flash memory device and method of fabricating the same
JP2006024879A (ja) デュアルゲート誘電体構造を有する半導体素子の製造方法
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
US20090163013A1 (en) Method for Forming Gate of Non-Volatile Memory Device
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
KR100650799B1 (ko) 플래쉬 메모리소자의 제조방법
KR20080074406A (ko) 불휘발성 메모리 장치의 제조 방법
KR20080028162A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20100076568A (ko) 전하트랩형 비휘발성 메모리 장치 제조 방법
KR20070077239A (ko) 불 휘발성 메모리 장치의 제조 방법
JP2010027707A (ja) 半導体記憶装置及びその製造方法
KR20060029383A (ko) 비휘발성 메모리소자의 제조방법
KR20060011436A (ko) 로컬 오엔오형 비휘발성 메모리 소자의 제조 방법
KR20080046349A (ko) 불휘발성 반도체 장치의 제조 방법
KR20080000922A (ko) 반도체 소자의 게이트 패턴 형성 방법
KR20100033023A (ko) 반도체 소자의 게이트 형성 방법
KR20090000328A (ko) 비휘발성 메모리 소자의 제조 방법
KR20070074331A (ko) 반도체 소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906