TWI374520B - Method of fabricating non-volatile memory device having charge trapping layer - Google Patents

Method of fabricating non-volatile memory device having charge trapping layer Download PDF

Info

Publication number
TWI374520B
TWI374520B TW097109763A TW97109763A TWI374520B TW I374520 B TWI374520 B TW I374520B TW 097109763 A TW097109763 A TW 097109763A TW 97109763 A TW97109763 A TW 97109763A TW I374520 B TWI374520 B TW I374520B
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
exposed
barrier layer
control gate
Prior art date
Application number
TW097109763A
Other languages
English (en)
Other versions
TW200901392A (en
Inventor
Moon Sig Joo
Seung Ho Pyi
Ki Seon Park
Heung Jae Cho
Yong Top Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200901392A publication Critical patent/TW200901392A/zh
Application granted granted Critical
Publication of TWI374520B publication Critical patent/TWI374520B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

1374520 九、發明說明: [相關申請案之對照參考資料] 兹主張2007年6月29日所申請之韓國專利申請案第 10-2007-0065 84 6號之優先權利益及在此以參考方式倂入該 韓國專利申請案之全部揭露。 【發明所屬之技術領域】 本發明係有關於一種製造一非揮發性記憶體元件之方 法,以及更特別地,是有關於一種製造一具有一電荷捕獲 層之非揮發性記億體元件的方法》 【先前技術】 可以將用以儲存資料之半導體記憶體元件分類成揮發 性及非揮發性半導體記憶體元件。當停止電源供應時,揮 發性記憶體元件喪失儲存資料,然而非揮發性記憶體元件 保留儲存資料。於是,當無法持續供應電源或者像在可攜 式電話系統、或用以儲存音樂及/或影像資料之記憶卡及其 它設備中需要低功率之使用時,廣泛地使用非揮發性記憶 體元件。 在該非揮發性記憶體元件中所使用之單位電晶體通常 具有一浮動閘極結構。該浮動閘極結構包括一閘極絕緣 層、一浮動閘極電極、一在閘極間之絕緣層及一控制閘極 電極,它們係連續堆疊在該單位電極體之通道區域上。然 而,根據整合密度之增加在該浮動閘極結構中會產生嚴重 干擾現象。於是,該浮動閘極結構造成對元件之整合密度 的增加之限制。因此,最近,逐漸增加對一具有一電荷捕 1374520 獲層之非揮發性記憶體元件的關注,當整合密度增加時, 在該非揮發性記億體元件中比較少產生千擾現象。 該具有一電荷捕獲層之非揮發性記億體元件通常具有 一種結構,其中連續堆疊一具有一通道區域之基板、一穿 隧層、一電荷捕獲層、一阻擋層及一控制閘極電極。如以 上所述,該具有一電荷捕獲層之非揮發性記憶體元件相較 於該浮動閘極結構可實現高整合密度,然而它具有相對低 之抹除操作速度的缺點。應該增加在該抹除操作中被施加 至該控制閘極電極之電壓的大小,以克服該缺點》然而, 當在該抹除操作中將一高電壓施加至該控制閘極電極時, 可能會有像逆向穿隧現象(backward tunneling phenomenon) 之問題,其中在該控制閘極電極電極中之電子通過該阻擋 層及進入該電荷捕獲層。於是,最近已提出一種所謂金屬-氧化鋁-氮化物-氧化物-矽(MAN0S)結構,以抑制該逆向穿 隧現象之產生,其中使用一像氧化鋁(Al2〇3)層之高k絕緣 層做爲一阻擋層及使用一具有充分大功函數之金屬閘極做 爲一控制閘極電極》 爲了形成一 MAN0S元件,首先,在一基板上連續堆疊 一穿隧層、一電荷捕獲層、一阻擋層及一控制閘極電極層。 該穿隧層可以由一氧化層所構成。該電荷捕獲層可以由一 氮化層所構成。該阻擋層可以由一氧化鋁層所構成。該控 制閘極電極層可以由一金屬層所構成。然後,實施一使用 —硬罩層圖案之蝕刻製程,以蝕刻該控制閘極電極層之暴 露部分及亦蝕刻該暴露阻擋層。在此情況中,通常,實施 1374520 過度蝕刻,以充分蝕刻該阻擋層。於是’亦以該過度蝕刻 蝕刻該電荷捕獲層有一特定厚度。然後’在蝕刻該暴露電 荷捕獲層及穿隧層後,移除該硬罩層圖案。 然而,當在該阻擋層上實施該過度蝕刻時,可能在該 阻擋層及該電荷捕獲層之暴露側壁以及該電荷捕獲層之暴 露表面上產生由離子轟擊所造成之蝕刻損害。再者,一含 像鋁(A1)或氮(N)之蝕刻副產物的導電聚合物可能附著至該 阻擋層之暴露側壁。在此情況中,可能在一具有該蝕刻損 害之部分上形成不受期望陷阱部位。當在該等陷阱部位中 捕獲電子或電洞時,可以輕易產生漏電流。再者,附著至 該阻擋層之暴露側壁的導電聚合物可能構成一電荷移動路 徑,以及在該電荷捕獲層中之電荷可能經由該電荷移動路 徑移動至該控制閘極電極。於是,可能降低該元件之臨界 電壓分佈特性及/或保存特性。 【發明內容】 本發明之一觀點係要提供一種製造一具有一電荷捕獲 層之非揮發性記億體元件的方法,該電荷捕獲層能防止因 在一製造程序中之蝕刻所產生之蝕刻損害造成元件特性之 降低及能藉由隔離一由一導電聚合物所不正常形成之電荷 移動路徑以抑制漏電流之產生。 依據本發明之一觀點’提供一種製造一具有一電荷捕 獲層之非揮發性記憶體元件的方法,該方法包括:連續形成 一穿隧層、一電荷捕獲層、一阻擋層及一控制閘極電極層 於一基板上;使用一罩幕層圖案做爲一蝕刻罩幕來實施一 1374520 第一蝕刻製程,以移除該罩幕層圖案所暴露之控制閘極電 極層及亦移除該阻擋層有一特定厚度;形成一絕緣層於該 第一蝕刻製程所暴露之控制閘極電極層及阻擋層的側壁 上;以及使用該罩幕層圖案及該絕緣層做爲一蝕刻罩幕來 實施一第二蝕刻製程,以移除該阻擋層之暴露部分。 依據本發明之另一觀點,提供一種製造一具有一電荷 捕獲層之非揮發性記憶體元件的方法,該方法包括:連續形 成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘極電極 層於一基板上;使用一罩幕層圖案做爲一触刻罩幕來實施 一第一蝕刻製程,以移除該罩幕層圖案所暴露之控制閘極 電極層及亦移除該阻擋層有一特定厚度;形成一絕緣層於 該第一蝕刻製程所暴露之控制閘極電極層及阻擋層的側壁 上;使用該罩幕層圖案及該絕緣層做爲一蝕刻罩幕來實施 —第二蝕刻製程,以移除該阻擋層之暴露部分,其中實施 該第二蝕刻製程成爲一過度蝕刻,以移除該電荷捕獲層有 —特定厚度;以及實施一用以修復蝕刻損害之製程,以在 該第二蝕刻製程所暴露之阻擋層的側壁及電荷捕獲層的暴 露部分上形成一餓刻損害修復層(etching damage cured layer)。 依據本發明之又另一觀點,提供一種製造一具有一電 荷捕獲層之非揮發性記憶體元件的方法,該方法包括:連續 形成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘極電 極層於一基板上;使用一罩幕層圖案做爲一蝕刻罩幕來實 施一第一蝕刻製程,以移除該控制閘極電極層及該阻擋層 1374520 之暴露部分及亦移除該電荷捕獲層有一特定厚度;以及形 成一絕緣層於該第一蝕刻製程所暴露之控制閘極電極層、 阻擋層及電荷捕獲層之側壁上。 依據本發明之又另一觀點,提供一種製造一具有一電 荷捕獲層之非揮發性記憶體元件的方法,該方法包括:連續 形成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘極電 極層於一基板上;使用一罩幕層圖案做爲一蝕刻罩幕來實 施一第一蝕刻製程,以移除該控制閘極電極層、該阻擋層 及該電荷捕獲層之暴露部分及亦移除該穿隧層有一特定厚 度;以及形成一絕緣層於該第一蝕刻製程所暴露之控制閘 極電極層、阻擋層、電荷捕獲層及穿隧層之側壁上。 爲了阻擋在蝕刻中所產生之一導電聚合物所構成之一 漏電荷路徑,依據本發明之方法可包括在實施該蝕刻前, 形成一阻擋層於該電荷捕獲層之上側壁及該控制閘極電極 之側壁上。再者,依據本發明之方法可包括在實施該蝕刻 後,實施一用以修復蝕刻損害之製程,以便藉由修復該蝕 刻損害來抑制不受期望陷阱部位之形成。 【實施方式】 第1至6圖顯示用以說明依據本發明之一實施例的一 製造一非揮發性記憶體元件之方法的剖面圖。參考第1 圖,在一基板100上形成一穿隧層110。雖然該基板100 通常是一矽基板’但是該基板100根據情況可以是另一型 態之基板(例如,一絕緣層上有矽(SOI)基板)。該穿隧層1 10 可以是由一具有約20A-60A之厚度的氧化層所構成。然 -10- 1374520 後,在該穿隧層110上形成一電荷捕獲層120。該電荷捕獲 層120係由一具有乾|·2〇Α-1()()Α之厚度的氮化矽層所構成。 在另一實施例中,該電荷捕獲層120可以包括化學計量氮 化砂層及富砂氮化砂層中之至少一者。當該電荷捕獲層120 包括一富矽氮化矽層時,矽(Si)對氮(Ν)之比率較佳.爲係設 定在約0.85:1至10:1之間。可以藉由控制矽源氣體對氮源 氣體之供應比率以適當地控制矽(Si)對氮(N)之比率》 然後,在該電荷捕獲層120上形成一阻擋層130。該阻 擋層130可以由一具有較佳爲大於或等於8之介電常數的 高k絕緣層所構成。該高k絕緣層可以包括一具有約 50A-3 00A之厚度的氧化鋁(AlaOO層。在另一實施例中,該 高k絕緣層可以包括一氧化給(Hf〇2)層、一氧化給鋁(HfAlO) 層或一氧化鉻(Zr〇2)層。在又另一實施例中,該阻擋層可以 藉由一化學氣相沉積(CVD)法由一氧化層所構成。在該阻擋 層1 30由一高k絕緣層所構成後,以快速熱處理密實化該 阻擋層1 3 0。 然後,在該阻擋層1 30上形成一控制閘極電極1 40。該 控制閘極電極140可以由一具有大於或等於約4.5eV之功 函數的金屬層.所構成,例如,一氮化鈦(TiN)層、一氮化钽 (TaN)層、一氮化飴(HfN)層或氮化鎢(WN)層。在一實施例 中,可以在該控制閘極電極1 40上形成一做爲一字元線之 金屬層(未顯示)。該金屬層可以形成具有一種堆疊結構:從 上至下依序爲一鎢(W)層、一矽化鎢(WSi)層及一複晶矽 層。在形成該控制閘極電極1 40後,在該控制閘極電極1 40 -11- 1374520 上形成一罩幕層圖案150。該罩幕層圖案150具有會暴露該 控制閘極電極140之一部分的開口 152。該罩幕層圖案150 可以由一氮化層或一氮氧化層與一氧化層之雙層所構成。 參考第2圖,藉由一使用該罩幕層圖案150做爲一蝕 刻罩幕之第一蝕刻製程移除該控制閘極電極140之暴露部 分。較佳爲使用一乾式蝕刻法(例如,一反應性離子蝕刻 (RIE)法)實施該第一蝕刻製程。在此情況中,在該第一鈾刻 製程中所使用之蝕刻氣體可以根據用以形成該控制閘極電 極140之材料的型態而變。例如,當該控制閘極電極140 係由一氮化鈦(TiN)層所構成時,使用一三氯化硼(BCh)氣 體、一氯(Ch)氣體或三氯化硼氣體與氯氣體之混合物做爲 一蝕刻氣體。實施該第一飩刻製程,以在移除該控制閘極 電極140之暴露部分後移除該暴露阻擋層有一特定厚度。 該阻擋層130被移除有一厚度D2,該厚度D2較佳爲是在 該阻擋層130之總厚度D1的約20%至50%間。例如,當該 阻擋層130具有5 0A之總厚度D1時,該阻擋層130之移除 厚度D2較佳爲是在約10 A至25 A間。當該阻擋層130具 有3 00A之總厚度D1時,該阻擋層130之移除厚度D2較 佳爲是在約60 A至1 50 A間。在任何情況中,該阻擋層Π0 較佳爲被移除有至少10A之厚度。經由上述蝕刻製程完全 暴露該控制閘極電極140之側壁及暴露該阻擋層130之通 常對應於該特定厚度之上側壁。 參考第3圖,在第2圖所示結果之結構的全部表面上 形成一絕緣層160。該絕緣層160係形成於該阻擋層130、 -12- 1374520 該控制閘極電極140及該罩幕層圖案150之全部暴露表面 上。例如,該絕緣層160係由一具有約20A至100A之厚度 的氮化層所構成,以阻擋電荷在該電荷捕獲層120與該控 制閘極電極140間移動之通路。做爲其它範例,該絕緣層 160可以包括一由一低壓化學氣相沉積(LPCVD)法所形成 之氧化層、一由一原子層沉積(ALD)法或一電漿增強型化學 氣相沉積(PECVD)法所形成之氧化層或一氮氧化層。做爲又 另一範例,該絕緣層160可以由一氧化鋁(Al2〇3)層或一高k 介電層所構成。 參考第4圖,在該絕緣層160上實施非等向性蝕刻。 可以使用一回蝕刻法實施該非等向性蝕刻。根據情況可以 使用一乾式蝕刻法實施該非等向性蝕刻。在任何方法中, 實施該非等向性蝕刻,以移除與該罩幕層圖案150之上部 分及該阻擋層130之上部分接觸之絕緣層160。經由該非等 向性蝕刻,暴露該罩幕層圖案150之上表面及該阻擋層130 之部分上表面,藉此形成一阻擋層162,該阻擋層162係由 在該阻擋層1 3 0之部分上側壁、該控制閘極電極1 40之側 壁及該罩幕層圖案150之側壁上所保留之絕緣層所構成》 參考第5圖,在該暴露阻擋層130上實施一第二蝕刻 製程,以移除該阻擋層130之暴露部分。較佳爲亦使用一 乾式蝕刻法(例如,一反應性離子蝕刻(RIE)法)實施該第二 蝕刻製程。在此情況中,在該第二蝕刻製程中所使用之反 應氣體可以根據用以構成該阻擋層1 30之材料的型態而 變。例如,當該阻擋層130係由一氧化鋁(Al2〇3)層所構成 -13- 1374520 時,可以使用一三氯化硼(BC13)氣體及一甲烷(CH〇氣體做 爲一蝕刻氣體。較佳爲實施該第二蝕刻製程,以便亦使藉 由移除該阻擋層130之暴露部分所暴露之電荷捕獲層120 移除有一特定厚度。根據情況,可以完全移除該電荷捕獲 層120之暴露部分,以暴露在該移除部分下方之該穿隧層 110的上表面》在該第二蝕刻製程期間,可能在該阻擋層 130之側壁上形成一導電聚合物170。然而,該阻擋層162 在該電荷捕獲層120與該控制閘極電極140間形成一電阻 障。於是,雖然該導電聚合物170在該阻擋層130之側壁 上形成一電荷移動路徑,但是該阻擋層162防止電荷從該 電荷捕獲層120移動至該控制閘極電極140。該第二蝕刻製 程所蝕刻之該電荷捕獲層120的厚度D4爲該電荷捕獲層 120之總厚度D3的至少50%。例如,當該電荷捕獲層120 具有20A之總厚度D3時,該電荷捕獲層120之移除厚度 D4較佳爲至少10 A。當該電荷捕獲層120具有100A之總 厚度D3時,該電荷捕獲層120之移除厚度D4爲至少50 A。 參考第6圖,在該阻擋層130及該電荷捕獲層120之 暴露側壁及該電荷捕獲層120之暴露上表面上實施一用以 修復蝕刻損害之製程。如第6圖所示,可以以氨(NH〇處理 來實施該用以修復蝕刻損害之製程。在一實施例中’可以 藉由快速熱處理(RTP)來實施該氨(NH3)處理。在此情況 中,較佳爲在一用於該快速熱處理之製程室中以約700°C 至1000°C間之溫度構成一氨(NH3)環境。在另一實施例中, 可以藉由在一爐中之熱處理來實施該氨(NH〇處理。在此情 -14- 1374520 180係形成於該電荷捕獲層120、該阻擋層130、該控制閘 極電極140及該罩幕圖案150之全部暴露表面上。例如, 較佳爲該絕緣層180是由一具有約20A至100 A之厚度的氮 化層所構成,以阻擋電荷在該電荷捕獲層1 20與該控制閘 極電極140間移動之通路》做爲另一範例,該絕緣層180 可以包括一由一低壓化學氣相沉積(LPCVD)法所形成之氧 化層、一由一電漿增強型化學氣相沉積(PECVD)法所形成之 氧化層或一氮氧化層。做爲又另一範例,該絕緣層180可 以由一氧化鋁(AhCh)層或一高k介電層所構成》 然後,如第9圖所示,在該絕緣層180上實施該非等 向性蝕刻》實施該非等向性蝕刻,以移除與該罩幕層圖案 150之上部分及該電荷捕獲層120之上部分接觸之絕緣層 180。經由該非等向性蝕刻,暴露該罩幕層圖案150之上表 面及該電荷捕獲層120之部分上表面,藉此形成一阻擋層 182,該阻擋層182係由在該電荷捕獲層120之部分上側 壁、該阻擋層1 30之側壁、該控制閘極電極140之側壁及 該罩幕層圖案150之側壁上所保留之絕緣層所構成。接著, 如第10圖所示,在該電荷捕獲層120之暴露表面上實施一 用以修復蝕刻損害之製程。因爲如有關第6圖所述實施該 用以修復蝕刻損害之製程,所以在此實施例中省略其敘 述。藉由該用以修復蝕刻損害之製程將氮氣注入該電荷捕 獲層120之暴露表面,藉此形成一蝕刻損害修復層172,其 中移除該蝕刻損害所不期望形成之陷阱部位。 -16- 1374520 第11及12圖顯示用以說明依據本發明之又另一實施 例的一製造一非揮發性記憶體元.件之方法的剖面圖。在第 11及12圖及第1至6圖中之相同元件符號表示相同組件。 首先,參考第11圖,依據本實施例之製造一非揮發性記億 體元件之方法不同於上述實施例之處在於:實施一使用一 罩幕層圖案150做爲一蝕刻罩幕之蝕刻製程,以移除一穿 隧層110有該穿隧層之總厚度的至少50%。然後,在第1 1 圖所示結果之結構的全部表面(未顯示)上形成一絕緣層。 接著,在該絕緣層上實施非等向性蝕刻,藉此如第12圖所 示在該穿隧層110之部分上側壁、該電荷捕獲層120之側 壁、該阻擋層1 30之側壁、該控制閘極電極1 40之側壁及 該罩幕層圖案150之側壁上形成一阻擋層192 » 第13及14圖顯示用以說明依據本發明之又另一實施 例的一製造一非揮發性記憶體元件之方法的剖面圖。在第 13及14圖及第1至6圖中之相同元件符號表示相同組件。 首先,如參考第2圖所述,使用一罩幕層圖案150做爲一 蝕刻罩幕在一控制閘極電極140上實施過度蝕刻,以移除 該控制閘極電極140之暴露部分及亦移除該阻擋層130之 上部分有一特定厚度。在此情況中,如第13圖所示,實施 該蝕刻’以便該阻擋層130及該控制閘極電極140之暴露 側壁的傾角,亦即,該阻擋層1 30及該控制閘極電極140 之暴露側壁與一基板100之表面間的角度Θ,小於90。》亦 即’該阻擋層1 30及該控制閘極電極1 40之暴露側壁具有 —負傾角。於是,如第14圖所示,當實施用以形成一阻擋 -17- 1374520 層162'之非等向性蝕刻時,抑制該阻擋層之損失,藉以形 成一具有一充分厚度之阻擋層162'。 第15圖顯示用以比較在依據本發明之製造一非揮發 性記憶體元件的方法所形成之結構與一傳統方法所形成之 結構中的保存特性之曲線圖。參考第15圖,當像在本發明 中形成該阻擋層162及實施該氨(ΝΗ;)處理以做爲一用以修 復蝕刻損害之製程時,臨界電壓漂移(見該圖式中之"B")小 於在一傳統情況中之臨界電壓漂移(見該圖式中之"A")。於 是,可看到漏電荷係小的及改善該等保持特性。 第16圖顯示用以比較在依據本發明之一製造一非揮 發性記憶體元件的方法所形成之結構與一傳統方法所形成 之結構中的漏電流特性之曲線圖。參考第16圖,當像在本 發明中形成該阻擋層162及實施該氨(NHO處理以做爲一用 以修復蝕刻損害之製程時,藉由施加一閘極電壓所產生之 漏電流量(見該圖式中之"D")小於在一傳統情況中之漏電 流量(見該圖式中之”C")。於是,可看到該等保持特性之改 善。 依據本發明,在該控制閘極電極之蝕刻中亦暴露該阻 擋層之部分側壁後,在該阻擋層之側壁上形成一阻擋層。 於是,雖然在該阻擋層之隨後蝕刻中使一導電聚合物附著 至該電荷捕獲層之側壁,但是該阻擋層電性隔離該導電聚 合物與該控制閘極電極。因此,本發明具有抑制從該電荷 捕獲層至該控制閘極電極之漏電荷的效果。再者,接著實 施該用以修復蝕刻損害之製程,以藉由修復在蝕刻中在該 -18- 1374520 電荷捕獲層之暴露部分上之蝕刻損害以抑制不受期望陷阱 部位之形成。因此,本發明具有防止該元件之臨界電壓分 佈特性及保存特性之降低的效果。 雖然爲了說明目的已揭露本發明之較佳實施例,但是 熟習該項技藝者將理會到在不脫離所附請求項所揭露之本 發明的範圍及精神內可允許各種修改、附加及替代。 【圖式簡單說明】 第1至6圖顯示用以說明依據本發明之一實施例的一 製造一非揮發性記憶體元件之方法的剖面圖。 第7至10圖顯示用以說明依據本發明之另一實施例的 —製造一非揮發性記憶體元件之方法的剖面圖。 第11及12圖顯示用以說明依據本發明之又另一實施 例的一製造一非揮發性記憶體元件之方法的剖面圖。 第13及14圖顯示用以說明依據本發明之又另一實施 例的一製造一非揮發性記憶體元件之方法的剖面圖。 第15圖顯示用以比較在依據本發明之一實施例的— 製造一非揮發性記憶體元件之方法所形成之結構與一傳統 方法所形成之結構中的保存特性之曲線圖。 第16圖顯示用以比較在依據本發明之一實施例的一 製造一非揮發性記憶體元件之方法所形成之結構與一傳統 方法所形成之結構中的漏電流特性之曲線圖。 -19- 1374520 【主要元件符號說明】
100 基板 1 10 穿隧層 120 電荷捕獲層 130 阻擋層 140 控制閘極電極 150 罩幕層圖案 152 開口 160 絕緣層 162 阻擋層 162' 阻擋層 170 導電聚合物 172 蝕刻損害修復層 180 絕緣層 182 阻擋層 192 阻擋層 Θ 角度 D 1 總厚度 D2 厚度 D3 總厚度 D4 厚度 -20-

Claims (1)

1374520 十、申請專利範圍: 1. 一種製造一具有一電荷捕獲層之非揮發性記憶體元件 的方法,包括: 形成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘 極電極層於一基板上方; 使用一罩幕層圖案做爲一蝕刻罩幕來實施一第一蝕 刻製程,以移除該罩幕層圖案所暴露之控制閘極電極層 及亦移除該阻擋層有一特定厚度; 形成一絕緣層於該第一蝕刻製程所暴露之控制閘極 電極層的側壁及阻擋層的側壁上;以及 使用該罩幕層圖案及該絕緣層做爲一蝕刻罩幕來實 施一第二鈾刻製程,以移除該阻擋層之暴露部分。 2. 如申請專利範圍第1項之方法,其中該電荷捕獲層包括 —氮化層、一化學計量氮化層及一富矽氮化層中之至少 —者。 3. 如申請專利範圍第2項之方法,其中該電荷捕獲層包括 一富矽氮化層,在該矽富矽氮化層中之矽(Si)對氮(N)之 比率係在0.8 5 :1至1 0:1間。 4. 如申請專利範圍第1項之方法,其中該阻擋層包括一氧 化層 '一氧化鋁(Al2〇3)層、一氧化給(HfCh)層、一氧化 給鋁(HfAlO)層或一氧化锆(ZrO〇層。 5. 如申請專利範圍第1項之方法’其中該第一蝕刻製程所 移除之阻擋層的特定厚度是在該阻擋層之總厚度的20% 至5 0 %間。 -21- 1374520 6·如申請專利範圍第1項之方法,包括:實施該第一蝕刻製 程,以便該控制閘極電極層及該阻擋層之暴露側壁與該 基板之表面間的傾角小於90°。 7. 如申請專利範圍第1項之方法,包括藉由下列方法形成 該絕緣層1該方法包括: 形成一絕緣層於該第一蝕刻製程所形成之結果結構 的全部表面上方;以及 在該絕緣層上方實施非等向性蝕刻,以便該絕緣層保 • 留於該控制閘極電極層及該阻擋層之暴露側壁上。 8. 如申請專利範圍第1項之方法,其中該絕緣層包括一氮 化層、一由一原子層沉積法或一低壓化學氣相沉積法所 形成之氧化層、一由一電漿增強型化學氣相沉積法所形 成之氧化層、一氮氧化層或一高k介電層。 9. 如申請專利範圍第1項之方法,包括形成該絕緣層具有 20A至100A之厚度。 10. 如申請專利範圍第1項之方法,包括實施該第二蝕刻製 ® 程成爲過度蝕刻,以移除該電荷捕獲層之總厚度的至少 50%。 11. 如申請專利範圍第10項之方法’進一步包括在對該阻 擋層之過度蝕刻所暴露之阻擋層的側壁及電荷捕獲層 之暴露部分的側壁上實施一用以修復蝕刻損害之製程。 12. 如申請專利範圍第11項之方法,其中該用以修復蝕刻 損害之製程包括氨(NH3)處理、氮(NO處理、氧(00處理 或選擇性氧化處理。 -22- 1374520 13.如申請專利範圍第12項之方法,其中該用以修復蝕刻 損害之製程包括氨(NHO處理,以及進—步包括在實施該 氣(NHO處理後,在一爐中實施快速熱處理或熱處理,以 移除氯。 14· —種製造一具有一電荷捕獲層之非揮發性記憶體元件 的方法,該方法包括: 形成一穿隧層 '一電荷捕獲層、一阻擋層及一控制閘 極電極層於一基板上方: 使用一罩幕層圖案做爲一蝕刻罩幕來實施一第一蝕 刻製程,以移除該罩幕層圖案所暴露之控制閘極電極層 及亦移除該阻擋層有一特定厚度; 形成一絕緣層於該第一蝕刻製程所暴露之控制閘極 電極層的側壁及阻擋層的側壁上; 使用該罩幕層圖案及該絕緣層做爲一蝕刻罩幕來實 施一第二蝕刻製程,以移除該阻擋層之暴露部分,其中 實施該第二蝕刻製程成爲過度蝕刻,以移除該電荷捕獲 層有一特定厚度;以及 實施一用以修復蝕刻損害之製程,以在該第二鈾刻製 程所暴露之阻擋層的側壁及電荷捕獲層的暴露部分之 側壁上形成一蝕刻損害修復層° 15.如申請專利範圍第14項之方法,其中該形成一絕緣層 之步驟包括: 形成一用以構成一阻擋層之絕緣層於該第一蝕刻製 程所形成之結果結構的全部表面上方;以及 -23- 1374520 在該絕緣層上方實施非等向性蝕刻,以便該絕緣層保 留於該控制閘極電極層之暴露側壁及該阻擋層之暴露 側壁上。 16. 如申請專利範圍第14項之方法,其中該絕緣層包括一 氮化層、一由一原子層沉積法或一低壓化學氣相沉積法 所形成之氧化層、一由一電漿增強型化學氣相沉積法所 形成之氧化層、一氮氧化層或一高k介電層。 17. 如申請專利範圍第14項之方法,包括形成該絕緣層具 有20A至100A之厚度。 18. 如申請專利範圍第14項之方法,包括實施該第二蝕刻 製程,以移除該電荷捕獲層之總厚度的至少50%。 1 9 ·如申請專利範圍第1 4項之方法,其中該用以修復蝕刻 損害之製程包括氨(NH3)處理、氮(N2)處理、氧(0〇處理 或選擇性氧化處理。 20. 如申請專利範圍第19項之方法,其中該用以修復蝕刻 損害之製程包括氨(NH3)處理,以及進一步包括在實施該 氨(NHO處理後,在一爐中實施快速熱處理或熱處理,以 移除氫。 21. —種製造一具有一電荷捕獲層之非揮發性記憶體元件 的方法,該方法包括: 形成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘 極電極層於一基板上方; 使用一罩幕層圖案做爲一蝕刻罩幕來實施一第一蝕 刻製程,以移除該控制閘極電極層及該阻擋層之暴露部 -24- 1374520 分及亦移除該電荷捕獲層有一特定厚度:以及 形成一絕緣層於該第一蝕刻製程所暴露之控制閘極 電極層的側壁、阻擋層的側壁及電荷捕獲層之側壁上。 22.如申請專利範圍第21項之方法,進一步包括在該絕緣 層所暴露之該電荷捕獲層的暴露部分上實施一用以修 復蝕刻損害之製程。 2 3.如申請專利範圍第22項之方法,其中該用以修復蝕刻 損害之製程包括氨(NHO處理、氮(N2)處理、氧(〇2)處理 或選擇性氧化處理。 24. 如申請專利範圍第23項之方法,其中該用以修復蝕刻 損害之製程包括氨(NH3)處理,以及進一步包括在實施該 氨(NHO處理後,在一爐中實施快速熱處理或熱處理,以 移除氫。 25. —種製造一具有一電荷捕獲層之非揮發性記憶體元件 的方法,該方法包括: 形成一穿隧層、一電荷捕獲層、一阻擋層及一控制閘 極電極層於一基板上方; 使用一罩幕層圖案做爲一蝕刻罩幕來實施一第一蝕 刻製程,以移除該控制閘極電極層、該阻擋層及該電荷 捕獲層之暴露部分及亦移除該穿隧層有一特定厚度;以 及 形成一絕緣層於該第一蝕刻製程所暴露之控制閘極 電極層的側壁、阻擋層的側壁、電荷捕獲層的側壁及穿 隧層的側壁上。 -25-
TW097109763A 2007-06-29 2008-03-20 Method of fabricating non-volatile memory device having charge trapping layer TWI374520B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065846A KR101033222B1 (ko) 2007-06-29 2007-06-29 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법

Publications (2)

Publication Number Publication Date
TW200901392A TW200901392A (en) 2009-01-01
TWI374520B true TWI374520B (en) 2012-10-11

Family

ID=40161073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097109763A TWI374520B (en) 2007-06-29 2008-03-20 Method of fabricating non-volatile memory device having charge trapping layer

Country Status (5)

Country Link
US (1) US7981786B2 (zh)
JP (1) JP2009016823A (zh)
KR (1) KR101033222B1 (zh)
CN (1) CN101335208B (zh)
TW (1) TWI374520B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902022B2 (en) * 2008-07-29 2011-03-08 Freescale Semiconductor, Inc. Self-aligned in-laid split gate memory and method of making
JP2010192592A (ja) * 2009-02-17 2010-09-02 Tokyo Electron Ltd チャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラム
KR101595790B1 (ko) * 2009-03-19 2016-02-19 삼성전자주식회사 전하 트랩형 메모리 소자의 제조 방법
JP2011027679A (ja) * 2009-07-29 2011-02-10 Osaki Electric Co Ltd 電流検出器
US8258034B2 (en) * 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
CN101950758B (zh) * 2010-07-13 2012-10-10 中国科学院上海微系统与信息技术研究所 一种基于soi衬底的高介电常数材料栅结构及其制备方法
KR101152446B1 (ko) 2010-12-08 2012-06-01 한양대학교 산학협력단 프린징 효과 및 정전차폐를 이용하는 플래시 메모리
TWI425596B (zh) * 2011-07-08 2014-02-01 Univ Nat Taiwan 具雙層陷阱之記憶體結構及其形成方法
US8866213B2 (en) 2013-01-30 2014-10-21 Spansion Llc Non-Volatile memory with silicided bit line contacts
US9666593B2 (en) * 2014-09-29 2017-05-30 Sandisk Technologies Llc Alternating refractive index in charge-trapping film in three-dimensional memory
US9768191B2 (en) 2015-10-19 2017-09-19 Toshiba Memory Corporation Semiconductor device
US10763104B2 (en) 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
CN110534642B (zh) * 2018-05-25 2023-03-24 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10943818B2 (en) 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN112531104A (zh) * 2019-09-19 2021-03-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20230010132A (ko) * 2021-07-09 2023-01-18 삼성전자주식회사 반도체 소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141195B1 (ko) * 1994-06-08 1998-07-15 김광호 저저항 게이트전극을 갖는 반도체소자의 제조방법
US6218331B1 (en) * 1995-03-29 2001-04-17 Equistar Chemicals, L.P. Polymer-supported catalyst for olefin polymerization
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US5796151A (en) * 1996-12-19 1998-08-18 Texas Instruments Incorporated Semiconductor stack having a dielectric sidewall for prevention of oxidation of tungsten in tungsten capped poly-silicon gate electrodes
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
KR100291513B1 (ko) * 1998-12-22 2001-07-12 박종섭 반도체 소자의 제조방법
US6288419B1 (en) * 1999-07-09 2001-09-11 Micron Technology, Inc. Low resistance gate flash memory
US6417084B1 (en) * 2000-07-20 2002-07-09 Advanced Micro Devices, Inc. T-gate formation using a modified conventional poly process
JP2003068878A (ja) * 2001-08-23 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
TW569319B (en) * 2002-06-06 2004-01-01 Winbond Electronics Corp Gate structure and method of manufacture
KR20040003922A (ko) * 2002-07-04 2004-01-13 삼성전자주식회사 불휘발성 메모리 장치의 게이트 전극 제조방법
TWI228834B (en) * 2003-05-14 2005-03-01 Macronix Int Co Ltd Method of forming a non-volatile memory device
KR100671616B1 (ko) * 2004-06-29 2007-01-18 주식회사 하이닉스반도체 플래시 메모리 소자의 게이트 라인 형성방법
US20060043462A1 (en) * 2004-08-27 2006-03-02 Micron Technology, Inc. Stepped gate configuration for non-volatile memory
KR100634266B1 (ko) * 2004-09-02 2006-10-13 삼성전자주식회사 불휘발성 메모리 장치, 이를 제조하는 방법 및 이를동작시키는 방법
KR100615585B1 (ko) * 2004-09-09 2006-08-25 삼성전자주식회사 반도체 소자의 게이트 패턴 형성방법
JP4143589B2 (ja) * 2004-10-15 2008-09-03 エルピーダメモリ株式会社 半導体装置の製造方法
KR100714473B1 (ko) * 2004-10-21 2007-05-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100586020B1 (ko) * 2004-11-19 2006-06-01 삼성전자주식회사 반도체 장치의 게이트 형성 방법
TWI246749B (en) * 2005-03-08 2006-01-01 Powerchip Semiconductor Corp Method of fabricating a non-volatile memory
US20080032470A1 (en) * 2006-08-04 2008-02-07 Solid State System Co., Ltd. Method for fabricating non-volatile memory

Also Published As

Publication number Publication date
US20090004802A1 (en) 2009-01-01
TW200901392A (en) 2009-01-01
KR20090002484A (ko) 2009-01-09
US7981786B2 (en) 2011-07-19
KR101033222B1 (ko) 2011-05-06
CN101335208A (zh) 2008-12-31
CN101335208B (zh) 2012-03-14
JP2009016823A (ja) 2009-01-22

Similar Documents

Publication Publication Date Title
TWI374520B (en) Method of fabricating non-volatile memory device having charge trapping layer
US6835621B2 (en) Method of fabricating non-volatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US20100006923A1 (en) Semiconductor device and method for manufacturing the same
US7736975B2 (en) Method for manufacturing non-volatile memory device having charge trap layer
US8039337B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
US7928496B2 (en) Semiconductor memory device and manufacturing method thereof
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
JP4609980B2 (ja) フラッシュメモリ素子の製造方法
KR100757323B1 (ko) 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법
JP5348898B2 (ja) 半導体装置およびその製造方法
KR100762260B1 (ko) 비휘발성 메모리 장치 및 그 형성 방법
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
US7498222B1 (en) Enhanced etching of a high dielectric constant layer
KR100907931B1 (ko) 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
TW200524095A (en) Method for manufacturing flash memory cell
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
US20090163013A1 (en) Method for Forming Gate of Non-Volatile Memory Device
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP4590744B2 (ja) 不揮発性半導体記憶素子及びその製造方法
KR20100081601A (ko) 불휘발성 메모리 소자의 제조 방법
KR20050039339A (ko) 비휘발성 메모리 소자의 제조 방법
KR20060090005A (ko) 비휘발성 반도체 메모리 소자의 제조방법들 및 그에 의해제조된 메모리 소자들
KR20070023373A (ko) 비휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees