KR101163720B1 - Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 - Google Patents

Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101163720B1
KR101163720B1 KR1020100068799A KR20100068799A KR101163720B1 KR 101163720 B1 KR101163720 B1 KR 101163720B1 KR 1020100068799 A KR1020100068799 A KR 1020100068799A KR 20100068799 A KR20100068799 A KR 20100068799A KR 101163720 B1 KR101163720 B1 KR 101163720B1
Authority
KR
South Korea
Prior art keywords
hfo
memory device
layer
nonvolatile memory
ion
Prior art date
Application number
KR1020100068799A
Other languages
English (en)
Other versions
KR20120008132A (ko
Inventor
최석호
김민철
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Priority to KR1020100068799A priority Critical patent/KR101163720B1/ko
Publication of KR20120008132A publication Critical patent/KR20120008132A/ko
Application granted granted Critical
Publication of KR101163720B1 publication Critical patent/KR101163720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 금속 도핑에 의해 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자에 관한 것으로, p-형 실리콘 기판; 상기 p-형 실리콘 기판상에 증착된 실리콘 산화막; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층; 상기 HfO2 층상에 이온주입법을 통해 이온 주입된 Nb 이온을 포함하여 불순물 트랩으로 작용하는 이온 주입층을 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 것을 특징으로 한다.
본 발명에 따른 금속 도핑에 의해 형성된 불순물 트랩을 저하 저장 준위로 이용하는 비휘발성 메모리 소자 및 그의 제조방법에 의하면, 특정 금속 이온의 종류를 선택하여 정확하게 불순물 준위를 정하고 그 농도를 조절할 수 있다.

Description

Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법{A nonvolatile memory device using charge traps formed in HfO2 by Nb ion doping and a Manufacturing method thereof}
본 발명은 Nb 이온 도핑에 의해 HfO2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법에 관한 것으로, 더욱 구체적으로는 특정 금속 이온을 선택하여 농도를 조절하여서 불순물 준위를 정확하게 결정함으로써 우수한 특성을 제공할 수 있는, Nb 이온 도핑에 의해 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자 및 그의 제조방법에 관한 것이다.
반도체 메모리 소자는 휘발성 반도체 메모리 소자와 비휘발성 반도체 메모리 소자로 나누어진다.
휘발성 반도체 메모리 소자는 전원이 인가되는 동안에 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터가 소실된다. 이에 반해, 비휘발성 반도체 메모리 소자는 전원이 차단되어도 데이터를 장기간 보관 보유할 수 있다.
일반적으로 비휘발성 메모리 소자 중 전기적으로 소거가 가능한 EEPROM (Electrically Erasable and Programable Read Only Memory) 소자는 포울러-노드하임(Fowler-Nordheim) 터널링 현상에 의해 얇은 절연층, 즉 SiO2와 같은 터널 산화막을 통한 전자 이동에 의하여 플로팅 게이트에 전하가 저장되고, 이 저장된 전하의 양에 따라 트랜지스터가 온 또는 오프되는 소자를 말한다.
이러한 비휘발성 메모리 소자는 터널 산화막(tunnel oxide), 플로팅 게이트, 제어 산화막(control oxide) 및 컨트롤 게이트가 적층된 구조를 갖는다. 이 때, 제어 산화막은 플로팅 게이트에서 컨트롤 게이트로의 전하 이동을 방지하는 역할을 하며, 전하 누설을 방지한다.
소자의 직접도가 커짐에 따라 소자 크기가 줄어들면 산화막 두께도 줄어드는데, 산화막 두께가 너무 얇아지면 플로팅 게이트와 컨트롤 게이트 간의 정전용량(capacitance)을 유지하기가 어려워진다. 또한, 플로팅 게이트에는 전하가 연속적으로 저장되기 때문에, 소자가 작으면 누설 전류가 발생하여, 비휘발성 메모리 소자의 저전력 및 고속 동작이 저하되는 결점이 있었다.
그에 따라, CTF(Charge Trap Flash)가 차세대 비휘발성 메모리 분야로 연구되고 있는데, CTF란 NAND 플래시 소자의 제조방법으로, 질화물 층에 있어서 전하 내에 정보를 저장하는 SONOS (semiconductor-oxIde- nitride-oxide-semiconductor) 또는 MONOS (metal-ONOS) 구조물을 기반으로 한 기법이다.
CTF와 관련하여서, 과거 Si 또는 Ge 나노결정, 질화물 트랩 같은 불연속 형태의 전하 저장 매질을 이용한 연구가 활발히 진행되어 왔다. 이러한 연구는 전하 이동에 의한 손실을 방지할 수 있어서 저장 데이터의 보존을 향상시킨다.
그러나, Si 나노결정을 기반으로 한 물질의 전하 저장 트랩의 밀도는 1011~1012 cm-2 범위에 있어서, 현재 상용화되고 있는 45nm 정도의 소자 또는 multibit 메모리를 구현할 수 있도록 하는 충분한 메모리 윈도우를 제공하지 못하였다. 또한 얇은 터널 절연막으로 인한 누설 전류 증가 등의 문제점도 있었다.
CTF의 핵심 특징 중의 하나는 쓰기/지우기(Program/Erase, P/E) 속도와 데이터 보존(보유 시간)인데, 이 두 요소는 서로 상충되는 특성을 갖는다. 포울러-노드하임 터널링에서 수 백초 동안 다준위 쓰기를 위해서는 터널 산화막의 두께가 7nm 이하이어야 하는데, 이렇게 얇은 두께에서는 10년 이상의 데이터 보존을 기대할 수 없다.
이러한 상충 관계를 극복하기 위한 방편으로 터널 배리어(tunnel barrier), 전하 트랩층(charge trap layer), 제어 배리어(control barrier) 등에 새로운 물질 또는 구조를 사용하고자 하는 연구들이 진행되고 있다.
CTF 메모리의 성능 향상을 위해 SiN와 HfO2와 같은 high-k(고 유전체) 물질을 사용하면 절연막 두께의 한계를 극복할 수 있어서 이를 이용한 비휘발성 메모리 연구가 매우 활발하다.
최근 질화물 트랩을 이용한 Si/SiO2/SiN/SiO2/poly Si(SONOS)와 Si/SiO2/SiN/Al2O3/TaN(TANOS)같은 메모리 소자들은 낮은 구동 전압과 얇은 터널 절연막으로 인해 고집적도의 가능성이 높아 주목을 받고 있다. 그러나, 상기 소자들의 경우, 자연적으로 형성된 결함 준위의 에너지와 농도를 제어하기 어렵기 때문에 소자 향상에 제한적이라는 단점을 갖는다.
도 1의 그래프를 참조하면, 종래의 폴리실리콘 플로팅 게이트 메모리 반도체 소자에서는 높은 동작전압(9 ~ 10V)이 요구되고, 유전 물질(dielectric material)인 산화막 두께가 두꺼워지는 문제점이 있었으며, 쓰기/지우기 속도가 느린 문제점이 있었다.
또한, 도 1의 technical gap으로 표시된 부분에서 알 수 있듯이, 65nm 이하의 공정에서는 낮은 실행가능성(feasibility)이 존재하고 있었다. 따라서, 실행가능한 기준 이하에 있는 문제점이 있었다.
도 2에는 p-형 실리콘 기판 상에 증착된 고 유전체(high-k) 내에 형성된 전하 트랩에 전하가 주입되어 저장되는 종래의 메모리 소자의 구조가 도시되어 있다.
본 발명은 상기한 실정을 감안하여 종래 비휘발성 메모리 소자 및 그의 제조방법에서 야기되는 여러 결점 및 문제점들을 해결하고자 한다.
이러한 문제점 중에는, 통상적인 폴리 Si 플로팅 게이트 메모리에서 인가 전압이 높고(0 ~ 10 V), 터널 산화물 두께가 두꺼우며, 쓰기/지우기 속도가 느리고, 65 nm 과정에서 낮은 가능성을 갖는 문제점이 포함된다.
본 발명에서는 인가 전압이 낮고(2 ~ 5 V), 측방향으로의 전하 이동을 방지함으로써 내구성을 개선시키며, 쓰기/지우기 속도가 빠르고, 보유 시간이 긴 비휘발성 메모리 소자 및 그의 제조방법을 제공한다.
구체적으로, 본 발명에 따르면, p-형 실리콘 기판; 상기 p-형 실리콘 기판상에 증착된 실리콘 산화막; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층; 상기 HfO2 층상에 이온주입법을 통해 이온 주입된 Nb 이온을 포함하여 불순물 트랩으로 작용하는 이온 주입층을 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자가 제공된다.
또한, 본 발명에 따르면, 상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 비휘발성 메모리 소자가 제공된다.
또한, 본 발명에 따르면, 열증착법(thermal deposition)에 의해 p-형 실리콘 기판 상에 실리콘 산화막을 증착하는 단계; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계; 상기 HfO2 층 상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자의 제조방법이 제공된다.
또한, 본 발명에 따르면, 상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위인 것을 특징으로 하는 방법이 제공된다.
또한, 본 발명에 따르면, 상기 이온 주입 공정 단계에서 Nb 이온 주입시 에너지가 60keV가 되도록 하는 것을 특징으로 하는 방법이 제공된다.
또한, 본 발명에 따르면, 상기 Nb 이온 주입된 HfO2 층을 포함하는 메모리 소자를 N2 분위기에서 약 600℃로 5분동안 급속 열처리하는 단계를 추가로 포함하는 것을 특징으로 하는 방법이 제공된다.
또한, 본 발명에 따르면, 전극으로 사용할 알루미늄을 증착하는 단계를 추가로 포함하는 것을 특징으로 하는 방법이 제공된다.
본 발명에 따르면, 비휘발성 메모리 소자의 HfO2 층에 Nb 이온을 주입하여 불연속적인 깊은 트랩 준위를 에너지 밴드 갭(band gap) 안에 인위적으로 형성하고, 이를 전하 저장 준위로 활용함으로써 불순물 준위를 제어할 수 있고, 우수한 쓰기/지우기 및 데이터 보존 특성을 갖는 비휘발성 메모리 소자를 제조할 수 있을 뿐만 아니라 전체 유전막 두께를 감소시킬 수 있어 비휘발성 메모리 소자의 저전력 및 고속 동작을 가능하게 하는 장점이 있다.
도 1은 종래 기술에 따른 폴리실리콘 플로팅 게이트 메모리 반도체 소자의 기술적 문제점에 따른 나노크리스탈 메모리 등의 전하 트랩 플래시 메모리 반도체 소자의 필요성을 나타내는 그래프이다.
도 2는 종래의 전하 트랩 플래시 메모리 반도체 소자의 한 양태의 구조를 나타낸 도면이다.
도 3a 내지 도 3c는 본 발명의 비휘발성 메모리 소자의 제조방법을 나타낸 도면이다.
도 4는 본 발명의 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프로, 도 5a는 Nb 이온 주입량이 1 x 1012 cm-2인 경우이고, 도 5b는 Nb 이온 주입량이 1 x 1013 cm-2인 경우이다.
도 6은 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프이다.
도 7은 Nb 이온 주입량이 1 x 1013cm-2인 시료에 대해 보유 시간(retention time)을 나타낸 그래프이다.
도 8은 HfO2에 Nb 이온을 주입한 시료의 광전도도 스펙트럼 결과를 나타낸 그래프이다.
도 9는 본 발명의 비휘발성 메모리 소자에 있어서 HfO2 층의 밴드 갭 내에 형성된 트랩 에너지 준위를 나타낸 것이다.
이하, 본 발명에 따른 비휘발성 메모리 소자 및 그의 제조방법에 대하여 첨부도면을 참조하며 상세히 설명한다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
본 발명에서는 p-형 실리콘 기판; 상기 p-형 실리콘 기판상에 증착된 실리콘 산화막; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 증착된 HfO2 층; 상기 HfO2 층상에 이온주입법을 통해 이온 주입된 Nb 이온을 포함하고 불순물 트랩으로 작용하여 이온 주입층을 포함하는 것을 특징으로 하는, Nb 이온 주입에 의해 HfO2에 형성된 불순물 트랩을 전하 저장 준위로 이용하는 비휘발성 메모리 소자를 제공한다.
본 발명에서는 신규한 비휘발성 메모리 소자와 더불어, 열증착법에 의해 p-형 실리콘 기판 상에 실리콘 산화막을 증착하는 단계; 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계; 상기 HfO2 층 상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하는 상기 비휘발성 메모리 소자의 제조방법을 제공한다.
HfO2는 하프니아(hafnia)라고도 알려진 무기 화합물이다. 상기 무색 고체는 하프늄의 가장 통상적이고 안정한 화합물중 하나이다. 이는 약 6eV의 밴드 갭을 갖는 전기절연재이다([http://en.wikipedia.org/wiki /HfO2] 참고).
본 발명에 따르면, 불연속적인 전하 저장 트랩층 형성의 한 방법으로서 high-k 박막인 HfO2 층에 Nb 이온을 도핑하여 불연속적인 불순물 준위를 에너지 밴드 갭 안에 인위적으로 형성하였다.
본 발명에 따르면, HfO2 층은 원자층 증착법(ALD)에 의해 형성된다. 바람직한 양태에서, 상기 HfO2 층은 5nm 두께로 증착된다.
본 발명에 따르면, Nb 이온 주입량을 조절함으로써 불순물 준위를 정확하게 결정할 수 있다.
본 발명에 따르면, Nb 이온은 이온 주입법(ion implantation)에 의해 HfO2 층에 주입된다.
도 3a 내지 도 3c에는 본 발명의 비휘발성 메모리 소자의 제조 방법의 한 양태가 구체적으로 도시되어 있다.
도 3a에 따르면, 열증착법에 의해 p-형 (100) 실리콘 기판 상에 실리콘 산화막을 5nm 두께로 증착한다. 이어서, 상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2를 25nm 두께로 증착한다.
도 3b에 따르면, 도 3a에서 형성된 HfO2 층 상에 이온 주입법에 의해 Nb 이온을 주입시킨다.
도 3c에 따르면, 도 3b에서 이온 주입된 HfO2 층을 포함한 메모리 소자를 N2 분위기에서 600℃로 5분동안 급속 열처리한다. 이후, 전극으로 사용할 알루미늄을 200㎛ 직경으로 증착한다.
상기 이온 주입된 금속은 원자 단위로 주입되는 것을 특징으로 하며, 상기 이온 주입된 금속으로 인해 생성된 불순물 트랩을 전하 저장 준위로 사용하게 된다. 이로 인해 전하 트랩의 에너지와 농도를 인위적으로 조절할 수 있게 된다.
도 4에 따르면, 본 발명의 메모리 소자 구조의 한 양태를 나타낸 것으로, 기재로 p-타입 Si 웨이퍼/ 5nm SiO2/ 25nm HfO2를 사용하고, Nb를 60 keV의 에너지로 주입하며, 이온주입량(implant influence)은 1012 내지 1015(cm-2)이고, 표면으로부터 약 20nm 돌출(projection)된다.
도 5a와 도 5b는 Nb 이온을 각각 1 x 1012 cm-2 및 1 x 1013 cm-2 이온주입량으로 주입한 경우, 본 발명의 비휘발성 메모리 소자의 인가 전압에 따른 전기용량-전압 특성 곡선의 이동을 나타낸 그래프이고, 도 6은 Nb 이온을 주입하지 않은 경우, Nb 이온 주입량이 1 x 1012 cm-2, 5 x 1012cm-2, 1 x 1013cm-2인 시료에 있어서 sweep voltage와 flat-band voltage shift의 관계를 나타낸 그래프이다.
도 5a, 도 5b 및 도 6에 따르면, 이온 주입을 하지 않은 시료의 경우에는 스위프 전압(sweep voltage)을 올려도 수십 mV의 작은 메모리 윈도우 만을 보이지만 Nb 이온을 주입한 시료의 경우에는 1012에서 1013cm-2로 이온 주입량을 증가함에 따라 메모리 윈도우가 증가하여 최대 4.92V 까지 도달하였다. 그러나, Nb 이온 주입량이 1013cm-2을 초과한 경우에는 메모리 특성이 나타나지 않았다.
도 7a에서는 쓰기/지우기 상태를 각각 (+13/-13 V, 1s)로 정의하여 보유 특성을 측정하였다. 여기서, Nb 이온량을 1013cm-2로 주입한 시료는 상온(22℃)에서 104 초가 지난 후에 약 9.8%의 전하 손실률을 보였으며, 10년이 지난 시점으로 연장하여 계산한 결과, 약 34%의 전하 손실률이 측정되었다.
도 7b에서는 온도 상승에 따른 전하 손실률을 측정하기 위해서 85℃에서 같은 실험을 반복한 결과, 104초를 기준으로 전하 손실률이 약 25.6% 증가하였다. 이는 기존의 연구 결과들과 비교할 때 매우 우수한 전자 저장 특성이다.
도 8은 HfO2에 Nb 이온을 주입한 시료의 광전도도 스펙트럼 결과를 나타낸 것으로, Nb 이온 주입량이 1 x 1013cm-2인 시료에서 3.2 eV의 광전도도 피크가 측정되었으나, 도핑되지 않은 시료에서는 어떠한 광전도도 피크도 관찰되지 않았다. 이는 도 9의 이론계산에서 Nb가 도핑된 HfO2의 밴드 갭 내에 존재할 것으로 예측된 3.29 eV의 전하 트랩 준위와 거의 일치하는 결과이다. 따라서, 이 전하 트랩 준위가 비휘발성 메모리 작용에 기여하는 것으로 판단된다.
본 발명의 비휘발성 메모리 소자에 대한 실험 결과를 요약하면 다음과 같다.
본 발명의 메모리 소자의 CV 히스테레시스(hysteresis)를 측정한 결과, 게이트 전압 증가에 따라 Nb 이온이 주입되지 않은 시료의 경우에는 무시할 정도의 적은 양의 메모리 윈도우가 나타난 반면, Nb 이온이 주입된 시료의 경우에는 메모리 윈도우가 이온 주입량에 비례하여 증가함을 나타내었다. Nb 이온 주입량을 1 x 1013cm- 2 까지 증가시키면 메모리 윈도우가 증가하지만, 그 이상을 초과한 경우에는 메모리 효과가 측정되지 않았다. 이는 비휘발성 메모리를 위한 최적의 이온 주입량이 존재함을 의미한다.
본 발명의 메모리 소자의 쓰기/지우기 상태를 각각 +13/-13V, 1s로 정하고 보유 시간을 측정한 결과, Nb 이온량을 1 x 1013cm-2로 주입한 시료의 경우 104 초를 기준으로 상온에서는 9.8%, 85℃에서는 25.6%의 전하 손실률을 각각 나타내었다.
이는 기존의 메모리 소자에 비해 매우 우수한 전자 저장 특성이다.
본 발명의 메모리 소자의 각각의 시료에 대하여 광전도도 스펙트럼을 측정한 결과 Nb의 이온주입에 의해서 전하 트랩 준위가 형성됨을 확인할 수 있었다. 1 x 103cm-2을 주입한 시료는 3.2 eV에서 에너지 준위가 측정되었는데, 이는 이론계산결과인 3.9 eV와 매우 근사한 값이다. Nb 이온을 주입하지 않은 HfO2 시료의 경우에는 전하 트랩 준위가 측정되지 않았다. 따라서, 이 전하 트랩 준위가 비휘발성 메모리 작용에 주로 기여하는 것으로 판단된다.

Claims (7)

  1. 삭제
  2. 삭제
  3. 열증착법(thermal deposition)에 의해 p-형 실리콘 기판 상에 실리콘 산화막을 증착하는 단계;
    상기 실리콘 산화막 상에 원자층 증착법(ALD)을 통해 HfO2 층을 증착하는 단계;
    상기 HfO2 층상에 이온 주입법을 통해 Nb 이온을 주입하는 단계를 포함하는 것을 특징으로 하여
    Nb 이온 주입에 의해 HfO2 층에 형성된 불순물 트랩을 전하 저장 준위로 이용하되, 상기 주입되는 Nb 이온주입량이 1012 내지 1013cm-2 범위이고;
    상기 Nb 이온을 주입하는 단계에서 Nb 이온 주입시 에너지를 60 keV가 되도록 하며; 상기 Nb 이온 주입된 HfO2 층을 포함하는 메모리 소자를 N2 분위기에서 600℃로 5분 동안 급속 열처리하는 단계를 추가로 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
KR1020100068799A 2010-07-16 2010-07-16 Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 KR101163720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100068799A KR101163720B1 (ko) 2010-07-16 2010-07-16 Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100068799A KR101163720B1 (ko) 2010-07-16 2010-07-16 Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20120008132A KR20120008132A (ko) 2012-01-30
KR101163720B1 true KR101163720B1 (ko) 2012-07-09

Family

ID=45613192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100068799A KR101163720B1 (ko) 2010-07-16 2010-07-16 Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101163720B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296070A (zh) * 2012-02-28 2013-09-11 中国科学院微电子研究所 一种基于纳米晶的nand存储器及其制作方法
CN110230026B (zh) * 2019-06-26 2021-01-29 西安交通大学 一种提高铌合金表面抗氧化能力的方法

Also Published As

Publication number Publication date
KR20120008132A (ko) 2012-01-30

Similar Documents

Publication Publication Date Title
KR100894098B1 (ko) 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
JP2008034814A (ja) 不揮発性半導体メモリ素子及びその製造方法
US20090189215A1 (en) Nonvolatile flash memory device and method for producing the same
KR100812933B1 (ko) Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
US20120281484A1 (en) Non-volatile memory device and mosfet using graphene gate electrode
JPWO2007064048A1 (ja) 半導体記憶装置、その駆動方法およびその製造方法
Jeon et al. High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications
US8964462B2 (en) Nonvolatile memory device using a threshold voltage switching material and method for manufacturing same
KR20080072348A (ko) 반도체 메모리 소자 제조 방법 및 이에 따른 반도체 메모리소자
KR101163720B1 (ko) Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법
US20070190721A1 (en) Semiconductor memory device having an alloy metal gate electrode and method of manufacturing the same
JP4492930B2 (ja) 電荷蓄積型メモリ及びその製造方法
US20100044775A1 (en) Semiconductor memory device and semiconductor device
US20060105524A1 (en) Non-volatile device manufactured using ion-implantation and method of manufacture the same
KR100975941B1 (ko) 금속도핑에 의해 형성된 불순물트랩을 전하저장준위로이용한 비휘발성 메모리소자 및 그 제조방법
EP2074649A2 (en) A multi-transistor based non-volatile memory cell with dual threshold voltage
US20090050954A1 (en) Non-volatile memory device including charge trap layer and method of manufacturing the same
KR100811272B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
EP1946384A1 (en) Non-volatile memory device with improved data retention
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
CN110729301A (zh) 半导体器件及其制造方法
Ioannou-Sougleridis et al. Charge-trap memories with ion beam modified ONO stacks
KR100996292B1 (ko) ＡｌＯ－이온 주입에 의해 Ａｌ２Ｏ３에 형성한 트랩을 전하 저장준위로 이용한 비휘발성 메모리소자 및 그 제조방법
KR100897825B1 (ko) 비휘발성 메모리 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee