JP2009049418A - 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 - Google Patents

Abstract

【課題】電荷トラップ層を有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】結晶質物質を含むように形成された電荷トラップ層を備える不揮発性メモリ素子である。基板上にトンネリング絶縁膜を形成する工程と、トンネリング絶縁膜上に結晶質電荷トラップ層を形成する工程と、を含む不揮発性メモリ素子の製造方法である。
【選択図】図４

Description

本発明は、不揮発性メモリ素子及びその製造方法に係り、特に電荷トラップ層を有する不揮発性メモリ素子及びその製造方法に関する。

半導体メモリ装置のうち、不揮発性メモリ装置は、電源供給が遮断されても、保存されたデータが消滅されずに保存される保存装置であって、代表的なものとしてフラッシュメモリ装置がある。

現在、広く使われている高容量の不揮発性メモリ装置としてＮＡＮＤ（ｎｏｔ ａｎｄ）型フラッシュメモリ装置の場合、メモリセルとして電荷が保存されるフローティングゲートと、それを制御するコントロールゲートとが順次に形成された構造のフローティングゲート型フラッシュメモリ素子を有する。

かかるフラッシュメモリ装置において、年次増加しているメモリ容量の拡大要求を充足させるために、メモリセルのサイズは急速に縮小している。また、セルサイズの縮小に合わせて、フローティングゲートの垂直方向の高さを効果的に縮めることが要求されている。

メモリセルの垂直方向の高さを効果的に縮めると共に、メモリセルが有するメモリ特性、例えば、漏れ電流により保存されたデータを長時間正常的に維持する特性であるリテンション特性を維持するために、電荷を保存する手段として、フローティングゲートではないシリコン窒化膜（Ｓｉ_３Ｎ_４）を使用して構成されたＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する電荷トラップ型メモリ素子をメモリセルとして適用する半導体メモリ装置が提案された。

ＳＯＮＯＳ型メモリ素子の基本構造は、次の通りである。ソース及びドレイン領域の間の半導体基板上に、すなわちチャンネル領域上に、両端がソース及びドレイン領域と接触するように、トンネル絶縁膜として第１シリコン酸化膜（ＳｉＯ_２）が形成されている。第１シリコン酸化膜は、電荷のトンネリングのための膜である。第１シリコン酸化膜上に、電荷トラップ層としてシリコン窒化膜（Ｓｉ_３Ｎ_４）が形成されている。シリコン窒化膜は、実質的にデータが保存される物質膜であって、第１シリコン酸化膜をトンネリングした電荷がトラップされる。かかるシリコン窒化膜上に、前記電荷がシリコン窒化膜を通過して上側に移動することを遮断するためのブロッキング絶縁膜として、第２シリコン酸化膜が形成されている。第２シリコン酸化膜上には、ゲート電極が形成されている。

フローティングゲートの代わりに、電荷トラップにより情報を保存する電荷トラップ層を備える電荷トラップ型メモリ素子の基本構造は、ゲート電極、ブロッキング酸化膜、電荷トラップ層、トンネリング酸化膜及びシリコン基板からなっている。このとき、電荷トラップ層には、ＨｆＯ_２、ＺｒＯ_２、Ａｌ_２Ｏ_３のような高誘電率絶縁材、シリコン及び金属ナノドットなどが適用され、代表的なものはシリコン窒化膜である。かかる電荷トラップ層に適用される物質は、一般的に非晶質である。

非晶質シリコン窒化膜を電荷トラップ層として有している電荷トラップ型メモリ素子は、非晶質シリコン窒化膜のバンドテール拡張により信頼性が低下する特性を有している。これは、欠陥準位にトラップされた電荷が容易に抜け出すだけでなく、拡張されたバンドテールにより、書き込み／消去時に注入された電荷の移動が遅いために、メモリ動作速度が減速する。かかる問題は、シリコン窒化膜以外の物質を使用した非晶質構造の電荷トラップ層を有する場合にも同様に発生しうる。

本発明の目的は、非晶質物質を電荷トラップ層として使用する代わりに、結晶質物質を電荷トラップ層として使用して、バンドテール拡張による電荷漏れ及び動作速度減速の問題が改善された不揮発性メモリ素子及びその製造方法を提供するところにある。

前記目的を達成するために、本発明による不揮発性メモリ素子は、基板と、前記基板上に形成されたゲート構造体と、を備え、前記ゲート構造体は、結晶質物質を含む電荷トラップ層を備えることを特徴とする。

前記ゲート構造体は、トンネリング絶縁膜と、前記トンネリング絶縁膜上に形成される前記結晶質物質を含む電荷トラップ層と、前記電荷トラップ層上に形成されるブロッキング絶縁膜と、前記ブロッキング絶縁膜上に形成されるゲート電極と、を備える。

前記トンネリング絶縁膜と接触するように、前記基板に形成された第１及び第２不純物領域をさらに備える。

前記基板は、シリコン基板であり、前記トンネリング絶縁膜、前記ブロッキング絶縁膜及び前記ゲート電極は、それぞれシリコン酸化膜、アルミニウム酸化膜及び金属膜でありうる。

前記ゲート電極は、ＴａＮ金属膜を備える。

前記電荷トラップ層は、結晶質シリコン窒化物を備える。

このとき、前記電荷トラップ層を形成する結晶質シリコン窒化物の窒素に対するシリコンの組成比は、シリコンの含有量をｘ、窒素の含有量をｙとするとき、０．７５≦ｘ／ｙ≦０．９範囲内であることが望ましい。

本発明による不揮発性メモリ素子の製造方法は、基板上にトンネリング絶縁膜を形成する工程と、前記トンネリング絶縁膜上に結晶質電荷トラップ層を形成する工程と、を含むことを特徴とする。

前記結晶質電荷トラップ層を形成する工程は、前記トンネリング絶縁膜上に非晶質電荷トラップ層を形成する工程と、前記非晶質電荷トラップ層を結晶質化する工程と、を含む。

このとき、前記結晶質化は、イオン注入により行われる。

ここで、前記非晶質電荷トラップ層は、非晶質シリコン窒化物を含み、前記イオンは、Ｎ＋イオンであり、前記Ｎ＋イオン注入により形成される前記非晶質電荷トラップ層は、結晶質シリコン窒化物を含む。

前記結晶質電荷トラップ層は、高温蒸着により形成される。このとき、前記結晶質電荷トラップ層は、結晶質シリコン窒化物を含むように形成される。

前記結晶質電荷トラップ層上にブロッキング絶縁膜を形成する工程と、前記ブロッキング絶縁膜上にゲート電極を形成する工程と、をさらに含む。

本発明による不揮発性メモリ素子によれば、電荷トラップ層を結晶質物質構造で形成することにより、特定のエネルギーレベルの欠陥準位にのみ電荷をトラップさせるので、非晶質物質構造で形成する時のようなバンドテール拡張による電荷漏れ及び動作速度遅延問題が発生しない。

以下、添付された図面を参照しつつ、本発明による不揮発性メモリ素子及びその製造方法の望ましい実施形態を詳細に説明する。

図１は、本発明の一実施形態による不揮発性メモリ素子を概略的に示す図面である。図１の不揮発性メモリ素子１０は、基板１１と、この基板１１上に形成されたゲート構造体２０と、を備える。前記基板１１には、所定の導電性不純物が、例えば、Ｎ＋型でドープされた第１及び第２不純物領域１３，１５が形成される。第１及び第２不純物領域１３，１５のうち一つはドレインＤ、残りの一つはソースＳとして使われる。

前記ゲート構造体１０は、基板１１上に形成されたトンネリング絶縁膜２１、このトンネリング絶縁膜２１上に形成された電荷トラップ層２３、及びこの電荷トラップ層２３上に形成されたブロッキング絶縁膜２５を備える。ブロッキング絶縁膜２５上には、ゲート電極２７が形成される。図１において、１９はスペーサを表す。

前記トンネリング絶縁膜２１は、電荷のトンネリングのための膜であって、前記基板１１上に形成される。前記トンネリング絶縁膜２１、第１及び第２不純物領域１３，１５は、互いに電気的に連結される。前記トンネリング絶縁膜２１は、トンネリング酸化膜として、例えば、シリコン酸化膜（ＳｉＯ_２）または高誘電率（ｈｉｇｈ‐ｋ）酸化物で形成されるか、またはそれらの組み合わせからなる酸化物で形成される。

または、前記トンネリング絶縁膜２１は、シリコン窒化膜、例えばＳｉ_３Ｎ_４で形成されることもある。このとき、シリコン窒化膜は、不純物濃度が高くなく（すなわち、低不純物濃度はシリコン酸化膜の濃度と実質的に等しい）、シリコンに対して優れた界面特性を有することが望ましい。かかる良質のシリコン窒化膜を形成するために、前記トンネリング絶縁膜２１をなすシリコン窒化膜は、気相ジェット蒸着のような特殊な製法を使用して形成される。

あるいは、代案として、前記トンネリング絶縁膜２１は、シリコン窒化膜と酸化膜との二重層構造で形成されてもよい。

前記のように、前記トンネリング絶縁膜２１は、酸化物または窒化物の単層構造で形成されるか、または異なるエネルギーバンドギャップを有する物質で複数層構造で形成されることもある。

前記電荷トラップ層２３は、情報、すなわちデータが保存される領域である。本発明による不揮発性メモリ素子１０において、前記電荷トラップ層２３は、結晶質物質を含むように形成されたことが望ましい。

前記電荷トラップ層２３は、電荷をトラップすることにより情報が保存されるように設けられる。この場合、不揮発性メモリ素子１０は、電荷トラップ型になり、電荷トラップ層２３は、結晶質窒化物または結晶質の高誘電率（ｈｉｇｈ‐ｋ）絶縁体を含むように形成される。

前記電荷トラップ層２３に適用される窒化物は、結晶質シリコン窒化物（Ｓｉ_ｘＮ_ｙ）でありうる。このとき、前記電荷トラップ層２３を形成する結晶質のシリコン窒化物の窒素に対するシリコンの組成比は、シリコンの含有量をｘ、窒素の含有量をｙとするとき、０．７５≦ｘ／ｙ≦０．９を満足することが望ましい。組成比ｘ／ｙ＝０．７５は、Ｓｉ_３Ｎ_４に該当する。

また、電荷トラップ層２３に適用される高誘電率絶縁体は、結晶質のＳｉＯ_２，ＨｆＯ_２，ＺｒＯ_２，Ａｌ_２Ｏ_３，ＨｆＳｉＯＮ，ＨｆＯＮまたはＨｆＡｌＯのような高誘電率の酸化物でありうる。ここで、高誘電率の酸化物をなす元素の組成比は、許容範囲内で変わりうる。

前記ブロッキング絶縁膜２５は、電荷が電荷トラップ層２３を通過して上側に移動することを遮断するためのものであって、酸化物層で形成される。例えば、前記ブロッキング絶縁膜２５は、高誘電率物質であるアルミニウム酸化物層（Ａｌ_２Ｏ_３）で形成される。

また、ブロッキング絶縁膜２５は、ＳｉＯ_２で形成されるか、またはトンネリング絶縁膜２１より高い誘電率を有する多様な高誘電率物質、例えばＳｉＯＮ，Ｓｉ_３Ｎ_４，ＨｆＯ_２，Ｔａ_２Ｏ_５，ＺｒＯ_２，ＴｉＯ_２，Ｌａ_２Ｏ_３，ＳｃｘＯｙ，ランタニド酸化物またはそれらの組み合わせからなる多様な高誘電率の酸化層で形成される。ブロッキング絶縁膜２５は、複数層構造で形成されることもある。例えば、ブロッキング絶縁膜２５は、ＳｉＯ_２のような通常的に使われる絶縁物質からなる絶縁層と、トンネリング絶縁膜２１より高い誘電率を有する物質で形成された高誘電体層と、を備えて二層またはそれ以上で構成される。

前記ゲート電極２７は、金属膜で形成される。例えば、前記ゲート電極２７は、Ａｌ，Ｒｕ，ＴａＮ膜またはＮｉＳｉなどのケイ化物層で形成されることもある。

前記したような本発明による不揮発性メモリ素子１０は、電荷トラップ層２３が結晶質で形成されることにより、以下から分かるように電荷トラップ層２３でバンドテールが拡張されずに、特定のエネルギーレベルの欠陥準位にのみ電荷をトラップさせる。これにより、電荷トラップ層が非晶質構造で形成される時とは異なり、バンドテール拡張による電荷漏れ及び動作速度遅延がなくなる。

図２Ａは、非晶質シリコン窒化膜に保存された電荷（電子及び正孔）の垂直分布を示し、図２Ｂは、シリコン／窒素の組成比の異なる非晶質シリコン窒化膜を有するメモリ素子に対する経時的なしきい電圧の変化を示す。図２Ｂでは、化学量論的シリコン窒化膜と、シリコンの含有量が窒素より相対的に多いシリコン窒化膜（Ｓｉ−ｒｉｃｈ ＳｉＮ）とを有する時の経時的なしきい電圧変化を示す。図２Ａにおいて、横軸は、シリコン窒化膜内でのトンネリング絶縁膜からの距離を表す。右側へ行くほど、ブロッキング絶縁膜に近くなる。図２Ａにおいて、縦軸は、トラップされた電荷密度を表す。図２Ｂにおいて、横軸は、時間（単位：秒）軸であり、縦軸は、しきい電圧変化Ｖｔｈ（単位：ボルト）を表す。図２Ｂでのしきい電圧変化は、外部バイアスを加えない状態でそのまま置いた時に得られたものである。

図２Ａから分かるように、非晶質からなる電荷トラップ層に保存された電荷、特に電子は、垂直方向に非均一な分布図を有し、これは、書き込み／消去操作後に不安定なしきい電圧を誘発して、図２Ｂのようにしきい電圧が経時的に大きく変化する。かかる経時的なしきい電圧変化は、シリコン窒化膜のシリコン／窒素の組成比によって大きく変わる。シリコンの含有量が窒素より相対的に多いシリコン窒化膜の場合、しきい電圧は多くの浅いトラップにより時間に対して非常に大きく変化する。

かかるしきい電圧変化は、図３に示すように、非晶質シリコン窒化膜の特性である拡張されたバンドテールによるものである。図２Ｂのしきい電圧変化は、バンドテールに起因した浅いトラップにより電子分布が変化するという事実を説明している。

図３は、非晶質構造のシリコン窒化膜に対する準位密度（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ：ＤＯＳ）を示す。

非晶質構造のシリコン窒化膜の場合、伝導帯（Ｃｏｎｄｕｃｔｉｏｎ Ｂａｎｄ：ＣＢ）及び価電子帯（Ｖａｌｅｎｃｅ Ｂａｎｄ：ＶＢ）にバンドテールが生じて電荷トラップがなされる欠陥準位と連結される。

かかる拡張されたバンドテールにより、欠陥準位にトラップされた電荷が容易に解放されるだけでなく、書き込み／消去などのメモリ動作時にしきい電圧を安定化されるのに多くの時間がかかる。

これに対し、図４から分かるように、結晶質構造のシリコン窒化膜の場合、バンドテールが拡張されないだけでなく、欠陥準位にさらに安定に電荷をトラップさせる。図４は、結晶質構造のシリコン窒化膜に対するＤＯＳを示す。

前記のようにバンドテールが拡張されないように結晶質電荷トラップ層を形成するためには、本発明による不揮発性メモリ素子において、結晶質電荷トラップ層２３は、イオン注入や高温蒸着などの多様な方法で形成できる。

すなわち、本発明による不揮発性メモリ素子の製造方法の一実施形態によれば、結晶質電荷トラップ層２３を形成するために、図５のように、基板１１、例えばシリコン基板上にトンネリング絶縁膜２１を形成し、このトンネリング絶縁膜２１上に非晶質電荷トラップ層２３’、例えば非晶質シリコン窒化膜を形成した後、イオン注入を行って、非晶質電荷トラップ層を結晶質電荷トラップ層２３に形成させることができる。このとき、イオン注入後に熱処理がさらに行われうる。非晶質電荷トラップ層２３’が非晶質シリコン窒化膜からなる場合、ここにＮ＋イオン注入を行って結晶質シリコン窒化膜に形成させる。

イオン注入により非晶質電荷トラップ層２３’から結晶質電荷トラップ層２３を形成する場合、電荷トラップ層をなす物質によって注入に使われるイオン物質が適切に選択される。

本発明による不揮発性メモリ素子の製造方法の他の実施形態によれば、結晶質電荷トラップ層２３は、トンネリング絶縁膜２１上に高温蒸着により形成されることもある。

前記のように、本発明による不揮発性メモリ素子の製造方法によれば、基板１１上にトンネリング絶縁膜２１を形成し、このトンネリング絶縁膜２１上にイオン注入や高温蒸着などの多様な方法で結晶質電荷トラップ層２３を形成する。次いで、結晶質電荷トラップ層２３上にブロッキング絶縁膜２５を形成し、その上にゲート電極２７を形成する。そして、基板１１にトンネリング絶縁膜２１と電気的に連結されるように第１及び第２不純物領域１３，１５を形成すれば、図１のような本発明による不揮発性メモリ素子１０が得られる。

図５は、非晶質シリコン窒化膜を結晶質構造に変えるためのＮ＋イオン注入の概略図であり、図６は、結晶質シリコン窒化膜を形成するためのＮ＋イオン注入を行った後に得られた結晶質シリコン窒化膜のＸＲＤ（Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）結果を示す。

図６において、“Ｓｉ”で表示された高いピークは、結晶質シリコンに該当するピークであり、“β”で表示された低いピークは、結晶質シリコン窒化物（Ｓｉ_３Ｎ_４）に該当するピークである。図６から、トンネリング絶縁膜、例えばＳｉＯ_２膜は、非晶質であるのでピークが見られず、基板が単結晶シリコン基板であり、電荷トラップ層が結晶質シリコン窒化物からなるということが分かる。

前記のように、電荷トラップ型不揮発性メモリ素子において、電荷トラップ層として使われる非晶質シリコン窒化膜を結晶質シリコン窒化膜に替えれば、メモリ特性の向上が得られる。すなわち、非晶質シリコン窒化膜を電荷トラップ層として使用する場合、拡張されたバンドテールにより欠陥準位にトラップされた電荷をそのまま維持できないだけでなく、書き込み／消去操作後に一定時間を経てはじめて安定したしきい電圧が得られる。すなわち、不連続的なトラップを利用するが、想像しないメモリ特性の退化を誘発しうる。

一方、結晶質シリコン窒化膜を電荷トラップ層として使用する場合、バンドテールが拡張されずに欠陥準位に安定に電荷をトラップさせ、安定したしきい電圧を得る時間も不要である。これにより、電荷トラップ型メモリ素子の向上したメモリ特性、すなわち安定した書き込み／消去特性及び向上した信頼度特性が得られる。

以上、本発明による不揮発性メモリ素子の製造において、結晶質電荷トラップ層を結晶質シリコン窒化膜で形成する場合を表したが、これは、例示的なものである。バンドテール問題は、あらゆる非晶質物質に該当する問題であるので、電荷トラップ層を本技術分野で知られている多様な物質で形成する場合にも、電荷トラップ層をイオン注入法や高温蒸着法により結晶質に形成させることは当然であり、これにより、バンドテールのない前記した多様な材質のうちいずれか一つからなる結晶質の電荷トラップ層が得られる。したがって、本発明による不揮発性メモリ素子において、結晶質電荷トラップ層をシリコン窒化膜以外の多様な物質で形成できる。

また、以上、本発明による不揮発性メモリ素子の結晶質電荷トラップ層をイオン注入や高温蒸着を利用して限定するものと説明したが、本発明がこれに限定されるものではない。電荷トラップ層を結晶質で形成するが、イオン注入や高温蒸着以外にも多様な方法が適用される。

また、以上、本発明による不揮発性メモリ素子が電荷トラップ型である場合を具体的な例として説明及び図示したが、本発明がこれに限定されるものではない。本発明による不揮発性メモリ素子は、結晶質電荷トラップ層が適用される他の種類のメモリ素子でありうる。

本発明は、メモリ関連の技術分野に適用可能である。

本発明の一実施形態による不揮発性メモリ素子を概略的に示す図面である。 非晶質シリコン窒化膜に保存された電荷（電子及び正孔）の垂直分布を示す図面である。 シリコン／窒素の組成比の異なる非晶質シリコン窒化膜を有するメモリ素子に対する経時的なしきい電圧変化を示す図面である。 非晶質構造のシリコン窒化膜に対する準位密度（ＤＯＳ）を示す図面である。 結晶質構造のシリコン窒化膜に対する準位密度（ＤＯＳ）を示す図面である。 非晶質シリコン窒化膜を結晶質構造に変えるためのＮ＋イオン注入の概略図である。 結晶質シリコン窒化膜を形成するためのＮ＋イオン注入を行った後に得られた結晶質シリコン窒化膜のＸ線回折（ＸＲＤ）結果を示す図面である。

符号の説明

１０ 不揮発性メモリ素子
１１ 基板
１３ 第１不純物領域
１５ 第２不純物領域
１９ スペーサ
２０ ゲート構造体
２１ トンネリング絶縁膜
２３ 電荷トラップ層
２５ ブロッキング絶縁膜
２７ ゲート電極

Claims (18)

1. 基板と、
   前記基板上に形成されたゲート構造体と、を備え、
   前記ゲート構造体は、結晶質物質を含む電荷トラップ層を備えることを特徴とする不揮発性メモリ素子。
2. 前記ゲート構造体は、
   トンネリング絶縁膜と、
   前記トンネリング絶縁膜上に形成される前記結晶質物質を含む電荷トラップ層と、
   前記電荷トラップ層上に形成されるブロッキング絶縁膜と、
   前記ブロッキング絶縁膜上に形成されるゲート電極と、を備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
3. 前記トンネリング絶縁膜と接触するように、前記基板に形成された第１及び第２不純物領域をさらに備えることを特徴とする請求項２に記載の不揮発性メモリ素子。
4. 前記基板は、シリコン基板であり、前記トンネリング絶縁膜、前記ブロッキング絶縁膜及び前記ゲート電極は、それぞれシリコン酸化膜、アルミニウム酸化膜及び金属膜であることを特徴とする請求項２に記載の不揮発性メモリ素子。
5. 前記ゲート電極は、ＴａＮ金属膜を備えることを特徴とする請求項４に記載の不揮発性メモリ素子。
6. 前記電荷トラップ層は、結晶質シリコン窒化物を含むことを特徴とする請求項１ないし５のうちいずれか一項に記載の不揮発性メモリ素子。
7. 前記電荷トラップ層を形成する結晶質シリコン窒化物の窒素に対するシリコンの組成比は、シリコンの含有量をｘ、窒素の含有量をｙとするとき、０．７５≦ｘ／ｙ≦０．９範囲内であることを特徴とする請求項６に記載の不揮発性メモリ素子。
8. 基板上にトンネリング絶縁膜を形成するステップと、
   前記トンネリング絶縁膜上に結晶質電荷トラップ層を形成するステップと、を含むことを特徴とする不揮発性メモリ素子の製造方法。
9. 前記結晶質電荷トラップ層を形成するステップは、
   前記トンネリング絶縁膜上に非晶質電荷トラップ層を形成するステップと、
   前記非晶質電荷トラップ層を結晶質化するステップと、を含むことを特徴とする請求項８に記載の不揮発性メモリ素子の製造方法。
10. 前記結晶質化は、イオン注入により行われることを特徴とする請求項９に記載の不揮発性メモリ素子の製造方法。
11. 前記非晶質電荷トラップ層は、非晶質シリコン窒化物を含み、前記イオンは、Ｎ^＋イオンであり、
    前記Ｎ^＋イオン注入により形成される前記非晶質電荷トラップ層は、結晶質シリコン窒化物を備えることを特徴とする請求項１０に記載の不揮発性メモリ素子の製造方法。
12. 前記結晶質電荷トラップ層を形成する結晶質シリコン窒化物の窒素に対するシリコンの組成比は、シリコンの含有量をｘ、窒素の含有量をｙとするとき、０．７５≦ｘ／ｙ≦０．９範囲内であることを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
13. 前記結晶質電荷トラップ層は、高温蒸着により形成されることを特徴とする請求項８に記載の不揮発性メモリ素子の製造方法。
14. 前記結晶質電荷トラップ層は、結晶質シリコン窒化物を含むように形成されることを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
15. 前記結晶質電荷トラップ層を形成する結晶質シリコン窒化物の窒素に対するシリコンの組成比は、シリコンの含有量をｘ、窒素の含有量をｙとするとき、０．７５≦ｘ／ｙ≦０．９範囲内であることを特徴とする請求項１４に記載の不揮発性メモリ素子の製造方法。
16. 前記結晶質電荷トラップ層上にブロッキング絶縁膜を形成するステップと、
    前記ブロッキング絶縁膜上にゲート電極を形成するステップと、をさらに含むことを特徴とする請求項８ないし１５のうちいずれか一項に記載の不揮発性メモリ素子の製造方法。
17. 前記基板は、シリコン基板であり、前記トンネリング絶縁膜、前記ブロッキング絶縁膜及び前記ゲート電極は、それぞれシリコン酸化膜、アルミニウム酸化膜及び金属膜であることを特徴とする請求項１６に記載の不揮発性メモリ素子の製造方法。
18. 前記ゲート電極は、ＴａＮ金属膜を備えることを特徴とする請求項１７に記載の不揮発性メモリ素子の製造方法。