CN1691333A - 具有介电多层结构的存储器件及其制造方法 - Google Patents

具有介电多层结构的存储器件及其制造方法 Download PDF

Info

Publication number
CN1691333A
CN1691333A CNA2005100674880A CN200510067488A CN1691333A CN 1691333 A CN1691333 A CN 1691333A CN A2005100674880 A CNA2005100674880 A CN A2005100674880A CN 200510067488 A CN200510067488 A CN 200510067488A CN 1691333 A CN1691333 A CN 1691333A
Authority
CN
China
Prior art keywords
memory device
layer
dielectric layer
charge storage
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100674880A
Other languages
English (en)
Inventor
田尚勋
金桢雨
黄显相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1691333A publication Critical patent/CN1691333A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种具有介电多层结构的具有提高的运行特性和数据保持能力的存储器件及其制造方法。在该具有介电多层结构并具有半导体基板的存储器件中，第一杂质区域和第二杂质区域形成在半导体基板的两边，栅极结构形成在半导体基板上并与第一杂质区域和第二杂质区域相接触。栅极结构包括隧穿氧化层，形成在隧穿氧化层上的电荷存储层，形成在电荷存储层上并包括两个以上介电层的绝缘层，以及形成在绝缘层上的栅电极层。

Description

具有介电多层结构的存储器件及其制造方法
技术领域
本发明涉及一种具有介电多层结构的存储器件及其制造方法，特别是涉及一种具有具有快速数据存储和擦除时间和改良的数据保持时间的介电多层结构的存储器件及其制造方法。
背景技术
半导体存储器件的数据存储容量和单位面积的存储单元数目成比例，也就是和集成度成比例。通常，半导体存储器件包括大量存储单元，它们连接在电路中。以动态随机存取存储器(DRAM)的情况为例，它的单位存储单元通常包括一晶体管和一电容器。因此，为了增大半导体存储器件的集成度，应该减小晶体管和电容的体积。
早期的半导体存储器件，集成度较低，对光刻和刻蚀来说具有足够的工艺范围。因此，减小晶体管和电容的体积是增加半导体存储器件集成度的一个相当有效的办法。但是，随着半导体和相关电子工业领域的技术发展，对半导体存储器件的集成度要求越来越高，现有工艺已不能满足需要。
同时，半导体存储器件的集成度和制造期间的设计标准紧密相关。因此，为了增加半导体存储器件的集成度，制造期间的设计标准应该更加严格。因此，由于光刻和刻蚀的工艺范围减小，半导体存储器件的制造过程中需要实施更精确的光刻和刻蚀。
如果制造半导体存储器件过程中光刻和刻蚀的工艺范围较低，产量也会降低。因此，需要找到提高半导体存储器件集成度同时保持产量的新方法。
现在已经引进了一种新型半导体存储器件来解决这一难题。这种新型半导体存储器件具有不同于传统半导体存储器件的结构，它具有形成在晶体管上的数据存储介质，例如巨磁电阻(GMR)或隧穿磁电阻(TMR)。
硅氧化氮氧化硅(SONOS)存储器件是最近引进的半导体存储器件之一。图1A是根据传统技术的典型SONOS存储器件(下文称为传统存储器件)的截面图。
参考图1A，传统存储器件包括第一杂质区域(源极)、第二杂质区域(漏极)和形成在第一第二杂质区域之间的沟道区域。通过使用杂质掺杂半导体基板而形成第一和第二杂质区域。栅极结构形成在半导体基板上。通过依次形成隧穿氧化层、电荷存储层(氮化硅)、阻挡氧化层和栅电极而形成栅极结构。这样，如果在栅电极上施加一预定电压，通过隧穿氧化层的电子被捕获在电荷存储层中的势阱点中。阻挡氧化层防止被捕获的电子迁移到栅电极。
传统存储器件的阈值电压根据电子是否被捕获在电荷存储层中的势阱点中而变化。传统存储器件利用这一性质存储并复制信息。但是，图1A所示的传统SONOS存储器件存在在其二氧化硅/氮化硅/二氧化硅栅极结构中写入和擦除数据慢的问题，并且其数据保持时间短。
为了解决该问题，引进了一种新型SONOS存储器件，如图1B所示，其中氮化物电荷存储层由具有高介电常数的二氧化铪氧化层组成，阻挡氧化层由具有高介电常数的三氧化二铝氧化层组成。图1B所示的该SONOS存储器件结构在某种程度上解决了写入/擦除数据慢和数据保持时间短的问题，但没有提供一种性质更佳的存储器件。
发明内容
本发明提供一种具有增强数据写入/擦性质并提高数据保持时间的改良结构的存储器件及其制造方法。
根据本发明的一个方面，提供一种具有介电多层结构的存储器件，它包括半导体基板、形成在半导体基板两边的第一杂质区域和第二杂质区域以及形成在半导体基板上并与第一和第二杂质区域接触的栅极结构。栅极结构包括隧穿氧化层、形成在隧穿氧化层上的电荷存储层、形成在电荷存储层上并具有两个以上介电层的绝缘层和形成在介电层上的栅电极层。
隧穿氧化层可包括二氧化硅，厚度约为1.5到4纳米(nm)。电荷存储层可包括氮化物。
绝缘层包括第一介电层和第二介电层，它们依次形成在电荷存储层上。第一介电层的能带带隙比第二介电层的能带带隙大。
此外，绝缘层的介电层由介电常数比二氧化硅高的材料的材料。
绝缘层的介电层包括MO、MON、MSiO或MSiON，其中M代表金属材料。M包括铝、钛、钽、锆、铪或镧系元素(镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥)。
根据本发明的另一方面，提供一种制造具有介电多层结构的存储器件的方法。该方法包括在半导体基板上形成隧穿氧化层和电荷存储层；在电荷存储层上形成多余两个的介电层来作为绝缘层；在绝缘层上形成栅电极层；除去栅电极层、绝缘层、电荷存储层和隧穿氧化层的两侧边从而暴露半导体基板的表面；用杂质掺杂暴露的半导体基板两边从而形成第一杂质区域和第二杂质区域。
绝缘层可通过依次层叠多余两个的介电层来形成，介电层具有介电常数比二氧化硅高的材料。介电层包括MO、MON、MSiO或MSiON，其中M代表金属材料。M包括铝、钛、钽、锆、铪或镧系元素(镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥)。MON或MSiO可通过化学气相沉积(CVD)、原子层沉积(ALD)、原子层化学气相沉积(ALCVD)、低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、金属氧化物化学气相沉积(MOCVD)或反应溅射形成。MON或MSiON可通过先形成MO或MSiO，然后经过氮化处理而得到。氮化处理包括在氮气或氨气气氛中等离子体氮化，在氨气气氛中快速热退火，在氨气气氛中熔炉处理或氮离子注入。
附图说明
通过详细的具体实施例中相关说明和参考附图，本发明的以上及其他特色和优点将更加明显，其中：
图1A和1B是传统SONOS存储器件视图。
图2是根据本发明具有介电多层结构的存储器件图。
图3A到3H是根据本发明制造具有介电多层结构的存储器的方法图。
图4A到4C是说明根据本发明的具有介电多层结构的存储器件的特性的图。
具体实施方式
现在将通过参考附图来更充分的说明本发明，图中显示了本发明的优选实施例。但是，本发明也可以以很多不同的形式实现，不应该被理解为局限在此处提出的实施例之内；更确切的说，提供这些实施例是为了使说明更彻底和全面，向那些本领域技术人员充分地传达本发明的概念。附图中，为了显示清楚而夸大了层和区域的厚度。整个说明中相同的参考数字代表相同的元素。
图2是根据本发明具有介电多层结构的存储器件图。参考图2，本发明存储器件包括半导体基板21和形成在半导体基板21中的第一杂质区域22a和第二杂质区域22b。例如，如果半导体基板21是p型基板，第一杂质区域22a和第二杂质区域22b由n型杂质掺杂到预定深度。第一杂质区域22a和第二杂质区域22b彼此间隔开一预定距离，两杂质区域之间的区域称为沟道区域。
在沟道区域上形成栅极结构，它和第一杂质区域22a和第二杂质区域22b相接触。栅极结构包括依次形成的隧穿氧化层23、电荷存储层24、第一介电层25、第二介电层26和栅电极层27。
第一杂质区域22a和第二杂质区域22b与隧穿氧化层23下表面的两边接触。隧穿氧化层23通常由二氧化硅或一绝缘材料构成。隧穿氧化层23的厚度优选约为1.5到4nm。
电荷存储层24具有势阱点，当在栅电极层27上施加一电压时，通过隧穿氧化物层23的电子被捕获在势阱点中。因此，势阱点的密度较高为佳。电荷存储层24具有高介电常数材料，例如氮化化合物等等。例如，可使用MON或MSiON。M代表金属材料，该金属材料可以是铝、钛、钽、锆、铪或镧系元素(Ln)。
第一介电层25和第二介电层26起绝缘层的作用来防止通过隧穿氧化层23后被捕获在电荷存储层24中的电子迁移到栅电极层27中。如上所说，本发明的特色在于使用包括第一介电层25和第二介电层26的两个或多于两个的介电层作为绝缘层来防止电子的迁移。图2仅仅显示出了第一介电层25和第二介电层26，但可以在第二介电层26上形成具有高介电常数材料的其他介电层。形成在电荷存储层24上的第一介电层25比第二介电层26能带带隙(Eg)更大为佳。下文中将要说明一具有多于两个介电层的介电多层结构实施例。
第一介电层25和第二介电层26具有高介电常数材料。例如，介电材料可以是二氧化硅或高介电常数材料，也就是介电常数比二氧化硅高的材料。介电层包括MO、MON、MSiO或MSiON等等，其中M代表金属材料。M包括铝、钛、钽、锆、铪或镧系元素(镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥)。
形成栅电极层27用于在驱动本发明存储器件时施加一电压在其上，形成栅电极层27可使用具有导电杂质的多晶硅或典型金属。
如图2中所示，下面将说明本发明具体实施例的存储器件的运行原理。如果在栅极层27上施加一电压，半导体基板21维持在基态，电子从沟道区域通过隧穿氧化层23注入到电荷存储层24的势阱点，并被程序化。因此，第一杂质区域22a和第二杂质区域22b的电流信号可以被数据信号读取。
下面将说明特殊驱动方法。考虑存储(写入)数据的情况，在第二杂质区域22b上施加电压Vd，在栅电极层27上施加电压Vg。第一杂质区域22a和第二杂质区域22b之间的沟道区域的电子通过隧穿氧化层被捕获在电荷存储层24中的势阱点中。考虑读数据的情况，在第二杂质区域22b上施加电压Vd’(Vd’＜Vd)，在栅电极层27上施加电压Vg’(Vg’＜Vg)。流经第一杂质区域22a和第二杂质区域22b之间的沟道区域的电流随着电子是否被捕获在电荷存储层24中而变化。也就是说，要驱动存储器件，如果流经第一杂质区域22a和第二杂质区域22b之间的沟道区域的电流比标准电流大，于是状态被决定为“1”，如果该电流比标准电流小，于是状态被决定为“0”。
参考图3A到3H，将详细说明制造图2所示根据本发明具体实施例的存储器件的方法。图3A到3H是根据本发明一具体实施例制造具有高介电常数介电多层结构的存储器件的方法的截面图。
参考图3A，提供一半导体基板21，它被例如p型杂质掺杂。半导体基板21的种类不限，半导体基板21可采用通常被使用在制造半导体器件中的硅基板。
如图3B所示，在半导体基板21上形成隧穿氧化层23。隧穿氧化层23可具有厚度约为1.5到4nm的二氧化硅。然后，如图3C所示，在隧穿氧化层23上形成电荷存储层24。电荷存储层24可由，例如氮化物(氮化硅)构成。为了增加势阱点，可在电荷存储层24上进一步沉积多孔材料，或用杂质对电荷存储层24进行掺杂。
如图3D到3E所示，在电荷存储层24上形成两个以上介电层的介电多层结构，例如介电层25和26。用于介电层的介电材料以介电常数高于二氧化硅的高介电常数材料为佳。此外，第一介电层25的材料比第二介电层26的材料能带带隙(Eg)大为佳。高介电材料可以是MO、MON、MSiO或MSiON等等，其中M代表金属材料，可以是铝、钛、钽、锆、铪或镧系元素(镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥)。
考虑形成MON或MSiON材料的情况，可采用化学气相沉积(CVD)、原子层沉积(ALD)，原子层化学气相沉积(ALCVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、金属氧化物化学气相沉积(MOCVD)或反应溅射。首先，在电荷存储层24上沉积MO或MSiO，然后实施在氮气或氨气气氛中等离子体氮化，在氨气气氛中快速热退火，在氨气气氛中熔炉处理或氮离子注入来形成MON或MSiON。此外，如果需要的话，可实施再氧化处理，例如在氧气气氛中快速热退火或熔炉处理。在形成第一介电层25和形成第二介电层26时都可采用该工艺。
然后，如图3F所示，在介电层25、26上形成栅电极层27。栅电极层27所用的材料可以是典型导电材料，因此可以在其上沉积多孔硅或金属。
然后，如图3G所示，除去栅极结构的两边，使半导体基板21的两边暴露出来。如图3H所示，通过离子注入等方式用杂质掺杂暴露的半导体基板21，于是形成第一杂质区域22a和第二杂质区域22b。为了激活第一杂质区域22a和第二杂质区域22b，可以实施退火，这样就完成了如图2所示的本据本发明具体实施例的使用高介电多层结构的存储器件的形成。
参考图4A到4C，详细说明了根据本发明具体实施例的使用高介电多层结构的存储器件和传统存储器件的特性比较。为了将根据本发明具体实施例的存储器件和传统存储器件进行比较，制造了四个样品并分析其特性。表1示出四个样品中每个样品中隧穿氧化层，电荷存储层和绝缘层(介电层或阻挡氧化层)的材料及其厚度。
                            表1
  隧穿氧化层(厚度(nm))   电荷存储层(厚度(nm))   绝缘层(厚度(nm))
  堆叠1(传统技术)   二氧化硅(1.8)   氮化硅(6)   二氧化硅(8)
  堆叠2(传统技术)   二氧化硅(3.5)   氮化硅(6)   二氧化硅(5)
  ONA(传统技术)   二氧化硅(3.5)   氮化硅(6)   三氧化二铝(4-5)
  ONAH(本发明)   二氧化硅(3.5)   氮化硅(6)   三氧化二铝(2-4)/二氧化铪(3-4)
参考表1，根据本发明具体实施例的样品ONAH中，具有三氧化二铝和二氧化铪的多层结构具有高介电常数，它作为介电层(Eg(Al2O3)＞Eg(HfO2))形成在电荷存储层24上。样品堆叠1，堆叠2和ONA具有和图1A和1B所示传统存储器件相同的结构。
图4A是在表1所示四个样品上施加一数据写入电压后平带电压(ΔVFB)的变化图。
参考图4A，考虑施加8到12伏数据写入电压的情况，样品堆叠2的平带电压差最小，根据本发明具体实施例的样品ONAH的平带电压差最大。因此，即使当施加一小电压时，因为有足够的平带电压和平带电压中有较大变化，数据可以充分地写入在根据本发明具体实施例的存储器件中。其结果，数据记录时间比传统存储器件缩短。
图4B是在表1所示四个样品上施加一数据擦除电压后平带电压(ΔVFB)的变化图。
参考图4B，考虑施加-6到-12伏数据擦除电压的情况，样品2的平带电压差(绝对值)最小，根据本发明具体实施例的样品ONAH的平带电压差最大。这和图4A的结果一致。图4B中，即使施加一小电压，因为有足够大的平带电压和平带电压中有较大变化，数据可从根据本发明具体实施例的存储器中充分地擦除。
图4C是样品ONAH和样品堆叠1的数据保持时间特性图，图4A和4B中这两个样品显示了较好的结果。
参考图4C，相对于数据保持时间(秒)两样品的平带电压差(伏)最初保持相近。但是，在数据保持时间约为10年时，样品ONAH的平带电压差约为1.9伏而传统样品堆叠1的平带电压差约为1.1伏。也就是说，样品ONAH的平带电压差比传统样品堆叠1的平带电压差高70％。由此结果可知根据本发明具体实施例制造的样品ONAH比传统样品堆叠1具有更好的保持特性。
如上所述，本发明提供一种可在低电压下短时间内可靠驱动的存储器件，与传统SONOS存储器件相比其数据写入和擦除特性优异。此外，和数据写入/擦除特性一样，本发明提供一种比使用传统技术所能达到的更好的数据保持特性。
同样，本领域技术人员应理解的是可在电荷存储层24上设置具有高介电常数的第三介电层。
参考相关典型实施例特别显示和说明本发明时，本领域技术人员应该明白，在不偏离以下权利要求所定义的本发明的思想和范围的情况下，可以发生各种形式和技巧上的变化。

Claims (17)

1.一种存储器件，具有介电多层结构并包括一半导体基板，形成在半导体基板两边的一第一杂质区域和一第二杂质区域，形成在半导体基板上并与第一杂质区域和第二杂质区域相接触的一栅极结构，栅极结构包括：
一隧穿氧化层；
一形成在隧穿氧化层上的电荷存储层；
一形成在电荷存储层上并包括两个以上的介电层的绝缘层；以及
一形成在介电层上的栅电极层。
2.如权利要求1所述的存储器件，其中隧穿氧化层包括氧化硅。
3.如权利要求1所述的存储器件，其中隧穿氧化层厚度约为1.5到4nm。
4.如权利要求1所述的存储器件，其中电荷存储层包括氮化物。
5.如权利要求1所述的存储器件，其中绝缘层包括第一介电层和第二介电层，它们依次形成在电荷存储层上，第一介电层的能带带隙比第二介电层的能带带隙大。
6.如权利要求1所述的存储器件，其中绝缘层的介电层具有介电常数比氧化硅高的材料。
7.如权利要求1所述的存储器件，其中介电层包括MO、MON、MSiO或MSiON，其中M代表金属材料。
8.如权利要求7所述的存储器件，其中M包括铝、钛、钽、锆、铪或包括Ln、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥在内的镧系元素。
9.一种制造具有介电多层结构的存储器件的方法，该方法包括：
在半导体基板上形成隧穿氧化层和电荷存储层；
在电荷存储层上形成两个以上的介电层来作为绝缘层，并在绝缘层上形成栅电极层；
除去栅电极层、绝缘层、电荷存储层和隧穿氧化层的两边，暴露出半导体基板的表面；以及
用杂质掺杂暴露出的半导体基板的两边，形成第一杂质区域和第二杂质区域。
10.如权利要求9所述的方法，其中隧穿氧化层包括厚度约为1.5到4nm的二氧化硅。
11.如权利要求9所述的方法，其中电荷存储层包括氮化物。
12.如权利要求9所述的方法，其中通过依次层叠两个以上的介电层来形成绝缘层，每个绝缘层具有介电常数比二氧化硅高的材料。
13.如权利要求12所述的方法，其中介电层包括MO、MON、MSiO或MSiON，其中M代表金属材料。
14.如权利要求13所述的方法，其中M包括铝、钛、钽、锆、铪或包括Ln、镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱或镥在内的镧系元素。
15.如权利要求13所述的方法，其中MON或MSiO可通过化学气相沉积、原子层沉积、原子层化学气相沉积、低压化学气相沉积、等离子增强化学气相沉积、金属氧化物化学气相沉积或反应溅射形成。
16.如权利要求13所述的方法，其中MON或MSiO可以通过形成MO或MSiO并经过氮化工艺形成。
17.如权利要求16所述的方法，其中氮化工艺包括在氮气或氨气气氛中等离子体氮化，在氨气气氛中快速热退火，在氨气气氛中炉处理或氮离子的离子注入。
CNA2005100674880A 2004-04-23 2005-04-25 具有介电多层结构的存储器件及其制造方法 Pending CN1691333A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR28165/04 2004-04-23
KR1020040028165A KR100604846B1 (ko) 2004-04-23 2004-04-23 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN1691333A true CN1691333A (zh) 2005-11-02

Family

ID=35238674

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100674880A Pending CN1691333A (zh) 2004-04-23 2005-04-25 具有介电多层结构的存储器件及其制造方法

Country Status (4)

Country Link
US (1) US20050247970A1 (zh)
JP (1) JP2005311379A (zh)
KR (1) KR100604846B1 (zh)
CN (1) CN1691333A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901048B2 (ja) 2001-06-28 2012-03-21 三星電子株式会社 浮遊トラップ型不揮発性メモリ素子
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7253467B2 (en) 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US7473959B2 (en) 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
KR100794655B1 (ko) * 2006-05-25 2008-01-14 삼성전자주식회사 비휘발성 기억 장치 및 그 제조 방법
DE60311016T2 (de) * 2003-07-30 2007-08-02 Infineon Technologies Ag Dielektrischer film mit hohem k, herstellungsverfahren dafür und diesbezügliches halbleiterbauelement
KR100660840B1 (ko) * 2004-10-08 2006-12-26 삼성전자주식회사 다층의 터널링 장벽층을 포함하는 비휘발성 메모리 소자및 그 제조 방법
KR100623177B1 (ko) * 2005-01-25 2006-09-13 삼성전자주식회사 높은 유전율을 갖는 유전체 구조물, 이의 제조 방법, 이를포함하는 불휘발성 반도체 메모리 장치 및 그 제조 방법
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
JP4365850B2 (ja) 2006-11-20 2009-11-18 株式会社東芝 不揮発性半導体記憶装置
JP4861204B2 (ja) * 2007-01-22 2012-01-25 株式会社東芝 半導体装置およびその製造方法
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7973357B2 (en) 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
KR101426846B1 (ko) 2008-06-30 2014-08-06 삼성전자주식회사 비휘발성 기억 소자
JP2010021204A (ja) * 2008-07-08 2010-01-28 Toshiba Corp 半導体装置及びその製造方法
JP5459650B2 (ja) 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
JP5468227B2 (ja) * 2008-09-30 2014-04-09 株式会社東芝 半導体記憶素子、半導体記憶素子の製造方法
JP6292507B2 (ja) * 2014-02-28 2018-03-14 国立研究開発法人物質・材料研究機構 水素拡散障壁を備える半導体デバイス及びその製作方法
KR102514952B1 (ko) * 2021-04-29 2023-03-29 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469343B1 (en) * 1998-04-02 2002-10-22 Nippon Steel Corporation Multi-level type nonvolatile semiconductor memory device
US6653189B1 (en) * 2000-10-30 2003-11-25 Advanced Micro Devices, Inc. Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory
JP4617574B2 (ja) 2001-01-16 2011-01-26 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6548422B1 (en) 2001-09-27 2003-04-15 Agere Systems, Inc. Method and structure for oxide/silicon nitride interface substructure improvements
KR100467816B1 (ko) * 2002-12-18 2005-01-25 동부아남반도체 주식회사 저전압 구동 플래쉬 메모리 및 그 제조 방법
US7012299B2 (en) * 2003-09-23 2006-03-14 Matrix Semiconductors, Inc. Storage layer optimization of a nonvolatile memory device

Also Published As

Publication number Publication date
KR100604846B1 (ko) 2006-07-31
JP2005311379A (ja) 2005-11-04
KR20050102864A (ko) 2005-10-27
US20050247970A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
CN1691333A (zh) 具有介电多层结构的存储器件及其制造方法
CN1670958A (zh) 硅氧化物氮化物氧化物半导体型存储器件
CN1841683A (zh) 制造存储器件的方法
CN100483716C (zh) Sonos存储装置及其制造方法
CN1761073A (zh) 包括多层隧道势垒的非易失存储器件及其制造方法
US6784480B2 (en) Asymmetric band-gap engineered nonvolatile memory device
US20220278126A1 (en) Charge trap structure with barrier to blocking region
CN1832201A (zh) 具有多个捕获膜的非易失性存储器件
CN1574360A (zh) 具有纳米晶体层的sonos存储器件
US20050194627A1 (en) Non-volatile semiconductor memory device and process for fabricating the same
CN1825628A (zh) 包括高介电常数绝缘层的半导体器件及其制造方法
CN1757114A (zh) 电荷捕捉存储阵列
JP2010541296A (ja) メモリセル、電子システム、メモリセルの形成方法、およびメモリセルのプログラミング方法
US20050205923A1 (en) Non-volatile memory device having an asymmetrical gate dielectric layer and method of manufacturing the same
CN1738062A (zh) 电容器、半导体存储器件及制造电容器的方法
CN1866545A (zh) 空气隧道浮栅存储单元及其制造方法
CN102468342A (zh) 一种半导体存储单元、器件及其制备方法
CN1855512A (zh) 非易失性存储器件及其制造方法
CN1607668A (zh) Sonos存储器及其制造和操作方法
CN1433577A (zh) 集成在半导体上的存储单元结构
CN1638130A (zh) 半导体存储器及其制造方法
CN1828945A (zh) 具有富硅氧化硅层的存储器件及其制造方法
CN1224104C (zh) 非易失性内存及其制作工艺
CN1156009C (zh) 双位元非挥发性存储单元的结构及其读写方法
CN1627503A (zh) 存储器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication