KR100794655B1 - 비휘발성 기억 장치 및 그 제조 방법 - Google Patents
비휘발성 기억 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100794655B1 KR100794655B1 KR1020060047231A KR20060047231A KR100794655B1 KR 100794655 B1 KR100794655 B1 KR 100794655B1 KR 1020060047231 A KR1020060047231 A KR 1020060047231A KR 20060047231 A KR20060047231 A KR 20060047231A KR 100794655 B1 KR100794655 B1 KR 100794655B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- film
- barrier
- charge trap
- trap layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 80
- 230000000903 blocking effect Effects 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000005641 tunneling Effects 0.000 abstract description 20
- 238000005036 potential barrier Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 67
- 238000010586 diagram Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000011370 conductive nanoparticle Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 기억 장치 및 그 제조 방법을 제공한다. 이 장치는 반도체 기판 상에 형성된 터널 절연막과, 상기 터널 절연막 상에 형성된 전하 트랩층과, 상기 전하 트랩층 상에 형성된 블로킹 절연막과 상기 블로킹 절연막 상에 형성된 게이트 전극을 포함한다. 상기 블로킹 절연막은 고유전막과, 상기 고유전막보다 상기 전하 트랩층에 대한 전위 장벽이 높은 장벽 절연막의 적층막으로 형성한다. 상기 장벽 절연막은 5Å 내지 15Å의 두께로 형성한다.
비휘발성, 장벽, 터널링
Description
도 1은 일반적인 전하트랩형 비휘발성 기억 장치의 단면도.
도 2는 종래의 비휘발성 기억 장치의 에너지 밴드 다이어 그램.
도 3은 종래의 비휘발성 기억 장치의 기입 동작 때 에너지 밴드 다이어 그램.
도 4은 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어 그램.
도 5는 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 기입 동작 때 에너지 밴드 다이어 그램.
도 6은 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어 그램.
도 7은 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 기입 동작 때 에너지 밴드 다이어 그램.
도 8은 본 발명의 제 3 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어 그램.
도 9는 본 발명의 제 3 실시예에 따른 비휘발성 기억 장치의 기입 동작 때 에너지 밴드 다이어 그램.
도 10은 본 발명의 일 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 흐름도.
본 발명은 반도체 소자에 관한 것으로써, 더 구체적으로는 전원이 공급되지 않아도 저장된 데이타가 유지되는 비휘발성 메모리 소자에 관한 것이다.
비휘발성 메모리 소자는 디램소자와 달리 전원이 공급되지 않아도 저장된 데이타가 소실되지 않고 유지된다. 반면에 디램소자에 비하여 동작속도가 낮기 때문에 동작속도를 높이기 위한 다양한 구조 및 구동방법이 연구중이다. 비휘발성 메모리 소자는 전하저장층에 전자 또는 정공을 주입하거나, 저장된 전자 또는 정공을 전하저장층으로부터 방출함으로써 변화되는 트랜지스터의 문턱전압을 이용하여 데이타 '1' 또는 '0'을 구분한다.
도 1은 일반적인 전하트랩형 비휘발성 기억 장치를 나타낸 도면이다.
도 1을 참조하면, 반도체 기판(10)에 소오스/드레인 영역(12)이 형성되고, 상기 소오스/드레인 영역(12) 사이에 정의되는 채널영역 상에 터널 절연막(14), 전하저장층(16) 및 블로킹절연층(18)이 차례로 적층된 다층절연층(20)이 형성되고, 상기 다층절연층(20) 상에 제어게이트 전극(22)이 형성되어 있다. 상기 전하저장층(16)은 트랩밀도가 높고, 전자친화력이 상기 터널 절연막(14) 및 상기 블로킹절연층(18)에 비하여 높은 절연막, 즉 밴드 갭 에너지가 낮은 절연막으로써, 통상적으로 실리콘질화막으로 형성된다.
일반적으로 상기 반도체 기판(10)은 p형 실리콘 기판을 사용하고, 상기 제어게이트 전극(22)은 n형 폴리실리콘막으로 형성된다. 또한, 상기 터널 절연막(14) 및 상기 블로킹절연층(18)은 실리콘산화막으로 형성된다.
상술한 것과 같은 전하 트랩형 메모리 장치는, 기입 동작에서 FN터널링에 의해 기판(10)의 전자가 전하저장층(16)으로 주입되고, 소거 동작에서 FN터널링 또는 직접 터널링(direct tunneling)에 의해 정공이 상기 전하저장층(16)으로 주입된다.
상기 블로킹 절연막(54)에 형성되는 전계를 감소시켜 기입 및 소거 속도가 향상되도록 하기 위하여, 높은 유전상수의 물질로 상기 블로킹 절연막(54)을 형성하는 기술이 본 출원인의 선행 특허 국내특허출원 2002-05622호에 개시되어 있다.
도 2는 종래의 비휘발성 기억 장치의 에너지 밴드 다이어 그램이다.
도 2를 참조하면, 기판으로부터 게이트 전극까지 반도체 기판(10), 터널 절연막(20), 전하 트랩층(22), 블로킹 절연막(54), 게이트 전극(27)이 차례로 배치된다. 종래의 비휘발성 기억 장치에서, 상기 블로킹 절연막(54)는 고유전막(34)로 형성하여, 기입 또는 소거 동작에서 상기 블로킹 절연막(54)의 전계를 완화시켰다. 그 결과, 상기 블로킹 절연막(54)을 통한 전하의 이동을 억제하여 기입 및 소거 속도가 향상되었으나, 상기 전하 트랩층에 대한 상기 블로킹 절연막의 전위 장벽이 낮아져 유지 모드에서 전하의 손실이 발생하였다. 이를 개선하기 위하여, 상기 고유전막(34)의 상부 또는 하부에 실리콘 산화막(36)을 형성하거나, 상기 고유전막의 상하부에 실리콘 산화막을 형성함으로써, 블로킹 절연막과 전하 트랩층 사이의 상대적으로 낮은 장벽(b1)을 상대적으로 높은 장벽(b2)로 보상하여 유지 모드에서 전하의 손실을 방지하였다.
그러나, 이 구조는 유지모드에서 전하의 손실을 억제하는 장점이 있으나, 기입 또는 소거 동작에서 상기 실리콘 산화막을 통한 FN터널링이 증가되어 기입 또는 소거 속도가 저하되는 문제가 있다.
도 3은 기입 동작에서 종래의 비휘발성 기억 장치의 에너지 밴드 다이어그램이다.
도 3을 참조하면, 기입 동작에서 터널 절연막(20)을 통하여 FN터널링(Jt)에 의해 전하 트랩층(22)으로 주입된다. 이와 동시에 상기 블로킹 절연막(54)에도 전계가 형성되어 상기 전하 트랩층(22)에 저장된 전자가 상기 블로킹 절연막(54)을 통해 터널링(Jb, Jb1)된다.
에너지 밴드에서 사선 부분을 통해 FN 터널링이 일어나는 것으로 알려져 있다. 도시된 것과 같이, 유지 모드에서 전하의 손실을 막기 위해 형성된 실리콘 산화막(38)은 전하 트랩층(22)의 가전자대 가장자리보다 h1 만큼 낮아진 사선 부분을 가진다. 따라서, 트랩 절연층의 가전자대에 머무르는 높은 에너지 상태의 전자(Jb) 뿐만 아니라, 상기 전하 트랩층(22)에 트랩된 전자(Jb1)도 상기 실리콘 산화막(38)을 통해 FN터널링된다.
결과적으로, 기입 또는 소거 동작에서 상기 실리콘 산화막(38)은 상기 블로킹 절연막의 절연 강도를 오히려 낮추는 효과를 가져와서, 비휘발성 기억 장치의 기입 및 소거 속도가 저하된다.
본 발명이 이루고자 하는 기술적 과제는 유지 모드에서 전하의 손실을 방지하기 위하여 실리콘 산화막과 고유전막의 다층막으로 블로킹 절연막을 형성함에 있어서, 실리콘 산화막을 통한 전자의 터널링이 적은 비휘발성 기억 장치 및 그 제조 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은 얇은 산화막 장벽을 포함하는 블로킹 절연막을 가지는 비휘발성 기억 장치를 제공한다. 이 장치는 반도체 기판 상에 형성된 터널 절연막과, 상기 터널 절연막 상에 형성된 전하 트랩층과, 상기 전하 트랩층 상에 형성된 블로킹 절연막과 상기 블로킹 절연막 상에 형성된 게이트 전극을 포함한다.
본 발명에서, 상기 블로킹 절연막은 고유전막 및 상기 고유전막보다 상기 전하 트랩층에 대한 에너지 장벽이 높은 장벽 절연막이 적층된 구조인 것이 특징이다. 또한, 상기 장벽 절연막은 5Å ~ 15Å의 두께로 형성된다. 상기 장벽 절연막이 두꺼운 경우 상기 장벽 절연막을 통한 터널링이 증가하여 기입 또는 소거 속도가 저하된다. 따라서, 상기 장벽 절연막은 유지 모드에서 전하의 손실을 방지함과 동시에, 기입 또는 소거 동작에서 블로킹 절연막을 통한 전하의 터널링을 억제하기 위하여 얇은 두께로 형성되는 것이 요구된다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여 얇은 장벽 절연막을 형 성하는 비휘발성 기억 장치의 제조 방법을 제공한다. 이 방법은, 반도체 기판 상에 터널 절연막을 형성하는 단계와, 상기 터널 절연막 상에 전하 트랩층을 형성하는 단계를 포함한다. 상기 전하 트랩층 상에 고유전막 및 상기 고유전막보다 상기 전하 트랩층에 대한 에너지 장벽이 높은 장벽 절연막이 적층된 구조의 블로킹 절연막을 형성한다. 상기 블로킹 절연막 상에 게이트 도전막을 형성한다. 본 발명에서 상기 장벽 절연막은 5Å ~ 15Å 두께로 형성하는 것을 특징이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 구조물의 폭 및 간격은 명확성을 기하기 위하여 과장된 것이다. 구조물이 다른 구조물 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 구조물 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구조물이 개재될 수도 있다. 또한, 단계가 다른 단계 다음에 실시된다고 언급되는 경우에 그것은 이들 단계는 연속적이거나, 그 사이에 제 3의 단계가 실시될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 제 1 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어그램이다.
도 4를 참조하면, 비휘발성 기억 장치는 반도체 기판(50), 터널 절연막(60), 전하 트랩층(70), 블로킹 절연막(110) 및 게이트 전극(100)을 포함한다. 상기 블로킹 절연막(110)은 장벽 절연막(80) 및 고유전막(90)이 적층된 구조르 가진다. 도시된 것과 같이, 상기 고유전막(90)은 상기 전하 트랩층(70)에 대한 전위 장벽(b1)을 가지고, 상기 장벽 절연막(80)은 상기 전하 트랩층(70)에 대한 전위 장벽(b2)을 가진다. 상기 장벽 절연막(80)의 전위 장벽(b2)는 상기 고유전막의 전위 장벽(b1)보다 높다. 예컨대, 알루미늄 산화막의 경우 실리콘 질화막에 대한 가전자대의 장벽이 0.4 eV 정도임에 비해, 실리콘 산화막은 실리콘 질화막에 대한 가전자대의 장벽이 1.1 eV 정도로 높다. 따라서, 상기 실리콘 산화막을 블로킹 절연막에 포함함으로써 유지 모드에서 전자의 손실을 막을 수 있다.
그러나, 도 3에 도시된 것과 같이 상기 장벽 절연막(80)의 두께는 기입 동작에서 상기 장벽 절연막(80)을 통한 전하의 터널링에 영향을 준다. 이는 소거 동작에서도 마찬가지다. 따라서, 상기 장벽 절연막(80)의 두께를 적절히 제어하여 기입 또는 소거 속도가 저하는 되는 것을 막는 것이 요구된다.
도 5는 기입 동작에서 제 1 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어그램이다.
도 5에 도시된 것과 같이, 상기 장벽 절연막(80)의 두께가 얇아지면, FN 터널링이 일어나는 에너지 레벨이 전하 트랩층의 가전자대 가장자리보다 소정 레벨(h2) 높아진다. 따라서, 전하 트랩층의 가전자대에 존재하는 여기된 전자는 기입시 상기 장벽 절연막(80)을 통해 FN터널링(Jb)되더라도, 전하 트랩층에 트랩된 전자의 장벽 절연막(80)을 통한 터널링(Jb1)은 억제된다.
본 발명에서 상기 장벽 절연막(80)은 유지 모드에서 정보의 손실을 막아주는 기능을 하며, 기입 및 소거 속도의 저하를 최소화하기 위하여 상기 장벽 절연막의 두께는 최소한으로 제어된다. 상기 장벽 절연막(80)의 두께는 5Å 내지 15Å으로 한정하는 것이 바람직하다.
도 6 및 도 7은 각각 본 발명의 제 2 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어그램이다.
도 6을 참조하면, 제 2 실시예에 따른 비휘발성 기억 장치는 상기 고유전막(90)과 상기 게이트 전극(100) 사이에 장벽 절연막(80a)이 개재된다. 유지 모드에서 상기 고유전막(90)의 전위 장벽을 넘어 상기 고유전막(90)의 가전자대에 머무르는 전자는 상기 장벽 절연막(80a)의 전위 장벽에 의해 차단되어 상기 게이트 전극(100)으로 이동하는 것이 억제된다.
도 7을 참조하면, 기입 동작에서 상기 반도체 기판(50)과 상기 게이트 전극(100) 사이에 기입 전압이 인가된다. 상기 장벽 절연막(80a)의 두께가 두꺼운 경우, 상기 장벽 절연막(80a)에서 FN터널링이 일어나는 에너지 레벨은 상기 고유전막(90)의 가전자대 가장자리보다 소정 레벨(h3) 낮다. 따라서, 상기 고유전막(90)의 가전자대에 머무른 전자 뿐만 아니라, 상기 고유전막(90)에 트랩된 전자까지 상기 장벽 절연막(80a)을 통해 FN터널링된다. 반면, 상기 장벽 절연막(80a)의 두께가 얇은 경우, 상기 장벽 절연막(80a)에서 FN터널링이 일어나는 에너지 레벨은 상기 고유전막(90)의 가전자대 가장자리보다 소정 레벨(h4) 높다. 따라서, 상기 장벽 절연막(80a)을 통한 전하의 터널링이 억제된다.
도 8 및 도 9는 본 발명의 제 3 실시예에 따른 비휘발성 기억 장치의 에너지 밴드 다이어 그램이다.
도 8을 참조하면, 제 3 실시예에 따른 비휘발성 기억 장치는 상기 전하 트랩층(70)과 상기 고유전막(90) 사이에 제 1 장벽 절연막(80b)이 개재되고, 상기 고유전막(90)과 상기 게이트 전극(100) 사이에 제 2 장벽 절연막(80c)이 개재된다. 유지 모드에서 상기 전하 트랩층(70)에 머무르는 전자는 상기 제 1 장벽 절연막(80b)의 전위 장벽에 차단되고, 상기 고유전막(90)의 가전자대에 머무르는 전자는 상기 장벽 절연막(80a)의 전위 장벽에 의해 차단되어 상기 게이트 전극(100)으로 이동하는 것이 억제된다.
도 9를 참조하면, 기입 동작에서 상기 반도체 기판(50)과 상기 게이트 전극(100) 사이에 기입 전압이 인가된다. 상기 제 1 장벽 절연막(80b) 및 상기 제 2 장벽 절연막(80c)의 두께가 두꺼운 경우, 상기 제 1 및 제 2 장벽 절연막(80b, 80c)에서 FN터널링이 일어나는 에너지 레벨은 각가 상기 전하 트랩층(70) 및 상기 고유전막(90)의 가전자대 가장자리보다 소정 레벨(h3) 낮다. 반면, 상기 제 1 및 제 2 장벽 절연막(80a)의 두께가 얇은 경우, 상기 제 1 및 제 2 장벽 절연막(80b, 80c)에서 FN터널링이 일어나는 에너지 레벨은 각각 상기 전하 트랩층(70) 및 상기 고유전막(90)의 가전자대 가장자리보다 소정 레벨 높다. 따라서, 상기 장벽 절연막(80a)을 통한 전하의 터널링이 억제된다.
도 10은 본 발명의 바람직한 실시예에 따른 비휘발성 기억 장치의 제조 방법을 설명하기 위한 흐름도이다.
도 10을 참조하면, 반도체 기판 상에 터널 절연막을 형성한다(S1 단계). 상기 터널 절연막은 실리콘 산화막 또는 실리콘 산화막을 포함하는 다층의 절연막으로 형성할 수 있다. 상기 터널 산화막 상에 전하 트랩막을 형성한다(S2 단계). 상기 전하 트랩막은 다량의 트랩 사이트를 포함하는 절연막 또는 도전체 나노 입자들이 내재된 절연막으로 형성할 수 있다. 예컨대, 상기 전하 트랩막은 실리콘 질화막 또는 도전체 나노 입자들이 내재된 실리콘 질화막으로 형성할 수 있다.
상기 전하 트랩막의 상층부를 산화하여 장벽 절연막으로 변환한다(S3 단계). 상기 장벽 절연막은 상기 전하 트랩막의 상부를 산소 플라즈마 또는 산소를 함유한 라디칼을 이용하여 산화함으로써 실리콘 산화막으로 형성될 수 있다. 예컨대, 상기 전하 트랩막을 실리콘 질화막으로 형성한 경우, 상기 실리콘 질화막 상층부를 산소 플라즈마 처리하거나, 산소 또는 수산화기를 이용한 라디칼 처리하여 실리콘 산화막으로 변환할 수 있다. 플라즈마 또는 라디칼을 이용하여 실리콘 산화막을 형성함으로써, 상기 장벽 절연막은 5Å ~ 15Å 두께로 형성될 수 있다.
이와 다른 방법으로, 상기 장벽 절연막은 원자층 증착 방법을 이용하여 형성할 수 있다. 이 경우 상기 장벽 절연막으로 형성되는 실리콘 산화막의 품질이 확보되는 것이 우선이다. 플라즈마 또는 라디칼을 이용하여 형성된 실리콘 산화막은 실리콘 질화막과의 계면특성이 우수하고 신뢰성이 우수한 장벽 절연막을 제공할 수 있다. 따라서, 우수한 신뢰성이 확보된다면 원자층 증착 방법에 의해 직접 장벽 절연막을 형성할 수 있다.
도 10에 도시된 것의 변형된 방법으로, 상기 장벽 절연막은 상기 고유전막 상에 형성될 수도 있다. 이 때에도, 상기 장벽 절연막은 플라즈마 또는 라디칼을 이용하여 상기 고유전막의 상층부를 산화함으로써 형성될 수 있다. 상기 고유전막 상층부가 산화됨으로써 도 6에 도시된 것과 같이, 5Å ~ 15Å 두께의 얇은 장벽절연막을 가지는 비휘발성 기억 장치가 제조될 수 있다.
또 다른 변형 방법으로, 상기 전하 트랩층이 형성된 이후에 상기 전하 트랩층의 상층부를 산화하고, 상기 고유전막이 형성된 이후에 상기 고유전막의 상층부를 산화함으로써, 도 8에 도시된 것과 같이 상기 전하 트랩층과 상기 고유전막 사이에 제 1 장벽 절연막을, 그리고, 상기 고유전막과 상기 게이트 도전막 사이에 제 2 장벽 절연막을 형성할 수 있다.
상술한 것과 같이 본 발명은, 고유전막을 블로킹 절연막에 사용함으로써 기입 및 소거 동작에서 블로킹 절연막에 형성되는 전계를 완화시켜 기입 및 소거 속도가 향상될 수 있다.
또한, 고유전막과 상기 고유전막보다 전하 트랩층에 대한 전위 장벽이 높은 장벽 절연막이 적층된 구조로 블로킹 절연막을 형성함으로써, 유지 모드에서 상기 전하 트랩층에 저장된 전하가 상기 장벽 절연막으로 소실되는 것을 막을 수 있다.
더 나아가서, 상기 장벽 절연막의 두께를 최소화함으로써, 기입 동작시 상기 장벽 절연막에 의한 고유전막의 가전자대 저하 및 장벽 절연막을 통한 FN터널링을 억제하여, 고유전막 단일층으로 블로킹 절연막을 형성하는 것에 비해 기입 및 소거 속도의 저하를 최소화할 수 있다.
Claims (10)
- 반도체 기판 상에 형성된 터널 절연막;상기 터널 절연막 상에 형성된 전하 트랩층;상기 전하 트랩층 상에 형성된 블로킹 절연막; 및상기 블로킹 절연막 상에 형성된 게이트 전극을 포함하되,상기 블로킹 절연막은 고유전막 및 상기 고유전막보다 상기 전하 트랩층에 대한 에너지 장벽이 높은 장벽 절연막이 적층된 구조이고,상기 장벽 절연막은 5Å ~ 15Å의 두께로 형성된 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 1에 있어서,상기 장벽 절연막은 실리콘 산화막인 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 2에 있어서,상기 전하 트랩층은 실리콘 질화막이고,상기 장벽 절연막은 상기 실리콘 질화막의 상층부가 산화된 실리콘 산화막인 것을 특징으로 하는 비휘발성 기억 장치.
- 반도체 기판 상에 터널 절연막을 형성하는 단계;상기 터널 절연막 상에 전하 트랩층을 형성하는 단계;상기 전하 트랩층 상에 고유전막 및 상기 고유전막보다 상기 전하 트랩층에 대한 에너지 장벽이 높은 장벽 절연막이 적층된 구조의 블로킹 절연막을 형성하는 단계; 및상기 블로킹 절연막 상에 게이트 도전막을 형성하는 단계를 포함하되,상기 장벽 절연막은 5Å ~ 15Å 두께로 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
- 청구항 4에 있어서,상기 장벽 절연막은 실리콘 산화막인 것을 특징으로 하는 비휘발성 기억 장치.
- 청구항 4에 있어서,상기 블로킹 절연막을 형성하는 단계에서,상기 전하 트랩층의 상층부를 산화하여 장벽 절연막을 형성하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
- 청구항 6에 있어서,산소 플라즈마를 이용하여 상기 전하 트랩층의 상층부를 산화하는 것을 특징 으로 하는 비휘발성 기억 장치의 제조 방법.
- 청구항 6에 있어서,산소를 함유한 라디칼을 이용하여 상기 전하 트랩층의 상층부를 산화하는 것을 특징으로 하는 비휘발성 기억 장치의 제조 방법.
- 청구항 6에 있어서,상기 전하 트랩층은 실리콘 질화막으로 형성하고,상기 실리콘 질화막의 상층부를 산화하여 실리콘 산화막으로 상기 장벽 절연막을 형성하는 것을 특징으로 하는 비휘발성 기억 장치.
- 반도체 기판 상에 형성된 터널 절연막;상기 터널 절연막 상에 형성된 전하 트랩층;상기 전하 트랩층 상에 형성된 블로킹 절연막; 및상기 블로킹 절연막 상에 형성된 게이트 전극을 포함하되,상기 블로킹 절연막은 고유전막 및 상기 고유전막 상에 형성되며, 상기 고유전막보다 상기 전하 트랩층에 대한 에너지 장벽이 높은 장벽 절연막이 적층된 구조이고,상기 장벽 절연막은 5Å ~ 15Å의 두께로 형성된 것을 특징으로 하는 비휘발성 기억 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060047231A KR100794655B1 (ko) | 2006-05-25 | 2006-05-25 | 비휘발성 기억 장치 및 그 제조 방법 |
| US11/601,505 US7473959B2 (en) | 2001-06-28 | 2006-11-17 | Non-volatile semiconductor memory devices and methods of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060047231A KR100794655B1 (ko) | 2006-05-25 | 2006-05-25 | 비휘발성 기억 장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070113676A KR20070113676A (ko) | 2007-11-29 |
| KR100794655B1 true KR100794655B1 (ko) | 2008-01-14 |
Family
ID=39091456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060047231A KR100794655B1 (ko) | 2001-06-28 | 2006-05-25 | 비휘발성 기억 장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100794655B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101142909B1 (ko) * | 2006-12-26 | 2012-05-10 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자의 제조방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040106074A (ko) * | 2003-06-10 | 2004-12-17 | 삼성전자주식회사 | 소노스 메모리 소자 및 그 제조 방법 |
| KR20050102864A (ko) * | 2004-04-23 | 2005-10-27 | 삼성전자주식회사 | 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법 |
| KR20060011478A (ko) * | 2004-07-30 | 2006-02-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
-
2006
- 2006-05-25 KR KR1020060047231A patent/KR100794655B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040106074A (ko) * | 2003-06-10 | 2004-12-17 | 삼성전자주식회사 | 소노스 메모리 소자 및 그 제조 방법 |
| KR20050102864A (ko) * | 2004-04-23 | 2005-10-27 | 삼성전자주식회사 | 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법 |
| KR20060011478A (ko) * | 2004-07-30 | 2006-02-03 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070113676A (ko) | 2007-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100579844B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100979842B1 (ko) | 고밀도 ｎａｎｄ 비휘발성 메모리 장치 | |
| TWI415269B (zh) | 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置 | |
| KR100906524B1 (ko) | 불휘발성 반도체 메모리 | |
| JP5354944B2 (ja) | 半導体装置および電界効果トランジスタ | |
| JP4374037B2 (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP2006229233A (ja) | 複数のトラップ膜を備える不揮発性メモリ素子 | |
| US8916923B2 (en) | Nonvolatile semiconductor memory | |
| JP4861204B2 (ja) | 半導体装置およびその製造方法 | |
| JP5361294B2 (ja) | 不揮発性半導体記憶装置 | |
| TWI473253B (zh) | 具有連續電荷儲存介電堆疊的非揮發記憶陣列 | |
| KR20090006627A (ko) | 비휘발성 기억 소자 및 그 소자의 형성 방법 | |
| US8860118B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20050116976A (ko) | 플래시 메모리 소자 및 이의 프로그래밍/소거 방법 | |
| KR100794655B1 (ko) | 비휘발성 기억 장치 및 그 제조 방법 | |
| KR20080030273A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2009277858A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7473959B2 (en) | Non-volatile semiconductor memory devices and methods of fabricating the same | |
| Govoreanu et al. | Performance and reliability of HfAlOx-based interpoly dielectrics for floating-gate Flash memory | |
| JP2006324351A (ja) | 電荷蓄積型メモリ | |
| KR101095313B1 (ko) | 메모리 장치 | |
| KR100822796B1 (ko) | 비휘발성 메모리 소자 | |
| KR20090044577A (ko) | 비휘발성 반도체 소자 및 그 제조 방법 | |
| US20090050954A1 (en) | Non-volatile memory device including charge trap layer and method of manufacturing the same | |
| KR20130007816A (ko) | 플래시 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 13 |