CN1738062A - 电容器、半导体存储器件及制造电容器的方法 - Google Patents

电容器、半导体存储器件及制造电容器的方法 Download PDF

Info

Publication number
CN1738062A
CN1738062A CNA2005100921178A CN200510092117A CN1738062A CN 1738062 A CN1738062 A CN 1738062A CN A2005100921178 A CNA2005100921178 A CN A2005100921178A CN 200510092117 A CN200510092117 A CN 200510092117A CN 1738062 A CN1738062 A CN 1738062A
Authority
CN
China
Prior art keywords
precursor
group
dielectric layer
transition metal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100921178A
Other languages
English (en)
Other versions
CN100530698C (zh
Inventor
李正贤
朴星昊
徐范锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1738062A publication Critical patent/CN1738062A/zh
Application granted granted Critical
Publication of CN100530698C publication Critical patent/CN100530698C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种具有可以减小漏电流的介电层的电容器和制造该电容器的方法。在包括下电极、形成于下电极上的介电层和形成于介电层上的上电极的电容器中，通过使用由过渡金属和镧系材料的复合氧化物形成的介电层可以显著减小电容器的漏电流。

Description

电容器、半导体存储器件及制造电容器的方法
技术领域
本发明涉及一种具有介电层的电容器及其制造方法，且更具体地涉及一种具有这样的介电层的电容器及其制造方法，该介电层由过渡金属氧化物和镧系元素氧化物的混合物形成来减少漏电流。
背景技术
随着技术的发展，具有高性能的重量轻且微型电子装置吸引了注意力。为了使诸如移动电话、MP3、数字相机和PDA的电子装置更小，需要将必须要安装于电子装置中的存储器件微型化和高度集成。利用介电材料作为信息存储层的铁电随机存取存储器(FRAM)是用于移动电话、MP3、数字相机和PDA中的非易失存储装置。为了实现介电存储装置的高集成，必须增加每单位面积的铁电电容器的总电容。
当介电材料相同时，应当通过增加电容器的面积增加电容器的电容，就像动态随机存取存储器(DRAM)那样。这可以参考公式1来描述。
公式1
C = ϵ A t
其中∈是介电常数，A是有效面积，而t是介电层的厚度。
即，当减小介电层的厚度和增加电容器的有效面积时，电容器的电容增加。目前，半导体存储器件的集成密度继续增加。但是，当仅增加具有平面结构的电容器的面积时，半导体器件的集成密度的增加存在极限。
由于存储器件的集成的要求，所需的每单位面积的介电体的电荷存储容量增加了。为了增加介电体的电荷存储容量，必须减小介电层的厚度或必须使用具有高介电常数的材料作为介电层。但是，当减小介电层的厚度时，由于隧穿电流的突然增加，会引起介电体的电荷损失迅速增加。即，由于当过度减小介电层的厚度时产生漏电流的可能性增加，所以减小介电层的厚度存在极限。因此，已经进行了许多的研究来开发一种具有比常规的介电体更高介电常数和更好的漏电流特性的材料。但是，非常难于开发这样的新材料。
图1是示出常规的电容器结构的横截面视图。参考图1，在下结构11上依次形成下电极12、介电层13和上电极14。
介电层13通常由具有高介电常数的介电材料形成。但是，当诸如TiO2的过渡金属氧化物用于介电层13时，比其它材料用于介电层13时由电容产生了更大的漏电流。
图2A是在操作电压范围中，由不同的材料形成的介电层13的漏电流和其物理厚度关系的曲线图。参考图2A，四种材料在从40到60的非常薄的厚度范围内全部具有高漏电流。但是，TiO2导致比其它材料相对较大的漏电极。
图2B是示出相对于样品的测量深度利用X射线光电射线谱(XPS)分析O2浓度分布的结果的曲线图，在样品中Ru用于图1中的上和下电极12和14且TiO2用于介电层13。图2B表明Ti以两种氧化物形式(3+和4+)存在。参考图2B，在不同的深度观察到TiO2峰。另外，如箭头所示，Ti的氧化态变化且出现了两个氧化物形式。
当具有多个氧化态的过渡金属氧化物用于介电层13时，难于减小漏电流。
发明内容
本发明提供了一种介电层和包括其的电容器，尽管该介电层包含一种具有高介电常数的过渡金属氧化物，但其可以减小漏电流。
本发明还提供了一种利用该介电层制造电容器的方法。
依据本发明的一方面，提供有一种电容器，包括：硅衬底；下电极；介电层，形成于所述下电极上；和上电极，形成于所述介电层上，其中所述介电层包括过渡金属和镧系材料的复合氧化物(composite oxide)。
过渡金属可以是Ti，且镧系材料可以是至少一种选自由La、Dy、Ce、Pr、Nd、Sm、Eu、Gd、Th和Tm构成的组的材料。
介电层的材料可以包括镧系材料和TiO2。
依据本发明的另一方面，提供有一种半导体存储器件，包括：半导体衬底；第一和第二掺杂剂区域，通过在所述衬底中掺杂导电掺杂剂形成；栅极结构，形成于所述第一和第二掺杂剂区域之间；和电容器，电连接到所述第二掺杂剂区域，其中所述电容器包括：下电极；介电层，形成于所述下电极上；和上电极，形成于所述介电层上，其中所述介电层包括过渡金属和镧系材料的复合氧化物。
依据本发明的另一方面，提供有一种制造电容器的方法，该电容器包括：下电极；介电层，形成于所述下电极上；和上电极，形成于所述介电层上，该方法包括通过在所述下电极上涂布包括过渡金属和镧系材料的复合氧化物制造介电层。
所述介电层的形成包括：将过渡金属的前体和镧系材料的前体输入反应室；在所述下电极上形成由过渡金属和镧系材料的前体形成的前体复合层；和氧化由过渡金属和镧系材料的前体形成的前体复合层。
所述前体复合层的氧化可以包括：将未反应的前体从反应室放出到外部；且通过将包含氧的材料注入反应室从而氧化由过渡金属和镧系材料的前体形成的前体复合层。
过渡金属的前体可以包括至少一种从由Ti(iOPr)2(TMHD)2、Ti(i-OPr)4和Ti(DMPD)(TMHD)2构成的组中选择的前体。
镧系材料的前体可以具有Ln(TMHD)3和Ln(iPrCp)3的一种结构式。
该方法可以还包括氮化已氧化的前体复合层。
附图说明
参考附图通过其示范性实施例的详细描述，本发明的以上和其它特征和优点将更加显见，其中：
图1是具有介电层的常规的电容器的横截面图；
图2A是在操作电压范围内，由不同的材料形成的介电层13的漏电流和物理厚度的关系的曲线图；
图2B是示出利用X射线光电射线谱(XPS)根据Ti氧化物的深度分析O2浓度和Ti氧化物关系的结果的曲线图；
图3是示出包括依据本发明的实施例的介电层的电容器的横截面图；
图4A是示出利用XPS依据Dy氧化物的深度分析Dy氧化物的氧化浓度分布的曲线图；
图4B是示出依据本发明的实施例制造的两个介电电容器的漏电流特性的曲线图；以及
图5是示出依据本发明的实施例的具有电容器结构的半导体存储器件的横截面图。
具体实施方式
现将参考显示本发明的示范性实施例的附图更加全面地描述本发明。
图3是示出包括依据本发明的实施例的介电层的电容器的横截面图。参考图3，本发明的一方面为一包括下结构21、下电极22、介电层23和上电极24的电容器。
下结构21可以是诸如Si的半导体衬底或晶体管结构，其杂质区与下电极22电连接。下电极22可以是金属电极和金属氧化物电极、和用掺杂剂掺杂的硅电极之一。介电层23包括过渡金属氧化物和镧系材料(La、Dy、Ce、Pr、Nd、Sm、Eu、Gd、Th、Tm)的复合氧化物。镧系材料具有均匀的氧化态。图4A是利用XPS依据Dy氧化物的深度显示Dy(镝)氧化物的氧浓度分布的分析的曲线图。参考图4A，因为Dy的氧化态是均匀的，所以在一致的结合能处观察到Dy(镝)氧化物的峰。
介电层23通过混和过渡金属氧化物与镧系材料(La、Dy、Ce、Pr、Nd、Sm、Eu、Gd、Th、Tm)的氧化物来形成。这里，在下结构21上形成下电极22，或在介电层23上形成上电极24是通过常规技术中一般的半导体工艺进行的。
在本发明中，可以选择性的利用化学气相沉积(CVD)或原子层沉积(ALD)形成介电层23。现将详细描述通过CVD工艺利用过渡金属和镧系材料的氧化物形成介电层23的实例。
下电极22在下结构21上由导电材料形成。在本实施例中，作为下电极22的Ru沉积在硅氧化物上。为了利用过渡金属和镧系材料的复合氧化物在下电极22上形成介电层23，通过在反应室中混和每种材料的前体形成前体复合层，且氧化该前体复合层。
更具体地，当Ti用作过渡金属材料时，存在多种Ti前体，诸如Ti(iOPr)2(TMHD)2、Ti(i-OPr)4和Ti(DMPD)(TMHD)2，且这些可以选择性地使用，其中TMHD是四甲基庚二酮酸(tetramethylheptanedionate)且DMPD是二甲基戊二醇(dimethylpentanediol)。镧系材料的前体是Ln(TMHD)3或Ln(iPrCp)3。可以选择性地控制被混和的过渡金属和镧系材料的前体的量，且镧系材料的量优选在大约30-60％原子百分比的范围内。
通过同时将过渡金属的前体和镧系材料的前体输入反应室从而在下电极22上形成前体复合层。接下来，将未反应的前体排出到反应室的外部，且将诸如H2O或O3的含氧材料输入反应室来氧化前体复合层。当在低于大约700℃的温度下热处理该材料时，形成由过渡金属和镧系材料的复合氧化物形成的介电层23。这里，可以执行通过氨(NH3)等离子体工艺的介电层23的氮化来防止过渡金属和镧系材料的复合氧化物结晶。在该情况中，最后的介电层材料23具有LnTiON的结构式。
接下来，通过在介电层上涂布诸如Ru的导电材料在介电层23上形成上电极24。
图4B是示出依据本发明的实施例制造的两个介电电容器的漏电流特性的曲线图。这里，横轴代表通过下电极和上电极22和24施加的电压，且纵轴代表漏电流。
参考图4B，在两个试样之间的漏电流中几乎没有差别，特别地，在操作电压范围内的漏电流密度非常低，小于大约10-7A/cm2。与在图2A中仅由TiO2形成的介电层相比，漏电流值显著降低。
图5是半导体存储器件的横截面图，其中具有依据本发明的实施例的可以减小漏电流的介电层的电容器电连接到晶体管的第二掺杂区。
参考图5，在半导体衬底31中形成用导电掺杂剂掺杂的第一和第二掺杂区32和33。在第一和第二掺杂区32和33之间形成栅极34，且栅极34具有一种结构，其中包括了栅极绝缘层和栅极电极层。第二掺杂区33通过导电栓塞82连接到下电极22。在下电极22上形成介电层23和上电极24，介电层23包括过渡金属和镧系材料的复合氧化物。在图5中的下结构21可以在狭义上表达为导电栓塞82，而在广义上还可以表达为形成于电容器C下的总的晶体管结构。参考标记35和36代表绝缘层。
在晶体管结构中，通过栅极电极施加大于阈值电压的电压，电流Id(漏极电流)流过第一和第二掺杂区32和33之间的沟道区。因此，晶体管结构作为依据本发明的电容器C的开关。
依据本发明，使用过渡金属氧化物作为介电层的电容器的漏电流可以得到显著减小，而且通过使用过渡金属和镧系材料的复合氧化物作为介电层的电容器结构，同时保持了常规的过渡金属氧化物的高介电常数。
虽然参考其示范性实施例具体显示和描述了本发明，然而本领域的一般技术人员可以理解在不脱离由权利要求所界定的本发明的精神和范围内，可以作出形式和细节上的不同变化。
本申请要求于2004年8月20日在韩国知识产权局提交的Korean PatentApplication No.10-2004-0065877的优先权，其全部内容引入于此作为参考。

Claims (15)

1.一种电容器，包括：
硅衬底；
下电极；
介电层，形成于所述下电极上；和
上电极，形成于所述介电层上，
其中，所述介电层包括过渡金属和镧系材料的复合氧化物。
2.如权利要求1所述的电容器，其中，所述过渡金属是Ti。
3.如权利要求1所述的电容器，其中，所述镧系材料是至少一种选自由La、Dy、Ce、Pr、Nd、Sm、Eu、Gd、Th和Tm构成的组的材料。
4.如权利要求1所述的电容器，其中，用于所述介电层的材料包括镧系材料和TiO2。
5.如权利要求1所述的电容器，其中，所述介电层是过渡金属和镧系材料的复合氧化物的氮化物。
6.一种半导体存储器件，包括：
半导体衬底；
第一和第二掺杂区域，通过在所述衬底中掺杂导电掺杂剂形成；
栅极结构，形成于所述第一和第二掺杂区域之间；和
电容器，电连接到所述第二掺杂区域，其中，
所述电容器包括：
下电极；
介电层，形成于所述下电极上；和
上电极，形成于所述介电层上，其中所述介电层包括过渡金属和镧系材料的复合氧化物。
7.如权利要求6所述的半导体存储器件，其中，所述过渡金属是Ti。
8.如权利要求6所述的半导体存储器件，其中，所述镧系材料是至少一种选自由La、Dy、Ce、Pr、Nd、Sm、Eu、Gd、Th和Tm构成的组中的材料。
9.如权利要求6所述的半导体存储器件，其中，所述介电层是过渡金属和镧系材料的复合氧化物的氮化物。
10.一种制造电容器的方法，所述电容器包括：下电极；介电层，形成于所述下电极上；和上电极，形成于所述介电层上，所述方法包括通过在所述下电极上涂布含有过渡金属和镧系材料的复合氧化物制造介电层。
11.如权利要求10所述的方法，其中，所述介电层的形成包括：
将所述过渡金属的前体和镧系材料的前体输入反应室；
在所述下电极上形成所述过渡金属的前体和所述镧系材料的前体的前体复合层；和
氧化由所述过渡金属的前体和所述镧系材料的前体形成的所述前体复合层。
12.如权利要求11所述的方法，其中，所述前体复合层的氧化包括：
将在所述反应室中未反应的所述过渡金属的前体和所述镧系材料的前体排出到反应室的外部；且
通过将含氧材料注入所述反应室从而氧化过渡金属的前体和镧系材料的前体的所述前体复合层。
13.如权利要求11所述的方法，其中所述过渡金属的前体包括至少一种选自由Ti(iOPr)2(TMHD)2、Ti(i-OPr)4和Ti(DMPD)(TMHD)2构成的组中的材料。
14.如权利要求11所述的方法，其中所述镧系材料的前体具有Ln(TMHD)3或Ln(iPrCp)3的结构式。
15.如权利要求11所述的方法，还包括氮化已氧化的过渡金属的前体和镧系材料的前体的所述前体复合层。
CNB2005100921178A 2004-08-20 2005-08-19 电容器、半导体存储器件及制造电容器的方法 Active CN100530698C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040065877A KR100590592B1 (ko) 2004-08-20 2004-08-20 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
KR65877/04 2004-08-20

Publications (2)

Publication Number Publication Date
CN1738062A true CN1738062A (zh) 2006-02-22
CN100530698C CN100530698C (zh) 2009-08-19

Family

ID=36080781

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100921178A Active CN100530698C (zh) 2004-08-20 2005-08-19 电容器、半导体存储器件及制造电容器的方法

Country Status (4)

Country Link
US (1) US7352022B2 (zh)
JP (1) JP4758709B2 (zh)
KR (1) KR100590592B1 (zh)
CN (1) CN100530698C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030623B (zh) * 2006-02-27 2010-05-12 三星电子株式会社 采用两个氧化物层的非易失性存储器件
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、ｄｒａｍ及び半導体装置
US7662693B2 (en) 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
JP2009283658A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置
KR20200099406A (ko) 2019-02-14 2020-08-24 삼성전자주식회사 단결정 재료 및 그 제조 방법, 적층체, 세라믹 전자 부품 및 장치
WO2021044824A1 (ja) * 2019-09-03 2021-03-11 国立大学法人大阪大学 近赤外発光半導体素子とその製造方法
KR20210042745A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309295A (en) * 1980-02-08 1982-01-05 U.S. Philips Corporation Grain boundary barrier layer ceramic dielectrics and the method of manufacturing capacitors therefrom
JPH05234419A (ja) * 1991-11-21 1993-09-10 Toshiba Corp 誘電体を用いた素子
JP2768109B2 (ja) * 1992-01-16 1998-06-25 三菱マテリアル株式会社 高純度誘電体薄膜
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JPH1093043A (ja) * 1996-09-13 1998-04-10 Mitsubishi Electric Corp キャパシタを有する半導体装置
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
KR100874399B1 (ko) * 2002-07-18 2008-12-17 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
KR100480499B1 (ko) * 2001-09-04 2005-04-06 학교법인 포항공과대학교 란타늄 착체 및 이를 이용한 비엘티 박막의 제조방법
US7081409B2 (en) * 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
JP2004079675A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
US7115528B2 (en) * 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
KR101001741B1 (ko) * 2003-08-18 2010-12-15 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법과 커패시터를구비하는 메모리 장치
KR20050056408A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100583155B1 (ko) * 2003-12-29 2006-05-23 주식회사 하이닉스반도체 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
US7102875B2 (en) * 2003-12-29 2006-09-05 Hynix Semiconductor Inc. Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
JP2006041182A (ja) * 2004-07-27 2006-02-09 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030623B (zh) * 2006-02-27 2010-05-12 三星电子株式会社 采用两个氧化物层的非易失性存储器件
TWI467045B (zh) * 2008-05-23 2015-01-01 Sigma Aldrich Co 高介電常數電介質薄膜與使用鈰基前驅物製造高介電常數電介質薄膜之方法

Also Published As

Publication number Publication date
KR20060017262A (ko) 2006-02-23
KR100590592B1 (ko) 2006-06-19
JP4758709B2 (ja) 2011-08-31
US7352022B2 (en) 2008-04-01
CN100530698C (zh) 2009-08-19
US20060040445A1 (en) 2006-02-23
JP2006060234A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
CN1738062A (zh) 电容器、半导体存储器件及制造电容器的方法
CN1670958A (zh) 硅氧化物氮化物氧化物半导体型存储器件
US8603877B2 (en) Methods of forming dielectric material-containing structures
DE102007047857B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
CN1691333A (zh) 具有介电多层结构的存储器件及其制造方法
CN101546783B (zh) 半导体器件以及用于制造半导体器件的方法
CN1531032A (zh) 高介电常数氧化物膜的制造法、含该膜的电容器及制造法
DE102007055880B4 (de) Verfahren zur Herstellung eines Isoliermaterials, insbesondere in einer Halbleiteranordnung
CN1841683A (zh) 制造存储器件的方法
CN1469439A (zh) 介电层的沉积方法
CN101515600B (zh) 非易失性存储元件及其制造方法
CN1663051A (zh) 半导体器件及其制造方法
CN1761073A (zh) 包括多层隧道势垒的非易失存储器件及其制造方法
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
CN1820352A (zh) 电容器结构及其形成方法
CN1507654A (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
JP2005251990A (ja) 不揮発性半導体記憶装置
CN1728390A (zh) 单一晶体管动态随机存取记忆体记忆胞及其制造方法
CN1610120A (zh) 电容器及其制造方法和包括电容器的存储器件
CN1292479C (zh) 半导体器件用电容器、其制造方法及采用它的电子器件
US8563392B2 (en) Method of forming an ALD material
CN1160799C (zh) 铁电晶体管及其制造方法
WO2009133500A1 (en) Method of forming a nanocluster-comprising dielectric layer and device comprising such a layer
CN1848411A (zh) 制造电气元件的方法
CN1130758C (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant