JP2006060234A - 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法 - Google Patents

漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2006060234A
JP2006060234A JP2005240043A JP2005240043A JP2006060234A JP 2006060234 A JP2006060234 A JP 2006060234A JP 2005240043 A JP2005240043 A JP 2005240043A JP 2005240043 A JP2005240043 A JP 2005240043A JP 2006060234 A JP2006060234 A JP 2006060234A
Authority
JP
Japan
Prior art keywords
dielectric layer
capacitor
lanthanum
transition metal
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005240043A
Other languages
English (en)
Other versions
JP4758709B2 (ja
Inventor
Shoken Ri
李 正 賢
Sung-Ho Park
星 昊 朴
Hanshaku Jo
範 錫 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006060234A publication Critical patent/JP2006060234A/ja
Application granted granted Critical
Publication of JP4758709B2 publication Critical patent/JP4758709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Abstract

【課題】 漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法を提供する。
【解決手段】 シリコン基板と、下部電極と、下部電極上に形成された誘電体層と、誘電体層上に形成された上部電極と、を備えるキャパシタにおいて、誘電体層は、遷移金属及びランタン系物質の複合酸化物を含む物質で形成される。これにより、遷移金属酸化物を含むキャパシタの漏れ電流を大きく減少させうる。
【選択図】 図3

Description

本発明は、誘電体層を備えるキャパシタ及びその製造方法に係り、より詳細には、遷移金属酸化物をランタン酸化物と混合して漏れ電流を減少させた誘電体層を備えるキャパシタ及びその製造方法に関する。
技術が発達するにつれて、性能は向上しつつさらに軽薄短小の電子機器が脚光を浴びている。携帯電話、コンピュータ、MP3、デジタルカメラ及びPDAなどの電子機器が小型化されるためには、内蔵されるメモリを小型化、集積化することが必須である。誘電物質を情報記録層として使用する誘電体メモリ(Ferroelectric Random Access Memory:FRAM)は、コンピュータ、MP3、デジタルカメラ及びPDAなどに使われる不揮発性メモリである。高集積誘電体メモリを具現するためには、単位面積当り強誘電体キャパシタの容量を増加させねばならない。
誘電体物質が同じ場合には、DRAM(Dynamic Random Access Memory)のように、キャパシタ面積を大きくしてキャパシタの容量を増大させねばならない。これを、数式1を参照して説明すれば、次の通りである。
Figure 2006060234
(ここで、εは誘電定数、Aは有効面積、tは誘電膜の厚さである。)
すなわち、誘電膜の厚さを薄くして、有効面積を大きくすれば、キャパシタの容量は大きくなるが、半導体素子の集積率が高くなっている中で、平面キャパシタ構造でキャパシタの面積を大きくしつつ集積化させるには限界がある。
メモリの集積化への要求に応じて単位面積当りに要求される誘電体の電荷保存能力は向上しつつある。したがって、誘電体の電荷保存能力を向上させるためには、誘電体層の厚さを薄くするか、高誘電定数を持つ物質を誘電体層に使用しなければならない。しかし、誘電体層の厚さを薄くする場合、トンネリング電流の急激な増加による誘電体の電荷損失が急激に増加する。すなわち、誘電体層を過度に薄くする場合、漏れ電流が発生する可能性が高まって厚さを薄くするのには限界がある。そのため、従来の誘電体より漏れ電流特性に優れ、かつ誘電定数の高い新たな材料を開発するための多くの研究が行われている。しかし、新たな物質の開発は非常に難しいというのが実情である。
図1は、従来のキャパシタ構造体を示す図面である。図1を参照すれば、下部構造体11上に下部電極12、誘電体層13及び上部電極14が順次に形成されている。
ここで、誘電体層13は一般的に誘電定数の高い誘電体物質で形成するが、TiOのような遷移金属酸化物を誘電体層13として使用する場合、他の物質を誘電体層13として使用する場合に比べて、キャパシタの漏れ電流が増加するという短所がある。
図2Aでは、物質の種類を異ならせた誘電体層13の動作電圧範囲内で、物理的な厚さ(Å)変化に対する漏れ電流特性を示すグラフである。図2Aを参照すれば、非常に薄い厚さ範囲である40〜60Åでは、4つの物質いずれも漏れ電流が全体的に高いということが分かる。しかし、全般的にTiOの漏れ電流は、他の物質に比べて非常に高いレベルを維持していることが分かる。
図2Bは、Tiの酸化状態(3、4)が混在されていることを示すグラフである。これは、図1に示すような構造で、Ruを上下部電極12、14として使用し、Ti酸化物で誘電体層13を形成した試片に対して、XPS(X−ray Phoelectron Spectroscopy)で深さによる酸素の濃度プロファイルを分析したグラフである。図2Bを参照すれば、矢印で示すように、深さによるTiO酸化物ピークが現れたが、Tiの酸化状態が変化(矢印)しつつ2種の酸化物が現れることが分かる。
このような多様な酸化状態をもっていて、遷移金属酸化物を誘電体層13として使用する場合、漏れ電流を減少させ難いという短所がある。
本発明では、前記従来技術の問題点を解決するためのものとして、高い誘電定数をもつ遷移金属酸化物を誘電体層として使用しつつも、漏れ電流を減少させうる誘電体層及びそれを備えるキャパシタを提供することを目的とする。
本発明では、前記目的を達成するために、シリコン基板と、下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極と、を備えるキャパシタにおいて、前記誘電体層は、遷移金属及びランタン(Ln)系列物質の複合酸化物を含むキャパシタを提供する。
本発明において、前記遷移金属は、Tiであり、前記ランタン系物質は、La、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうち少なくともいずれか一つであることを特徴とする。
本発明において、前記誘電体層の物質は、ランタン系物質とTiOとを含んで形成されたことを特徴とする。
本発明において、前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を窒化処理したものであり、LnTiONの構造式を持つことを特徴とする。
また、本発明では、半導体基板、前記半導体基板に導電性不純物がドーピングされて形成された第1不純物領域及び第2不純物領域、前記第1不純物領域と第2不純物領域との間に形成されたゲート構造体及び前記第2不純物領域と電気的に連結されたキャパシタを備える半導体メモリ装置において、前記キャパシタは、下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極と、を備えるキャパシタであって、前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を含む半導体メモリ装置を提供する。
そして、本発明では、下部電極、前記下部電極上に形成された誘電体層及び前記誘電体層上に形成された上部電極を備えるキャパシタの製造方法において、前記下部電極上に遷移金属及びランタン系物質を含む複合酸化物を塗布して誘電体層を製造する工程を含むキャパシタの製造方法を提供する。
本発明において、前記複合酸化物は、(a)遷移金属物質の前駆体及びランタン系物質の前駆体を反応チャンバー内に投入する工程と、(b)前記下部電極上に前記遷移金属前駆体及びランタン系物質の前駆体混合層を形成させる工程と、(c)前記遷移金属前駆体及びランタン系物質の前駆体混合層を酸化させる工程と、を含んで形成することを特徴とする。
本発明において、前記(c)段階は、前記反応チャンバー内に残留した前駆体を前記反応チャンバーの外部に排出する工程と、前記反応チャンバー内に酸素含有物質を注入して、前記遷移金属前駆体及びランタン系物質の前駆体混合層を酸化させる工程と、を含むことを特徴とする。
本発明において、前記遷移金属の前駆体は、Ti(i−OPr)(TMHD)、Ti(i−OPr)またはTi(DMPD)(TMHD)のうち少なくともいずれか一つを含むことを特徴とする。
本発明において、前記ランタン系物質の前駆体は、Ln(TMHD)またはLn(i−PrCp)の構造式を持つことを特徴とする。
本発明において、(d)前記酸化された前駆体混合層に対して窒化処理を行う工程をさらに含みうる。
本発明によれば、遷移金属酸化物とランタン系物質の酸化物との複合酸化物をキャパシタ構造体の誘電体層として使用することによって、従来の遷移金属酸化物の高い誘電定数はそのまま維持しつつ、遷移金属酸化物のみを誘電体層として使用したキャパシタの短所である漏れ電流を大きく減少させることができる。
以下、添付した図面を参照して本発明の望ましい実施形態について詳細に説明する。
図3は、本発明による本発明による漏れ電流を減少させた誘電体層を備えるキャパシタの構造を概略的に示す断面図である。ここで、各層の厚さは、説明のために誇張して図示している。
図3を参照すれば、本発明による誘電体層を備えるキャパシタは、下部構造体21、下部構造体21上に順次に形成された下部電極22、誘電体層23及び上部電極24を備える構造を持っている。ここで、誘電体層23は、遷移金属酸化物とランタン系物質の酸化物との複合酸化物の形態に形成されたものである。下部構造体21は、単純な構造ではSiなどの基板になることができ、トランジスタ構造のメモリ素子の場合には、ソースまたはドレインと電気的に連結されるように、コンタクトホール内に形成された導電性プラグになることができる。
下部電極21は、導電性不純物がドーピングされたシリコン電極を使用でき、その他の導電性金属または金属酸化物で形成させることができる。上部電極24または下部電極と同じ物質で形成させることができ、一般的に、キャパシタの電極として使われる公知の物質を制限なく使用できる。
本発明において、誘電体層23は、遷移金属酸化物とランタン系酸化物とが混合されて形成される。通常的に遷移金属酸化物を誘電体層23として使用する場合には、誘電定数の高いTiOなどを利用している。ランタン系の物質は、La、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luなどがある。図4Aは、ランタン系物質のうちDy(ジスプロシウム:dysprosium)の酸化物形態(Dy)で形成させた詩編に対して、XPSで深さによる酸素の濃度プロファイルを分析したグラフである。図4Aを参照すれば、深さによるDy酸化物ピークがほぼ同じ位置で見つけられて、Dyの酸化状態は一定に維持されていることが分かる。
以下、図3に示した本発明による漏れ電流を減少させた誘電体層を備えるキャパシタの製造方法について詳細に説明する。
図3に示すように、本発明の特徴は、下部構造体21、下部電極22、誘電体層23及び上部電極24を備えるキャパシタにおいて、誘電体層23を、遷移金属酸化物とランタン系物質の酸化物とを混合して形成させたことである。ここで、一般的な半導体工程によって下部構造体21上に下部電極22を形成させるか、誘電体層23上に上部電極を形成させる工程は、従来技術とあまり差がない。
誘電体層23を形成させる場合、本発明では、化学気相蒸着(CVD:Chemical Vapor Deposition)または原子層蒸着(ALD:Atomic Layer Deposition)を選択的に使用する。ここでは、CVD工程を利用して遷移金属及びランタン系物質の酸化物を誘電体層23として形成させた実施形態について、さらに詳細に説明する。
まず、下部構造体21上に伝導性物質で下部電極22を形成させる。本発明による実施形態では、シリコン酸化物上に下部電極22としてRuを蒸着させた。そして、その上部に遷移金属及びランタン系物質の複合酸化物で誘電体層23を形成させるために、各物質の前駆体を反応チャンバー内に投入して混合物前駆体層を形成させた後、それを酸化させた。
具体的に説明すれば、遷移金属物質としてTiを使用する場合、Ti前駆体はTi(i−OPr)(TMHD)、Ti(i−OPr)、Ti(DMPD)(TMHD)などいろいろがあり、選択的に使用できる(TMHD=tetramethylheptanedionate、DMPD=dimethypentanediol)。ランタン系物質の前駆体は、Ln(TMHD)またはLn(i−PrCp)などを使用する。この時、投入する遷移金属の前駆体及びランタン系物質の前駆体の量は選択的に調節できるが、ランタン系物質が約30ないし60原子%の範囲になるように調節することが望ましい。
遷移金属の前駆体とランタン系物質の前駆体とを反応チャンバー内に同時に投入すれば、下部電極22上に前駆体混合層が形成される。次いで、残留した前駆体物質を反応チャンバーの外部に排出させ、遷移金属及びランタン系物質の前駆体混合層を酸化させるために、酸素を含む物質、例えば、HOまたはOなどを反応チャンバー内に投入する。結果的に約700℃以下の熱処理をすれば、下部電極22上に遷移金属及びランタン系物質の複合酸化物からなる誘電体層23を形成させる。ここで、遷移金属及びランタン系物質の複合酸化物の結晶化を防止するために、誘電体層23に対して、アンモニア(NH)プラズマ工程により窒化処理を行うことが望ましい。この場合、最終的な誘電体層23はLnTiONの構造式を持つ。
次いで、誘電体層23上に伝導性物質、例えば、Ruを塗布して上部電極24を形成させる。
図4Bは、本発明の実施形態により製造した2つの誘電体キャパシタの漏れ電流特性を示すグラフである。ここで、横軸は、上下部電極22、24を通じて印加した電圧を表し、縦軸は、漏れ電流値を表す。
図4Bを参照すれば、2つの試片いずれも漏電電流の密度の差はほとんどなく、特に動作電圧範囲で漏れ電流密度が約10−7(A/cm)以下で非常に低い値を表すことが分かる。これを、図2aのTiOだけで形成された誘電体層の結果値と比較する時、漏れ電流値が大きく減少したことが分かる。
図5は、本発明による漏れ電流を減少させた誘電体膜を備えるキャパシタを、トランジスタの第2不純物領域に電気的に連結させたメモリ素子を示す図面である。
図5を参照すれば、半導体基板31内に導電性不純物をドーピングさせた第1不純物領域32及び第2不純物領域34が形成されている。第1不純物領域32と第2不純物領域33との間にはゲート34が形成されており、ゲート34は、ゲート絶縁層及びゲート電極層が備えられた構造をもつ。第2不純物領域32は、導電性プラグ82を通じて下部電極22と連結されている。下部電極22の上には、遷移金属及びランタン系物質の複合酸化物を備える誘電体層23及び上部電極24が形成される。ここで、図5の下部構造体21は、狭い範囲では導電性プラグ82を表すことができ、広くは、キャパシタCの下部に形成されたトランジスタ構造体全体を意味すると見なすことができる。図5の部材番号35及び36は絶縁層を表す。
このようなトランジスタ構造体は、ゲート電極を通じてしきい電圧以上の電圧を印加すれば、第1不純物領域と第2不純物領域34との間のチャンネル領域を通じて電流(Id:ドレイン電流)が流れる。結果的に、トランジスタ構造体は、本発明によるキャパシタCに対するスイッチの役割を行う。
前記説明で多くの事項が具体的に記載されているが、それらは発明の範囲を限定するものというより、望ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想により定められねばならない。
本発明は、遷移金属酸化物をランタン酸化物と混合して漏れ電流を減少させた誘電体層を備えるキャパシタの関連技術分野に好適に用いられる。
従来技術による誘電体層を備えるキャパシタを示す図面である。 物質の種類を異ならせた誘電体層の動作電圧範囲内で、物理的な厚さ(Å)変化に対する漏れ電流特性を示すグラフである。 Ti酸化物に対して、XPSで深さによる酸素の濃度プロファイルを分析したグラフである。 本発明による誘電体膜を備えるキャパシタを示す図面である。 Dy酸化物に対して、XPSで深さによる酸素の濃度プロファイルを分析したグラフである。 本発明の実施形態により製造した2つの誘電体キャパシタの漏れ電流特性を示すグラフである。 本発明の実施形態によるキャパシタ構造体を備える半導体メモリ装置を示す図面である。
符号の説明
21…下部構造体、
22…下部電極、
23…誘電体層、
24…上部電極。

Claims (15)

  1. シリコン基板と、
    下部電極と、
    前記下部電極上に形成された誘電体層と、
    前記誘電体層上に形成された上部電極と、を備えるキャパシタにおいて、
    前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を含むことを特徴とするキャパシタ。
  2. 前記遷移金属は、Tiであることを特徴とする請求項1に記載のキャパシタ。
  3. 前記ランタン系物質は、La、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうち少なくともいずれか一つであることを特徴とする請求項1に記載のキャパシタ。
  4. 前記誘電体層の物質は、ランタン系物質とTiOとを含んで形成されたことを特徴とする請求項1に記載のキャパシタ。
  5. 前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を窒化処理したものであることを特徴とする請求項1に記載のキャパシタ。
  6. 半導体基板、前記半導体基板に導電性不純物がドーピングされて形成された第1不純物領域及び第2不純物領域、前記第1不純物領域と第2不純物領域との間に形成されたゲート構造体及び前記第2不純物領域と電気的に連結されたキャパシタを備える半導体メモリ装置において、
    前記キャパシタは、
    下部電極と、
    前記下部電極上に形成された誘電体層と、
    前記誘電体層上に形成された上部電極と、を備えるキャパシタであって、
    前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を含むことを特徴とする半導体メモリ装置。
  7. 前記遷移金属は、Tiであることを特徴とする請求項6に記載の半導体メモリ装置。
  8. 前記ランタン系物質は、La、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Luのうち少なくともいずれか一つであることを特徴とする請求項6に記載の半導体メモリ装置。
  9. 前記誘電体層は、遷移金属及びランタン系物質の複合酸化物を窒化処理したものであることを特徴とする請求項6に記載の半導体キャパシタ。
  10. 下部電極、前記下部電極上に形成された誘電体層及び前記誘電体層上に形成された上部電極を備えるキャパシタの製造方法において、
    前記下部電極上に遷移金属及びランタン系物質を含む複合酸化物を塗布して誘電体層を製造する工程を含むことを特徴とするキャパシタの製造方法。
  11. 前記複合酸化物は、
    (a)遷移金属物質の前駆体及びランタン系物質の前駆体を反応チャンバー内に投入する工程と、
    (b)前記下部電極上に前記遷移金属前駆体及びランタン系物質の前駆体混合層を形成させる工程と、
    (c)前記遷移金属前駆体及びランタン系物質の前駆体混合層を酸化させる工程と、を含んで形成することを特徴とする請求項10に記載のキャパシタの製造方法。
  12. 前記(c)段階は、
    前記反応チャンバー内に残留した前駆体を前記反応チャンバーの外部に排出する工程と、
    前記反応チャンバー内に酸素含有物質を注入して、前記遷移金属前駆体及びランタン系物質の前駆体混合層を酸化させる工程と、を含むことを特徴とする請求項11に記載のキャパシタの製造方法。
  13. 前記遷移金属の前駆体は、Ti(i−OPr)(TMHD)、Ti(i−OPr)またはTi(DMPD)(TMHD)のうち少なくともいずれか一つを含むことを特徴とする請求項11に記載のキャパシタの製造方法。
  14. 前記ランタン系物質の前駆体は、Ln(TMHD)またはLn(i−PrCp)の構造式を持つことを特徴とする請求項11に記載のキャパシタの製造方法。
  15. (d)前記酸化された前駆体混合層に対して窒化処理を行う工程をさらに含むことを特徴とする請求項11に記載のキャパシタの製造方法。
JP2005240043A 2004-08-20 2005-08-22 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置 Active JP4758709B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0065877 2004-08-20
KR1020040065877A KR100590592B1 (ko) 2004-08-20 2004-08-20 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법

Publications (2)

Publication Number Publication Date
JP2006060234A true JP2006060234A (ja) 2006-03-02
JP4758709B2 JP4758709B2 (ja) 2011-08-31

Family

ID=36080781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005240043A Active JP4758709B2 (ja) 2004-08-20 2005-08-22 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置

Country Status (4)

Country Link
US (1) US7352022B2 (ja)
JP (1) JP4758709B2 (ja)
KR (1) KR100590592B1 (ja)
CN (1) CN100530698C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、dram及び半導体装置
JP2011525699A (ja) * 2008-05-23 2011-09-22 シグマ−アルドリッチ・カンパニー、エルエルシー 高k誘電性膜およびセリウム系前駆体を用いる製造方法
JPWO2021044824A1 (ja) * 2019-09-03 2021-03-11

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子,メモリ装置,および半導体集積回路
KR100718155B1 (ko) * 2006-02-27 2007-05-14 삼성전자주식회사 두 개의 산화층을 이용한 비휘발성 메모리 소자
US7662693B2 (en) * 2007-09-26 2010-02-16 Micron Technology, Inc. Lanthanide dielectric with controlled interfaces
JP2009283658A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置
KR20200099406A (ko) 2019-02-14 2020-08-24 삼성전자주식회사 단결정 재료 및 그 제조 방법, 적층체, 세라믹 전자 부품 및 장치
KR20210042745A (ko) 2019-10-10 2021-04-20 삼성전자주식회사 유전체 단층 박막, 이를 포함하는 커패시터 및 반도체 소자, 및 이의 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05195227A (ja) * 1992-01-16 1993-08-03 Mitsubishi Materials Corp 高純度誘電体薄膜
JPH05234419A (ja) * 1991-11-21 1993-09-10 Toshiba Corp 誘電体を用いた素子
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JPH1093043A (ja) * 1996-09-13 1998-04-10 Mitsubishi Electric Corp キャパシタを有する半導体装置
JP2003119171A (ja) * 2001-09-04 2003-04-23 Pohang Eng College ランタン錯体及びそれを用いたblt膜の製造方法
JP2004056142A (ja) * 2002-07-18 2004-02-19 Samsung Electronics Co Ltd 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法
JP2004079675A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309295A (en) * 1980-02-08 1982-01-05 U.S. Philips Corporation Grain boundary barrier layer ceramic dielectrics and the method of manufacturing capacitors therefrom
US6078072A (en) * 1997-10-01 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor
US7371633B2 (en) * 2001-02-02 2008-05-13 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
US7081409B2 (en) * 2002-07-17 2006-07-25 Samsung Electronics Co., Ltd. Methods of producing integrated circuit devices utilizing tantalum amine derivatives
US7115528B2 (en) * 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
US6936881B2 (en) * 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
KR101001741B1 (ko) * 2003-08-18 2010-12-15 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법과 커패시터를구비하는 메모리 장치
KR20050056408A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US7102875B2 (en) * 2003-12-29 2006-09-05 Hynix Semiconductor Inc. Capacitor with aluminum oxide and lanthanum oxide containing dielectric structure and fabrication method thereof
KR100583155B1 (ko) * 2003-12-29 2006-05-23 주식회사 하이닉스반도체 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
JP2006041182A (ja) * 2004-07-27 2006-02-09 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234419A (ja) * 1991-11-21 1993-09-10 Toshiba Corp 誘電体を用いた素子
JPH05195227A (ja) * 1992-01-16 1993-08-03 Mitsubishi Materials Corp 高純度誘電体薄膜
JPH0689986A (ja) * 1992-07-24 1994-03-29 Mitsubishi Electric Corp 電子デバイスおよびその製造方法
JPH06204404A (ja) * 1992-12-28 1994-07-22 Hitachi Ltd 半導体装置、並びに容量素子およびその製造方法
JPH1093043A (ja) * 1996-09-13 1998-04-10 Mitsubishi Electric Corp キャパシタを有する半導体装置
JP2003119171A (ja) * 2001-09-04 2003-04-23 Pohang Eng College ランタン錯体及びそれを用いたblt膜の製造方法
JP2004056142A (ja) * 2002-07-18 2004-02-19 Samsung Electronics Co Ltd 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法
JP2004079675A (ja) * 2002-08-13 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027017A (ja) * 2007-07-20 2009-02-05 Elpida Memory Inc 絶縁体膜、キャパシタ素子、dram及び半導体装置
JP2011525699A (ja) * 2008-05-23 2011-09-22 シグマ−アルドリッチ・カンパニー、エルエルシー 高k誘電性膜およびセリウム系前駆体を用いる製造方法
US8613975B2 (en) 2008-05-23 2013-12-24 Sigma-Aldrich Co. Llc Methods of producing high-K dielectric films using cerium-based precursors
JPWO2021044824A1 (ja) * 2019-09-03 2021-03-11

Also Published As

Publication number Publication date
KR100590592B1 (ko) 2006-06-19
CN100530698C (zh) 2009-08-19
US7352022B2 (en) 2008-04-01
KR20060017262A (ko) 2006-02-23
CN1738062A (zh) 2006-02-22
US20060040445A1 (en) 2006-02-23
JP4758709B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
JP4758709B2 (ja) 漏れ電流を減少させた誘電体層を備えるキャパシタ、その製造方法及び半導体メモリ装置
US8405167B2 (en) Hafnium tantalum titanium oxide films
TWI453899B (zh) MOS type semiconductor memory device
US7662729B2 (en) Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer
US7985995B2 (en) Zr-substituted BaTiO3 films
US7511326B2 (en) ALD of amorphous lanthanide doped TiOx films
US9178006B2 (en) Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
Ahn ALD of Amorphous Lanthanide Doped Tiox Films
US8603877B2 (en) Methods of forming dielectric material-containing structures
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
JP2005064523A (ja) 半導体装置のキャパシタとその製造方法、およびそのキャパシタを備えるメモリ装置
KR101153310B1 (ko) Mos형 반도체 메모리 장치의 제조 방법 및 플라즈마 cvd 장치
Das et al. Ruthenium oxide metal nanocrystal capacitors with high-κ dielectric tunneling barriers for nanoscale nonvolatile memory device applications
US7964462B2 (en) Method of manufacturing semiconductor device
KR20070054022A (ko) 전도성 화합물 층을 구비한 커패시터 및 그 제조 방법
Ahn et al. Zr-substituted BaTiO 3 films

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110603

R150 Certificate of patent or registration of utility model

Ref document number: 4758709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250