JP2009283658A - キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置 - Google Patents

キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置 Download PDF

Info

Publication number
JP2009283658A
JP2009283658A JP2008134015A JP2008134015A JP2009283658A JP 2009283658 A JP2009283658 A JP 2009283658A JP 2008134015 A JP2008134015 A JP 2008134015A JP 2008134015 A JP2008134015 A JP 2008134015A JP 2009283658 A JP2009283658 A JP 2009283658A
Authority
JP
Japan
Prior art keywords
insulating film
capacitor element
electrodes
pair
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008134015A
Other languages
English (en)
Inventor
Masami Tanioku
正巳 谷奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2008134015A priority Critical patent/JP2009283658A/ja
Priority to US12/470,873 priority patent/US20090289328A1/en
Publication of JP2009283658A publication Critical patent/JP2009283658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】大きな誘電率とリーク電流の抑制の両立が可能であり、さらに特性の均一性にも優れているキャパシタ素子用の絶縁膜およびキャパシタ素子を提供する。
【解決手段】一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、五酸化ニオブに対してバンドギャップが大きな金属酸化物をなす金属元素が、五酸化ニオブに添加されてなることを特徴とするキャパシタ素子用の絶縁膜を採用する。
【選択図】なし

Description

本発明は、キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置に関するものである。
ＤＲＡＭの微細化および高集積化の進展に伴い、メモリセルを構成しているキャパシタ素子のサイズも縮小され、これに伴って十分な蓄積電荷量を確保することが困難となってきている。蓄積電荷量を確保するために、高い誘電率を有した絶縁膜をキャパシタ素子に適用する開発が進められている。ＤＲＡＭのメモリセルを構成するキャパシタ素子は、絶縁膜の誘電率が高いことに加えて、絶縁膜のリーク電流を抑制することも重要となる。
種々のキャパシタ素子用の高誘電率膜の中で、五酸化ニオブ（Ｎｂ２Ｏ５）膜は有力な候補のひとつである。五酸化ニオブ膜の比誘電率は、非晶質状態で５０程度、結晶状態で１３５程度と非常に大きい値を得ている。このように、五酸化ニオブは大きな誘電率を有する膜を容易に形成できる反面、リーク電流を抑制することが難しく、ＤＲＡＭのキャパシタ素子に適用することは困難である。
五酸化ニオブの大きな誘電率を生かしながら、リーク電流を抑制するために、五酸化ニオブと別の材料を組み合わせてキャパシタ素子の絶縁膜を形成する手法が提案されている（特許文献１、２）。特許文献１及び２に記載の絶縁膜は、五酸化ニオブと五酸化タンタル（Ｔａ２Ｏ５）を組み合わせて結晶化したものである。
しかしながら、特許文献１は、絶縁膜を形成する際の熱処理温度と、絶縁膜の誘電率の評価を記載しているが、絶縁膜のリーク電流値については何も示されていない。本発明者が、特許文献１と同様の完全に結晶化した絶縁膜を用いてリーク電流値を評価したところ、ＤＲＡＭのメモリセルのキャパシタ素子として使用するには、リーク電流が大きく、リーク電流の抑制が必要であることが判明している。
また、特許文献２は、結晶状態の酸化物の結晶粒界部に非晶質の酸化物を存在させた絶縁膜を開示している。しかしながら、このような構造の絶縁膜を温度制御だけで安定して製造するのは非常に困難である。すなわち、すべての結晶粒界部に均一に非晶質物質を存在させるのは難しく、その結果、場所によらず均一なリーク電流値の特性を有する絶縁膜を形成することは困難である。
特開２００２−１６４５１６号公報 特開２００４−３２７６０７号公報
本発明は、従来の欠点を鑑みてなされたもので、大きな誘電率とリーク電流の抑制の両立が可能であり、さらに特性の均一性にも優れているキャパシタ素子用の絶縁膜およびキャパシタ素子を提供することを目的とする。また、本発明は、電荷の保持特性（リフレッシュ特性）に優れた半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
本発明のキャパシタ素子用の絶縁膜は、一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、五酸化ニオブに対してバンドギャップが大きな金属酸化物をなす金属元素が、五酸化ニオブに添加されてなることを特徴とする。
また、本発明のキャパシタ素子用の絶縁膜においては、前記金属元素が、イットリウム、アルミニウム、タンタル、ランタノイド元素から選ばれた少なくとも１種以上の元素であることが好ましい。
また、本発明のキャパシタ素子用の絶縁膜は、一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、イットリウム、アルミニウム、タンタル、ランタノイド元素から選ばれた少なくとも１種以上の元素と、ニオブ及び酸素が含まれており、エネルギー準位におけるバンドギャップ幅が４．２ｅＶ以上であることを特徴とする。
また、本発明のキャパシタ素子用の絶縁膜においては、少なくとも一部に非晶質組織が含まれていることが好ましい。
また、本発明のキャパシタ素子用の絶縁膜においては、添加元素としてイットリウムを選択した場合に、五酸化ニオブに対するイットリウムの添加比率を１０％〜５０％の範囲とすることが好ましい。
また、本発明のキャパシタ素子用の絶縁膜においては、添加元素としてタンタルを選択した場合に、五酸化ニオブに対するタンタルの添加比率を４０％〜８０％の範囲とすることが好ましい。
次に、本発明のキャパシタ素子は、一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子であって、前記絶縁膜として、先の何れかに記載の絶縁膜が備えられていることを特徴とする。
次に、本発明の半導体装置は、メモリセルを備えた半導体装置であって、前記メモリセルは、一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子とトランジスタを有し、前記絶縁膜として、請求項１乃至請求項４の何れか一項に記載の絶縁膜が備えられ、前記キャパシタ素子に蓄積した電荷の有無によって情報の記憶動作を行うことを特徴とする。
次に、本発明の半導体装置は、キャパシタ素子を備えた半導体装置であって、前記キャパシタ素子は、一対の電極と、前記一対の電極に挟まれた絶縁膜とから構成され、前記絶縁膜として、先の何れかに記載の絶縁膜が備えられていることを特徴とする。
本発明によれば、大きな誘電率とリーク電流の抑制の両立が可能であり、さらに特性の均一性にも優れているキャパシタ素子用の絶縁膜およびキャパシタ素子を提供できる。また、本発明によれば、電荷の保持特性（リフレッシュ特性）に優れた半導体装置を提供できる。
以下、本発明の実施形態について、図面を参照して説明する。
図１には、本発明の絶縁膜を用いて形成したキャパシタ素子の断面図を示す。図１に示すキャパシタ素子は、窒化チタン（ＴｉＮ）からなる下部電極１及び上部電極２（一対の電極）の間に絶縁膜３が挟まれて構成されている。下部電極１及び上部電極２の構成材料は、窒化チタンを使用しているが、この材料に特に限定されるものではなく、多結晶シリコン膜や、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）等の金属膜も使用可能である。また、下部電極１と上部電極２が異なる材料で形成されていてもよい。
五酸化ニオブ（Ｎｂ２Ｏ５）膜単独のバンドギャップが４．２ｅＶであるところ、本発明に係る絶縁膜３は、五酸化ニオブに対してバンドギャップが大きく、しかも比誘電率が高い金属酸化物を構成する金属元素を、五酸化ニオブに添加することにより形成される。
具体的には、絶縁膜３は、五酸化ニオブ（Ｎｂ２Ｏ５）に対してバンドギャップが大きく、比誘電率の高い金属酸化物を構成する金属元素である、イットリウム（Ｙ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ランタノイド元素から選択された少なくとも１種以上の元素が五酸化ニオブに添加されて形成される。ここで、「ランタノイド元素」とは、原子番号５７のランタン（Ｌａ）から原子番号７１のルテチウム（Ｌｕ）までの元素を意味する。
また、絶縁膜３は、少なくとも一部に非晶質組織を有しており、完全に結晶化されていないことが好ましい。「完全には結晶化していない」状態とは、組織の全体が完全なアモルファス状態及び組織が短距離秩序を有する状態までを言う。
本発明に係る絶縁膜３は、完全には結晶化していない状態でも、キャパシタ素子に必要な電気特性を満たすことができる。
絶縁膜３の誘電率およびリーク電流特性は、五酸化ニオブに添加される上記元素の濃度によって変化する。すなわち、絶縁膜３の比誘電率は、五酸化ニオブに添加する上記元素の濃度が低いほど高くなり、また、絶縁膜３のリーク耐圧は、添加する上記元素の濃度が高いほど高くなる。
本発明において、五酸化ニオブに添加される金属元素としては、イットリウム、アルミニウム、タンタル、ランタノイド元素から選ばれた少なくとも一種以上で有ればよく、二種類以上を添加しても絶縁膜３の特性には問題はないが、製造工程における量産性を考慮すると、いずれか一種類のみを添加するのが好ましい。
添加する金属元素の添加比率は、ニオブ（Ｎｂ）と添加する元素を合せた全体に対する濃度比で表すことができる。例えば、五酸化ニオブにイットリウム（Ｙ）が添加された場合、Ｙの添加比率（Ｙ/（Ｙ＋Ｎｂ））を１０％〜５０％とすることで、キャパシタ素子をＤＲＡＭのメモリセルとして適用する場合に想定される、リーク耐圧と比誘電率の両方におけるバランスのとれた絶縁膜が得られる。
また、五酸化ニオブにタンタル（Ｔａ）が添加された場合、Ｔａの添加比率（Ｔａ/（Ｔａ＋Ｎｂ））を４０％〜８０％とすることで、キャパシタ素子のリーク耐圧と比誘電率の両方におけるバランスのとれた絶縁膜が得られる。
アルミニウム、ランタノイド元素を添加元素として用いる場合にも、所望のキャパシタ特性が得られるように、五酸化ニオブに対して適切な量の元素を添加すればよい。
なお、本発明の絶縁膜３においては、各元素を五酸化ニオブに対して少しでも添加すれば、五酸化ニオブ膜のみからなる絶縁膜よりもキャパシタ素子の絶縁膜として改善された特性を得ることができる。従って、例えばイットリウムを添加元素として選んだ場合、その添加比率は上述の１０％〜５０％内に限定されることはなく、１０％以下や、５０％以上とすることも可能である。また、これらの添加元素の推奨する濃度は、膜厚、成膜方法によっても変化する。
また、本発明の絶縁膜３は、一般的な半導体製造装置を用いて、スパッタリング法、通常のＣＶＤ（Chemical Vapor Deposition；化学気相成長）法、ＡＬＤ（Atomic Layer Deposition; 原子層堆積）法等により形成することができる。
スパッタリング法により五酸化ニオブにイットリウムを添加して絶縁膜３を製造する方法を以下に説明する。
図１において、窒化チタン等で下部電極１を形成してから、スパッタ装置のチャンバー内に、Ｎｂ２Ｏ５ターゲットと、Ｙ２Ｏ３ターゲットを配置する。次いで、各ターゲットと対向する位置に配置された下部電極１の表面（絶縁膜の被形成面）を自転させながら、各ターゲットに対してそれぞれＲＦ（高周波）パワーを供給して放電させる。これにより、イットリウム（Ｙ）が添加された五酸化ニオブからなる絶縁膜が下部電極１上に形成される。
上記の方法により、イットリウムが添加された五酸化ニオブからなる絶縁膜３を形成する場合、五酸化ニオブ中におけるイットリウムの添加量は、各ターゲットから下部電極表面への絶縁膜となる原料の供給量に比例する。すなわち、ターゲットから絶縁膜となる原料の供給量の調整は、ＲＦパワーを制御する方法によって行われ、イットリウムの添加量の異なる五酸化ニオブ膜を形成することができる。
また、ターゲットから下部電極表面への絶縁膜となる原料の供給量は、ターゲット中に含まれるイットリウムの含有量を変更する方法によっても変化させることができる。したがって、絶縁膜を形成する際に使用するターゲット中に含まれるイットリウムの含有量を変更することによって、五酸化ニオブ中におけるイットリウムの添加量も変更することができる。
さらに、ターゲットに対して供給されるＲＦパワーを制御する方法と、ターゲット中に含まれるイットリウムの含有量を変更する方法とを組み合わせて、ターゲットから被形成面への絶縁膜となる原料の供給量を制御することにより、添加量を制御してもよい。
また、Ｙ２Ｏ３以外のイットリウムを含んだ材料から形成されたターゲットを用いて、同様にイットリウムの添加量を制御してもよい。
なお、イットリウムが添加された五酸化ニオブからなる絶縁膜の形成方法を例に挙げて説明したが、イットリウム以外の元素が添加された五酸化ニオブからなる絶縁膜を形成する場合にも、ターゲットに対して供給されるＲＦパワーを変更する方法および／またはターゲット中に含まれる添加元素の含有量を変更する方法により、五酸化ニオブ中における元素の添加量を制御することができる。
下部電極１上に絶縁膜３を形成した後に、５００℃〜７００℃の温度の酸素雰囲気中で１分間〜１０分間のアニール（熱処理）を行なう。このアニールは絶縁膜３を完全に結晶化させることを目的としたものではなく、膜質の改善を目的としたものである。絶縁膜３を３００℃程度のスパッタ法で形成する場合、膜に欠陥が生じたり、絶縁膜３の酸化が不十分となったりして絶縁膜３のリーク特性に支障を来たす場合がある。成膜後にアニールを行なうことで、絶縁膜３を低温形成することに起因する膜欠陥を改善することができるとともに、リーク特性をより一層向上させることができる。なお、このアニールの温度および時間は、絶縁膜３の成膜方法や、絶縁膜３に要求されるリーク特性によって決定することができる。アニールに使用する装置はファーネス装置、ランプアニール装置のいずれでもよい。
また、絶縁膜３をスパッタリング法により形成する際に、酸化剤を用いるなどの高度なスパッタリング技術を用いた場合や、絶縁膜３をＣＶＤ法等による成膜方法で形成した場合などは、絶縁膜３の成膜の際に膜欠陥が生じることを抑制できるので、成膜後のアニール工程を行わなくてもよい。
すなわち、本発明の絶縁膜３の形成方法においては、成膜後のアニールは必須の工程ではなく、ＤＲＡＭ等の半導体装置に適用して最終的に得られる特性に応じて、アニールを行うかどうかを決めればよい。また、アニールを行う場合でも、温度や時間等の条件は所望する絶縁膜３の特性に応じて、変更することが可能である。
また、本発明の絶縁膜３は、完全に結晶化していない状態でも所望のキャパシタ特性を得ることができる。従って、アモルファス状態で用いた場合には、結晶化に起因する表面ラフネスの問題を生じさせることが無い。
また、絶縁膜３が完全に結晶化した膜の場合には、結晶化に際して下部電極１を構成する材料の結晶性の影響を受けるため、絶縁膜３の品質が下部電極１の材料や膜質に強く依存することになり、実用上大きな制限と困難を与える。一方、本発明の絶縁膜３は、完全に結晶化する必要が無く、アモルファス状態でも使用可能なため、下部電極１の品質に関わりなく一定の品質を提供することが可能である。このため、下部電極１および絶縁膜３の形成が容易なものとなる。また、下部電極１の材料や形成方法の選択肢を増大させることができる。
また、五酸化ニオブの結晶粒界に偏析させる物質の制御を行う必要がなく、ニオブと添加した元素が混合状態にあるので、場所によらず均一な特性の絶縁膜を容易に製造することが可能となる。
絶縁膜３の形成および必要に応じてアニールを行った後に、上部電極２を形成すれば、キャパシタ素子が完成する。
本発明のキャパシタ素子は、平面形状のみでなく、電極が３次元構造を有する場合にも適用可能である。３次元構造を有するキャパシタ素子について図２を参照して説明する。
図２（ａ）は、円柱形状（ピラー形状）のキャパシタ素子の縦断面図である。符号４は窒化チタン等の高融点金属を用いて、円柱形状に形成した下部電極を示す。符号５は下部電極４の上面および側面部分を覆うように、先に説明した方法で形成したキャパシタ素子用の絶縁膜を示す。上部電極６が、窒化チタン等の高融点金属を用いて、絶縁膜５を覆うように形成される。これら電極の材料としては窒化チタン以外も使用可能である。
図２（ｂ）は、円筒形状（シリンダー形状）のキャパシタ素子の縦断面図である。符号７は窒化チタン等の高融点金属を用いて、中空の円筒形状に形成した下部電極を示す。符号８は下部電極７の内壁と上面部分を覆うように、先に説明した方法で形成したキャパシタ素子用の絶縁膜を示す。符号９は窒化チタン等の高融点金属を用いて、絶縁膜８を覆うように形成した上部電極を示す。
図２（ａ）または図２（ｂ）に示したように、上部電極及び下部電極を３次元構造とすることで、同一の占有面積で大容量のキャパシタ素子を形成することができる。
以下、本発明のキャパシタ素子を用いた半導体装置の具体例として、ＤＲＡＭのメモリセルに適用した場合を説明する。図３にはＤＲＡＭのメモリセルの一部の平面図を示す。
図３に示すように、半導体基板（図示せず）には、複数の活性領域（拡散層領域）２０４が配置されている。活性領域２０４は素子分離領域２０３により区画されている。素子分離領域２０３は公知の手段を用いて、シリコン酸化膜等の絶縁膜を半導体基板中に埋め込むことで形成されている。
また、半導体基板上には、活性領域２０４と交差するように複数のゲート電極２０６が配置されている。ゲート電極２０６はＤＲＡＭのワード線として機能する。活性領域２０４のゲート電極２０６で覆われていない領域にはリン等の不純物がイオン注入されており、Ｎ型の拡散層領域を形成している。このＮ型の拡散層はトランジスタのソース・ドレイン領域として機能する。
図３の破線Ｃで囲んだ部分が１つのＭＯＳ型トランジスタを形成している。
各活性領域２０４の中央部には、コンタクトプラグ２０７が設けられ、活性領域２０４表面のＮ型拡散層領域と接触している。また、各活性領域２０４の両端には、コンタクトプラグ２０８、２０９が設けられ、活性領域２０４表面のＮ型拡散層領域と接触している。コンタクトプラグ２０７、２０８、２０９は、同時に形成することが可能である。
図３に示すレイアウトでは、メモリセルを高密度に配置するために、隣接する２つのトランジスタが１つのコンタクトプラグ２０７を共有するように配置されている。後の工程において、コンタクトプラグ２０７と接触しゲート電極２０６と直交する、Ｂ−Ｂ’線で示した方向に複数の配線層（図示せず）が形成される。この配線層はＤＲＡＭのビット線として機能する。また、コンタクトプラグ２０８、２０９にはそれぞれ、本発明に係るキャパシタ素子（図示せず）が接続される。
図４には、図３のＤＲＡＭメモリセルのＡ−Ａ’線に対応する断面図を示す。図４において、符号２００はＰ型シリコンからなる半導体基板であり、符号２０１はＭＯＳ型トランジスタであり、符号２０６はワード線として機能するゲート電極である。活性領域２０４の表面部分にはＮ型拡散層領域２０５が形成されており、コンタクトプラグ２０７、２０８、２０９と接触している。コンタクトプラグ２０７、２０８、２０９の材料としては、リンを導入した多結晶シリコンを用いることができる。また、符号２１０はトランジスタ上に設けられた層間絶縁膜である。コンタクトプラグ２０７は、コンタクトプラグ２１１を介して、ビット線として機能する配線層２１２に接続している。配線層２１２の材料としてはタングステンを用いることができる。またコンタクトプラグ２０８と２０９はそれぞれ、コンタクトプラグ２１４、２１５を介して本発明に係るキャパシタ素子２１７と接続している。
キャパシタ素子２１７は、下部電極２１７ａと、上部電極２１７ｂと、下部電極２１７ａと上部電極２１７ｂに挟まれた絶縁膜２１７ｃとから構成されている。絶縁膜２１７ｃは、先に説明した絶縁膜３、５、８と同一の材質からなるものである。図４に示すキャパシタ素子２１７は、図２（ｂ）のキャパシタ素子と同様に円筒型としたが、他の形状のキャパシタ素子を用いることも可能である。
更に、符号２１３、２１６、２１８は各配線間を絶縁するための層間絶縁膜である。２１９はアルミニウム等を用いて形成された、上層に位置する配線層で、２２０は表面保護膜である。
ＭＯＳ型トランジスタ２０１をオン状態にすることで、キャパシタ素子２１７に蓄積した電荷の有無の判定をビット線（配線層２１２）を介して行うことができ、情報の記憶動作を行うことが可能なＤＲＡＭのメモリセルとして動作する。
本実施形態のキャパシタ素子は、絶縁膜の誘電率が大きいだけでなく、リーク電流も抑制することが可能なので、電荷の保持特性（リフレッシュ特性）に優れたメモリセルを容易に形成することが可能となる。従って高性能なＤＲＡＭを容易に製造することができる。
なお、本実施形態のキャパシタ素子はＤＲＡＭのメモリセル以外においても使用可能であり、例えばメモリセルを有しないロジック等の半導体デバイス一般においても、キャパシタ素子を使用するデバイスであれば適用可能である。
実施例１として、五酸化ニオブ膜にイットリウムを添加して形成した絶縁膜を用いたキャパシタ素子の特性の評価を以下に述べる。
まず、評価に使用したキャパシタ素子の製造方法について説明する。図５に示すように、シリコン基板１０上に、シリコン酸化膜１１（ＳｉＯ２）を１０００℃ウェット酸化により５０ｎｍの厚さに形成した。次に下部電極としての白金（Ｐｔ）膜１２をスパッタ法により、アルゴン（Ａｒ）ガス雰囲気で圧力１．０Ｐａ、基板温度を室温状態にしてパワー５０ＷにてＤＣ放電させて１００ｎｍの膜厚に形成した。
次に、絶縁膜１３として、イットリウムを添加した五酸化ニオブ膜を多元スパッタ装置を用いて形成した。作成に際してＮｂ２Ｏ５とＹ２Ｏ３のターゲットを使用し、スパッタ装置のチャンバー内で同時にＲＦ放電させた。ここで、白金膜１２（下部電極）を堆積した半導体基板１０を、ターゲットと対向する位置の中心に配し、かつ回転させて、均一な膜厚を形成した。基板温度は３００℃に設定し、アルゴンと酸素（Ｏ２）ガスを同時に同じ流量（１０ｓｃｃｍ）供給してチャンバー内の圧力が０．５Ｐａとなるように設定した。
Ｎｂ２Ｏ５とＹ２Ｏ３のターゲットによる下部電極としての白金膜１２上への付着量は、各ターゲットに与えるＲＦパワー値に比例するので、各ＲＦパワーを適宜設定することにより、ニオブとイットリウムの組成比が得られる。絶縁膜１３の膜厚は４０ｎｍとなるように形成した。
次に、上部電極としての白金膜１４は、下部電極の白金膜１２と同じ条件で約３０ｎｍ形成し、絶縁膜１３は酸素ガスを用いたファーネス装置によりアニール処理を６００℃で１０分間行い、キャパシタ素子を形成した。
図６に、五酸化ニオブ膜におけるニオブに対するイットリウムの添加比率（Ｙ/（Ｙ＋Ｎｂ））を０〜１００％の範囲で変化させた場合の、比誘電率およびリーク耐圧の測定結果を示す。リーク耐圧は単位面積（１ｃｍ２）当たり１０ｎＡの電流値が流れる時に印加している電界の強度（ＭＶ/ｃｍ）で示した。
図６により、イットリウムの添加により、比誘電率は低下するが、リーク耐圧が大幅に向上しているのがわかる。イットリウムは少ない添加量でもリーク耐圧の改善に効果がみられる。なお、イットリウム比率が５０％を超えるとリーク耐圧の改善傾向が見られなくなるため、イットリウムの添加量は５０％以下とすることが好ましい。
実施例２として、五酸化ニオブ膜にタンタル（Ｔａ）を添加して形成した絶縁膜を使用したキャパシタ素子の特性の評価を以下に述べる。
絶縁膜以外は実施例１と同様の方法で形成し、白金膜をキャパシタ素子の下部電極とした。絶縁膜はスパッタ法で形成し、成膜の際のターゲットには、Ｎｂ２Ｏ５とＴａ２Ｏ５を使用した。絶縁膜には酸素ガスを用いたファーネス装置によるアニール処理を、６００℃で１０分間行った。なおこのアニール後には、絶縁膜は完全には結晶化していない状態となっている。各ターゲットに供給するＲＦパワーを制御することによって、ニオブに対するタンタルの添加比率（Ｔａ/（Ｔａ＋Ｎｂ））を０〜１００％の範囲で変化させた。形成した絶縁膜中のタンタルとニオブの比率をＲＢＳ（ラザフォード後方散乱分析）法を用いて測定した結果を表１に示す。
Figure 2009283658
形成したキャパシタ素子の比誘電率およびリーク耐圧の測定結果を図７に示す。リーク耐圧は図６と同様に、単位面積（１ｃｍ２）当たり１０ｎＡの電流値が流れる時に印加している電界の強度（ＭＶ/ｃｍ）で示した。図７に示すように、タンタルの添加により比誘電率が低下するものの、リーク耐圧が大幅に向上しているのがわかる。
図８には、タンタルとニオブの比率の異なる絶縁膜をＸＰＳ（光電子分光）法によってスペクトル分析し、スペクトル中に含まれるバンドギャップのエネルギー損失分を抽出した結果を示す。横軸はタンタルとニオブの比率であり、縦軸はバンドギャップ値である。
図８より、Ｎｂ２Ｏ５膜（タンタル比率０％の場合）からＴａ２Ｏ５膜（タンタル比率１００％の場合）まで、バンドギャップ値は連続的に変化しており、これに対応してリーク耐圧（図７）が変化しているのがわかる。また、本実施例の絶縁膜においては、タンタルが五酸化ニオブの結晶粒界に偏析しているのではなく、ニオブとタンタルが混合した単一の材料から絶縁膜が形成されていることを示唆している。
図１は、本発明の実施形態であるキャパシタ素子の一例を示す断面模式図である。 図２は、本発明の実施形態であるキャパシタ素子の別の例を示す断面模式図であって、（ａ）は円柱形状のキャパシタ素子の断面図であり、（ｂ）は円筒形状のキャパシタ素子の断面図である。 図３は、本発明の実施形態である半導体装置の平面模式図である。 図４は、図３のＡ−Ａ’線に対応する断面模式図である。 図５は、実施例における評価用キャパシタ素子を示す断面模式図である。 図６は、実施例１の絶縁膜のイットリウム濃度（％）と比誘電率及びリーク耐圧との関係を示すグラフである。 図７は、実施例２の絶縁膜のタンタル濃度（％）と比誘電率及びリーク耐圧との関係を示すグラフである。 図８は、実施例２の絶縁膜のタンタル添加比率とバンドギャップとの関係を示すグラフである。
符号の説明
１、４、７、１２…下部電極、２、６、９、１４…上部電極、３、５、８、１３…絶縁膜、
１０、２００…半導体基板、１１…酸化膜、２０１…ＭＯＳトランジスタ、２０３…素子分離領域、２０４…活性領域、２０５…拡散領域、２０６…ゲート電極、２０７、２０８、２０９、２１１、２１４、２１５…コンタクトプラグ、２１０、２１３、２１６、２１８…層間絶縁膜、２１２、２１４、２１９…配線層、２１７…キャパシタ素子、２２０…保護膜。

Claims (7)

  1. 一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、
    五酸化ニオブに対してバンドギャップが大きな金属酸化物をなす金属元素が、五酸化ニオブに添加されてなることを特徴とするキャパシタ素子用の絶縁膜。
  2. 前記金属元素が、イットリウム、アルミニウム、タンタル、ランタノイド元素から選ばれた少なくとも１種以上の元素であることを特徴とする請求項１記載のキャパシタ素子用の絶縁膜。
  3. 一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子に用いられる前記絶縁膜であって、
    イットリウム、アルミニウム、タンタル、ランタノイド元素から選ばれた少なくとも１種以上の元素と、ニオブ及び酸素が含まれており、エネルギー準位におけるバンドギャップ幅が４．２ｅＶ以上であることを特徴とするキャパシタ素子用の絶縁膜。
  4. 少なくとも一部に非晶質組織が含まれていることを特徴とする請求項１乃至請求項３の何れか一項に記載のキャパシタ素子用の絶縁膜。
  5. 一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子であって、前記絶縁膜として、請求項１乃至請求項４の何れか一項に記載の絶縁膜が備えられていることを特徴とするキャパシタ素子。
  6. メモリセルを備えた半導体装置であって、
    前記メモリセルは、一対の電極と、前記一対の電極に挟まれた絶縁膜とを有するキャパシタ素子とトランジスタを有し、
    前記絶縁膜として、請求項１乃至請求項４の何れか一項に記載の絶縁膜が備えられ、
    前記キャパシタ素子に蓄積した電荷の有無によって情報の記憶動作を行うことを特徴とする半導体装置。
  7. キャパシタ素子を備えた半導体装置であって、
    前記キャパシタ素子は、一対の電極と、前記一対の電極に挟まれた絶縁膜とから構成され、前記絶縁膜として、請求項１乃至請求項４の何れか一項に記載の絶縁膜が備えられていることを特徴とする半導体装置。
JP2008134015A 2008-05-22 2008-05-22 キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置 Pending JP2009283658A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008134015A JP2009283658A (ja) 2008-05-22 2008-05-22 キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置
US12/470,873 US20090289328A1 (en) 2008-05-22 2009-05-22 Insulation film for capacitor element, capacitor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134015A JP2009283658A (ja) 2008-05-22 2008-05-22 キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置

Publications (1)

Publication Number Publication Date
JP2009283658A true JP2009283658A (ja) 2009-12-03

Family

ID=41341465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134015A Pending JP2009283658A (ja) 2008-05-22 2008-05-22 キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置

Country Status (2)

Country Link
US (1) US20090289328A1 (ja)
JP (1) JP2009283658A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160077074A1 (en) 2011-12-21 2016-03-17 The Regents Of The University Of California Interconnected corrugated carbon-based network
CA2866250C (en) 2012-03-05 2021-05-04 Maher F. El-Kady Capacitor with electrodes made of an interconnected corrugated carbon-based network
KR20150031380A (ko) * 2013-09-13 2015-03-24 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
CN106575806B (zh) 2014-06-16 2020-11-10 加利福尼亚大学董事会 混合电化学电池
WO2016081638A1 (en) 2014-11-18 2016-05-26 The Regents Of The University Of California Porous interconnected corrugated carbon-based network (iccn) composite
JP7176735B2 (ja) 2015-12-22 2022-11-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア セル式グラフェン膜
CN108475590B (zh) 2016-01-22 2021-01-26 加利福尼亚大学董事会 高电压装置
US11062855B2 (en) 2016-03-23 2021-07-13 The Regents Of The University Of California Devices and methods for high voltage and solar applications
CA3017238A1 (en) 2016-04-01 2017-10-05 The Regents Of The University Of California Direct growth of polyaniline nanotubes on carbon cloth for flexible and high-performance supercapacitors
US11097951B2 (en) 2016-06-24 2021-08-24 The Regents Of The University Of California Production of carbon-based oxide and reduced carbon-based oxide on a large scale
JP7109790B2 (ja) 2016-08-31 2022-08-01 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 炭素系材料を含むデバイス及びその製造
CN110892572B (zh) 2017-07-14 2023-02-17 加利福尼亚大学董事会 用碳纳米点制备高导电多孔石墨烯用于超级电容器应用的简单方法
US10938032B1 (en) 2019-09-27 2021-03-02 The Regents Of The University Of California Composite graphene energy storage methods, devices, and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327607A (ja) * 2003-04-23 2004-11-18 Hitachi Ltd 半導体装置及びその製造方法
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636755B2 (ja) * 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
JP3624822B2 (ja) * 2000-11-22 2005-03-02 株式会社日立製作所 半導体装置およびその製造方法
KR100590592B1 (ko) * 2004-08-20 2006-06-19 삼성전자주식회사 누설 전류를 감소시킨 유전체층을 포함하는 캐패시터 및그 제조 방법
KR100655691B1 (ko) * 2005-09-21 2006-12-08 삼성전자주식회사 커패시터 및 이의 제조 방법.
JP4882548B2 (ja) * 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327607A (ja) * 2003-04-23 2004-11-18 Hitachi Ltd 半導体装置及びその製造方法
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20090289328A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP2009283658A (ja) キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置
US8368175B2 (en) Capacitor, semiconductor device having the same, and method of producing them
JP2011054708A (ja) 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
US8541868B2 (en) Top electrode templating for DRAM capacitor
JP2010258413A (ja) キャパシタ用容量絶縁膜の製造方法
JPWO2008108128A1 (ja) 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法
JP2009283850A (ja) キャパシタ用絶縁膜及びその形成方法、並びにキャパシタ及び半導体装置
US20130045582A1 (en) Capacitor insulating film, method of forming the same, capacitor and semiconductor device using the capacitor insulating film
JP2015060891A (ja) 記憶装置
US11404437B2 (en) Semiconductor device and method of manufacturing the same
JP2009027017A (ja) 絶縁体膜、キャパシタ素子、ｄｒａｍ及び半導体装置
US8349696B1 (en) Asymmetric MIM capacitor for DRAM devices
JP2002343888A (ja) 半導体素子のキャパシタ及びその製造方法
JP5373619B2 (ja) キャパシタとそれを有する半導体装置およびキャパシタの製造方法
JP2005243921A (ja) 半導体装置及びその製造方法
US8652927B2 (en) Integration of non-noble DRAM electrode
CN102148228A (zh) 半导体器件以及半导体器件的制造方法
JP5608317B2 (ja) キャパシタ用電極及びその製造方法、半導体装置
US8361860B2 (en) Method of manufacturing semiconductor device
JP2009218408A (ja) 半導体記憶装置及びその製造方法
US20130071989A1 (en) Single-sided non-noble metal electrode hybrid mim stack for dram devices
JP2007165733A (ja) 半導体装置及びその製造方法
US8102023B2 (en) Capacitor insulating film, capacitor, and semiconductor device
JP2011204852A (ja) キャパシタおよびその製造方法、半導体装置
JP2007329286A (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140325

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150113