JP3624822B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3624822B2
JP3624822B2 JP2000360707A JP2000360707A JP3624822B2 JP 3624822 B2 JP3624822 B2 JP 3624822B2 JP 2000360707 A JP2000360707 A JP 2000360707A JP 2000360707 A JP2000360707 A JP 2000360707A JP 3624822 B2 JP3624822 B2 JP 3624822B2
Authority
JP
Japan
Prior art keywords
semiconductor device
dielectric film
capacitor
film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000360707A
Other languages
English (en)
Other versions
JP2002164516A (ja
JP2002164516A5 (ja
Inventor
正彦 平谷
紳一郎 木村
智之 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000360707A priority Critical patent/JP3624822B2/ja
Priority to TW090118660A priority patent/TW515036B/zh
Priority to KR1020010047418A priority patent/KR20020040541A/ko
Priority to US09/930,144 priority patent/US6576928B2/en
Publication of JP2002164516A publication Critical patent/JP2002164516A/ja
Priority to US10/421,903 priority patent/US6867090B2/en
Publication of JP2002164516A5 publication Critical patent/JP2002164516A5/ja
Application granted granted Critical
Publication of JP3624822B2 publication Critical patent/JP3624822B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Description

【０００１】
【発明の属する技術分野】
本発明は、五酸化タンタルなどの金属酸化物を誘電体として用いたキャパシタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）をはじめとするＬＳＩを有する半導体装置では、高集積化に伴ってキャパシタ面積が縮小する。そこで、これまでキャパシタ絶縁膜として使用されてきたシリコン酸化物に代わって、比誘電率が数十と大きい五酸化タンタル（Ｔａ２Ｏ５）などの金属酸化物誘電体をキャパシタ絶縁膜に適用することが検討されている。加えて、最小加工寸法が０．１５μｍ以下となるようなギガビット世代の半導体装置では、たとえ比誘電率の大きい金属酸化物誘電体を適用しても、蓄積電荷量を一層増大させるために深孔や凸型の表面上に、ＣＶＤ法（化学的気相成長法）を用いて誘電体膜を形成する必要がある。
【０００３】
本明細書では、五酸化タンタルやＴａ２Ｏ５という表現を用いるが、これは必ずしも厳密なＴａとＯの定比組成を意味しない。さらに、タンタル元素の一部をニオブ元素で置換したようなタンタル酸化物とニオブ酸化物の固溶体に対して五酸化タンタルニオブもしくは（Ｔａ、Ｎｂ）２Ｏ５という記述を、あるいはすべてをニオブ元素で置換したような純ニオブ酸化物に対して五酸化ニオブもしくはＮｂ２Ｏ５という記述を用いる。加えて、同じＴａ２Ｏ５や（Ｔａ、Ｎｂ）２Ｏ５でも、結晶対称性の違い（六方晶や斜方晶など）に重きを置いて説明する。
【０００４】
Ｔａ２Ｏ５をキャパシタ絶縁膜として有する半導体装置に関しては、例えば、１９９９ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ， Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐ．９９−１００に記載されている。その比誘電率は２５から３０とされている。一方、Ｔａ２Ｏ５には結晶構造の異なる種々の多形が知られている。これらについては、例えば、Ｊｏｕｒｎａｌ ｏｆ Ｒｅｓｅａｒｃｈ ｏｆ ｔｈｅ Ｎａｔｉｏｎａｌ Ｂｕｒｅａｕ ｏｆ Ｓｔａｎｄａｒｄｓ， ｖｏｌ．７２Ａ， ｐ．１７５−１８６（１９６８）に記載されている。本発明の新規性を明確にする上で重要なので、まず、Ｔａ２Ｏ５において知られている結晶構造を説明し、次に、結晶構造と比誘電率の関係について説明する。
【０００５】
熱力学的に安定な相としては、Ｌ相（あるいはベータ相）と呼ばれる低温相と、それよりも高温で安定化するＨ相の二つが知られている。通常Ｔａ２Ｏ５と言えば、斜方晶からなるＬ相をさす。これは、熱力学的にはおよそ９５０℃から１３５０℃の温度範囲で安定な相である。結晶構造として完全なＬ相を得るには、Ｌ相とＨ相との相転移温度である１３５０℃付近で長時間焼鈍することが必要である。Ｈ相を、その安定温度領域から室温まで急冷すると、種々の相が準安定相として凍結される。そのひとつに単斜晶系に属するいわゆるＨ’と記述される相がある。
【０００６】
Ｌ相よりも低温で得られる六方晶について説明する。まず、図６を用いてＬ相と六方晶相を比較する。各多角形（六角形および点線で示した多角形）は、Ｔａ原子を含むＺ＝０面の原子配列を表す配位多面体クラスタである。各多角形の中心をタンタルイオンが占有し、タンタルイオンの上下席（紙面の上下に相当する）および頂点席（紙面内の多角形の頂点に相当する）を酸素イオンが占有する。五角形からなる細線はＬ相におけるクラスタを、六角形からなる太線はδ相など六方晶相のクラスタを示す。Ｌ相のクラスタでは、Ｔａイオンは、酸素イオンによって面内５もしくは４配位、上下で２配位されて、それぞれｐｅｎｔａｇｏｎａｌ ｂｉ−ｐｙｒａｍｉｄもしくはｓｑｕａｒｅ ｂｉ−ｐｙｒａｍｉｄクラスタを形成する。これらは“理想的なＬ相”で表される単位胞をもたらす。しかし実際は、立体障害によりクラスタが歪むと同時に、特定の酸素席に部分欠損を導入するので対称性が低下する。その結果、実際のＬ相の単位胞は、図中の“理想的なＬ相”を水平方向に１１倍した４ｎｍと長い周期を持つ。一方、六方晶相では、酸素席に統計的に空格子を導入することで立体障害が緩和される結果、図に示す様に面内で稜共有する六角形から構成されるｈｅｘａｇｏｎａｌ ｂｉ−ｐｙｒａｍｉｄクラスタが形成される。中でも、δ相は０．４ｎｍ以下の格子定数を持つ“最小の単位胞”で構成される六方晶である。δ相の対称性が低下すると、図に示すように、“δ相を面内で２倍”あるいは“δ相を面内でルート３倍”した周期を持つ類似の六方晶が得られる。これら、六方晶の詳細は、例えば、Ａｃｔａ Ｃｒｙｓｔ．、ｖｏｌ．１４、ｐ．１２７８−１２８１（１９６１）およびＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、ｖｏｌ．６、ｐ．２１−３４（１９６７）およびＳｏｖ． Ｐｈｙｓ． Ｃｒｙｓｔａｌｌｏｇｒ．、ｖｏｌ．２４、ｐ．５３７−５３９（１９７９）およびＳｏｖ． Ｐｈｙｓ． Ｃｒｙｓｔａｌｌｏｇｒ．、 ｖｏｌ．２５、ｐ．６６９−６７２（１９８０）に記載されている。
【０００７】
δ相に代表される六方晶五酸化タンタルは、室温から非晶質タンタル酸化物を加熱したり、室温からタンタル薄膜やタンタル箔を酸化加熱処理したりして得られる。これら六方晶は低温で形成されるという特徴に加えて、厚さが数十ｎｍ程度の薄膜の形態において、より安定化するという特徴を持つ。図６で説明したように、Ｌ相の結晶格子は一軸方向に４ｎｍの長い周期を持つ。したがって、Ｌ相薄膜では、膜厚方向の単位胞の数は、厚さが４０ｎｍで１０単位胞、１２ｎｍで３単位胞、と膜厚が小さいほど減少する。その結果、膜厚が長い周期の数倍程度（３０−４０ｎｍ）に減少すると、Ｌ相の結晶格子は不安定になり、結晶構造は周期長が０．４ｎｍ以下と小さい六方晶へと構造相転移する。故に、低温かつ膜厚が小さいほど六方晶構造が安定に形成される。
【０００８】
Ｌ相と六方晶相を結晶学的に区別して同定するには詳細な構造解析が必要である。図７に、Ｌ相とδ相のＸ線回折図形を模式的に比較した。容易にわかるように、特徴的なＸ線回折線は、両相でほぼ同じ回折角と強度比を与える。さらに、薄膜では回折線強度が弱いために、Ｌ相の長周期構造に固有の弱い回折線を帰属することは困難である。加えて、膜厚が数十ｎｍと小さい多結晶体薄膜では回折線幅が広がるために、Ｌ相に見られる主回折線の分裂（例えば、１、１１、０と２００、および１、１１、１と２０１） を見出すことは難しい。つまり、Ｘ線回折の結果から、Ｌ相とδ相を区別するには、格子定数の詳細な議論などが必要である。加えて、δ相を含む六方晶と断定するためには、電子線回折像などから、面内６回対称性を見出すことが最も望ましい。これは類似の六方晶でも同様である。
【０００９】
次に、Ｔａ２Ｏ５の種々の相と比誘電率との関係について説明する。
【００１０】
すでに説明したように、Ｔａ２Ｏ５と言えばＬ相を意味し、その比誘電率は２５から３０であるとするのが、妥当である。Ｈ相に関しては、室温ではＨ’相などの準安定相が析出しやすいので、その比誘電率については、ほとんど知られていない。
【００１１】
六方晶相に関しては、半導体装置への応用を目的とする薄膜について、いくつかの報告がある。シリコン窒化膜あるいはシリコンなどの半導体電極上に形成されるキャパシタ構造を、ＭＩＳキャパシタ（ＭＩＳ：金属−絶縁体−半導体）と呼ぶ。ＣＶＤ法でシリコン基板上に形成したＭＩＳ−Ｔａ２Ｏ５膜の結晶構造をＸ線構造解析の結果からδ相と解析し、その比誘電率を約１２とする報告が、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９９１ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、ｐ．１９８−２００に掲載されている。
【００１２】
δ相と解析し、その比誘電率を４０とする従来例が、特開平１１−１６６２４、に見られる。ここでは、表面を窒化した多結晶シリコン電極上にＣＶＤ法でＭＩＳ−Ｔａ２Ｏ５を形成し、純酸素雰囲気中で７００から９００℃の温度で１分間熱処理した。格子定数の議論なしにＸ線回折結果からδ相（従来例では類似の六方晶も含まれるとしている。）と同定する点では、結晶構造解析は不完全と言える。
【００１３】
以上二つの従来例を総合的に判断して、ＭＩＳ−Ｔａ２Ｏ５膜を絶縁膜として用いるキャパシタでは、ＣＶＤ法の条件と熱処理の条件によっては、比誘電率は最大で４０と増大し、その結晶相はδ相であると推測される。
【００１４】
こういった比誘電率の大きいＴａ２Ｏ５は、ＲｕやＰｔなどの貴金属電極上に形成した場合にも知られている。このような金属電極上に形成されるキャパシタ構造を、ＭＩＭキャパシタ（ＭＩＭ：金属−絶縁体−金属）と呼ぶ。例えば、特開平１０−９３０５１には、Ｐｔ上にスパッタリング法で５５０℃以上の温度で形成したＭＩＭ−Ｔａ２Ｏ５膜は、比誘電率が７５から８０の高い値を示すと記述されている。また、Ｘ線回折より決定された結晶構造は、バルク材料よりも格子定数が１から３％増大した六方晶δ相であるとしている。ただし、本従来例では、これを裏付ける詳細なデータは開示されていない。Ｒｕ上での高誘電率ＭＩＭ−Ｔａ２Ｏ５の形成に関しては、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ、ｐ．３６−３７に報告されている。ＣＶＤ法でＲｕおよびＰｔ上に形成し７５０℃以上で熱処理されたＴａ２Ｏ５膜は、最大で６０の高い比誘電率を示す。結晶構造に関してはＸ線回折より、ｃ軸が配向したＬ相であるとしている。ＲｕやＰｔ上に形成されたＭＩＭ−Ｔａ２Ｏ５膜が４０程度の高い比誘電率を示すことは、特開平１１−１６６２４にも記載されている。結晶構造はＸ線回折より、δ相であるとされた。
【００１５】
ＭＩＭ−Ｔａ２Ｏ５膜に関する以上三つの従来例を総合的に判断すると、その比誘電率は、形成および熱処理条件に依存し、４０から８０と大きな値を示す。その結晶構造はδ相であると推測される。
【００１６】
Ｔａ２Ｏ５に元素を添加すれば比誘電率が増大するという報告がある。Ｔａ２Ｏ５にＴｉＯ２を８％添加すると、比誘電率は最大で１２６まで増大する。Ｔａ２Ｏ５の結晶構造は、Ｘ線回折の結果から、単斜晶系に属するＨ’であることがわかった。ただし、この相を形成するには１３５０℃から１４００℃の高温での熱処理が必要である。この例は、特開平９−２８６９に詳述されている。Ｔａ２Ｏ５にＡｌ２Ｏ３をおよそ１０％添加すると比誘電率は約４０まで増大する。結晶相については、Ｘ線回折の結果から、Ｔａ２Ｏ５型固溶体とＡｌＴａＯ４との混合物であるとされた。ただし、この相を得るためには１４００℃の高温での熱処理が必要である。この例は、特開平１０−１８２２２１に詳述されている。
【００１７】
以上の高誘電率Ｔａ２Ｏ５に関する従来例を以下にまとめる。
【００１８】
１）ＭＩＳ−Ｔａ２Ｏ５膜を用いるキャパシタでは、ＣＶＤ法および熱処理の条件によっては、その比誘電率は最大４０に増大する。結晶相はδ相に転移すると推測されるが、明確には同定されていない。
【００１９】
２）ＭＩＭ−Ｔａ２Ｏ５膜は、膜形成および熱処理の条件によっては、比誘電率が４０（ＣＶＤ形成）から８０（スパッタ形成）と大きい。結晶構造はδ相と推測されるが、明確には同定されていない。
【００２０】
３）ＴｉＯ２あるいはＡｌ２Ｏ３を添加し、およそ１４００℃の温度で熱処理したＴａ２Ｏ５膜は、比誘電率が最大で１２６と大きい。結晶相は、それぞれ単斜晶のＨ’相あるいは混合体である。
【００２１】
【発明が解決しようとする課題】
上で説明した高誘電率Ｔａ２Ｏ５にはそれぞれ下記のような問題点がある。
【００２２】
まず、シリコン窒化膜上に形成されるＭＩＳ−Ｔａ２Ｏ５では、比誘電率はＬ相の典型的な値２５よりは大きいものの、４０程度に留まる。次に、Ｐｔ上にスパッタリング法で形成されるＴａ２Ｏ５では、比誘電率は７５以上と大きいものの、形成温度が５５０℃と高い。デバイス応用を考えて、たとえば深孔の内壁へ均一にＴａ２Ｏ５膜を形成するにはＣＶＤ法を用いて５００℃以下の温度で形成する技術が要求される。Ｒｕ上への高誘電率Ｔａ２Ｏ５の形成においても、７５０℃以上の熱処理温度が必要であり、デバイスプロセスへの適用を考えると、７００℃以下に低減する技術が必要である。加えて、これらＭＩＭおよびＭＩＳキャパシタの特性は、形成条件や熱処理条件に大きく依存し、再現性が乏しい。ＴｉＯ２やＡｌ２Ｏ３の添加に関しては、１４００℃の高温熱処理が必要であるので、デバイスプロセスへの適用は不可能である。
【００２３】
つまり、比誘電率が５０以上と大きいＴａ２Ｏ５を、ＭＩＳおよびＭＩＭキャパシタとして、半導体装置へ適用することのできる基盤技術は未だに確立していない。その理由は、なぜＴａ２Ｏ５の比誘電率は増大するのか、高誘電率と結晶構造の関係は何なのか、これらを実現する具体的および最適化条件は何なのかなどが把握されていないことが第一原因である。これらすべての疑問について、その基礎的機構を理解すると同時に、それらを応用する技術を開発することで、比誘電率が５０以上と大きいＴａ２Ｏ５を半導体装置のキャパシタ絶縁膜として適用することが可能となる。
【００２４】
本発明の第１の目的は、六方晶からなる比誘電率が５０以上であるＭＩＳおよびＭＩＭキャパシタを有する半導体装置を提供することにある。具体的には、以下に説明するように、五酸化タンタルと五酸化ニオブの固溶体を厚さ１０ｎｍ以下の誘電体膜として用いることにより、これを解決した。本発明の第２の目的は、そのような半導体装置の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
上記Ｔａ２Ｏ５キャパシタの課題を解決するために、以下に説明する知見を見出し、これを利用する高誘電体キャパシタとその製造方法を考案した。上記第１の目的の内、まず、最も基本となるＴａ２Ｏ５膜が高比誘電率化する機構について説明する。次に、Ｎｂ２Ｏ５とＴａ２Ｏ５の固溶体、つまり（Ｔａ、Ｎｂ）２Ｏ５が有効な解決手段であることを説明する。そして、上記第２の目的である、高比誘電率六方晶（Ｔａ、Ｎｂ）２Ｏ５膜を有するキャパシタで構成される半導体装置の製造方法について説明する。
【００２６】
まず、図８（ａ）に、Ｒｕ電極上にＣＶＤ法を用いて４８０℃で形成し、４００℃でオゾン酸化した後、７００℃窒素中で結晶化処理した比誘電率が５０と大きい厚さ９ｎｍのＴａ２Ｏ５膜のナノ領域電子線回折像を示す。回折像は写真で観察された回折点から模式的に書き直したものである。白丸はＲｕ膜からの回折点、黒丸はＴａ２Ｏ５膜からの回折点を示す。両者の面内での六回対称性は明らかである。つまり、ＭＩＭキャパシタにおける比誘電率が５０と大きいＲｕ上のＴａ２Ｏ５膜の結晶構造は、Ｌ相ではなく、まぎれもなく六方晶である。これはＲｕの（００１）面の六回対称性によって、六方晶Ｔａ２Ｏ５が安定化された結果である。六方晶Ｔａ２Ｏ５膜は、６００℃の結晶化処理でも観察された。単位胞が最も小さいδ相として解析すると、格子定数はａ＝０．３６３ｎｍ、ｃ＝０．３８９ｎｍであった。δ相以外にも図６で説明した、基底面を２倍あるいは√３倍した六方晶相、あるいはそれらをさらに整数倍した六方晶相である可能性もある。Ｐｔ上に形成した膜でも、同様にしてこの六方晶は、確認された。この場合には、Ｐｔの（１１１）面の三回対称性によって、六方晶Ｔａ２Ｏ５が安定化された結果である。また、Ｐｔの三回対称性およびＲｕの六回対称性が必ずしも膜の成長面と平行にある必要はなかった。つまり、無秩序な方位をもつＰｔやＲｕ膜上でも同様に六回対称性のＴａ２Ｏ５が成長した。ＰｔやＲｕ膜表面の段差などに現れる三回あるいは六回対称面に対して、六回対称性のＴａ２Ｏ５が成長した結果であった。このように、比誘電率が５０以上と大きいＭＩＭ−Ｔａ２Ｏ５の結晶構造が、明確に初めて六方晶と確認された。
【００２７】
そして、この六方晶ＭＩＭ−Ｔａ２Ｏ５が６００℃の低温でも結晶化したもうひとつの要因は、膜厚が１０ｎｍ以下と小さいために長周期構造のＬ相が不安定になったことである。逆に、熱処理温度が７５０℃を超えたり６００℃を下回ったりすると、六方晶は不安定になった。形成温度が５００℃を超えても六方晶は不安定になった。また、膜厚が２０ｎｍを超えたり、５ｎｍを下回ったりしても、六方晶は不安定になった。つまり、比誘電率の大きい六方晶ＭＩＭ−Ｔａ２Ｏ５を安定化させる技術を開発した。
【００２８】
次に、図８（ｂ）に、表面を窒化したポリシリコン上にＣＶＤ法を用いて４５０℃で形成し、酸素中７５０℃で酸化結晶化処理した厚さ８ｎｍのＴａ２Ｏ５膜のＸ線回折図形を示す。回折角（横軸２θ）が２３°、２９°および３７°付近の回折線は、Ｌ相なら（００１）、（１、１１、０）、（１、１１、１）に、δ相なら（００１）、（１００）、（１０１）に帰属される。Ｌ相に帰属すると、ａ＝０．６１ｎｍ、ｃ＝０．３８８ｎｍが得られ、粉体のＬ相（ａ＝０．６２ｎｍ、ｃ＝０．３８９ｎｍ）と比較して、ａ軸長は１．６％短い。加えて、Ｌ相と決定するだけの情報、例えば図７で説明したような回折線の分裂など、は見られない。δ相に帰属すると、ａ＝０．３５８ｎｍ、ｃ＝０．３８９ｎｍの格子定数が得られ、粉体のδ相（ａ＝０．３６２ｎｍ、ｃ＝０．３８８ｎｍ）と比較して、ａ軸が１．１％短い。しかし、１７°付近に観察される弱い回折線（黒丸印）に注目し、これが図６で説明したδ相の√３倍周期をとる六方晶によると考えると、１７°、２３°、２９°および３７°付近の回折線は、（１００）、（００１）、（１１０）、（１１１）に帰属される。この時、ａ軸長として０．６２０ｎｍが得られ、報告されている値（０．６１７ｎｍから０．６２０ｎｍ）と、良く一致する。この六方晶ＭＩＳ−Ｔａ２Ｏ５の結晶化は７００℃の低温でも観察された。そして、これらＭＩＳ−Ｔａ２Ｏ５膜は、６０から７０の大きな比誘電率を示した。つまり、酸素中７００℃から７５０℃で酸化結晶化処理した比誘電率が６０以上と大きい厚さ８ｎｍのＭＩＳ−Ｔａ２Ｏ５の結晶構造は、明らかに六方晶であることが、格子定数から初めて明確に見出された。
【００２９】
そして、この六方晶ＭＩＳ−Ｔａ２Ｏ５が７００℃の低温でも結晶化したもうひとつの要因は、膜厚が１０ｎｍ以下と小さく長周期構造のＬ相が不安定になったことである。逆に、熱処理温度が７５０℃を超えたり７００℃を下回ったりすると、六方晶は不安定になった。形成温度が５００℃を超えても六方晶は不安定になった。また、膜厚が２０ｎｍを超えたり、５ｎｍを下回ったりしても、六方晶は不安定になった。つまり、比誘電率の大きい六方晶ＭＩＳ−Ｔａ２Ｏ５を安定化させる技術を開発した。
【００３０】
以上、ＭＩＳとＭＩＭの双方で説明したように、Ｔａ２Ｏ５の比誘電率が５０以上に増大する要因が、六方晶構造にあることを初めて明確に見出した。同時に、それらの形成技術を開発した。そこで、本発明では、この比誘電率が大きい六方晶Ｔａ２Ｏ５を結晶学的に一層安定化させる方法と、比誘電率を一層増大させる方法を考案した。その方法が以下に説明する、五酸化ニオブと五酸化タンタルの固溶体誘電体膜である。
【００３１】
Ｎｂ２Ｏ５はＴａ２Ｏ５の同属化合物である。Ｎｂ２Ｏ５においてもＴａ２Ｏ５と同様に、長周期構造が知られている。Ｐｏｗｄｅｒ Ｄｉｆｆｒａｃｔｉｏｎ、ｖｏｌ．１、ｐ．３４２（１９８６）に記述されているように、二つの結晶軸長は２ｎｍと大きい。一方、六方晶相が存在することも知られている。これについては、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、ｖｏｌ．２、ｐ．１５６−１７４（１９６３）に詳しく記述されている。つまり、Ｔａ２Ｏ５と同様に膜厚を小さくすると、長周期構造は不安定になり格子の小さい六方晶構造が安定化する。そこで、五酸化タンタルに五酸化ニオブを固溶させることで、六方晶構造がより安定化すると考えた。実際、ペンタエトキシタンタルとペンタエトキシニオブを原料として、厚さ１０ｎｍの五酸化タンタルと五酸化ニオブの全固溶体膜をＣＶＤ法で形成することができた。ＭＩＳとＭＩＭのキャパシタ構造によらず、また、（Ｔａ、Ｎｂ）２Ｏ５の固溶体組成によらず、面内の格子定数は０．３６ｎｍ（δ相を仮定して）あるいはその整数倍周期、あるいは０．３６ｎｍ をルート３倍した０．６３ｎｍあるいはその整数倍周期で表すことができた。これは、図６で説明した六方晶格子の相関と同じである。
【００３２】
さらに、図４に示すように、分極率から比誘電率を予測計算した結果、六方晶δ相の比誘電率は、Ｔａ２Ｏ５からＮｂ２Ｏ５へと組成が変化するにつれて、６２から１２３へ２倍に増大することがわかった。そこで、ＣＶＤ法を用いて形成温度４６０℃、熱処理温度６００℃で、膜厚が９ｎｍの（Ｔａ、Ｎｂ）２Ｏ５固溶体薄膜からなるＭＩＭキャパシタを形成し、その比誘電率の変化を調べた。結果を図４に合わせて示す。計算結果から予想されるように、薄膜の比誘電率は６０から１００まで増大した。同様の比誘電率の増大は、ＭＩＳキャパシタでも確認された。
【００３３】
最後に、ＣＶＤ原料中の不純物について述べる。Ｔａ２Ｏ５とＮｂ２Ｏ５の固溶体では、Ｎｂ置換量の増大に伴い比誘電率は増大する。一方、現在、Ｔａ２Ｏ５誘電体膜はペンタエトキシタンタルを原料として用いるＣＶＤ法で形成されるが、その原料中のＮｂ不純物量の低減に労力と費用がかけられている。しかし、電気特性的な観点からは、原料中のＮｂ不純物が誘電体膜に混入しても、何ら負の効果は生じない。つまり、ペンタエトキシタンタル中のニオブ不純物を低減するために費用をかける必要はない。逆に、ペンタエトキシニオブ中のタンタル不純物を低減するために費用をかける必要もない。半導体装置の製造プロセスにおける汚染管理、原料の製造プロセスにおける純度管理など実用的レベルから、ペンタエトキシタンタルＣＶＤ原料中への１％以下のＮｂ不純物、およびペンタエトキシニオブＣＶＤ原料中への１％以下のＴａ不純物の混入は十分に許容される。
【００３４】
以上述べたように、（Ｔａ、Ｎｂ）２Ｏ５固溶体の特徴は、（１）固溶の原理が六方晶の安定化にある、（２）膜厚を１０ｎｍ以下と小さくすることで、周期構造の小さい六方晶が一層安定化する、（３）結晶構造はＴａ２Ｏ５と同じ六方晶を維持しながら、結晶内部の分極率を増大させることで最大比誘電率を２倍までに増大し得る、（４）Ｔａ２Ｏ５と同様のＣＶＤ原料であるペンタエトキシニオブを原料として用いることができるので、Ｔａ２Ｏ５現行プロセスに大きな変更を加えることなく固溶体プロセスへ移行できる、（５）従来例で説明したＡｌやＴｉで必要な１４００℃の高温処理が不要である、（６）ＣＶＤ原料ではＴａとＮｂは互いに相手を不純物として含みやすい。しかし、固溶体はキャパシタ誘電体膜の特性に負の効果を与えないので、互いに微量不純物として含まれても問題ない、などである。
【００３５】
次に、本発明の第２の目的である、高比誘電率六方晶（Ｔａ、Ｎｂ）２Ｏ５固溶体膜を有するＭＩＭキャパシタの製造方法について説明する。もちろん、ＭＩＳ−（Ｔａ、Ｎｂ）２Ｏ５キャパシタにおいても同様に高比誘電率化は可能であるが、増大効果が顕著であるＭＩＭキャパシタについて説明する。
【００３６】
ここでは、キャパシタを形成するより以前の工程については、詳細を省略する。つまり、ＭＯＳトランジスタを形成し、そのソースおよびドレインより電気的に接続されるプラグを形成し、そして平坦化するまでの工程については、詳細な説明を省略する。プラグは平坦化されたシリコン酸化膜表面に開口部を持ち、その開口部はＰｔやＲｕなどの貴金属電極、あるいはＴｉＮ、Ｓｉ添加ＴｉＮ、 Ａｌ添加ＴｉＮ、ＴａＮ、Ｓｉ添加ＴａＮなどのバリアメタルで構成される。このプラグ開口部を持つ平坦化表面上に、エッチングストッパとして窒化シリコン膜を形成した後、厚さ１ミクロンから２ミクロンの層間絶縁膜（ＳｉＯ２）を堆積する。この層間絶縁膜中に窒化シリコン膜を貫通してプラグ開口部と接続するように、凹型の深い孔を形成する。孔の形状に制約はないが、孔の内側表面積が大きいほどキャパシタ容量は増大する。以下の説明では、孔の内側にのみキャパシタ絶縁膜を形成する構造を取り上げるが、孔の外側の一部あるいは全部にもキャパシタを形成するような構造でも、何ら問題はない。
【００３７】
凹型の孔を形成した層間絶縁膜上に、ＣＶＤ法を用いて厚さ数十ｎｍのＲｕあるいはＰｔ電極を形成する。次に、エッチバックなどの手法を用いて開口平坦部の膜のみを除去し、隣接するキャパシタ間を電気的に分離する。ここで、以降の工程における電極の熱変形を抑制するために、電極を不活性ガス雰囲気中で例えば５００℃から７００℃の温度で熱処理しても良い。この電極上に、ＣＶＤ法を用いて厚さ１０ｎｍ以下の（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜を形成する。ＣＶＤ原料としては、ペンタエトキシタンタルとペンタエトキシニオブの独立２系統、あるいは任意組成のペンタエトキシタンタルとペンタエトキシニオブの混合原料を用いた。形成温度は５００℃以下であることが必要である。なぜなら、凹型孔内面に均一に（Ｔａ、Ｎｂ）２Ｏ５誘電体膜を形成することに加えて、六方晶構造の安定化を図るため、そして膜形成中に電極表面が酸化されて凹凸化することを抑制するためである。次に、５５０℃以上７００℃以下の温度で（Ｔａ、Ｎｂ）２Ｏ５膜を熱処理する。Ｎｂを添加した固溶体は純Ｔａ２Ｏ５と比較して、結晶化に必要な温度は５０℃低い。ＭＩＳキャパシタでは、この熱処理温度領域は、６５０℃から７５０℃とＭＩＭで必要な結晶化温度よりも高い。なぜなら、ＰｔやＲｕ電極上では、電極の三回あるいは六回対称面の影響を受けて、高比誘電率六方晶がより低温で結晶化するからである。この温度を超えると六方晶が不安定になり、下回ると六方晶が十分に結晶化しない。これ以降の上部電極、層間絶縁膜、配線層の形成などは、本発明では本質的ではないので省略する。
【００３８】
以下に、具体的な実施例を挙げ、本発明の有効性を説明する。
【００３９】
【発明の実施の形態】
＜実施例１＞
実施例１を図１で説明する。これは、ＰｔもしくはＲｕ電極を下部電極に用いるＭＩＭキャパシタとして、比誘電率が５０以上大きい（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜を用いてキャパシタを形成する工程である。固溶体誘電体膜はＣＶＤ法により形成し、ペンタエトキシタンタルとペンタエトキシニオブを独立に供給して、固溶体組成を変化させた。ここでは、以下に説明する埋め込みプラグを形成するより以前の工程については省略する。
【００４０】
まず、積層するプラグ１とＡｌ添加ＴｉＮバリアメタル２及びＳｉＯ２からなるプラグ部層間絶縁膜３の上に、膜厚１５００ｎｍのＳｉＯ２からなるキャパシタ部層間絶縁膜４を、モノシランガスを原料とするプラズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパッタリング法で形成した後、レジストを塗布して周知のフォトリソグラフィー法によってＷマスクを加工し、ドライエッチング法によってキャパシタ部層間絶縁膜４をバリアメタル２の表面まで加工して、下部電極５を形成する深孔を形成した。
【００４１】
その後、膜厚２５ｎｍの下部電極５を化学的気相成長法によって堆積した。下部電極としては、ＲｕおよびＰｔを用いた。Ｒｕ電極は、有機金属錯体Ｒｕ（Ｃ２Ｈ５Ｃ２Ｈ４）（ビスエチルシクロペンタジエニルルテニウム）を（Ｃ２Ｈ４）２Ｏ（テトラヒドロフラン）に０．１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送するＣＶＤ技術を用いて形成した。基板と対面するシャワーヘッド内で、液体原料を酸素ガスおよび窒素ガスと混合し、基板に吹きつけた。形成温度は２９０℃、圧力は５Ｔｏｒｒである。Ｐｔ電極は、有機金属錯体ＣＨ３Ｃ２Ｈ４Ｐｔ（ＣＨ３）３（メチルシクロペンタジエニルトリメチル白金）を（Ｃ２Ｈ４）２Ｏ（テトラヒドロフラン）に０．１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送するＣＶＤ技術を用いて形成した。酸素ガスと窒素ガスを７対１の割合で混合し、基板と対面するシャワーヘッド内でこのガスを液体原料と混合して基板に吹きつけた。形成温度は２５０℃、圧力は５Ｔｏｒｒである。
【００４２】
その後、（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜６を化学的気相成長法によって形成した。前駆体としてペンタエトキシタンタル ［Ｔａ（ＯＣ２Ｈ５）５］ およびペンタエトキシニオブ ［Ｎｂ（ＯＣ２Ｈ５）５］を用い、各原料を独立に供給し、その供給量をマスフローコントローラで制御して任意組成の（Ｔａ１−ＸＮｂＸ）２Ｏ５固溶体薄膜を形成した。その他の形成条件は、０．５ＴｏｒｒのＮ２／Ｏ２混合ガス中 （圧力比Ｎ２／Ｏ２＝２／１）、基板温度４６０℃、膜厚９ｎｍ、であった。固溶体誘電体膜の結晶化を促進させるために、窒素気流中６５０℃で２分間、酸素気流中で６００℃で１分間熱処理した。続いて、下部電極と同じ材料からなるＲｕあるいはＰｔの上部電極７を、下部電極と同様にして形成した。
【００４３】
ここでは、バリアメタルとしてＡｌ添加ＴｉＮ、上下電極としてＲｕおよびＰｔ金属、を用いた半導体装置の製作工程例を示した。しかし、材料の選択肢は広く、Ａｌ添加ＴｉＮの変わりに、純ＴｉＮ、ＴａＮ、Ｓｉを添加したＴａＮ、などを用いても同様の効果が得られた。上部電極にはもちろん、ＣＶＤ法で形成したＴｉＮを用いても問題ない。
【００４４】
＜実施例２＞
実施例２を図２で説明する。これは、シリコン窒化膜で被覆したポリシリコン電極を用いるＭＩＳキャパシタに、Ｔａ２Ｏ５あるＮｂ２Ｏ５誘電体膜を用いてキャパシタを形成する工程である。
【００４５】
まず、ポリシリコンプラグ２１及びＳｉＯ２からなるプラグ部層間絶縁膜２２上に、膜厚２０００ｎｍのＳｉＯ２からなるキャパシタ部層間絶縁膜２３を、モノシランガスを原料とするプラズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパッタリング法で形成した後、レジストを塗布して周知のフォトリソグラフィー法によってＷマスクを加工し、ドライエッチング法によってキャパシタ部層間絶縁膜２３をポリシリコンプラグ２１の表面まで加工して、下部ポリシリコン電極２４を形成する深孔を形成した。
【００４６】
次に、厚さ２０ｎｍの導電性非晶質シリコン層を深孔の内面およびキャパシタ部層間絶縁膜２３の上面に渡って形成し、リソグラフィおよびエッチングプロセスによりキャパシタ部層間絶縁膜上面の非晶質シリコン層を除去して、深孔の内面にのみ非晶質シリコン層を残す。深孔内表面にシリコンの種付けをした後、６３０℃で熱処理して結晶化すると同時に表面を凹凸化してポリシリコン電極２４を形成する。この表面にＰＨ３を用いてＰをドープした後ＮＨ３熱処理して表面に窒化シリコン膜２５を形成した。
【００４７】
その後、Ｔａ２Ｏ５あるいはＮｂ２Ｏ５誘電体膜２６を化学的気相成長法によって形成した。前駆体としてペンタエトキシタンタル ［Ｔａ（ＯＣ２Ｈ５）５］ もしくはペンタエトキシニオブ ［Ｎｂ（ＯＣ２Ｈ５）５］を用い、０．５ＴｏｒｒのＮ２／Ｏ２混合ガス中 （圧力比Ｎ２／Ｏ２＝２／１）、基板温度４６０℃、膜厚８ｎｍ、の条件でＴａ２Ｏ５膜あるいはＮｂ２Ｏ５膜を形成した。誘電体膜の結晶化を促進させるために、酸素気流中７５０℃で２分間、熱処理した。続いて、ＴｉＮ上部電極２７を、ＣＶＤ法により形成した。
【００４８】
誘電体膜の特性指針となる換算膜厚（シリコン酸化膜厚に換算した比誘電率）は、Ｔａ２Ｏ５誘電体ＭＩＳ−キャパシタで３．１ｎｍ、Ｎｂ２Ｏ５誘電体キャパシタで２．９ｎｍであった。この値にはＴａ２Ｏ５もしくはＮｂ２Ｏ５誘電体と窒化シリコン電極界面の低誘電率層による容量が含まれる。したがって、両換算膜厚の差から類推して、Ｔａ２Ｏ５誘電体がＬ相でありその比誘電率が３０程度なら、Ｎｂ２Ｏ５の比誘電率は３７と計算される。Ｔａ２Ｏ５誘電体が六方晶相でありその比誘電率が６０なら、Ｎｂ２Ｏ５の比誘電率は９９、不完全な六方晶相で４０なら５４と計算される。膜厚が六方晶Ｔａ２Ｏ５の安定領域にあるので、Ｎｂ２Ｏ５の比誘電率は５０以上であることは明白である。
【００４９】
このように、Ｎｂ２Ｏ５における比誘電率の増大が確認された。
【００５０】
＜実施例３＞
実施例３を図３で説明する。これは、（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜をキャパシタ絶縁膜として用いるＭＩＭキャパシタを有する半導体記憶装置を形成する工程である。（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜をＣＶＤ法で形成する際に、ペンタエトキシタンタルとペンタエトキシニオブ原料をカクテルにして、単一原料として供給して、ある組成の固溶体膜を形成する特徴を有する。
【００５１】
Ｓｉ基板３１に、熱酸化による素子分離３２とイオン打ち込みによる拡散層３３を形成し、その上にポリシリコンとＷＳｉ２の積層からなるワード線３４と３５を形成した。その後、Ｓｉ３Ｎ４からなるバリア層３７上にポリシリコンとＷＳｉ２の積層からなるビット線３８と３９を形成した。また、ＳｉＯ２からなるプラグ部層間絶縁膜４２内に、ポリシリコンからなる第一のプラグ３６と、ポリシリコンからなる第二のプラグ４０と、ＴａＮからなるバリアメタル４１を形成した。これら積層プラグにより、トランジスタの拡散層３３とキャパシタの下部電極４５を電気的に接続する。これまでの工程で、キャパシタを形成する前工程と平坦化が完了した。
【００５２】
次に、Ｓｉ３Ｎ４からなる層間絶縁膜４３に続いて、膜厚１５００ｎｍのＳｉＯ２からなるキャパシタ部層間絶縁膜４４を、モノシランガスを原料とするプラズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパッタリング法で形成した後、レジストを塗布して周知のフォトリソグラフィー法によってＷマスクを加工し、ドライエッチング法によってキャパシタ部層間絶縁膜４４をバリアメタル４１の表面まで加工して、下部電極４５を形成する深孔を形成した。なお、孔の加工形状は、開口部が楕円筒形になるようにした。
【００５３】
その後、膜厚２０ｎｍの下部Ｒｕ電極４５を化学的気相成長法によって堆積した。下部Ｒｕ電極は、有機金属錯体Ｒｕ（Ｃ２Ｈ５Ｃ２Ｈ４）（ビスエチルシクロペンタジエニルルテニウム）を（Ｃ２Ｈ４）２Ｏ（テトラヒドロフラン）に０．１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送するＣＶＤ技術を用いて形成した。基板と対面するシャワーヘッド内で、液体原料を酸素ガスおよび窒素ガスと混合し、基板に吹きつけた。形成温度は２９０℃、圧力は５Ｔｏｒｒである。
【００５４】
その後、（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜４６を化学的気相成長法によって形成した。前駆体としてペンタエトキシタンタル ［Ｔａ（ＯＣ２Ｈ５）５］ およびペンタエトキシニオブ ［Ｎｂ（ＯＣ２Ｈ５）５］のカクテル原料を用いた。組成は、（Ｔａ１−ＸＮｂＸ）２Ｏ５を用い、ｘ＝０、０．０１、０．１、０．３、０．５、０．７、０．９、０．９９、１、である。カクテル原料の供給量をマスフローコントローラで制御して、各組成の（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜を形成した。その他の形成条件は、０．５ＴｏｒｒのＮ２／Ｏ２混合ガス中 （圧力比Ｎ２／Ｏ２＝２／１）、基板温度４６０℃、膜厚９ｎｍ、であった。固溶体誘電体膜の結晶化を促進させるために、窒素気流中６５０℃で２分間、酸素気流中で６００℃で１分間熱処理した。
【００５５】
続いて、Ｒｕからなる上部電極４７を、下部電極と同様にして形成した。キャパシタの上部にＳｉＯ２からなる配線部層間絶縁膜４８と、Ｗからなる第二の配線層４９を形成した。
【００５６】
図５に、キャパシタ容量の変化を示した。固溶体膜中のニオブ含有量の増大とともにキャパシタ容量は増大し、タンタルを含まない純五酸化ニオブにおいて最大で２倍まで増大した。また、純五酸化タンタルあるいは純五酸化ニオブから１％程度の固溶範囲内では顕著な変化は見られない。つまり、相互に不純物として含まれても影響しない。この容量記憶素子のメモリ動作を確認したところ、所望の特性が得られることを確認した。
【００５７】
ここでは、バリアメタルとしてＴａＮ、上下電極としてＲｕ金属、を用いた半導体装置の製作工程例を示した。しかし、材料の選択肢は広く、ＴａＮの変わりにＳｉを添加したＴａＮ、ＴｉＮ、Ａｌを添加したＴｉＮ、などを用いても同様の効果が得られた。下部電極にはもちろん、ＣＶＤ法で形成したＰｔを用いても問題ない。上部電極に関しては、ＰｔやＲｕ以外にＴｉＮを用いても同じ効果が得られた。
【００５８】
【発明の効果】
本発明によれば、比誘電率が５０から最大１００と大きいＴａ２Ｏ５とＮｂ２Ｏ５の固溶体を、安定に再現性良くキャパシタの誘電体膜として適用することが可能となる。これにより、信号量を増大させてデバイス動作の信頼性を向上させることが可能である。あるいは、キャパシタ高さを低減してプロセス負荷を低減することができる。さらに、高誘電率の起源である六方晶構造が６００℃の温度から結晶化するので、形成温度が低温化されて、トランジスタ特性の劣化を抑制することができる。つまり、半導体容量素子の微細化による高集積化、工程簡略化および高信頼化による歩留まりの向上、等を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例１を説明する工程の縦断面図。
【図２】本発明の実施例２を説明する工程の縦断面図。
【図３】本発明の実施例３を説明する工程の縦断面図。
【図４】本発明の実施例１における（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜の高誘電率化を説明するグラフ。
【図５】本発明の実施例３における（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜をキャパシタ絶縁膜として有する半導体記憶装置に関して、その高容量化を説明するグラフ。
【図６】Ｔａ２Ｏ５の多形における斜方晶Ｌ相と六方晶δ層および関連の六方晶に関して、結晶格子の相互関係をＴａ−Ｏ配位多面体を用いて比較する図。
【図７】Ｔａ２Ｏ５の多形における斜方晶Ｌ相と六方晶δ層に関して、その類似性を説明するＸ線回折図。
【図８】膜厚が１０ｎｍ以下のＭＩＳ−およびＭＩＭ−Ｔａ２Ｏ５膜の結晶構造が六方晶であることを示す図であり、（ａ）は、Ｒｕ電極上に形成したＭＩＭ−Ｔａ２Ｏ５膜に関して、六回対称性を明確に示すナノ領域電子線回折図、（ｂ）は、窒化シリコン膜で被覆したポリシリコン電極上に形成したＭＩＳ−Ｔａ２Ｏ５膜に関して、結晶構造が六方晶であることを示すＸ線回折図。
【符号の説明】
１…プラグ、２…バリアメタル、３…プラグ部層間絶縁膜、４…キャパシタ部層間絶縁膜、５…下部電極、６…（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜、７…上部電極、２１…ポリシリコンプラグ、２２…プラグ部層間絶縁膜、２３…キャパシタ部層間絶縁膜、２４…ポリシリコン電極、２５…窒化シリコン膜、２６…（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜、２７…ＴｉＮ上部電極、３１…基板（Ｓｉ）、３２…素子分離（ＳｉＯ２）、３３…拡散層、３４…ワード線（ポリシリコン）、３５…ワード線（ＷＳｉ２）、３６…第一のプラグ（ポリシリコン）、３７…バリア層（Ｓｉ３Ｎ４）、３８…ビット線（ポリシリコン）、３９…ビット線（ＷＳｉ２）、４０…第二のプラグ（ポリシリコン）、４１…バリアメタル、４２…プラグ部層間絶縁膜（ＳｉＯ２）、４３…層間絶縁膜（Ｓｉ３Ｎ４）、４４…キャパシタ部層間絶縁膜（ＳｉＯ２）、４５…下部電極、４６…（Ｔａ、Ｎｂ）２Ｏ５固溶体誘電体膜、４７…上部電極、４８…配線部層間絶縁膜（ＳｉＯ２）、４９…第二の配線層（Ｗ）。

Claims (15)

  1. キャパシタを有する半導体装置において、
    上記キャパシタは、下部電極及び上部電極と該各電極間に設けられた誘電体膜とを有し、
    上記誘電体膜が、五酸化タンタルと五酸化ニオブの固溶体からなり、六方晶結晶構造を有することを特徴とする半導体装置。
  2. キャパシタを有する半導体装置において、
    上記キャパシタは、下部電極及び上部電極と該各電極間に設けられた誘電体膜とを有し、
    上記誘電体膜が、五酸化タンタルニオブ（（Ｔａ，Ｎｂ）２Ｏ５）からなり、六方晶結晶構造を有することを特徴とする半導体装置。
  3. 上記誘電体膜が、比誘電率が５０以上で厚さが１０ｎｍ以下であることを特徴とする請求項１叉は２に記載の半導体装置。
  4. 上記六方晶結晶構造が、基底面内で０.３６ｎｍあるいはその整数倍周期であることを特徴とする請求項３記載の半導体装置。
  5. 上記六方晶結晶構造が、基底面内で０.６３ｎｍあるいはその整数倍周期であることを特徴とする請求項３記載の半導体装置。
  6. 上記下部電極が、白金及びルテニウムの中から選ばれた少なくとも１種から構成されていることを特徴とする請求項１又は２に記載の半導体装置。
  7. 半導体基板と、
    該半導体基板の主表面に形成されたＭＯＳトランジスタと、
    該ＭＯＳトランジスタのソース領域又はドレイン領域と電気的に接続されたプラグと、
    該プラグ上に設けられた層間絶縁膜と、
    上記層間絶縁膜内に設けられた凹型の孔と、
    該凹型の孔内に形成されたキャパシタとを有し、
    該キャパシタが、
    上記凹型の孔の少なくとも内側側面及び底面上に形成され、かつ、上記プラグと電気的に接続された下部電極と、
    該下部電極上に設けられた五酸化タンタルと五酸化ニオブの固溶体からなる誘電体膜と、
    該誘電体膜上に設けられた上部電極とからなり、
    前記誘電体膜は、六方晶結晶構造を有することを特徴とする半導体装置。
  8. 半導体基板と、
    該半導体基板の主表面に形成されたＭＯＳトランジスタと、
    該ＭＯＳトランジスタのソース領域又はドレイン領域と電気的に接続されたプラグと、
    該プラグ上に設けられた層間絶縁膜と、
    上記層間絶縁膜内に設けられた凹型の孔と、
    該凹型の孔内に形成されたキャパシタとを有し、
    該キャパシタが、
    上記凹型の孔の少なくとも内側側面及び底面上に形成され、かつ、上記プラグと電気的に接続された下部電極と、
    該下部電極上に設けられた五酸化タンタルニオブ（（Ｔａ，Ｎｂ）２Ｏ５）からなる誘電体膜と、
    該誘電体膜上に設けられた上部電極とからなり、
    前記誘電体膜は、六方晶結晶構造を有することを特徴とする半導体装置。
  9. 上記誘電体膜が、比誘電率が５０以上で厚さが１０ｎｍ以下であることを特徴とする請求項７叉は８に記載の半導体装置。
  10. 上記六方晶結晶構造が、基底面内で０.３６ｎｍあるいはその整数倍周期であることを特徴とする請求項９に記載の半導体装置。
  11. 上記六方晶結晶構造が、基底面内で０.６３ｎｍあるいはその整数倍周期であることを特徴とする請求項９に記載の半導体装置。
  12. 上記下部電極が、白金及びルテニウムの中から選ばれた少なくとも１種から構成されていることを特徴とする請求項７叉は８に記載の半導体装置。
  13. 層間絶縁膜内に凹型の孔を設ける工程と、
    該凹型の孔の少なくとも内側側面及び底面上に下部電極を形成する工程と、該下部電極上に、厚さが１０ｎｍ以下の五酸化タンタルと五酸化ニオブの固溶体からなる誘電体膜を、ペンタエトキシタンタルとペンタエトキシニオブの混合原料を用いる化学的気相成長法により形成する工程と、
    該誘電体膜上に上部電極を形成する工程を有し、
    該誘電体膜は、六方晶結晶構造を有し、
    上記下部電極，上記誘電体膜及び上記上部電極とによりキャパシタを構成することを特徴とする半導体装置の製造方法。
  14. 上記下部電極を形成する工程を、ビスエチルシクロペンタジエニルルテニウムをテトラヒドロフランに０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する化学的気相成長法により行なうことを特徴とする請求項１３に記載の半導体装置の製造方法。
  15. 上記下部電極を形成する工程を、メチルシクロペンタジエニルトリメチル白金をテトラヒドロフランに０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する化学的気相成長法により行なうことを特徴とする請求項１３に記載の半導体装置の製造方法。
JP2000360707A 2000-11-22 2000-11-22 半導体装置およびその製造方法 Expired - Fee Related JP3624822B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000360707A JP3624822B2 (ja) 2000-11-22 2000-11-22 半導体装置およびその製造方法
TW090118660A TW515036B (en) 2000-11-22 2001-07-31 Semiconductor device and its manufacturing method
KR1020010047418A KR20020040541A (ko) 2000-11-22 2001-08-07 반도체장치 및 그 제조방법
US09/930,144 US6576928B2 (en) 2000-11-22 2001-08-16 Semiconductor device capacitor with high permittivity tantalum pentoxide/niobium pentoxide dielectric
US10/421,903 US6867090B2 (en) 2000-11-22 2003-04-24 Semiconductor device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000360707A JP3624822B2 (ja) 2000-11-22 2000-11-22 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2002164516A JP2002164516A (ja) 2002-06-07
JP2002164516A5 JP2002164516A5 (ja) 2004-11-25
JP3624822B2 true JP3624822B2 (ja) 2005-03-02

Family

ID=18832254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000360707A Expired - Fee Related JP3624822B2 (ja) 2000-11-22 2000-11-22 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6576928B2 (ja)
JP (1) JP3624822B2 (ja)
KR (1) KR20020040541A (ja)
TW (1) TW515036B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548341B2 (en) * 2000-08-09 2003-04-15 Infineon Technologies, Ag Process for producing a first electrode and a second electrode, electronic component and electronic memory element
US7571217B1 (en) * 2000-08-16 2009-08-04 Parallel Networks, Llc Method and system for uniform resource locator transformation
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
UA77459C2 (en) 2001-11-03 2006-12-15 Thin-film capacitor and a method for producing the capacitor
JP4012411B2 (ja) 2002-02-14 2007-11-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003332582A (ja) * 2002-05-13 2003-11-21 Toshiba Corp 半導体装置及びその製造方法
KR100881735B1 (ko) * 2002-12-30 2009-02-06 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
JP4563655B2 (ja) * 2003-04-23 2010-10-13 株式会社日立製作所 半導体装置及びその製造方法
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
KR100519777B1 (ko) * 2003-12-15 2005-10-07 삼성전자주식회사 반도체 소자의 캐패시터 및 그 제조 방법
KR100634509B1 (ko) * 2004-08-20 2006-10-13 삼성전자주식회사 3차원 반도체 캐패시터 및 그 제조 방법
KR100647484B1 (ko) * 2004-11-23 2006-11-23 삼성전자주식회사 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
JP4775996B2 (ja) * 2005-03-29 2011-09-21 日本碍子株式会社 金属酸化物膜の製造方法
US20070020955A1 (en) * 2005-07-22 2007-01-25 Samsung Electro-Mechanics Co., Ltd. Fabrication method of composite metal oxide dielectric film, and composite metal oxide dielectric film fabricated thereby
KR101159073B1 (ko) * 2005-09-23 2012-06-25 삼성전자주식회사 새로운 유기금속 전구체 물질 및 이를 이용한 금속박막의제조방법
US7560392B2 (en) * 2006-05-10 2009-07-14 Micron Technology, Inc. Electrical components for microelectronic devices and methods of forming the same
US20110049454A1 (en) * 2006-06-23 2011-03-03 Motoyasu Terao Semiconductor device
US8124528B2 (en) 2008-04-10 2012-02-28 Micron Technology, Inc. Method for forming a ruthenium film
JP2009283658A (ja) * 2008-05-22 2009-12-03 Elpida Memory Inc キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置
JP5615136B2 (ja) * 2010-01-12 2014-10-29 三菱電機株式会社 立体画像補正方法、立体表示装置、および立体画像生成装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861129B2 (ja) 1989-10-23 1999-02-24 日本電気株式会社 半導体装置
JPH0590219A (ja) 1991-09-26 1993-04-09 Toshiba Corp 半導体装置の製造方法
JP3351856B2 (ja) * 1992-04-20 2002-12-03 テキサス インスツルメンツ インコーポレイテツド 構造体およびコンデンサの製造方法
US6126743A (en) * 1993-03-12 2000-10-03 Sumitomo Chemical Company, Limited Process for producing dielectrics and fine single crystal powders and thin film capacitor
EP0749134B1 (en) 1995-06-16 2002-10-02 AT&T IPM Corp. Dielectric material comprising Ta2O5 doped with TiO2 and devices employing same
JP3137004B2 (ja) 1995-09-11 2001-02-19 ソニー株式会社 半導体素子のキャパシタ構造の作製方法
US5948216A (en) 1996-05-17 1999-09-07 Lucent Technologies Inc. Method for making thin film tantalum oxide layers with enhanced dielectric properties and capacitors employing such layers
US5754392A (en) 1996-10-22 1998-05-19 Cava; Robert Joseph Article comprising a relatively temperature-insensitive Ta-oxide based capacitive element
EP0860462A3 (en) * 1997-02-24 1999-04-21 Dow Corning Toray Silicone Company Limited Composition and method for the formation of silica thin films
JPH10247723A (ja) 1997-03-04 1998-09-14 Oki Electric Ind Co Ltd 半導体装置のキャパシタの製造方法
JP3116016B2 (ja) 1997-06-23 2000-12-11 株式会社ハーネス総合技術研究所 端子接続構造
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
JP3630551B2 (ja) * 1998-04-02 2005-03-16 株式会社東芝 半導体記憶装置及びその製造方法
JP2000236076A (ja) * 1999-02-15 2000-08-29 Nec Corp 半導体装置及びその製造方法
KR20010017820A (ko) * 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
KR20010061278A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 형성방법

Also Published As

Publication number Publication date
JP2002164516A (ja) 2002-06-07
TW515036B (en) 2002-12-21
US20030201485A1 (en) 2003-10-30
KR20020040541A (ko) 2002-05-30
US20020074582A1 (en) 2002-06-20
US6867090B2 (en) 2005-03-15
US6576928B2 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
JP3624822B2 (ja) 半導体装置およびその製造方法
US7018933B2 (en) Method of forming a metal-insulator-metal capacitor
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
JP3169866B2 (ja) 薄膜キャパシタ及びその製造方法
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
KR20010040303A (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
JP3867283B2 (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
JP4230243B2 (ja) 半導体装置及びその製造方法
JP2001036042A (ja) 誘電体素子とその製造方法及び半導体装置
KR100633330B1 (ko) 반도체 장치의 캐패시터 제조방법
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JP2000216359A (ja) 半導体装置の製造方法
JP2009054753A (ja) 強誘電体装置及びその製造方法
JP2000216360A (ja) 半導体メモリ素子
JPH11330408A (ja) 薄膜キャパシタの製造方法
KR20040060083A (ko) 금속 산화물 하부전극을 구비하는 반도체 소자의 캐패시터형성방법
JP2007115906A (ja) 強誘電体キャパシタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041122

LAPS Cancellation because of no payment of annual fees