JP2002164516A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002164516A JP2002164516A JP2000360707A JP2000360707A JP2002164516A JP 2002164516 A JP2002164516 A JP 2002164516A JP 2000360707 A JP2000360707 A JP 2000360707A JP 2000360707 A JP2000360707 A JP 2000360707A JP 2002164516 A JP2002164516 A JP 2002164516A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dielectric film
- film
- capacitor
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 239000013078 crystal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000006104 solid solution Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 15
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 15
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000000243 solution Substances 0.000 claims abstract description 7
- VUWVDWMFBFJOCE-UHFFFAOYSA-N niobium(5+);oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Ta+5] VUWVDWMFBFJOCE-UHFFFAOYSA-N 0.000 claims abstract description 4
- 239000010955 niobium Substances 0.000 claims description 37
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 26
- 229910052758 niobium Inorganic materials 0.000 claims description 25
- 239000002994 raw material Substances 0.000 claims description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- ZTILUDNICMILKJ-UHFFFAOYSA-N niobium(v) ethoxide Chemical compound CCO[Nb](OCC)(OCC)(OCC)OCC ZTILUDNICMILKJ-UHFFFAOYSA-N 0.000 claims description 12
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 12
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 claims description 12
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 claims description 10
- ZKATWMILCYLAPD-UHFFFAOYSA-N niobium pentoxide Inorganic materials O=[Nb](=O)O[Nb](=O)=O ZKATWMILCYLAPD-UHFFFAOYSA-N 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 7
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 5
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- DQEYHSVSMPJXLJ-UHFFFAOYSA-N C1(C=CC=C1)[Pt](CC)(C)C Chemical compound C1(C=CC=C1)[Pt](CC)(C)C DQEYHSVSMPJXLJ-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 20
- 230000010354 integration Effects 0.000 abstract description 3
- 238000002955 isolation Methods 0.000 abstract description 3
- 238000003860 storage Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 127
- 229910052715 tantalum Inorganic materials 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 16
- 239000010410 layer Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000000203 mixture Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 229910052718 tin Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- -1 Oxygen ions Chemical class 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000002003 electron diffraction Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000002243 precursor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000087 stabilizing effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910001460 tantalum ion Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 150000004696 coordination complex Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Abstract
(57)【要約】
【課題】 本発明は、半導体容量記憶装置の、特に五酸
化タンタルニオブ誘電体膜の構造とその形成方法に関す
る。純五酸化タンタルの比誘電率は形成条件によっては
数倍の範囲で増大するが、その再現性と安定性に問題が
あった。 【解決手段】 層間絶縁膜上に開口した深孔の内側に下
部電極としてＲｕもしくはＰｔ膜を形成し素子間分離し
た後、五酸化タンタルと五酸化ニオブの固溶体からなる
厚さ１０ｎｍ以下の誘電体膜を形成する（図１）。この
誘電体膜は結晶構造が六方晶で、比誘電率は五酸化ニオ
ブ量の増大とともに増大し、最大で１００を超える。ま
た、５５０℃から７００℃の熱処理で安定に結晶化す
る。 【効果】 高い比誘電率は、大容量高集積の半導体容量
記憶装置におけるキャパシタ構造を簡略化し、信頼性を
向上させると同時に製造コストを低減することができ
る。
化タンタルニオブ誘電体膜の構造とその形成方法に関す
る。純五酸化タンタルの比誘電率は形成条件によっては
数倍の範囲で増大するが、その再現性と安定性に問題が
あった。 【解決手段】 層間絶縁膜上に開口した深孔の内側に下
部電極としてＲｕもしくはＰｔ膜を形成し素子間分離し
た後、五酸化タンタルと五酸化ニオブの固溶体からなる
厚さ１０ｎｍ以下の誘電体膜を形成する（図１）。この
誘電体膜は結晶構造が六方晶で、比誘電率は五酸化ニオ
ブ量の増大とともに増大し、最大で１００を超える。ま
た、５５０℃から７００℃の熱処理で安定に結晶化す
る。 【効果】 高い比誘電率は、大容量高集積の半導体容量
記憶装置におけるキャパシタ構造を簡略化し、信頼性を
向上させると同時に製造コストを低減することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、五酸化タンタルな
どの金属酸化物を誘電体として用いたキャパシタを有す
る半導体装置及びその製造方法に関する。
どの金属酸化物を誘電体として用いたキャパシタを有す
る半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭ）をはじめとするＬＳＩを有する半導体
装置では、高集積化に伴ってキャパシタ面積が縮小す
る。そこで、これまでキャパシタ絶縁膜として使用され
てきたシリコン酸化物に代わって、比誘電率が数十と大
きい五酸化タンタル（Ｔａ2Ｏ5）などの金属酸化物誘電
体をキャパシタ絶縁膜に適用することが検討されてい
る。加えて、最小加工寸法が０.１５μｍ以下となるよ
うなギガビット世代の半導体装置では、たとえ比誘電率
の大きい金属酸化物誘電体を適用しても、蓄積電荷量を
一層増大させるために深孔や凸型の表面上に、ＣＶＤ法
（化学的気相成長法）を用いて誘電体膜を形成する必要
がある。
モリ（ＤＲＡＭ）をはじめとするＬＳＩを有する半導体
装置では、高集積化に伴ってキャパシタ面積が縮小す
る。そこで、これまでキャパシタ絶縁膜として使用され
てきたシリコン酸化物に代わって、比誘電率が数十と大
きい五酸化タンタル（Ｔａ2Ｏ5）などの金属酸化物誘電
体をキャパシタ絶縁膜に適用することが検討されてい
る。加えて、最小加工寸法が０.１５μｍ以下となるよ
うなギガビット世代の半導体装置では、たとえ比誘電率
の大きい金属酸化物誘電体を適用しても、蓄積電荷量を
一層増大させるために深孔や凸型の表面上に、ＣＶＤ法
（化学的気相成長法）を用いて誘電体膜を形成する必要
がある。
【０００３】本明細書では、五酸化タンタルやＴａ2Ｏ5
という表現を用いるが、これは必ずしも厳密なＴａとＯ
の定比組成を意味しない。さらに、タンタル元素の一部
をニオブ元素で置換したようなタンタル酸化物とニオブ
酸化物の固溶体に対して五酸化タンタルニオブもしくは
（Ｔａ、Ｎｂ）2Ｏ5という記述を、あるいはすべてをニ
オブ元素で置換したような純ニオブ酸化物に対して五酸
化ニオブもしくはＮｂ2Ｏ5という記述を用いる。加え
て、同じＴａ2Ｏ5や（Ｔａ、Ｎｂ）2Ｏ5でも、結晶対称
性の違い（六方晶や斜方晶など）に重きを置いて説明す
る。
という表現を用いるが、これは必ずしも厳密なＴａとＯ
の定比組成を意味しない。さらに、タンタル元素の一部
をニオブ元素で置換したようなタンタル酸化物とニオブ
酸化物の固溶体に対して五酸化タンタルニオブもしくは
（Ｔａ、Ｎｂ）2Ｏ5という記述を、あるいはすべてをニ
オブ元素で置換したような純ニオブ酸化物に対して五酸
化ニオブもしくはＮｂ2Ｏ5という記述を用いる。加え
て、同じＴａ2Ｏ5や（Ｔａ、Ｎｂ）2Ｏ5でも、結晶対称
性の違い（六方晶や斜方晶など）に重きを置いて説明す
る。
【０００４】Ｔａ2Ｏ5をキャパシタ絶縁膜として有する
半導体装置に関しては、例えば、1999 Symposium on VL
SI Technology, Digest of Technical Papers, p.99-10
0に記載されている。その比誘電率は２５から３０とさ
れている。一方、Ｔａ2Ｏ5には結晶構造の異なる種々の
多形が知られている。これらについては、例えば、Jour
nal of Research of the National Bureau of Standard
s, vol.72A, p.175-186（1968）に記載されている。本
発明の新規性を明確にする上で重要なので、まず、Ｔａ
2Ｏ5において知られている結晶構造を説明し、次に、結
晶構造と比誘電率の関係について説明する。
半導体装置に関しては、例えば、1999 Symposium on VL
SI Technology, Digest of Technical Papers, p.99-10
0に記載されている。その比誘電率は２５から３０とさ
れている。一方、Ｔａ2Ｏ5には結晶構造の異なる種々の
多形が知られている。これらについては、例えば、Jour
nal of Research of the National Bureau of Standard
s, vol.72A, p.175-186（1968）に記載されている。本
発明の新規性を明確にする上で重要なので、まず、Ｔａ
2Ｏ5において知られている結晶構造を説明し、次に、結
晶構造と比誘電率の関係について説明する。
【０００５】熱力学的に安定な相としては、Ｌ相（ある
いはベータ相）と呼ばれる低温相と、それよりも高温で
安定化するＨ相の二つが知られている。通常Ｔａ2Ｏ5と
言えば、斜方晶からなるＬ相をさす。これは、熱力学的
にはおよそ９５０℃から１３５０℃の温度範囲で安定な
相である。結晶構造として完全なＬ相を得るには、Ｌ相
とＨ相との相転移温度である１３５０℃付近で長時間焼
鈍することが必要である。Ｈ相を、その安定温度領域か
ら室温まで急冷すると、種々の相が準安定相として凍結
される。そのひとつに単斜晶系に属するいわゆるＨ’と
記述される相がある。
いはベータ相）と呼ばれる低温相と、それよりも高温で
安定化するＨ相の二つが知られている。通常Ｔａ2Ｏ5と
言えば、斜方晶からなるＬ相をさす。これは、熱力学的
にはおよそ９５０℃から１３５０℃の温度範囲で安定な
相である。結晶構造として完全なＬ相を得るには、Ｌ相
とＨ相との相転移温度である１３５０℃付近で長時間焼
鈍することが必要である。Ｈ相を、その安定温度領域か
ら室温まで急冷すると、種々の相が準安定相として凍結
される。そのひとつに単斜晶系に属するいわゆるＨ’と
記述される相がある。
【０００６】Ｌ相よりも低温で得られる六方晶について
説明する。まず、図６を用いてＬ相と六方晶相を比較す
る。各多角形（六角形および点線で示した多角形）は、
Ｔａ原子を含むＺ＝０面の原子配列を表す配位多面体ク
ラスタである。各多角形の中心をタンタルイオンが占有
し、タンタルイオンの上下席（紙面の上下に相当する）
および頂点席（紙面内の多角形の頂点に相当する）を酸
素イオンが占有する。五角形からなる細線はＬ相におけ
るクラスタを、六角形からなる太線はδ相など六方晶相
のクラスタを示す。Ｌ相のクラスタでは、Ｔａイオン
は、酸素イオンによって面内５もしくは４配位、上下で
２配位されて、それぞれpentagonal bi-pyramidもしく
はsquare bi-pyramidクラスタを形成する。これらは
“理想的なＬ相”で表される単位胞をもたらす。しかし
実際は、立体障害によりクラスタが歪むと同時に、特定
の酸素席に部分欠損を導入するので対称性が低下する。
その結果、実際のＬ相の単位胞は、図中の“理想的なＬ
相”を水平方向に１１倍した４ｎｍと長い周期を持つ。
一方、六方晶相では、酸素席に統計的に空格子を導入す
ることで立体障害が緩和される結果、図に示す様に面内
で稜共有する六角形から構成されるhexagonal bi-pyram
idクラスタが形成される。中でも、δ相は０.４ｎｍ以
下の格子定数を持つ“最小の単位胞”で構成される六方
晶である。δ相の対称性が低下すると、図に示すよう
に、“δ相を面内で２倍”あるいは“δ相を面内でルー
ト３倍”した周期を持つ類似の六方晶が得られる。これ
ら、六方晶の詳細は、例えば、Acta Cryst.、vol.14、
p.1278-1281（1961）およびJapanese Journal of Appli
ed Physics、vol.6、p.21-34（1967）およびSov. Phys.
Crystallogr.、vol.24、p.537-539（1979）およびSov.
Phys. Crystallogr.、 vol.25、p.669-672（1980）に
記載されている。
説明する。まず、図６を用いてＬ相と六方晶相を比較す
る。各多角形（六角形および点線で示した多角形）は、
Ｔａ原子を含むＺ＝０面の原子配列を表す配位多面体ク
ラスタである。各多角形の中心をタンタルイオンが占有
し、タンタルイオンの上下席（紙面の上下に相当する）
および頂点席（紙面内の多角形の頂点に相当する）を酸
素イオンが占有する。五角形からなる細線はＬ相におけ
るクラスタを、六角形からなる太線はδ相など六方晶相
のクラスタを示す。Ｌ相のクラスタでは、Ｔａイオン
は、酸素イオンによって面内５もしくは４配位、上下で
２配位されて、それぞれpentagonal bi-pyramidもしく
はsquare bi-pyramidクラスタを形成する。これらは
“理想的なＬ相”で表される単位胞をもたらす。しかし
実際は、立体障害によりクラスタが歪むと同時に、特定
の酸素席に部分欠損を導入するので対称性が低下する。
その結果、実際のＬ相の単位胞は、図中の“理想的なＬ
相”を水平方向に１１倍した４ｎｍと長い周期を持つ。
一方、六方晶相では、酸素席に統計的に空格子を導入す
ることで立体障害が緩和される結果、図に示す様に面内
で稜共有する六角形から構成されるhexagonal bi-pyram
idクラスタが形成される。中でも、δ相は０.４ｎｍ以
下の格子定数を持つ“最小の単位胞”で構成される六方
晶である。δ相の対称性が低下すると、図に示すよう
に、“δ相を面内で２倍”あるいは“δ相を面内でルー
ト３倍”した周期を持つ類似の六方晶が得られる。これ
ら、六方晶の詳細は、例えば、Acta Cryst.、vol.14、
p.1278-1281（1961）およびJapanese Journal of Appli
ed Physics、vol.6、p.21-34（1967）およびSov. Phys.
Crystallogr.、vol.24、p.537-539（1979）およびSov.
Phys. Crystallogr.、 vol.25、p.669-672（1980）に
記載されている。
【０００７】δ相に代表される六方晶五酸化タンタル
は、室温から非晶質タンタル酸化物を加熱したり、室温
からタンタル薄膜やタンタル箔を酸化加熱処理したりし
て得られる。これら六方晶は低温で形成されるという特
徴に加えて、厚さが数十ｎｍ程度の薄膜の形態におい
て、より安定化するという特徴を持つ。図６で説明した
ように、Ｌ相の結晶格子は一軸方向に４ｎｍの長い周期
を持つ。したがって、Ｌ相薄膜では、膜厚方向の単位胞
の数は、厚さが４０ｎｍで１０単位胞、１２ｎｍで３単
位胞、と膜厚が小さいほど減少する。その結果、膜厚が
長い周期の数倍程度（３０−４０ｎｍ）に減少すると、
Ｌ相の結晶格子は不安定になり、結晶構造は周期長が
０.４ｎｍ以下と小さい六方晶へと構造相転移する。故
に、低温かつ膜厚が小さいほど六方晶構造が安定に形成
される。
は、室温から非晶質タンタル酸化物を加熱したり、室温
からタンタル薄膜やタンタル箔を酸化加熱処理したりし
て得られる。これら六方晶は低温で形成されるという特
徴に加えて、厚さが数十ｎｍ程度の薄膜の形態におい
て、より安定化するという特徴を持つ。図６で説明した
ように、Ｌ相の結晶格子は一軸方向に４ｎｍの長い周期
を持つ。したがって、Ｌ相薄膜では、膜厚方向の単位胞
の数は、厚さが４０ｎｍで１０単位胞、１２ｎｍで３単
位胞、と膜厚が小さいほど減少する。その結果、膜厚が
長い周期の数倍程度（３０−４０ｎｍ）に減少すると、
Ｌ相の結晶格子は不安定になり、結晶構造は周期長が
０.４ｎｍ以下と小さい六方晶へと構造相転移する。故
に、低温かつ膜厚が小さいほど六方晶構造が安定に形成
される。
【０００８】Ｌ相と六方晶相を結晶学的に区別して同定
するには詳細な構造解析が必要である。図７に、Ｌ相と
δ相のＸ線回折図形を模式的に比較した。容易にわかる
ように、特徴的なＸ線回折線は、両相でほぼ同じ回折角
と強度比を与える。さらに、薄膜では回折線強度が弱い
ために、Ｌ相の長周期構造に固有の弱い回折線を帰属す
ることは困難である。加えて、膜厚が数十ｎｍと小さい
多結晶体薄膜では回折線幅が広がるために、Ｌ相に見ら
れる主回折線の分裂（例えば、１、１１、０と２００、
および１、１１、１と２０１） を見出すことは難し
い。つまり、Ｘ線回折の結果から、Ｌ相とδ相を区別す
るには、格子定数の詳細な議論などが必要である。加え
て、δ相を含む六方晶と断定するためには、電子線回折
像などから、面内６回対称性を見出すことが最も望まし
い。これは類似の六方晶でも同様である。
するには詳細な構造解析が必要である。図７に、Ｌ相と
δ相のＸ線回折図形を模式的に比較した。容易にわかる
ように、特徴的なＸ線回折線は、両相でほぼ同じ回折角
と強度比を与える。さらに、薄膜では回折線強度が弱い
ために、Ｌ相の長周期構造に固有の弱い回折線を帰属す
ることは困難である。加えて、膜厚が数十ｎｍと小さい
多結晶体薄膜では回折線幅が広がるために、Ｌ相に見ら
れる主回折線の分裂（例えば、１、１１、０と２００、
および１、１１、１と２０１） を見出すことは難し
い。つまり、Ｘ線回折の結果から、Ｌ相とδ相を区別す
るには、格子定数の詳細な議論などが必要である。加え
て、δ相を含む六方晶と断定するためには、電子線回折
像などから、面内６回対称性を見出すことが最も望まし
い。これは類似の六方晶でも同様である。
【０００９】次に、Ｔａ2Ｏ5の種々の相と比誘電率との
関係について説明する。
関係について説明する。
【００１０】すでに説明したように、Ｔａ2Ｏ5と言えば
Ｌ相を意味し、その比誘電率は２５から３０であるとす
るのが、妥当である。Ｈ相に関しては、室温ではＨ’相
などの準安定相が析出しやすいので、その比誘電率につ
いては、ほとんど知られていない。
Ｌ相を意味し、その比誘電率は２５から３０であるとす
るのが、妥当である。Ｈ相に関しては、室温ではＨ’相
などの準安定相が析出しやすいので、その比誘電率につ
いては、ほとんど知られていない。
【００１１】六方晶相に関しては、半導体装置への応用
を目的とする薄膜について、いくつかの報告がある。シ
リコン窒化膜あるいはシリコンなどの半導体電極上に形
成されるキャパシタ構造を、ＭＩＳキャパシタ（ＭＩ
Ｓ：金属−絶縁体−半導体）と呼ぶ。ＣＶＤ法でシリコ
ン基板上に形成したＭＩＳ−Ｔａ2Ｏ5膜の結晶構造をＸ
線構造解析の結果からδ相と解析し、その比誘電率を約
１２とする報告が、Extended Abstracts of the 1991 I
nternational Conference on Solid State Devices and
Materials、p.198-200に掲載されている。
を目的とする薄膜について、いくつかの報告がある。シ
リコン窒化膜あるいはシリコンなどの半導体電極上に形
成されるキャパシタ構造を、ＭＩＳキャパシタ（ＭＩ
Ｓ：金属−絶縁体−半導体）と呼ぶ。ＣＶＤ法でシリコ
ン基板上に形成したＭＩＳ−Ｔａ2Ｏ5膜の結晶構造をＸ
線構造解析の結果からδ相と解析し、その比誘電率を約
１２とする報告が、Extended Abstracts of the 1991 I
nternational Conference on Solid State Devices and
Materials、p.198-200に掲載されている。
【００１２】δ相と解析し、その比誘電率を４０とする
従来例が、特開平１１−１６６２４、に見られる。ここ
では、表面を窒化した多結晶シリコン電極上にＣＶＤ法
でＭＩＳ−Ｔａ2Ｏ5を形成し、純酸素雰囲気中で７００
から９００℃の温度で１分間熱処理した。格子定数の議
論なしにＸ線回折結果からδ相（従来例では類似の六方
晶も含まれるとしている。）と同定する点では、結晶構
造解析は不完全と言える。
従来例が、特開平１１−１６６２４、に見られる。ここ
では、表面を窒化した多結晶シリコン電極上にＣＶＤ法
でＭＩＳ−Ｔａ2Ｏ5を形成し、純酸素雰囲気中で７００
から９００℃の温度で１分間熱処理した。格子定数の議
論なしにＸ線回折結果からδ相（従来例では類似の六方
晶も含まれるとしている。）と同定する点では、結晶構
造解析は不完全と言える。
【００１３】以上二つの従来例を総合的に判断して、Ｍ
ＩＳ−Ｔａ2Ｏ5膜を絶縁膜として用いるキャパシタで
は、ＣＶＤ法の条件と熱処理の条件によっては、比誘電
率は最大で４０と増大し、その結晶相はδ相であると推
測される。
ＩＳ−Ｔａ2Ｏ5膜を絶縁膜として用いるキャパシタで
は、ＣＶＤ法の条件と熱処理の条件によっては、比誘電
率は最大で４０と増大し、その結晶相はδ相であると推
測される。
【００１４】こういった比誘電率の大きいＴａ2Ｏ5は、
ＲｕやＰｔなどの貴金属電極上に形成した場合にも知ら
れている。このような金属電極上に形成されるキャパシ
タ構造を、ＭＩＭキャパシタ（ＭＩＭ：金属−絶縁体−
金属）と呼ぶ。例えば、特開平１０−９３０５１には、
Ｐｔ上にスパッタリング法で５５０℃以上の温度で形成
したＭＩＭ−Ｔａ2Ｏ5膜は、比誘電率が７５から８０の
高い値を示すと記述されている。また、Ｘ線回折より決
定された結晶構造は、バルク材料よりも格子定数が１か
ら３％増大した六方晶δ相であるとしている。ただし、
本従来例では、これを裏付ける詳細なデータは開示され
ていない。Ｒｕ上での高誘電率ＭＩＭ−Ｔａ2Ｏ5の形成
に関しては、Extended Abstracts of the 1997 Interna
tional Conference on Solid State Devices and Mater
ials、p.36-37に報告されている。ＣＶＤ法でＲｕおよ
びＰｔ上に形成し７５０℃以上で熱処理されたＴａ2Ｏ5
膜は、最大で６０の高い比誘電率を示す。結晶構造に関
してはＸ線回折より、ｃ軸が配向したＬ相であるとして
いる。ＲｕやＰｔ上に形成されたＭＩＭ−Ｔａ2Ｏ5膜が
４０程度の高い比誘電率を示すことは、特開平１１−１
６６２４にも記載されている。結晶構造はＸ線回折よ
り、δ相であるとされた。
ＲｕやＰｔなどの貴金属電極上に形成した場合にも知ら
れている。このような金属電極上に形成されるキャパシ
タ構造を、ＭＩＭキャパシタ（ＭＩＭ：金属−絶縁体−
金属）と呼ぶ。例えば、特開平１０−９３０５１には、
Ｐｔ上にスパッタリング法で５５０℃以上の温度で形成
したＭＩＭ−Ｔａ2Ｏ5膜は、比誘電率が７５から８０の
高い値を示すと記述されている。また、Ｘ線回折より決
定された結晶構造は、バルク材料よりも格子定数が１か
ら３％増大した六方晶δ相であるとしている。ただし、
本従来例では、これを裏付ける詳細なデータは開示され
ていない。Ｒｕ上での高誘電率ＭＩＭ−Ｔａ2Ｏ5の形成
に関しては、Extended Abstracts of the 1997 Interna
tional Conference on Solid State Devices and Mater
ials、p.36-37に報告されている。ＣＶＤ法でＲｕおよ
びＰｔ上に形成し７５０℃以上で熱処理されたＴａ2Ｏ5
膜は、最大で６０の高い比誘電率を示す。結晶構造に関
してはＸ線回折より、ｃ軸が配向したＬ相であるとして
いる。ＲｕやＰｔ上に形成されたＭＩＭ−Ｔａ2Ｏ5膜が
４０程度の高い比誘電率を示すことは、特開平１１−１
６６２４にも記載されている。結晶構造はＸ線回折よ
り、δ相であるとされた。
【００１５】ＭＩＭ−Ｔａ2Ｏ5膜に関する以上三つの従
来例を総合的に判断すると、その比誘電率は、形成およ
び熱処理条件に依存し、４０から８０と大きな値を示
す。その結晶構造はδ相であると推測される。
来例を総合的に判断すると、その比誘電率は、形成およ
び熱処理条件に依存し、４０から８０と大きな値を示
す。その結晶構造はδ相であると推測される。
【００１６】Ｔａ2Ｏ5に元素を添加すれば比誘電率が増
大するという報告がある。Ｔａ2Ｏ5にＴｉＯ2を８％添
加すると、比誘電率は最大で１２６まで増大する。Ｔａ
2Ｏ5の結晶構造は、Ｘ線回折の結果から、単斜晶系に属
するＨ’であることがわかった。ただし、この相を形成
するには１３５０℃から１４００℃の高温での熱処理が
必要である。この例は、特開平９−２８６９に詳述され
ている。Ｔａ2Ｏ5にＡｌ2Ｏ3をおよそ１０％添加すると
比誘電率は約４０まで増大する。結晶相については、Ｘ
線回折の結果から、Ｔａ2Ｏ5型固溶体とＡｌＴａＯ4と
の混合物であるとされた。ただし、この相を得るために
は１４００℃の高温での熱処理が必要である。この例
は、特開平１０−１８２２２１に詳述されている。
大するという報告がある。Ｔａ2Ｏ5にＴｉＯ2を８％添
加すると、比誘電率は最大で１２６まで増大する。Ｔａ
2Ｏ5の結晶構造は、Ｘ線回折の結果から、単斜晶系に属
するＨ’であることがわかった。ただし、この相を形成
するには１３５０℃から１４００℃の高温での熱処理が
必要である。この例は、特開平９−２８６９に詳述され
ている。Ｔａ2Ｏ5にＡｌ2Ｏ3をおよそ１０％添加すると
比誘電率は約４０まで増大する。結晶相については、Ｘ
線回折の結果から、Ｔａ2Ｏ5型固溶体とＡｌＴａＯ4と
の混合物であるとされた。ただし、この相を得るために
は１４００℃の高温での熱処理が必要である。この例
は、特開平１０−１８２２２１に詳述されている。
【００１７】以上の高誘電率Ｔａ2Ｏ5に関する従来例を
以下にまとめる。
以下にまとめる。
【００１８】１）ＭＩＳ−Ｔａ2Ｏ5膜を用いるキャパシ
タでは、ＣＶＤ法および熱処理の条件によっては、その
比誘電率は最大４０に増大する。結晶相はδ相に転移す
ると推測されるが、明確には同定されていない。
タでは、ＣＶＤ法および熱処理の条件によっては、その
比誘電率は最大４０に増大する。結晶相はδ相に転移す
ると推測されるが、明確には同定されていない。
【００１９】２）ＭＩＭ−Ｔａ2Ｏ5膜は、膜形成および
熱処理の条件によっては、比誘電率が４０（ＣＶＤ形
成）から８０（スパッタ形成）と大きい。結晶構造はδ
相と推測されるが、明確には同定されていない。
熱処理の条件によっては、比誘電率が４０（ＣＶＤ形
成）から８０（スパッタ形成）と大きい。結晶構造はδ
相と推測されるが、明確には同定されていない。
【００２０】３）ＴｉＯ2あるいはＡｌ2Ｏ3を添加し、
およそ１４００℃の温度で熱処理したＴａ2Ｏ5膜は、比
誘電率が最大で１２６と大きい。結晶相は、それぞれ単
斜晶のＨ’相あるいは混合体である。
およそ１４００℃の温度で熱処理したＴａ2Ｏ5膜は、比
誘電率が最大で１２６と大きい。結晶相は、それぞれ単
斜晶のＨ’相あるいは混合体である。
【００２１】
【発明が解決しようとする課題】上で説明した高誘電率
Ｔａ2Ｏ5にはそれぞれ下記のような問題点がある。
Ｔａ2Ｏ5にはそれぞれ下記のような問題点がある。
【００２２】まず、シリコン窒化膜上に形成されるＭＩ
Ｓ−Ｔａ2Ｏ5では、比誘電率はＬ相の典型的な値２５よ
りは大きいものの、４０程度に留まる。次に、Ｐｔ上に
スパッタリング法で形成されるＴａ2Ｏ5では、比誘電率
は７５以上と大きいものの、形成温度が５５０℃と高
い。デバイス応用を考えて、たとえば深孔の内壁へ均一
にＴａ2Ｏ5膜を形成するにはＣＶＤ法を用いて５００℃
以下の温度で形成する技術が要求される。Ｒｕ上への高
誘電率Ｔａ2Ｏ5の形成においても、７５０℃以上の熱処
理温度が必要であり、デバイスプロセスへの適用を考え
ると、７００℃以下に低減する技術が必要である。加え
て、これらＭＩＭおよびＭＩＳキャパシタの特性は、形
成条件や熱処理条件に大きく依存し、再現性が乏しい。
ＴｉＯ2やＡｌ2Ｏ3の添加に関しては、１４００℃の高
温熱処理が必要であるので、デバイスプロセスへの適用
は不可能である。
Ｓ−Ｔａ2Ｏ5では、比誘電率はＬ相の典型的な値２５よ
りは大きいものの、４０程度に留まる。次に、Ｐｔ上に
スパッタリング法で形成されるＴａ2Ｏ5では、比誘電率
は７５以上と大きいものの、形成温度が５５０℃と高
い。デバイス応用を考えて、たとえば深孔の内壁へ均一
にＴａ2Ｏ5膜を形成するにはＣＶＤ法を用いて５００℃
以下の温度で形成する技術が要求される。Ｒｕ上への高
誘電率Ｔａ2Ｏ5の形成においても、７５０℃以上の熱処
理温度が必要であり、デバイスプロセスへの適用を考え
ると、７００℃以下に低減する技術が必要である。加え
て、これらＭＩＭおよびＭＩＳキャパシタの特性は、形
成条件や熱処理条件に大きく依存し、再現性が乏しい。
ＴｉＯ2やＡｌ2Ｏ3の添加に関しては、１４００℃の高
温熱処理が必要であるので、デバイスプロセスへの適用
は不可能である。
【００２３】つまり、比誘電率が５０以上と大きいＴａ
2Ｏ5を、ＭＩＳおよびＭＩＭキャパシタとして、半導体
装置へ適用することのできる基盤技術は未だに確立して
いない。その理由は、なぜＴａ2Ｏ5の比誘電率は増大す
るのか、高誘電率と結晶構造の関係は何なのか、これら
を実現する具体的および最適化条件は何なのかなどが把
握されていないことが第一原因である。これらすべての
疑問について、その基礎的機構を理解すると同時に、そ
れらを応用する技術を開発することで、比誘電率が５０
以上と大きいＴａ2Ｏ5を半導体装置のキャパシタ絶縁膜
として適用することが可能となる。
2Ｏ5を、ＭＩＳおよびＭＩＭキャパシタとして、半導体
装置へ適用することのできる基盤技術は未だに確立して
いない。その理由は、なぜＴａ2Ｏ5の比誘電率は増大す
るのか、高誘電率と結晶構造の関係は何なのか、これら
を実現する具体的および最適化条件は何なのかなどが把
握されていないことが第一原因である。これらすべての
疑問について、その基礎的機構を理解すると同時に、そ
れらを応用する技術を開発することで、比誘電率が５０
以上と大きいＴａ2Ｏ5を半導体装置のキャパシタ絶縁膜
として適用することが可能となる。
【００２４】本発明の第１の目的は、六方晶からなる比
誘電率が５０以上であるＭＩＳおよびＭＩＭキャパシタ
を有する半導体装置を提供することにある。具体的に
は、以下に説明するように、五酸化タンタルと五酸化ニ
オブの固溶体を厚さ１０ｎｍ以下の誘電体膜として用い
ることにより、これを解決した。本発明の第２の目的
は、そのような半導体装置の製造方法を提供することに
ある。
誘電率が５０以上であるＭＩＳおよびＭＩＭキャパシタ
を有する半導体装置を提供することにある。具体的に
は、以下に説明するように、五酸化タンタルと五酸化ニ
オブの固溶体を厚さ１０ｎｍ以下の誘電体膜として用い
ることにより、これを解決した。本発明の第２の目的
は、そのような半導体装置の製造方法を提供することに
ある。
【００２５】
【課題を解決するための手段】上記Ｔａ2Ｏ5キャパシタ
の課題を解決するために、以下に説明する知見を見出
し、これを利用する高誘電体キャパシタとその製造方法
を考案した。上記第１の目的の内、まず、最も基本とな
るＴａ2Ｏ5膜が高比誘電率化する機構について説明す
る。次に、Ｎｂ2Ｏ5とＴａ2Ｏ5の固溶体、つまり（Ｔ
ａ、Ｎｂ）2Ｏ5が有効な解決手段であることを説明す
る。そして、上記第２の目的である、高比誘電率六方晶
（Ｔａ、Ｎｂ）2Ｏ5膜を有するキャパシタで構成される
半導体装置の製造方法について説明する。
の課題を解決するために、以下に説明する知見を見出
し、これを利用する高誘電体キャパシタとその製造方法
を考案した。上記第１の目的の内、まず、最も基本とな
るＴａ2Ｏ5膜が高比誘電率化する機構について説明す
る。次に、Ｎｂ2Ｏ5とＴａ2Ｏ5の固溶体、つまり（Ｔ
ａ、Ｎｂ）2Ｏ5が有効な解決手段であることを説明す
る。そして、上記第２の目的である、高比誘電率六方晶
（Ｔａ、Ｎｂ）2Ｏ5膜を有するキャパシタで構成される
半導体装置の製造方法について説明する。
【００２６】まず、図８（ａ）に、Ｒｕ電極上にＣＶＤ
法を用いて４８０℃で形成し、４００℃でオゾン酸化し
た後、７００℃窒素中で結晶化処理した比誘電率が５０
と大きい厚さ９ｎｍのＴａ2Ｏ5膜のナノ領域電子線回折
像を示す。回折像は写真で観察された回折点から模式的
に書き直したものである。白丸はＲｕ膜からの回折点、
黒丸はＴａ2Ｏ5膜からの回折点を示す。両者の面内での
六回対称性は明らかである。つまり、ＭＩＭキャパシタ
における比誘電率が５０と大きいＲｕ上のＴａ2Ｏ5膜の
結晶構造は、Ｌ相ではなく、まぎれもなく六方晶であ
る。これはＲｕの（００１）面の六回対称性によって、
六方晶Ｔａ2Ｏ5が安定化された結果である。六方晶Ｔａ
2Ｏ5膜は、６００℃の結晶化処理でも観察された。単位
胞が最も小さいδ相として解析すると、格子定数はａ＝
０.３６３ｎｍ、ｃ＝０.３８９ｎｍであった。δ相以外
にも図６で説明した、基底面を２倍あるいは√３倍した
六方晶相、あるいはそれらをさらに整数倍した六方晶相
である可能性もある。Ｐｔ上に形成した膜でも、同様に
してこの六方晶は、確認された。この場合には、Ｐｔの
（１１１）面の三回対称性によって、六方晶Ｔａ2Ｏ5が
安定化された結果である。また、Ｐｔの三回対称性およ
びＲｕの六回対称性が必ずしも膜の成長面と平行にある
必要はなかった。つまり、無秩序な方位をもつＰｔやＲ
ｕ膜上でも同様に六回対称性のＴａ2Ｏ5が成長した。Ｐ
ｔやＲｕ膜表面の段差などに現れる三回あるいは六回対
称面に対して、六回対称性のＴａ2Ｏ5が成長した結果で
あった。このように、比誘電率が５０以上と大きいＭＩ
Ｍ−Ｔａ2Ｏ5の結晶構造が、明確に初めて六方晶と確認
された。
法を用いて４８０℃で形成し、４００℃でオゾン酸化し
た後、７００℃窒素中で結晶化処理した比誘電率が５０
と大きい厚さ９ｎｍのＴａ2Ｏ5膜のナノ領域電子線回折
像を示す。回折像は写真で観察された回折点から模式的
に書き直したものである。白丸はＲｕ膜からの回折点、
黒丸はＴａ2Ｏ5膜からの回折点を示す。両者の面内での
六回対称性は明らかである。つまり、ＭＩＭキャパシタ
における比誘電率が５０と大きいＲｕ上のＴａ2Ｏ5膜の
結晶構造は、Ｌ相ではなく、まぎれもなく六方晶であ
る。これはＲｕの（００１）面の六回対称性によって、
六方晶Ｔａ2Ｏ5が安定化された結果である。六方晶Ｔａ
2Ｏ5膜は、６００℃の結晶化処理でも観察された。単位
胞が最も小さいδ相として解析すると、格子定数はａ＝
０.３６３ｎｍ、ｃ＝０.３８９ｎｍであった。δ相以外
にも図６で説明した、基底面を２倍あるいは√３倍した
六方晶相、あるいはそれらをさらに整数倍した六方晶相
である可能性もある。Ｐｔ上に形成した膜でも、同様に
してこの六方晶は、確認された。この場合には、Ｐｔの
（１１１）面の三回対称性によって、六方晶Ｔａ2Ｏ5が
安定化された結果である。また、Ｐｔの三回対称性およ
びＲｕの六回対称性が必ずしも膜の成長面と平行にある
必要はなかった。つまり、無秩序な方位をもつＰｔやＲ
ｕ膜上でも同様に六回対称性のＴａ2Ｏ5が成長した。Ｐ
ｔやＲｕ膜表面の段差などに現れる三回あるいは六回対
称面に対して、六回対称性のＴａ2Ｏ5が成長した結果で
あった。このように、比誘電率が５０以上と大きいＭＩ
Ｍ−Ｔａ2Ｏ5の結晶構造が、明確に初めて六方晶と確認
された。
【００２７】そして、この六方晶ＭＩＭ−Ｔａ2Ｏ5が６
００℃の低温でも結晶化したもうひとつの要因は、膜厚
が１０ｎｍ以下と小さいために長周期構造のＬ相が不安
定になったことである。逆に、熱処理温度が7５０℃を
超えたり６００℃を下回ったりすると、六方晶は不安定
になった。形成温度が５００℃を超えても六方晶は不安
定になった。また、膜厚が２０ｎｍを超えたり、５ｎｍ
を下回ったりしても、六方晶は不安定になった。つま
り、比誘電率の大きい六方晶ＭＩＭ−Ｔａ2Ｏ5を安定化
させる技術を開発した。
００℃の低温でも結晶化したもうひとつの要因は、膜厚
が１０ｎｍ以下と小さいために長周期構造のＬ相が不安
定になったことである。逆に、熱処理温度が7５０℃を
超えたり６００℃を下回ったりすると、六方晶は不安定
になった。形成温度が５００℃を超えても六方晶は不安
定になった。また、膜厚が２０ｎｍを超えたり、５ｎｍ
を下回ったりしても、六方晶は不安定になった。つま
り、比誘電率の大きい六方晶ＭＩＭ−Ｔａ2Ｏ5を安定化
させる技術を開発した。
【００２８】次に、図８（ｂ）に、表面を窒化したポリ
シリコン上にＣＶＤ法を用いて４５０℃で形成し、酸素
中7５０℃で酸化結晶化処理した厚さ８ｎｍのＴａ2Ｏ5
膜のＸ線回折図形を示す。回折角（横軸２θ）が２３
°、２９°および３７°付近の回折線は、Ｌ相なら（０
０１）、（１、１１、０）、（１、１１、１）に、δ相
なら（００１）、（１００）、（１０１）に帰属され
る。Ｌ相に帰属すると、ａ＝０.６１ｎｍ、ｃ＝０.３８
８ｎｍが得られ、粉体のＬ相（ａ＝０.６２ｎｍ、ｃ＝
０.３８９ｎｍ）と比較して、ａ軸長は１.６％短い。加
えて、Ｌ相と決定するだけの情報、例えば図７で説明し
たような回折線の分裂など、は見られない。δ相に帰属
すると、ａ＝０.３５８ｎｍ、ｃ＝０.３８９ｎｍの格子
定数が得られ、粉体のδ相（ａ＝０.３６２ｎｍ、ｃ＝
０.３８８ｎｍ）と比較して、ａ軸が１.１％短い。しか
し、１７°付近に観察される弱い回折線（黒丸印）に注
目し、これが図６で説明したδ相の√３倍周期をとる六
方晶によると考えると、１７°、２３°、２９°および
３７°付近の回折線は、（１００）、（００１）、（１
１０）、（１１１）に帰属される。この時、ａ軸長とし
て０.６２０ｎｍが得られ、報告されている値（０.６１
７ｎｍから０.６２０ｎｍ）と、良く一致する。この六
方晶ＭＩＳ−Ｔａ2Ｏ5の結晶化は７００℃の低温でも観
察された。そして、これらＭＩＳ−Ｔａ2Ｏ5膜は、６０
から７０の大きな比誘電率を示した。つまり、酸素中７
００℃から7５０℃で酸化結晶化処理した比誘電率が６
０以上と大きい厚さ８ｎｍのＭＩＳ−Ｔａ2Ｏ5の結晶構
造は、明らかに六方晶であることが、格子定数から初め
て明確に見出された。
シリコン上にＣＶＤ法を用いて４５０℃で形成し、酸素
中7５０℃で酸化結晶化処理した厚さ８ｎｍのＴａ2Ｏ5
膜のＸ線回折図形を示す。回折角（横軸２θ）が２３
°、２９°および３７°付近の回折線は、Ｌ相なら（０
０１）、（１、１１、０）、（１、１１、１）に、δ相
なら（００１）、（１００）、（１０１）に帰属され
る。Ｌ相に帰属すると、ａ＝０.６１ｎｍ、ｃ＝０.３８
８ｎｍが得られ、粉体のＬ相（ａ＝０.６２ｎｍ、ｃ＝
０.３８９ｎｍ）と比較して、ａ軸長は１.６％短い。加
えて、Ｌ相と決定するだけの情報、例えば図７で説明し
たような回折線の分裂など、は見られない。δ相に帰属
すると、ａ＝０.３５８ｎｍ、ｃ＝０.３８９ｎｍの格子
定数が得られ、粉体のδ相（ａ＝０.３６２ｎｍ、ｃ＝
０.３８８ｎｍ）と比較して、ａ軸が１.１％短い。しか
し、１７°付近に観察される弱い回折線（黒丸印）に注
目し、これが図６で説明したδ相の√３倍周期をとる六
方晶によると考えると、１７°、２３°、２９°および
３７°付近の回折線は、（１００）、（００１）、（１
１０）、（１１１）に帰属される。この時、ａ軸長とし
て０.６２０ｎｍが得られ、報告されている値（０.６１
７ｎｍから０.６２０ｎｍ）と、良く一致する。この六
方晶ＭＩＳ−Ｔａ2Ｏ5の結晶化は７００℃の低温でも観
察された。そして、これらＭＩＳ−Ｔａ2Ｏ5膜は、６０
から７０の大きな比誘電率を示した。つまり、酸素中７
００℃から7５０℃で酸化結晶化処理した比誘電率が６
０以上と大きい厚さ８ｎｍのＭＩＳ−Ｔａ2Ｏ5の結晶構
造は、明らかに六方晶であることが、格子定数から初め
て明確に見出された。
【００２９】そして、この六方晶ＭＩＳ−Ｔａ2Ｏ5が７
００℃の低温でも結晶化したもうひとつの要因は、膜厚
が１０ｎｍ以下と小さく長周期構造のＬ相が不安定にな
ったことである。逆に、熱処理温度が7５０℃を超えた
り７００℃を下回ったりすると、六方晶は不安定になっ
た。形成温度が５００℃を超えても六方晶は不安定にな
った。また、膜厚が２０ｎｍを超えたり、５ｎｍを下回
ったりしても、六方晶は不安定になった。つまり、比誘
電率の大きい六方晶ＭＩＳ−Ｔａ2Ｏ5を安定化させる技
術を開発した。
００℃の低温でも結晶化したもうひとつの要因は、膜厚
が１０ｎｍ以下と小さく長周期構造のＬ相が不安定にな
ったことである。逆に、熱処理温度が7５０℃を超えた
り７００℃を下回ったりすると、六方晶は不安定になっ
た。形成温度が５００℃を超えても六方晶は不安定にな
った。また、膜厚が２０ｎｍを超えたり、５ｎｍを下回
ったりしても、六方晶は不安定になった。つまり、比誘
電率の大きい六方晶ＭＩＳ−Ｔａ2Ｏ5を安定化させる技
術を開発した。
【００３０】以上、ＭＩＳとＭＩＭの双方で説明したよ
うに、Ｔａ2Ｏ5の比誘電率が５０以上に増大する要因
が、六方晶構造にあることを初めて明確に見出した。同
時に、それらの形成技術を開発した。そこで、本発明で
は、この比誘電率が大きい六方晶Ｔａ2Ｏ5を結晶学的に
一層安定化させる方法と、比誘電率を一層増大させる方
法を考案した。その方法が以下に説明する、五酸化ニオ
ブと五酸化タンタルの固溶体誘電体膜である。
うに、Ｔａ2Ｏ5の比誘電率が５０以上に増大する要因
が、六方晶構造にあることを初めて明確に見出した。同
時に、それらの形成技術を開発した。そこで、本発明で
は、この比誘電率が大きい六方晶Ｔａ2Ｏ5を結晶学的に
一層安定化させる方法と、比誘電率を一層増大させる方
法を考案した。その方法が以下に説明する、五酸化ニオ
ブと五酸化タンタルの固溶体誘電体膜である。
【００３１】Ｎｂ2Ｏ5はＴａ2Ｏ5の同属化合物である。
Ｎｂ2Ｏ5においてもＴａ2Ｏ5と同様に、長周期構造が知
られている。Powder Diffraction、vol.1、p.342（198
6）に記述されているように、二つの結晶軸長は２ｎｍ
と大きい。一方、六方晶相が存在することも知られてい
る。これについては、Japanese Journal of Applied Ph
ysics、vol.2、p.156-174（1963）に詳しく記述されて
いる。つまり、Ｔａ2Ｏ5と同様に膜厚を小さくすると、
長周期構造は不安定になり格子の小さい六方晶構造が安
定化する。そこで、五酸化タンタルに五酸化ニオブを固
溶させることで、六方晶構造がより安定化すると考え
た。実際、ペンタエトキシタンタルとペンタエトキシニ
オブを原料として、厚さ１０ｎｍの五酸化タンタルと五
酸化ニオブの全固溶体膜をＣＶＤ法で形成することがで
きた。ＭＩＳとＭＩＭのキャパシタ構造によらず、ま
た、（Ｔａ、Ｎｂ）2Ｏ5の固溶体組成によらず、面内の
格子定数は０.３６ｎｍ（δ相を仮定して）あるいはそ
の整数倍周期、あるいは０.３６ｎｍ をルート３倍した
０.６３ｎｍあるいはその整数倍周期で表すことができ
た。これは、図６で説明した六方晶格子の相関と同じで
ある。
Ｎｂ2Ｏ5においてもＴａ2Ｏ5と同様に、長周期構造が知
られている。Powder Diffraction、vol.1、p.342（198
6）に記述されているように、二つの結晶軸長は２ｎｍ
と大きい。一方、六方晶相が存在することも知られてい
る。これについては、Japanese Journal of Applied Ph
ysics、vol.2、p.156-174（1963）に詳しく記述されて
いる。つまり、Ｔａ2Ｏ5と同様に膜厚を小さくすると、
長周期構造は不安定になり格子の小さい六方晶構造が安
定化する。そこで、五酸化タンタルに五酸化ニオブを固
溶させることで、六方晶構造がより安定化すると考え
た。実際、ペンタエトキシタンタルとペンタエトキシニ
オブを原料として、厚さ１０ｎｍの五酸化タンタルと五
酸化ニオブの全固溶体膜をＣＶＤ法で形成することがで
きた。ＭＩＳとＭＩＭのキャパシタ構造によらず、ま
た、（Ｔａ、Ｎｂ）2Ｏ5の固溶体組成によらず、面内の
格子定数は０.３６ｎｍ（δ相を仮定して）あるいはそ
の整数倍周期、あるいは０.３６ｎｍ をルート３倍した
０.６３ｎｍあるいはその整数倍周期で表すことができ
た。これは、図６で説明した六方晶格子の相関と同じで
ある。
【００３２】さらに、図４に示すように、分極率から比
誘電率を予測計算した結果、六方晶δ相の比誘電率は、
Ｔａ2Ｏ5からＮｂ2Ｏ5へと組成が変化するにつれて、６
２から１２３へ２倍に増大することがわかった。そこ
で、ＣＶＤ法を用いて形成温度４６０℃、熱処理温度６
００℃で、膜厚が９ｎｍの（Ｔａ、Ｎｂ）2Ｏ5固溶体薄
膜からなるＭＩＭキャパシタを形成し、その比誘電率の
変化を調べた。結果を図４に合わせて示す。計算結果か
ら予想されるように、薄膜の比誘電率は６０から１００
まで増大した。同様の比誘電率の増大は、ＭＩＳキャパ
シタでも確認された。
誘電率を予測計算した結果、六方晶δ相の比誘電率は、
Ｔａ2Ｏ5からＮｂ2Ｏ5へと組成が変化するにつれて、６
２から１２３へ２倍に増大することがわかった。そこ
で、ＣＶＤ法を用いて形成温度４６０℃、熱処理温度６
００℃で、膜厚が９ｎｍの（Ｔａ、Ｎｂ）2Ｏ5固溶体薄
膜からなるＭＩＭキャパシタを形成し、その比誘電率の
変化を調べた。結果を図４に合わせて示す。計算結果か
ら予想されるように、薄膜の比誘電率は６０から１００
まで増大した。同様の比誘電率の増大は、ＭＩＳキャパ
シタでも確認された。
【００３３】最後に、ＣＶＤ原料中の不純物について述
べる。Ｔａ2Ｏ5とＮｂ2Ｏ5の固溶体では、Ｎｂ置換量の
増大に伴い比誘電率は増大する。一方、現在、Ｔａ2Ｏ5
誘電体膜はペンタエトキシタンタルを原料として用いる
ＣＶＤ法で形成されるが、その原料中のＮｂ不純物量の
低減に労力と費用がかけられている。しかし、電気特性
的な観点からは、原料中のＮｂ不純物が誘電体膜に混入
しても、何ら負の効果は生じない。つまり、ペンタエト
キシタンタル中のニオブ不純物を低減するために費用を
かける必要はない。逆に、ペンタエトキシニオブ中のタ
ンタル不純物を低減するために費用をかける必要もな
い。半導体装置の製造プロセスにおける汚染管理、原料
の製造プロセスにおける純度管理など実用的レベルか
ら、ペンタエトキシタンタルＣＶＤ原料中への１％以下
のＮｂ不純物、およびペンタエトキシニオブＣＶＤ原料
中への１％以下のＴａ不純物の混入は十分に許容され
る。
べる。Ｔａ2Ｏ5とＮｂ2Ｏ5の固溶体では、Ｎｂ置換量の
増大に伴い比誘電率は増大する。一方、現在、Ｔａ2Ｏ5
誘電体膜はペンタエトキシタンタルを原料として用いる
ＣＶＤ法で形成されるが、その原料中のＮｂ不純物量の
低減に労力と費用がかけられている。しかし、電気特性
的な観点からは、原料中のＮｂ不純物が誘電体膜に混入
しても、何ら負の効果は生じない。つまり、ペンタエト
キシタンタル中のニオブ不純物を低減するために費用を
かける必要はない。逆に、ペンタエトキシニオブ中のタ
ンタル不純物を低減するために費用をかける必要もな
い。半導体装置の製造プロセスにおける汚染管理、原料
の製造プロセスにおける純度管理など実用的レベルか
ら、ペンタエトキシタンタルＣＶＤ原料中への１％以下
のＮｂ不純物、およびペンタエトキシニオブＣＶＤ原料
中への１％以下のＴａ不純物の混入は十分に許容され
る。
【００３４】以上述べたように、（Ｔａ、Ｎｂ）2Ｏ5固
溶体の特徴は、（１）固溶の原理が六方晶の安定化にあ
る、（２）膜厚を１０ｎｍ以下と小さくすることで、周
期構造の小さい六方晶が一層安定化する、（３）結晶構
造はＴａ2Ｏ5と同じ六方晶を維持しながら、結晶内部の
分極率を増大させることで最大比誘電率を２倍までに増
大し得る、（４）Ｔａ2Ｏ5と同様のＣＶＤ原料であるペ
ンタエトキシニオブを原料として用いることができるの
で、Ｔａ2Ｏ5現行プロセスに大きな変更を加えることな
く固溶体プロセスへ移行できる、（５）従来例で説明し
たＡｌやＴｉで必要な1４００℃の高温処理が不要であ
る、（６）ＣＶＤ原料ではＴａとＮｂは互いに相手を不
純物として含みやすい。しかし、固溶体はキャパシタ誘
電体膜の特性に負の効果を与えないので、互いに微量不
純物として含まれても問題ない、などである。
溶体の特徴は、（１）固溶の原理が六方晶の安定化にあ
る、（２）膜厚を１０ｎｍ以下と小さくすることで、周
期構造の小さい六方晶が一層安定化する、（３）結晶構
造はＴａ2Ｏ5と同じ六方晶を維持しながら、結晶内部の
分極率を増大させることで最大比誘電率を２倍までに増
大し得る、（４）Ｔａ2Ｏ5と同様のＣＶＤ原料であるペ
ンタエトキシニオブを原料として用いることができるの
で、Ｔａ2Ｏ5現行プロセスに大きな変更を加えることな
く固溶体プロセスへ移行できる、（５）従来例で説明し
たＡｌやＴｉで必要な1４００℃の高温処理が不要であ
る、（６）ＣＶＤ原料ではＴａとＮｂは互いに相手を不
純物として含みやすい。しかし、固溶体はキャパシタ誘
電体膜の特性に負の効果を与えないので、互いに微量不
純物として含まれても問題ない、などである。
【００３５】次に、本発明の第２の目的である、高比誘
電率六方晶（Ｔａ、Ｎｂ）2Ｏ5固溶体膜を有するＭＩＭ
キャパシタの製造方法について説明する。もちろん、Ｍ
ＩＳ−（Ｔａ、Ｎｂ）2Ｏ5キャパシタにおいても同様に
高比誘電率化は可能であるが、増大効果が顕著であるＭ
ＩＭキャパシタについて説明する。
電率六方晶（Ｔａ、Ｎｂ）2Ｏ5固溶体膜を有するＭＩＭ
キャパシタの製造方法について説明する。もちろん、Ｍ
ＩＳ−（Ｔａ、Ｎｂ）2Ｏ5キャパシタにおいても同様に
高比誘電率化は可能であるが、増大効果が顕著であるＭ
ＩＭキャパシタについて説明する。
【００３６】ここでは、キャパシタを形成するより以前
の工程については、詳細を省略する。つまり、ＭＯＳト
ランジスタを形成し、そのソースおよびドレインより電
気的に接続されるプラグを形成し、そして平坦化するま
での工程については、詳細な説明を省略する。プラグは
平坦化されたシリコン酸化膜表面に開口部を持ち、その
開口部はＰｔやＲｕなどの貴金属電極、あるいはＴｉ
Ｎ、Ｓｉ添加ＴｉＮ、Ａｌ添加ＴｉＮ、ＴａＮ、Ｓｉ添
加ＴａＮなどのバリアメタルで構成される。このプラグ
開口部を持つ平坦化表面上に、エッチングストッパとし
て窒化シリコン膜を形成した後、厚さ１ミクロンから２
ミクロンの層間絶縁膜（ＳｉＯ2）を堆積する。この層
間絶縁膜中に窒化シリコン膜を貫通してプラグ開口部と
接続するように、凹型の深い孔を形成する。孔の形状に
制約はないが、孔の内側表面積が大きいほどキャパシタ
容量は増大する。以下の説明では、孔の内側にのみキャ
パシタ絶縁膜を形成する構造を取り上げるが、孔の外側
の一部あるいは全部にもキャパシタを形成するような構
造でも、何ら問題はない。
の工程については、詳細を省略する。つまり、ＭＯＳト
ランジスタを形成し、そのソースおよびドレインより電
気的に接続されるプラグを形成し、そして平坦化するま
での工程については、詳細な説明を省略する。プラグは
平坦化されたシリコン酸化膜表面に開口部を持ち、その
開口部はＰｔやＲｕなどの貴金属電極、あるいはＴｉ
Ｎ、Ｓｉ添加ＴｉＮ、Ａｌ添加ＴｉＮ、ＴａＮ、Ｓｉ添
加ＴａＮなどのバリアメタルで構成される。このプラグ
開口部を持つ平坦化表面上に、エッチングストッパとし
て窒化シリコン膜を形成した後、厚さ１ミクロンから２
ミクロンの層間絶縁膜（ＳｉＯ2）を堆積する。この層
間絶縁膜中に窒化シリコン膜を貫通してプラグ開口部と
接続するように、凹型の深い孔を形成する。孔の形状に
制約はないが、孔の内側表面積が大きいほどキャパシタ
容量は増大する。以下の説明では、孔の内側にのみキャ
パシタ絶縁膜を形成する構造を取り上げるが、孔の外側
の一部あるいは全部にもキャパシタを形成するような構
造でも、何ら問題はない。
【００３７】凹型の孔を形成した層間絶縁膜上に、ＣＶ
Ｄ法を用いて厚さ数十ｎｍのＲｕあるいはＰｔ電極を形
成する。次に、エッチバックなどの手法を用いて開口平
坦部の膜のみを除去し、隣接するキャパシタ間を電気的
に分離する。ここで、以降の工程における電極の熱変形
を抑制するために、電極を不活性ガス雰囲気中で例えば
５００℃から７００℃の温度で熱処理しても良い。この
電極上に、ＣＶＤ法を用いて厚さ１０ｎｍ以下の（Ｔ
ａ、Ｎｂ）2Ｏ5固溶体誘電体膜を形成する。ＣＶＤ原料
としては、ペンタエトキシタンタルとペンタエトキシニ
オブの独立２系統、あるいは任意組成のペンタエトキシ
タンタルとペンタエトキシニオブの混合原料を用いた。
形成温度は５００℃以下であることが必要である。なぜ
なら、凹型孔内面に均一に（Ｔａ、Ｎｂ）2Ｏ5誘電体膜
を形成することに加えて、六方晶構造の安定化を図るた
め、そして膜形成中に電極表面が酸化されて凹凸化する
ことを抑制するためである。次に、５５０℃以上７００
℃以下の温度で（Ｔａ、Ｎｂ）2Ｏ5膜を熱処理する。Ｎ
ｂを添加した固溶体は純Ｔａ2Ｏ5と比較して、結晶化に
必要な温度は５０℃低い。ＭＩＳキャパシタでは、この
熱処理温度領域は、６５０℃から7５０℃とＭＩＭで必
要な結晶化温度よりも高い。なぜなら、ＰｔやＲｕ電極
上では、電極の三回あるいは六回対称面の影響を受け
て、高比誘電率六方晶がより低温で結晶化するからであ
る。この温度を超えると六方晶が不安定になり、下回る
と六方晶が十分に結晶化しない。これ以降の上部電極、
層間絶縁膜、配線層の形成などは、本発明では本質的で
はないので省略する。
Ｄ法を用いて厚さ数十ｎｍのＲｕあるいはＰｔ電極を形
成する。次に、エッチバックなどの手法を用いて開口平
坦部の膜のみを除去し、隣接するキャパシタ間を電気的
に分離する。ここで、以降の工程における電極の熱変形
を抑制するために、電極を不活性ガス雰囲気中で例えば
５００℃から７００℃の温度で熱処理しても良い。この
電極上に、ＣＶＤ法を用いて厚さ１０ｎｍ以下の（Ｔ
ａ、Ｎｂ）2Ｏ5固溶体誘電体膜を形成する。ＣＶＤ原料
としては、ペンタエトキシタンタルとペンタエトキシニ
オブの独立２系統、あるいは任意組成のペンタエトキシ
タンタルとペンタエトキシニオブの混合原料を用いた。
形成温度は５００℃以下であることが必要である。なぜ
なら、凹型孔内面に均一に（Ｔａ、Ｎｂ）2Ｏ5誘電体膜
を形成することに加えて、六方晶構造の安定化を図るた
め、そして膜形成中に電極表面が酸化されて凹凸化する
ことを抑制するためである。次に、５５０℃以上７００
℃以下の温度で（Ｔａ、Ｎｂ）2Ｏ5膜を熱処理する。Ｎ
ｂを添加した固溶体は純Ｔａ2Ｏ5と比較して、結晶化に
必要な温度は５０℃低い。ＭＩＳキャパシタでは、この
熱処理温度領域は、６５０℃から7５０℃とＭＩＭで必
要な結晶化温度よりも高い。なぜなら、ＰｔやＲｕ電極
上では、電極の三回あるいは六回対称面の影響を受け
て、高比誘電率六方晶がより低温で結晶化するからであ
る。この温度を超えると六方晶が不安定になり、下回る
と六方晶が十分に結晶化しない。これ以降の上部電極、
層間絶縁膜、配線層の形成などは、本発明では本質的で
はないので省略する。
【００３８】以下に、具体的な実施例を挙げ、本発明の
有効性を説明する。
有効性を説明する。
【００３９】
【発明の実施の形態】＜実施例１＞実施例１を図１で説
明する。これは、ＰｔもしくはＲｕ電極を下部電極に用
いるＭＩＭキャパシタとして、比誘電率が５０以上大き
い（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜を用いてキャパシ
タを形成する工程である。固溶体誘電体膜はＣＶＤ法に
より形成し、ペンタエトキシタンタルとペンタエトキシ
ニオブを独立に供給して、固溶体組成を変化させた。こ
こでは、以下に説明する埋め込みプラグを形成するより
以前の工程については省略する。
明する。これは、ＰｔもしくはＲｕ電極を下部電極に用
いるＭＩＭキャパシタとして、比誘電率が５０以上大き
い（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜を用いてキャパシ
タを形成する工程である。固溶体誘電体膜はＣＶＤ法に
より形成し、ペンタエトキシタンタルとペンタエトキシ
ニオブを独立に供給して、固溶体組成を変化させた。こ
こでは、以下に説明する埋め込みプラグを形成するより
以前の工程については省略する。
【００４０】まず、積層するプラグ１とＡｌ添加ＴｉＮ
バリアメタル２及びＳｉＯ2からなるプラグ部層間絶縁
膜３の上に、膜厚1５００ｎｍのＳｉＯ2からなるキャパ
シタ部層間絶縁膜４を、モノシランガスを原料とするプ
ラズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパ
ッタリング法で形成した後、レジストを塗布して周知の
フォトリソグラフィー法によってＷマスクを加工し、ド
ライエッチング法によってキャパシタ部層間絶縁膜４を
バリアメタル２の表面まで加工して、下部電極５を形成
する深孔を形成した。
バリアメタル２及びＳｉＯ2からなるプラグ部層間絶縁
膜３の上に、膜厚1５００ｎｍのＳｉＯ2からなるキャパ
シタ部層間絶縁膜４を、モノシランガスを原料とするプ
ラズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパ
ッタリング法で形成した後、レジストを塗布して周知の
フォトリソグラフィー法によってＷマスクを加工し、ド
ライエッチング法によってキャパシタ部層間絶縁膜４を
バリアメタル２の表面まで加工して、下部電極５を形成
する深孔を形成した。
【００４１】その後、膜厚２５ｎｍの下部電極５を化学
的気相成長法によって堆積した。下部電極としては、Ｒ
ｕおよびＰｔを用いた。Ｒｕ電極は、有機金属錯体Ｒｕ
（Ｃ 2Ｈ5Ｃ2Ｈ4）（ビスエチルシクロペンタジエニルル
テニウム）を（Ｃ2Ｈ4）2Ｏ（テトラヒドロフラン）に
０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する
ＣＶＤ技術を用いて形成した。基板と対面するシャワー
ヘッド内で、液体原料を酸素ガスおよび窒素ガスと混合
し、基板に吹きつけた。形成温度は２９０℃、圧力は５
Ｔｏｒｒである。Ｐｔ電極は、有機金属錯体ＣＨ3Ｃ2Ｈ
4Ｐｔ（ＣＨ3）3（メチルシクロペンタジエニルトリメ
チル白金）を（Ｃ2Ｈ4）2Ｏ（テトラヒドロフラン）に
０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する
ＣＶＤ技術を用いて形成した。酸素ガスと窒素ガスを７
対１の割合で混合し、基板と対面するシャワーヘッド内
でこのガスを液体原料と混合して基板に吹きつけた。形
成温度は２５０℃、圧力は５Ｔｏｒｒである。
的気相成長法によって堆積した。下部電極としては、Ｒ
ｕおよびＰｔを用いた。Ｒｕ電極は、有機金属錯体Ｒｕ
（Ｃ 2Ｈ5Ｃ2Ｈ4）（ビスエチルシクロペンタジエニルル
テニウム）を（Ｃ2Ｈ4）2Ｏ（テトラヒドロフラン）に
０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する
ＣＶＤ技術を用いて形成した。基板と対面するシャワー
ヘッド内で、液体原料を酸素ガスおよび窒素ガスと混合
し、基板に吹きつけた。形成温度は２９０℃、圧力は５
Ｔｏｒｒである。Ｐｔ電極は、有機金属錯体ＣＨ3Ｃ2Ｈ
4Ｐｔ（ＣＨ3）3（メチルシクロペンタジエニルトリメ
チル白金）を（Ｃ2Ｈ4）2Ｏ（テトラヒドロフラン）に
０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬送する
ＣＶＤ技術を用いて形成した。酸素ガスと窒素ガスを７
対１の割合で混合し、基板と対面するシャワーヘッド内
でこのガスを液体原料と混合して基板に吹きつけた。形
成温度は２５０℃、圧力は５Ｔｏｒｒである。
【００４２】その後、（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体
膜６を化学的気相成長法によって形成した。前駆体とし
てペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] およ
びペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]を用い、
各原料を独立に供給し、その供給量をマスフローコント
ローラで制御して任意組成の（Ｔａ1-XＮｂX）2Ｏ5固溶
体薄膜を形成した。その他の形成条件は、０.５Ｔｏｒ
ｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ2／Ｏ2＝２／
１）、基板温度４６０℃、膜厚９ｎｍ、であった。固溶
体誘電体膜の結晶化を促進させるために、窒素気流中６
５０℃で２分間、酸素気流中で６００℃で１分間熱処理
した。続いて、下部電極と同じ材料からなるＲｕあるい
はＰｔの上部電極７を、下部電極と同様にして形成し
た。
膜６を化学的気相成長法によって形成した。前駆体とし
てペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] およ
びペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]を用い、
各原料を独立に供給し、その供給量をマスフローコント
ローラで制御して任意組成の（Ｔａ1-XＮｂX）2Ｏ5固溶
体薄膜を形成した。その他の形成条件は、０.５Ｔｏｒ
ｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ2／Ｏ2＝２／
１）、基板温度４６０℃、膜厚９ｎｍ、であった。固溶
体誘電体膜の結晶化を促進させるために、窒素気流中６
５０℃で２分間、酸素気流中で６００℃で１分間熱処理
した。続いて、下部電極と同じ材料からなるＲｕあるい
はＰｔの上部電極７を、下部電極と同様にして形成し
た。
【００４３】ここでは、バリアメタルとしてＡｌ添加Ｔ
ｉＮ、上下電極としてＲｕおよびＰｔ金属、を用いた半
導体装置の製作工程例を示した。しかし、材料の選択肢
は広く、Ａｌ添加ＴｉＮの変わりに、純ＴｉＮ、Ｔａ
Ｎ、Ｓｉを添加したＴａＮ、などを用いても同様の効果
が得られた。上部電極にはもちろん、ＣＶＤ法で形成し
たＴｉＮを用いても問題ない。
ｉＮ、上下電極としてＲｕおよびＰｔ金属、を用いた半
導体装置の製作工程例を示した。しかし、材料の選択肢
は広く、Ａｌ添加ＴｉＮの変わりに、純ＴｉＮ、Ｔａ
Ｎ、Ｓｉを添加したＴａＮ、などを用いても同様の効果
が得られた。上部電極にはもちろん、ＣＶＤ法で形成し
たＴｉＮを用いても問題ない。
【００４４】＜実施例２＞実施例２を図２で説明する。
これは、シリコン窒化膜で被覆したポリシリコン電極を
用いるＭＩＳキャパシタに、Ｔａ2Ｏ5あるＮｂ2Ｏ5誘電
体膜を用いてキャパシタを形成する工程である。
これは、シリコン窒化膜で被覆したポリシリコン電極を
用いるＭＩＳキャパシタに、Ｔａ2Ｏ5あるＮｂ2Ｏ5誘電
体膜を用いてキャパシタを形成する工程である。
【００４５】まず、ポリシリコンプラグ２１及びＳｉＯ
2からなるプラグ部層間絶縁膜２２上に、膜厚２０００
ｎｍのＳｉＯ2からなるキャパシタ部層間絶縁膜２３
を、モノシランガスを原料とするプラズマＣＶＤ法によ
って堆積した。その後、Ｗ膜をスパッタリング法で形成
した後、レジストを塗布して周知のフォトリソグラフィ
ー法によってＷマスクを加工し、ドライエッチング法に
よってキャパシタ部層間絶縁膜２３をポリシリコンプラ
グ２１の表面まで加工して、下部ポリシリコン電極２４
を形成する深孔を形成した。
2からなるプラグ部層間絶縁膜２２上に、膜厚２０００
ｎｍのＳｉＯ2からなるキャパシタ部層間絶縁膜２３
を、モノシランガスを原料とするプラズマＣＶＤ法によ
って堆積した。その後、Ｗ膜をスパッタリング法で形成
した後、レジストを塗布して周知のフォトリソグラフィ
ー法によってＷマスクを加工し、ドライエッチング法に
よってキャパシタ部層間絶縁膜２３をポリシリコンプラ
グ２１の表面まで加工して、下部ポリシリコン電極２４
を形成する深孔を形成した。
【００４６】次に、厚さ２０ｎｍの導電性非晶質シリコ
ン層を深孔の内面およびキャパシタ部層間絶縁膜２３の
上面に渡って形成し、リソグラフィおよびエッチングプ
ロセスによりキャパシタ部層間絶縁膜上面の非晶質シリ
コン層を除去して、深孔の内面にのみ非晶質シリコン層
を残す。深孔内表面にシリコンの種付けをした後、６３
０℃で熱処理して結晶化すると同時に表面を凹凸化して
ポリシリコン電極２４を形成する。この表面にＰＨ3を
用いてＰをドープした後ＮＨ3熱処理して表面に窒化シ
リコン膜２５を形成した。
ン層を深孔の内面およびキャパシタ部層間絶縁膜２３の
上面に渡って形成し、リソグラフィおよびエッチングプ
ロセスによりキャパシタ部層間絶縁膜上面の非晶質シリ
コン層を除去して、深孔の内面にのみ非晶質シリコン層
を残す。深孔内表面にシリコンの種付けをした後、６３
０℃で熱処理して結晶化すると同時に表面を凹凸化して
ポリシリコン電極２４を形成する。この表面にＰＨ3を
用いてＰをドープした後ＮＨ3熱処理して表面に窒化シ
リコン膜２５を形成した。
【００４７】その後、Ｔａ2Ｏ5あるいはＮｂ2Ｏ5誘電体
膜２６を化学的気相成長法によって形成した。前駆体と
してペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] も
しくはペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]を用
い、０.５ＴｏｒｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ2
／Ｏ2＝２／１）、基板温度４６０℃、膜厚８ｎｍ、の
条件でＴａ2Ｏ5膜あるいはＮｂ2Ｏ5膜を形成した。誘電
体膜の結晶化を促進させるために、酸素気流中7５０℃
で２分間、熱処理した。続いて、ＴｉＮ上部電極２７
を、ＣＶＤ法により形成した。
膜２６を化学的気相成長法によって形成した。前駆体と
してペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] も
しくはペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]を用
い、０.５ＴｏｒｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ2
／Ｏ2＝２／１）、基板温度４６０℃、膜厚８ｎｍ、の
条件でＴａ2Ｏ5膜あるいはＮｂ2Ｏ5膜を形成した。誘電
体膜の結晶化を促進させるために、酸素気流中7５０℃
で２分間、熱処理した。続いて、ＴｉＮ上部電極２７
を、ＣＶＤ法により形成した。
【００４８】誘電体膜の特性指針となる換算膜厚（シリ
コン酸化膜厚に換算した比誘電率）は、Ｔａ2Ｏ5誘電体
ＭＩＳ−キャパシタで３.１ｎｍ、Ｎｂ2Ｏ5誘電体キャ
パシタで２.９ｎｍであった。この値にはＴａ2Ｏ5もし
くはＮｂ2Ｏ5誘電体と窒化シリコン電極界面の低誘電率
層による容量が含まれる。したがって、両換算膜厚の差
から類推して、Ｔａ2Ｏ5誘電体がＬ相でありその比誘電
率が３０程度なら、Ｎｂ2Ｏ5の比誘電率は３７と計算さ
れる。Ｔａ2Ｏ5誘電体が六方晶相でありその比誘電率が
６０なら、Ｎｂ2Ｏ5の比誘電率は９９、不完全な六方晶
相で４０なら５４と計算される。膜厚が六方晶Ｔａ2Ｏ5
の安定領域にあるので、Ｎｂ2Ｏ5の比誘電率は５０以上
であることは明白である。
コン酸化膜厚に換算した比誘電率）は、Ｔａ2Ｏ5誘電体
ＭＩＳ−キャパシタで３.１ｎｍ、Ｎｂ2Ｏ5誘電体キャ
パシタで２.９ｎｍであった。この値にはＴａ2Ｏ5もし
くはＮｂ2Ｏ5誘電体と窒化シリコン電極界面の低誘電率
層による容量が含まれる。したがって、両換算膜厚の差
から類推して、Ｔａ2Ｏ5誘電体がＬ相でありその比誘電
率が３０程度なら、Ｎｂ2Ｏ5の比誘電率は３７と計算さ
れる。Ｔａ2Ｏ5誘電体が六方晶相でありその比誘電率が
６０なら、Ｎｂ2Ｏ5の比誘電率は９９、不完全な六方晶
相で４０なら５４と計算される。膜厚が六方晶Ｔａ2Ｏ5
の安定領域にあるので、Ｎｂ2Ｏ5の比誘電率は５０以上
であることは明白である。
【００４９】このように、Ｎｂ2Ｏ5における比誘電率の
増大が確認された。
増大が確認された。
【００５０】＜実施例３＞実施例３を図３で説明する。
これは、（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜をキャパシ
タ絶縁膜として用いるＭＩＭキャパシタを有する半導体
記憶装置を形成する工程である。（Ｔａ、Ｎｂ）2Ｏ5固
溶体誘電体膜をＣＶＤ法で形成する際に、ペンタエトキ
シタンタルとペンタエトキシニオブ原料をカクテルにし
て、単一原料として供給して、ある組成の固溶体膜を形
成する特徴を有する。
これは、（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜をキャパシ
タ絶縁膜として用いるＭＩＭキャパシタを有する半導体
記憶装置を形成する工程である。（Ｔａ、Ｎｂ）2Ｏ5固
溶体誘電体膜をＣＶＤ法で形成する際に、ペンタエトキ
シタンタルとペンタエトキシニオブ原料をカクテルにし
て、単一原料として供給して、ある組成の固溶体膜を形
成する特徴を有する。
【００５１】Ｓｉ基板３１に、熱酸化による素子分離３
２とイオン打ち込みによる拡散層３３を形成し、その上
にポリシリコンとＷＳｉ2の積層からなるワード線３４
と３５を形成した。その後、Ｓｉ3Ｎ4からなるバリア層
３７上にポリシリコンとＷＳｉ2の積層からなるビット
線３８と３９を形成した。また、ＳｉＯ2からなるプラ
グ部層間絶縁膜４２内に、ポリシリコンからなる第一の
プラグ３６と、ポリシリコンからなる第二のプラグ４０
と、ＴａＮからなるバリアメタル４１を形成した。これ
ら積層プラグにより、トランジスタの拡散層３３とキャ
パシタの下部電極４５を電気的に接続する。これまでの
工程で、キャパシタを形成する前工程と平坦化が完了し
た。
２とイオン打ち込みによる拡散層３３を形成し、その上
にポリシリコンとＷＳｉ2の積層からなるワード線３４
と３５を形成した。その後、Ｓｉ3Ｎ4からなるバリア層
３７上にポリシリコンとＷＳｉ2の積層からなるビット
線３８と３９を形成した。また、ＳｉＯ2からなるプラ
グ部層間絶縁膜４２内に、ポリシリコンからなる第一の
プラグ３６と、ポリシリコンからなる第二のプラグ４０
と、ＴａＮからなるバリアメタル４１を形成した。これ
ら積層プラグにより、トランジスタの拡散層３３とキャ
パシタの下部電極４５を電気的に接続する。これまでの
工程で、キャパシタを形成する前工程と平坦化が完了し
た。
【００５２】次に、Ｓｉ3Ｎ4からなる層間絶縁膜４３に
続いて、膜厚1５００ｎｍのＳｉＯ2からなるキャパシタ
部層間絶縁膜４４を、モノシランガスを原料とするプラ
ズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパッ
タリング法で形成した後、レジストを塗布して周知のフ
ォトリソグラフィー法によってＷマスクを加工し、ドラ
イエッチング法によってキャパシタ部層間絶縁膜４４を
バリアメタル４１の表面まで加工して、下部電極４５を
形成する深孔を形成した。なお、孔の加工形状は、開口
部が楕円筒形になるようにした。
続いて、膜厚1５００ｎｍのＳｉＯ2からなるキャパシタ
部層間絶縁膜４４を、モノシランガスを原料とするプラ
ズマＣＶＤ法によって堆積した。その後、Ｗ膜をスパッ
タリング法で形成した後、レジストを塗布して周知のフ
ォトリソグラフィー法によってＷマスクを加工し、ドラ
イエッチング法によってキャパシタ部層間絶縁膜４４を
バリアメタル４１の表面まで加工して、下部電極４５を
形成する深孔を形成した。なお、孔の加工形状は、開口
部が楕円筒形になるようにした。
【００５３】その後、膜厚２０ｎｍの下部Ｒｕ電極４５
を化学的気相成長法によって堆積した。下部Ｒｕ電極
は、有機金属錯体Ｒｕ（Ｃ2Ｈ5Ｃ2Ｈ4）（ビスエチルシ
クロペンタジエニルルテニウム）を（Ｃ2Ｈ4）2Ｏ（テ
トラヒドロフラン）に０.１ｍｏｌ／ｌの濃度で溶解し
た溶液を液体搬送するＣＶＤ技術を用いて形成した。基
板と対面するシャワーヘッド内で、液体原料を酸素ガス
および窒素ガスと混合し、基板に吹きつけた。形成温度
は２９０℃、圧力は５Ｔｏｒｒである。
を化学的気相成長法によって堆積した。下部Ｒｕ電極
は、有機金属錯体Ｒｕ（Ｃ2Ｈ5Ｃ2Ｈ4）（ビスエチルシ
クロペンタジエニルルテニウム）を（Ｃ2Ｈ4）2Ｏ（テ
トラヒドロフラン）に０.１ｍｏｌ／ｌの濃度で溶解し
た溶液を液体搬送するＣＶＤ技術を用いて形成した。基
板と対面するシャワーヘッド内で、液体原料を酸素ガス
および窒素ガスと混合し、基板に吹きつけた。形成温度
は２９０℃、圧力は５Ｔｏｒｒである。
【００５４】その後、（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体
膜４６を化学的気相成長法によって形成した。前駆体と
してペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] お
よびペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]のカク
テル原料を用いた。組成は、（Ｔａ1-XＮｂX）2Ｏ5を用
い、ｘ＝０、０.０１、０.１、０.３、０.５、０.７、
０.９、０.９９、１、である。カクテル原料の供給量を
マスフローコントローラで制御して、各組成の（Ｔａ、
Ｎｂ）2Ｏ5固溶体誘電体膜を形成した。その他の形成条
件は、０.５ＴｏｒｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ
2／Ｏ2＝２／１）、基板温度４６０℃、膜厚９ｎｍ、で
あった。固溶体誘電体膜の結晶化を促進させるために、
窒素気流中６５０℃で２分間、酸素気流中で６００℃で
１分間熱処理した。
膜４６を化学的気相成長法によって形成した。前駆体と
してペンタエトキシタンタル [Ｔａ（ＯＣ2Ｈ5）5] お
よびペンタエトキシニオブ [Ｎｂ（ＯＣ2Ｈ5）5]のカク
テル原料を用いた。組成は、（Ｔａ1-XＮｂX）2Ｏ5を用
い、ｘ＝０、０.０１、０.１、０.３、０.５、０.７、
０.９、０.９９、１、である。カクテル原料の供給量を
マスフローコントローラで制御して、各組成の（Ｔａ、
Ｎｂ）2Ｏ5固溶体誘電体膜を形成した。その他の形成条
件は、０.５ＴｏｒｒのＮ2／Ｏ2混合ガス中 （圧力比Ｎ
2／Ｏ2＝２／１）、基板温度４６０℃、膜厚９ｎｍ、で
あった。固溶体誘電体膜の結晶化を促進させるために、
窒素気流中６５０℃で２分間、酸素気流中で６００℃で
１分間熱処理した。
【００５５】続いて、Ｒｕからなる上部電極４７を、下
部電極と同様にして形成した。キャパシタの上部にＳｉ
Ｏ2からなる配線部層間絶縁膜４８と、Ｗからなる第二
の配線層４９を形成した。
部電極と同様にして形成した。キャパシタの上部にＳｉ
Ｏ2からなる配線部層間絶縁膜４８と、Ｗからなる第二
の配線層４９を形成した。
【００５６】図５に、キャパシタ容量の変化を示した。
固溶体膜中のニオブ含有量の増大とともにキャパシタ容
量は増大し、タンタルを含まない純五酸化ニオブにおい
て最大で２倍まで増大した。また、純五酸化タンタルあ
るいは純五酸化ニオブから１％程度の固溶範囲内では顕
著な変化は見られない。つまり、相互に不純物として含
まれても影響しない。この容量記憶素子のメモリ動作を
確認したところ、所望の特性が得られることを確認し
た。
固溶体膜中のニオブ含有量の増大とともにキャパシタ容
量は増大し、タンタルを含まない純五酸化ニオブにおい
て最大で２倍まで増大した。また、純五酸化タンタルあ
るいは純五酸化ニオブから１％程度の固溶範囲内では顕
著な変化は見られない。つまり、相互に不純物として含
まれても影響しない。この容量記憶素子のメモリ動作を
確認したところ、所望の特性が得られることを確認し
た。
【００５７】ここでは、バリアメタルとしてＴａＮ、上
下電極としてＲｕ金属、を用いた半導体装置の製作工程
例を示した。しかし、材料の選択肢は広く、ＴａＮの変
わりにＳｉを添加したＴａＮ、ＴｉＮ、Ａｌを添加した
ＴｉＮ、などを用いても同様の効果が得られた。下部電
極にはもちろん、ＣＶＤ法で形成したＰｔを用いても問
題ない。上部電極に関しては、ＰｔやＲｕ以外にＴｉＮ
を用いても同じ効果が得られた。
下電極としてＲｕ金属、を用いた半導体装置の製作工程
例を示した。しかし、材料の選択肢は広く、ＴａＮの変
わりにＳｉを添加したＴａＮ、ＴｉＮ、Ａｌを添加した
ＴｉＮ、などを用いても同様の効果が得られた。下部電
極にはもちろん、ＣＶＤ法で形成したＰｔを用いても問
題ない。上部電極に関しては、ＰｔやＲｕ以外にＴｉＮ
を用いても同じ効果が得られた。
【００５８】
【発明の効果】本発明によれば、比誘電率が５０から最
大１００と大きいＴａ2Ｏ5とＮｂ2Ｏ5の固溶体を、安定
に再現性良くキャパシタの誘電体膜として適用すること
が可能となる。これにより、信号量を増大させてデバイ
ス動作の信頼性を向上させることが可能である。あるい
は、キャパシタ高さを低減してプロセス負荷を低減する
ことができる。さらに、高誘電率の起源である六方晶構
造が６００℃の温度から結晶化するので、形成温度が低
温化されて、トランジスタ特性の劣化を抑制することが
できる。つまり、半導体容量素子の微細化による高集積
化、工程簡略化および高信頼化による歩留まりの向上、
等を実現することができる。
大１００と大きいＴａ2Ｏ5とＮｂ2Ｏ5の固溶体を、安定
に再現性良くキャパシタの誘電体膜として適用すること
が可能となる。これにより、信号量を増大させてデバイ
ス動作の信頼性を向上させることが可能である。あるい
は、キャパシタ高さを低減してプロセス負荷を低減する
ことができる。さらに、高誘電率の起源である六方晶構
造が６００℃の温度から結晶化するので、形成温度が低
温化されて、トランジスタ特性の劣化を抑制することが
できる。つまり、半導体容量素子の微細化による高集積
化、工程簡略化および高信頼化による歩留まりの向上、
等を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施例１を説明する工程の縦断面図。
【図２】本発明の実施例２を説明する工程の縦断面図。
【図３】本発明の実施例３を説明する工程の縦断面図。
【図４】本発明の実施例１における（Ｔａ、Ｎｂ）2Ｏ5
固溶体誘電体膜の高誘電率化を説明するグラフ。
固溶体誘電体膜の高誘電率化を説明するグラフ。
【図５】本発明の実施例３における（Ｔａ、Ｎｂ）2Ｏ5
固溶体誘電体膜をキャパシタ絶縁膜として有する半導体
記憶装置に関して、その高容量化を説明するグラフ。
固溶体誘電体膜をキャパシタ絶縁膜として有する半導体
記憶装置に関して、その高容量化を説明するグラフ。
【図６】Ｔａ2Ｏ5の多形における斜方晶Ｌ相と六方晶δ
層および関連の六方晶に関して、結晶格子の相互関係を
Ｔａ-Ｏ配位多面体を用いて比較する図。
層および関連の六方晶に関して、結晶格子の相互関係を
Ｔａ-Ｏ配位多面体を用いて比較する図。
【図７】Ｔａ2Ｏ5の多形における斜方晶Ｌ相と六方晶δ
層に関して、その類似性を説明するＸ線回折図。
層に関して、その類似性を説明するＸ線回折図。
【図８】膜厚が１０ｎｍ以下のＭＩＳ−およびＭＩＭ−
Ｔａ2Ｏ5膜の結晶構造が六方晶であることを示す図であ
り、（ａ）は、Ｒｕ電極上に形成したＭＩＭ−Ｔａ2Ｏ5
膜に関して、六回対称性を明確に示すナノ領域電子線回
折図、（ｂ）は、窒化シリコン膜で被覆したポリシリコ
ン電極上に形成したＭＩＳ−Ｔａ2Ｏ5膜に関して、結晶
構造が六方晶であることを示すＸ線回折図。
Ｔａ2Ｏ5膜の結晶構造が六方晶であることを示す図であ
り、（ａ）は、Ｒｕ電極上に形成したＭＩＭ−Ｔａ2Ｏ5
膜に関して、六回対称性を明確に示すナノ領域電子線回
折図、（ｂ）は、窒化シリコン膜で被覆したポリシリコ
ン電極上に形成したＭＩＳ−Ｔａ2Ｏ5膜に関して、結晶
構造が六方晶であることを示すＸ線回折図。
１…プラグ、２…バリアメタル、３…プラグ部層間絶縁
膜、４…キャパシタ部層間絶縁膜、５…下部電極、６…
（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜、７…上部電極、２
１…ポリシリコンプラグ、２２…プラグ部層間絶縁膜、
２３…キャパシタ部層間絶縁膜、２４…ポリシリコン電
極、２５…窒化シリコン膜、２６…（Ｔａ、Ｎｂ）2Ｏ5
固溶体誘電体膜、２７…ＴｉＮ上部電極、３１…基板
（Ｓｉ）、３２…素子分離（ＳｉＯ2）、３３…拡散
層、３４…ワード線（ポリシリコン）、３５…ワード線
（ＷＳｉ2）、３６…第一のプラグ（ポリシリコン）、
３７…バリア層（Ｓｉ3Ｎ4）、３８…ビット線（ポリシ
リコン）、３９…ビット線（ＷＳｉ2）、４０…第二の
プラグ（ポリシリコン）、４１…バリアメタル、４２…
プラグ部層間絶縁膜（ＳｉＯ2）、４３…層間絶縁膜
（Ｓｉ3Ｎ4）、４４…キャパシタ部層間絶縁膜（ＳｉＯ
2）、４５…下部電極、４６…（Ｔａ、Ｎｂ）2Ｏ5固溶
体誘電体膜、４７…上部電極、４８…配線部層間絶縁膜
（ＳｉＯ2）、４９…第二の配線層（Ｗ）。
膜、４…キャパシタ部層間絶縁膜、５…下部電極、６…
（Ｔａ、Ｎｂ）2Ｏ5固溶体誘電体膜、７…上部電極、２
１…ポリシリコンプラグ、２２…プラグ部層間絶縁膜、
２３…キャパシタ部層間絶縁膜、２４…ポリシリコン電
極、２５…窒化シリコン膜、２６…（Ｔａ、Ｎｂ）2Ｏ5
固溶体誘電体膜、２７…ＴｉＮ上部電極、３１…基板
（Ｓｉ）、３２…素子分離（ＳｉＯ2）、３３…拡散
層、３４…ワード線（ポリシリコン）、３５…ワード線
（ＷＳｉ2）、３６…第一のプラグ（ポリシリコン）、
３７…バリア層（Ｓｉ3Ｎ4）、３８…ビット線（ポリシ
リコン）、３９…ビット線（ＷＳｉ2）、４０…第二の
プラグ（ポリシリコン）、４１…バリアメタル、４２…
プラグ部層間絶縁膜（ＳｉＯ2）、４３…層間絶縁膜
（Ｓｉ3Ｎ4）、４４…キャパシタ部層間絶縁膜（ＳｉＯ
2）、４５…下部電極、４６…（Ｔａ、Ｎｂ）2Ｏ5固溶
体誘電体膜、４７…上部電極、４８…配線部層間絶縁膜
（ＳｉＯ2）、４９…第二の配線層（Ｗ）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 濱田 智之 埼玉県比企郡鳩山町赤沼2520番地 株式会 社日立製作所基礎研究所内 Ｆターム(参考） 4K030 AA11 BA13 BA17 BA42 BB12 CA04 FA10 JA01 LA15 5F058 BA11 BC03 BD05 BF07 BF27 BJ06 5F083 AD24 AD48 AD62 GA09 JA02 JA06 JA35 JA38 JA39 JA40 MA06 MA17 NA01 NA08 PR34
Claims (17)
- 【請求項１】キャパシタを有する半導体装置において、 上記キャパシタは、下部電極及び上部電極と該各電極間
に設けられた誘電体膜とを有し、 上記誘電体膜が、五酸化タンタルと五酸化ニオブの固溶
体からなることを特徴とする半導体装置。 - 【請求項２】キャパシタを有する半導体装置において、 上記キャパシタは、下部電極及び上部電極と該各電極間
に設けられた誘電体膜とを有し、 上記誘電体膜が、五酸化タンタルニオブからなることを
特徴とする半導体装置。 - 【請求項３】上記誘電体膜が、比誘電率が５０以上で厚
さが１０ｎｍ以下の膜であることを特徴とする請求項１
又は２に記載の半導体装置。 - 【請求項４】上記誘電体膜が、六方晶結晶構造を有する
ことを特徴とする請求項３に記載の半導体装置。 - 【請求項５】上記六方晶結晶構造が、基底面内で０.３
６ｎｍあるいはその整数倍周期であることを特徴とする
請求項４に記載の半導体装置。 - 【請求項６】上記六方晶結晶構造が、基底面内で０.６
３ｎｍあるいはその整数倍周期であることを特徴とする
請求項４に記載の半導体装置。 - 【請求項７】上記下部電極が、白金及びルテニウムの中
から選ばれた少なくとも１種から構成されていることを
特徴とする請求項１又は２に記載の半導体装置。 - 【請求項８】半導体基板と、 該半導体基板の主表面に形成されたＭＯＳトランジスタ
と、 該ＭＯＳトランジスタのソース領域又はドレイン領域と
電気的に接続されたプラグと、 該プラグ上に設けられた層間絶縁膜と、 上記層間絶縁膜内に設けられた凹型の孔と、 該凹型の孔内に形成されたキャパシタとを有し、 該キャパシタが、 上記凹型の孔の少なくとも内側側面及び底面上に形成さ
れ、かつ、上記プラグと電気的に接続された下部電極
と、 該下部電極上に設けられた五酸化タンタルと五酸化ニオ
ブの固溶体からなる誘電体膜と、 該誘電体膜上に設けられた上部電極とからなることを特
徴とする半導体装置。 - 【請求項９】半導体基板と、 該半導体基板の主表面に形成されたＭＯＳトランジスタ
と、 該ＭＯＳトランジスタのソース領域又はドレイン領域と
電気的に接続されたプラグと、 該プラグ上に設けられた層間絶縁膜と、 上記層間絶縁膜内に設けられた凹型の孔と、 該凹型の孔内に形成されたキャパシタとを有し、 該キャパシタが、 上記凹型の孔の少なくとも内側側面及び底面上に形成さ
れ、かつ、上記プラグと電気的に接続された下部電極
と、 該下部電極上に設けられた五酸化タンタルニオブからな
る誘電体膜と、 該誘電体膜上に設けられた上部電極とからなることを特
徴とする半導体装置。 - 【請求項１０】上記誘電体膜が、比誘電率が５０以上で
厚さが１０ｎｍ以下の膜であることを特徴とする請求項
８又は９に記載の半導体装置。 - 【請求項１１】上記誘電体膜が、六方晶結晶構造を有す
ることを特徴とする請求項１０に記載の半導体装置。 - 【請求項１２】上記六方晶結晶構造が、基底面内で０.
３６ｎｍあるいはその整数倍周期であることを特徴とす
る請求項１１に記載の半導体装置。 - 【請求項１３】上記六方晶結晶構造が、基底面内で０.
６３ｎｍあるいはその整数倍周期であることを特徴とす
る請求項１１に記載の半導体装置。 - 【請求項１４】上記下部電極が、白金及びルテニウムの
中から選ばれた少なくとも１種から構成されていること
を特徴とする請求項８又は９に記載の半導体装置。 - 【請求項１５】層間絶縁膜内に凹型の孔を設ける工程
と、 該凹型の孔の少なくとも内側側面及び底面上に下部電極
を形成する工程と、該下部電極上に、厚さが１０ｎｍ以
下の五酸化タンタルと五酸化ニオブの固溶体からなる誘
電体膜を、ペンタエトキシタンタルとペンタエトキシニ
オブの混合原料を用いる化学的気相成長法により形成す
る工程と、 該誘電体膜上に上部電極を形成する工程を有し、 上記下部電極，上記誘電体膜及び上記上部電極とにより
キャパシタを構成することを特徴とする半導体装置の製
造方法。 - 【請求項１６】上記下部電極を形成する工程を、ビスエ
チルシクロペンタジエニルルテニウムをテトラヒドロフ
ランに０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬
送する化学的気相成長法により行なうことを特徴とする
請求項１５に記載の半導体装置の製造方法。 - 【請求項１７】上記下部電極を形成する工程を、メチル
シクロペンタジエニルトリメチル白金をテトラヒドロフ
ランに０.１ｍｏｌ／ｌの濃度で溶解した溶液を液体搬
送する化学的気相成長法により行なうことを特徴とする
請求項１５に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360707A JP3624822B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
| TW090118660A TW515036B (en) | 2000-11-22 | 2001-07-31 | Semiconductor device and its manufacturing method |
| KR1020010047418A KR20020040541A (ko) | 2000-11-22 | 2001-08-07 | 반도체장치 및 그 제조방법 |
| US09/930,144 US6576928B2 (en) | 2000-11-22 | 2001-08-16 | Semiconductor device capacitor with high permittivity tantalum pentoxide/niobium pentoxide dielectric |
| US10/421,903 US6867090B2 (en) | 2000-11-22 | 2003-04-24 | Semiconductor device and method of manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000360707A JP3624822B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002164516A true JP2002164516A (ja) | 2002-06-07 |
| JP2002164516A5 JP2002164516A5 (ja) | 2004-11-25 |
| JP3624822B2 JP3624822B2 (ja) | 2005-03-02 |
Family
ID=18832254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000360707A Expired - Fee Related JP3624822B2 (ja) | 2000-11-22 | 2000-11-22 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6576928B2 (ja) |
| JP (1) | JP3624822B2 (ja) |
| KR (1) | KR20020040541A (ja) |
| TW (1) | TW515036B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004327607A (ja) * | 2003-04-23 | 2004-11-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6833577B2 (en) | 2002-02-14 | 2004-12-21 | Renesas Technology Corporation | Semiconductor device |
| JP2006274333A (ja) * | 2005-03-29 | 2006-10-12 | Ngk Insulators Ltd | 金属酸化物膜の製造方法および金属酸化物膜 |
| KR100881735B1 (ko) * | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548341B2 (en) * | 2000-08-09 | 2003-04-15 | Infineon Technologies, Ag | Process for producing a first electrode and a second electrode, electronic component and electronic memory element |
| US7571217B1 (en) * | 2000-08-16 | 2009-08-04 | Parallel Networks, Llc | Method and system for uniform resource locator transformation |
| US7474002B2 (en) * | 2001-10-30 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having dielectric film having aperture portion |
| UA77459C2 (en) | 2001-11-03 | 2006-12-15 | Thin-film capacitor and a method for producing the capacitor | |
| JP2003332582A (ja) * | 2002-05-13 | 2003-11-21 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100587635B1 (ko) * | 2003-06-10 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
| KR100725690B1 (ko) * | 2003-07-08 | 2007-06-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| KR100519777B1 (ko) * | 2003-12-15 | 2005-10-07 | 삼성전자주식회사 | 반도체 소자의 캐패시터 및 그 제조 방법 |
| KR100634509B1 (ko) * | 2004-08-20 | 2006-10-13 | 삼성전자주식회사 | 3차원 반도체 캐패시터 및 그 제조 방법 |
| KR100647484B1 (ko) * | 2004-11-23 | 2006-11-23 | 삼성전자주식회사 | 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법 |
| US20070020955A1 (en) * | 2005-07-22 | 2007-01-25 | Samsung Electro-Mechanics Co., Ltd. | Fabrication method of composite metal oxide dielectric film, and composite metal oxide dielectric film fabricated thereby |
| KR101159073B1 (ko) * | 2005-09-23 | 2012-06-25 | 삼성전자주식회사 | 새로운 유기금속 전구체 물질 및 이를 이용한 금속박막의제조방법 |
| US7560392B2 (en) * | 2006-05-10 | 2009-07-14 | Micron Technology, Inc. | Electrical components for microelectronic devices and methods of forming the same |
| JP5039035B2 (ja) * | 2006-06-23 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8124528B2 (en) | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
| JP2009283658A (ja) * | 2008-05-22 | 2009-12-03 | Elpida Memory Inc | キャパシタ素子用の絶縁膜、キャパシタ素子及び半導体装置 |
| JP5615136B2 (ja) * | 2010-01-12 | 2014-10-29 | 三菱電機株式会社 | 立体画像補正方法、立体表示装置、および立体画像生成装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2861129B2 (ja) | 1989-10-23 | 1999-02-24 | 日本電気株式会社 | 半導体装置 |
| JPH0590219A (ja) | 1991-09-26 | 1993-04-09 | Toshiba Corp | 半導体装置の製造方法 |
| KR100325967B1 (ko) * | 1992-04-20 | 2002-06-20 | 윌리엄 비. 켐플러 | 유전체 물질에의 전기 접속부 |
| US6126743A (en) * | 1993-03-12 | 2000-10-03 | Sumitomo Chemical Company, Limited | Process for producing dielectrics and fine single crystal powders and thin film capacitor |
| EP0749134B1 (en) | 1995-06-16 | 2002-10-02 | AT&T IPM Corp. | Dielectric material comprising Ta2O5 doped with TiO2 and devices employing same |
| JP3137004B2 (ja) | 1995-09-11 | 2001-02-19 | ソニー株式会社 | 半導体素子のキャパシタ構造の作製方法 |
| US5948216A (en) | 1996-05-17 | 1999-09-07 | Lucent Technologies Inc. | Method for making thin film tantalum oxide layers with enhanced dielectric properties and capacitors employing such layers |
| US5754392A (en) | 1996-10-22 | 1998-05-19 | Cava; Robert Joseph | Article comprising a relatively temperature-insensitive Ta-oxide based capacitive element |
| EP0860462A3 (en) * | 1997-02-24 | 1999-04-21 | Dow Corning Toray Silicone Company Limited | Composition and method for the formation of silica thin films |
| JPH10247723A (ja) | 1997-03-04 | 1998-09-14 | Oki Electric Ind Co Ltd | 半導体装置のキャパシタの製造方法 |
| JP3116016B2 (ja) | 1997-06-23 | 2000-12-11 | 株式会社ハーネス総合技術研究所 | 端子接続構造 |
| US6344413B1 (en) | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
| JP3630551B2 (ja) * | 1998-04-02 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2000236076A (ja) * | 1999-02-15 | 2000-08-29 | Nec Corp | 半導体装置及びその製造方法 |
| KR20010017820A (ko) * | 1999-08-14 | 2001-03-05 | 윤종용 | 반도체 소자 및 그 제조방법 |
| KR20010061278A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 강유전체 캐패시터 형성방법 |
-
2000
- 2000-11-22 JP JP2000360707A patent/JP3624822B2/ja not_active Expired - Fee Related
-
2001
- 2001-07-31 TW TW090118660A patent/TW515036B/zh not_active IP Right Cessation
- 2001-08-07 KR KR1020010047418A patent/KR20020040541A/ko active IP Right Grant
- 2001-08-16 US US09/930,144 patent/US6576928B2/en not_active Expired - Fee Related
-
2003
- 2003-04-24 US US10/421,903 patent/US6867090B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6833577B2 (en) | 2002-02-14 | 2004-12-21 | Renesas Technology Corporation | Semiconductor device |
| US6955959B2 (en) | 2002-02-14 | 2005-10-18 | Renesas Technology Corp. | Method of making a memory structure having a multilayered contact and a storage capacitor with a composite dielectric layer of crystalized niobium pentoxide and tantalum pentoxide films |
| US7265407B2 (en) | 2002-02-14 | 2007-09-04 | Renesas Technology Corp. | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
| US7511327B2 (en) | 2002-02-14 | 2009-03-31 | Renesas Technology Corp. | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
| US7800153B2 (en) | 2002-02-14 | 2010-09-21 | Renesas Electronics Corporation | Capacitive electrode having semiconductor layers with an interface of separated grain boundaries |
| KR100881735B1 (ko) * | 2002-12-30 | 2009-02-06 | 주식회사 하이닉스반도체 | 반도체장치의 캐패시터 제조방법 |
| JP2004327607A (ja) * | 2003-04-23 | 2004-11-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US7112819B2 (en) | 2003-04-23 | 2006-09-26 | Hitachi, Ltd. | Semiconductor device and manufacturing method thereof |
| JP4563655B2 (ja) * | 2003-04-23 | 2010-10-13 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP2006274333A (ja) * | 2005-03-29 | 2006-10-12 | Ngk Insulators Ltd | 金属酸化物膜の製造方法および金属酸化物膜 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3624822B2 (ja) | 2005-03-02 |
| US6867090B2 (en) | 2005-03-15 |
| US20030201485A1 (en) | 2003-10-30 |
| KR20020040541A (ko) | 2002-05-30 |
| US20020074582A1 (en) | 2002-06-20 |
| TW515036B (en) | 2002-12-21 |
| US6576928B2 (en) | 2003-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002164516A (ja) | 半導体装置およびその製造方法 | |
| US8679939B2 (en) | Manufacturable high-k DRAM MIM capacitor structure | |
| US8546236B2 (en) | High performance dielectric stack for DRAM capacitor | |
| KR100351450B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US20040018747A1 (en) | Deposition method of a dielectric layer | |
| US20060267065A1 (en) | Semiconductor device using a conductive film and method of manufacturing the same | |
| JP2002231901A (ja) | 容量素子及びその製造方法並びに半導体装置 | |
| US8541868B2 (en) | Top electrode templating for DRAM capacitor | |
| TWI538103B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US8652927B2 (en) | Integration of non-noble DRAM electrode | |
| US6756261B2 (en) | Method for fabricating capacitors in semiconductor devices | |
| WO2002073679A1 (fr) | Procede de croissance en phase vapeur pour film dielectrique a oxyde metallique et film pzt | |
| JP3173451B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001053254A (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| KR100633330B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| JP2009054753A (ja) | 強誘電体装置及びその製造方法 | |
| JP2000216359A (ja) | 半導体装置の製造方法 | |
| JP2000216360A (ja) | 半導体メモリ素子 | |
| JP2007115906A (ja) | 強誘電体キャパシタ | |
| KR20040060083A (ko) | 금속 산화물 하부전극을 구비하는 반도체 소자의 캐패시터형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041122 |
|
| LAPS | Cancellation because of no payment of annual fees |