JP2007115906A - 強誘電体キャパシタ - Google Patents

強誘電体キャパシタ Download PDF

Info

Publication number
JP2007115906A
JP2007115906A JP2005305994A JP2005305994A JP2007115906A JP 2007115906 A JP2007115906 A JP 2007115906A JP 2005305994 A JP2005305994 A JP 2005305994A JP 2005305994 A JP2005305994 A JP 2005305994A JP 2007115906 A JP2007115906 A JP 2007115906A
Authority
JP
Japan
Prior art keywords
film
ferroelectric
ferroelectric capacitor
composition
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005305994A
Other languages
English (en)
Inventor
Kazunori Isogai
和範 磯貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005305994A priority Critical patent/JP2007115906A/ja
Priority to US11/493,525 priority patent/US20070090426A1/en
Publication of JP2007115906A publication Critical patent/JP2007115906A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】MOCVD法により、100nm以下の膜厚においても高い残留分極密度を有するタンタル酸ストロンチウムビスマス膜を備えた強誘電体キャパシタ、特に立体的な構造を有する強誘電体キャパシタを実現できるようにする。
【解決手段】強誘電体キャパシタは、基板10の上に形成された強誘電体膜12と、強誘電体膜12の下に形成された下部電極11と、強誘電体膜10の上に形成された上部電極13とを備えている。強誘電体膜12は、少なくともストロンチウムと、ビスマスと、タンタルと、酸素とを含み、一般式がSrxBiyTa29(但し、0.69≦x≦0.81であり、2.09≦y≦2.31である。)で表される化合物である。
【選択図】図1

Description

本発明は、強誘電体キャパシタに関し、特に、タンタル酸ストロンチウムビスマス系材料からなる強誘電体膜を容量絶縁膜とする強誘電体キャパシタに関する。
強誘電体キャパシタの保持電荷量は、強誘電体膜の残留分極密度(2Pr)と分極発現面積との積で決まる。半導体装置の微細化が進むに従い、分極発現面積が縮小されるため、従来の平面構造キャパシタでは必要な電荷量を保持できなくなってきている。そこで、十分な分極発現面積を確保し且つキャパシタの占有面積を大幅に縮小するために立体構造キャパシタの開発が行われている。
立体構造キャパシタの実現には、高い2Prを有する強誘電体膜を均一に立体形成することが不可欠である。しかし、強誘電体膜の形成に現在用いられているスピンコート法及びスパッタ法では、強誘電体膜を立体的に形成することが困難であり、膜厚が均一な立体的構造を有する強誘電体膜を得ることが困難である。このため、新たな強誘電体膜の形成方法として有機金属化学的気相堆積(MOCVD)法が注目されている。
強誘電体膜の2Prは、強誘電体膜の組成、製造方法及び膜厚等によって変化する。従って、MOCVD法を用いて、高い2Prを有する強誘電体膜を得るためには、強誘電体膜の組成を最適化する必要がある。特許文献1には、MOCVD法により高い2Prを有するタンタル酸ストロンチウムビスマス(SrxBiyTa29、以下SBTという。)を形成方法が開示されている。特許文献1によれば、ストロンチウムの組成比x及びビスマスの組成比yをそれぞれ、0.90≦x<1.00、1.70<y≦3.20とすることにより、2Vの電圧を印加した際に16μC/cm2程度の高い2Prを示す強誘電体膜の膜組成が開示されている。
特表2002−58129号公報
しかしながら、前記従来のMOCVD法を用いた強誘電体膜の製造方法において、高い2Prを有する強誘電体膜が得られるのは、膜厚が300nm程度の厚さの場合に限られるという問題がある。
強誘電体キャパシタは微細化とともに低電圧での高速書き込み動作を要求されている。書き込み速度は強誘電体膜に印加される電界の大きさに比例する。印加電界は印加電圧に比例し、強誘電体膜の膜厚に反比例する。従って、低電圧で高速書き込みを行うためには強誘電体膜の薄膜化が不可欠となる。また、立体構造キャパシタの占有面積は上部電極、強誘電体膜、下部電極のトータル膜厚によってほぼ決まるため、占有面積を縮小するためにも強誘電体膜の薄膜化は必要であり、SBT膜の膜厚を100nm以下にすることが求められている。
しかし、本願発明者は、実際に膜厚が100nmのSBT膜を形成したが、特許文献1に記載された組成においては、最大でも2Prが10μC/cm2程度のSBT膜しか得られなかった。
本発明は、前記従来の問題を解決し、100nm以下の膜厚においても高い残留分極密度を有するタンタル酸ストロンチウムビスマス膜を備えた強誘電体キャパシタを実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は強誘電体キャパシタを、一般式がSrxBiyTa29(但し、0.69≦x≦0.81であり、2.09≦y≦2.31である。)強誘電体膜により形成する構成とする。
具体的に本発明に係る第1の強誘電体キャパシタは、基板の上に形成された強誘電体膜と、強誘電体膜の下に形成された下部電極と、強誘電体膜の上に形成された上部電極とを備え、強誘電体膜は、一般式がSrxBiyTa2-zNbz9(但し、0.69≦x≦0.81であり、2.09≦y≦2.31であり、z=0又は0.35≦z≦0.98である。)で表される化合物であることを特徴とする。
第1の強誘電体キャパシタによれば、強誘電体膜は、一般式がSrxBiyTa2-zNbz9(但し、0.69≦x≦0.81であり、2.09≦y≦2.31であり、z=0又は0.35≦z≦0.98である。)で表される化合物であるため、強誘電体膜の膜厚が薄い場合にも、強誘電体膜が層状ペロブスカイト結晶構造をとりやすい。従って、低電圧で且つ高速に動作する強誘電体キャパシタを実現することが可能となる。またNbを含んでいる場合には、強誘電体膜の膜内における残留分極密度のばらつきを小さくすることができるので、強誘電体キャパシタの歩留まりを向上させることができる。
本発明の強誘電体キャパシタにおいて、ストロンチウムの組成比とビスマスの組成比との和は3.00±0.07であることが好ましい。このような構成とすることにより、ストロンチウムの組成比とビスマスの組成比との和が、化学量論比である3とほぼ一致するため、良好な層状ペロブスカイト結晶構造を有する強誘電体膜を確実に形成することができる。
本発明の強誘電体キャパシタにおいて、強誘電体膜の膜厚は100nm以下であることを特徴することが好ましい。このような構成であっても、14.2μC/cm2〜17.4μC/cm2の残留分極密度を実現できる。
本発明の強誘電体キャパシタにおいて、強誘電体膜は有機金属化学的気相堆積法により形成された膜であることが好ましい。このような構成とすることにより、残留分極密度が高い強誘電体膜を立体的に形成でき、微細な立体構造キャパシタを実現できる。
本発明の強誘電体キャパシタは、基板の上に形成され、凹部を有する層間絶縁膜をさらに備え、強誘電体膜は、凹部の壁面及び底面に沿って形成されており、強誘電体膜の凹部の壁面及び底面に形成された部分における膜厚の最大値と最小値との比は0.8以上であることが好ましい。このような構成とすることにより、立体構造を有し、占有面積が小さい強誘電体キャパシタが実現できる。また、強誘電体膜の膜厚のばらつきが小さく、強誘電体膜に印加される電界の強さが均一となるため、高速に動作する強誘電体キャパシタが実現できる。
本発明の強誘電体キャパシタにおいて、下部電極は、凸状に形成され、強誘電体膜は、下部電極の側面及び上面に沿って形成されており、強誘電体膜の下部電極の側面及び上面に形成された部分における膜厚の最大値と最小値との比は0.8以上であることが好ましい。このような構成とすることにより、立体構造を有し、占有面積が小さい強誘電体キャパシタが実現できる。また、強誘電体膜の膜厚のばらつきが小さく、高速に動作する強誘電体キャパシタが実現できる。
本発明の強誘電体キャパシタにおいて、下部電極は、金属酸化物の単層膜又は強誘電体膜に最も近い層が金属酸化物からなる積層膜であることが好ましい。金属酸化物電極は金属電極に比べ、SBT層状ペロブスカイト結晶との格子不整合度が大きいため、SBT膜を熱処理により結晶成長させる際に、残留分極密度がゼロであるc軸方位への結晶成長を緩和できる。従って、残留分極密度をさらに高くすることが可能となる。
本発明の強誘電体キャパシタにおいて、強誘電体膜は希土類元素を含有することが好ましい。このような構成とすることにより、残留分極密度をさらに高くすることが可能となる。
本発明の強誘電体キャパシタによれば、MOVCD法により、100nm以下の膜厚においても高い残留分極密度を有するタンタル酸ストロンチウムビスマス膜を備えた強誘電体キャパシタ、特に立体的な構造を有する強誘電体キャパシタを実現できる。
(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1は第1の実施形態に係る強誘電体キャパシタの断面構成を示している。図1に示すように第1の実施形態に係る強誘電体キャパシタは、基板10の上に形成された膜厚が50nmの酸化イリジウムからなる下部電極11と、下部電極11の上に形成された膜厚が60nmのタンタル酸ストロンチウムビスマス(SBT)膜12と、SBT膜12の上に形成された膜厚が100nmの酸化イリジウムからなる上部電極13とを備えた平面構造キャパシタである。
本実施形態の強誘電体キャパシタは、以下の方法で製造した。まず、シリコン基板10の上にプラズマCVD法により膜厚が200nmの酸化シリコン膜(図示せず)を形成する。形成した酸化シリコン膜の上にスパッタ法により膜厚が50nmの酸化イリジウムからなる下部電極11を形成する。次に、下部電極11の上にMOCVD法により400℃以下の基板温度で膜厚が60nmのSBT膜12を堆積する。堆積されたSBT膜12は、この段階ではアモルファスである。次に、SBT膜12の上にスパッタ法により膜厚が100nmの酸化イリジウムからなる上部電極13を形成する。次に、上部電極13の上に50μm四方のレジストパターンを形成し、レジストをマスクとして上部電極13及びSBT膜12をエッチングする。次に、レジストを除去した後、酸素雰囲気にて800℃で1分の熱処理を行いSBT膜12を結晶化する。
ここで、SBT膜組成はSr、Bi及びTaの各有機金属原料の基板への供給流量を調整することにより変更できる。なお、SBT膜組成は蛍光X線装置(テクノス株式会社製、SMAT2250)を用いて評価した。
本実施形態の強誘電体キャパシタを用いて、残留分極密度(2Pr)の値とSBT膜組成との関係を調べた。図2に、組成領域Aは従来例に係る組成領域であり、組成領域Bは本実施形態に係る組成領域である。図2において横軸はTa組成を2として規格化した際のSr組成xであり、縦軸はBi組成yである。組成領域Aは、0.90≦x<1.00及び1.70<y≦3.20の範囲であり、組成領域Bは、0.69≦x≦0.81及び2.09≦y≦2.31の範囲である。
図3は種々のSr組成x及びBi組成yのSBT膜について残留分極密度2Prの値を測定した結果を示している。なお、2Prの値を測定する際にSBT膜に印加した電圧は1.8Vである。また、図中の直線はSr組成xとBi組成yとの和が3となるラインを示している。
従来例に係る組成領域Aにおいては、2Prの値が6μC/cm2〜12μC/cm2のSBT膜しか得ることができなかった。一方、図3に示すように本実施形態に係る組成領域Bにおいては、2Prの値が14.2μC/cm2〜17.6μC/cm2となり、安定して高い値が得られた。一例として、図4にSr組成xが0.79でBi組成yが2.18の場合におけるSBT膜のP−Vヒステリシス曲線を示す。この場合に得られた2Prの値は16.6μC/cm2であった。
図3に示すように組成領域Bのx+y=3.00±0.07の関係を満たす直線の近傍において特に高い2Prが得られている。一方、組成領域Bをはずれた領域においては、2Prの値が急激に低下している。このように、組成領域Bにおいて組成領域Aを含む他の領域と比べて2Prの値が高いSBT膜を得ることができた理由を以下に説明する。
2Prの値は、SBT膜の組成及び結晶品質に依存する。SBT膜の組成は、SBT膜の製造方法によらず、一般にSr欠損(x<1)、Bi過剰(y>2)が良いとされる。これは、Sr原子サイトにBi原子が置換した結晶構造となる結果、各構成原子が大きく変位するためと考えられている。2Prの値と各原子の変位量との間には比例関係がある。
結晶品質は、熱処理条件及び熱処理前のSBT膜の膜質に依存する。以下では、熱処理による層状ペロブスカイト結晶化前のSBT膜のことをSBT前駆体と呼ぶ。SBT前駆体が層状ペロブスカイト結晶構造に原子再配置しやすい構造又は組成を有している場合には、熱処理により良好な結晶品質が得られる。SBT前駆体は、その製造方法(原料の選択を含む)によって、巨視的構造は同じアモルファスであっても微視的構造は異なると考えられる。以下に、MOCVD法によりSBT前駆体を堆積した場合の微視的構造についって説明する。なお、MOCVD法における基板温度は400℃以下の場合を想定している。
MOCVD法とスパッタ法とにより同一基板温度(400℃以下)でSBT前駆体を成膜したときのSBT前駆体の構造には次のような違いがあると推測される。MOCVD法では、基板表面において有機金属原料の熱分解及び化学反応が起こることにより成膜が行われる。一方、スパッタ法では基板表面においてターゲット材料の化学反応はほとんど起こらず、物理的に成膜が行われる。従って、成膜の際に化学反応が生じているMOCVD法により成膜したSBT前駆体は、スパッタ法により成膜したSBT前駆体と比べて層状ペロブスカイトに近い構造になっていると考えられる。
従って、MOCVD法で成膜したSBT前駆体は、その組成が層状ペロブスカイト結晶の化学量論組成と同じときに最も層状ペロブスカイト結晶に原子再配置しやすく、良好な結晶品質が得られると考えられる。化学量論組成はxが1及びyが2である。このため、xとyとの和が3付近の場合には、層状ペロブスカイトのSr原子サイトをBi原子で置換するような組成となり、原子再配置が行われやすいと考えられる。つまり、MOCVD法で製造したSBT膜が高い2Prを示すためには、Sr組成xとBi組成yとの和が3付近である必要があると考えられる。
但し、Sr組成xには最適な範囲がある。すでに述べたように、Sr組成xを少なくするほど各構成原子の変位量が大きくなり2Prの値が増加する傾向が認められる。しかし、Sr組成xが小さくなりすぎると層状ペロブスカイト構造を維持することができなくなり、結晶欠陥が増えるため、逆に2Prの値が低下する。これが、図3に示すように組成領域Bをはずれた領域においては2Prの値が急激に低下する原因であると考えられる。
以上より、MOCVD法により形成された組成領域Bを満たす組成のSBT膜は、膜厚を100nm以下とした場合においても安定して高い2Prの値を示す。その結果、低電圧で高速書き込みが可能な強誘電体キャパシタが実現できる。
なお、本実施形態の強誘電体キャパシタにおいては、電極材料に酸化イリジウムを用いている。このように電極材料に酸化イリジウムを用いることにより、2Prの値を向上させることが可能となる。
例えば、組成領域Aに含まれる組成のSBT膜を用いて強誘電体キャパシタを形成する際に、白金を電極材料とした場合には、2Prの値が5μC/cm2〜10μC/cm2となった。しかし、酸化イリジウムを電極材料とした場合には、2Prの値が6μC/cm2〜12μC/cm2となり、電極材料に白金を用いた場合よりも2Prの値が向上した。
また、組成領域Bに含まれる組成のSBT膜を用いた場合にも同様に、電極材料を酸化イリジウムとした方が2Prの値が向上した。白金を電極材料とした場合には、2Prの値が8μC/cm2〜10μC/cm2であったのに対し、酸化イリジウムを電極材料とした場合には、2Prの値が14.2μC/cm2〜17.6μC/cm2となった。
このように、電極材料によって2Prの値が変化する理由は、酸化イリジウム等の金属酸化物はイリジウムや白金等の金属と比べて、一般にアモルファス成分が多いため、SBT層状ペロブスカイト結晶との格子不整合度が大きく、SBT膜を熱処理により結晶化させる際に残留分極密度がゼロであるc軸方位への結晶成長を緩和できたためと考えられる。本実施形態においては金属酸化物として酸化イリジウムを用いているが、酸化ルテニウム又は酸化ストロンチウムルテニウムなどを用いてもよい。
また、下部電極とタングステン等のプラグが接続されている場合に、下部電極に金属酸化物を用いると、プラグが酸化される恐れがある。このような場合には、下部電極を積層構造とし、SBT膜と接する部分を金属酸化膜とし、プラグと接する部分を白金等の金属膜とすればよい。また、酸素バリア膜を設けてもよい。
(第1の実施形態の一変形例)
以下に、第1の実施形態の一変形例について図面を参照して説明する。第1の実施形態の一変形例に係る強誘電体キャパシタは、SBT膜のタンタル(Ta)の一部がニオブ(Nb)に置換されていることを特徴とする。従って、本変形例の強誘電体膜は一般式がSrxBiyTa2-zNbz9(但し、0.69≦x≦0.81であり、2.09≦y≦2.31であり、0.35≦z≦0.98である。)で表されるSBTN膜である。
本変形例の強誘電体キャパシタは、強誘電体膜としてSBTN膜を形成する以外は、第1の実施形態と同様の方法により形成することができる。SBTN膜は、MOCVD法により強誘電体膜を成膜する際にNbを含む化合物を原料にさらに加えて基板に供給することにより形成する。本変形例においては、xを0.72、yを2.25とし、TaとNbの組成だけを変えるように各原料流量の配分を調整した。
図5はこのようにして形成した強誘電体キャパシタにおける2Prの値とNb組成zとの相関を示している。図5に示す2Prの値は、8インチウェハの上に複数の強誘電体キャパシタを形成し、ウェハ面内の9点について2Prの値を測定した平均値である。また、本変形例においては、強誘電体膜を結晶化する際の熱処理温度が790℃の場合と、800℃の場合についての比較も行った。
図5に示すように強誘電体膜を結晶化する熱処理温度が高い方が、2Prの平均値が大きくなった。これは、熱処理温度が高い方がSBT膜の結晶性が向上するためである。しかし、2Prの平均値はNbの組成zが変化しても一定の値を示した。これは熱処理温度が790℃の場合も、800℃の場合も同じであった。
図6は2Prの値のばらつき(σ/Ave)とNb組成zとの相関を示している。図6においてばらつきは、ウェハ面内の9点における2Prの標準偏差σを平均値Aveで割った値を示している。図6に示すようにNb組成zの値が小さい場合には、2Prの値のばらつきが大きく、特に熱処理温度が低いほどばらつきが大きい。しかし、Nb組成zが増加するに従いばらつきが小さくなり、Nb組成zが7%の場合には、熱処理温度が790℃の場合及び800℃の場合のいずれについても、ばらつきが10%以下となった。
以上の結果から、Nb組成zを0.35以上とすることにより、結晶化が不十分であるため2Prの値が低くなる790℃で1分の熱処理の場合においても、2Prの値のウェハ面内におけるばらつきを、800℃で1分の熱処理の場合と同等にすることができる。2Prの値のばらつきを小さくすることにより、強誘電体キャパシタの歩留まりを向上させることが可能となる。また、熱処理温度を低くすることができ、基板に形成された他の素子に対するダメージを低減することができる。
一方、Nb組成zの増加に伴い、図7に示すように抗電圧(2Vc)が増加する。低電圧で高速の書き込み動作を行うためには2Vcの値が小さい必要があるため、Nb組成には上限がある。例えば、印加電圧が1.8Vの場合に数百ナノ秒でデータを十分に書き込むためには2Vcの値は1.2V以下であることが好ましい。Nb組成zが0.18及び0.35の場合の2Vcの値を元に、2Vcの値が1.2VとなるNb組成zを外挿により求めると0.98となる。従ってNb組成zは0.35以上且つ0.98以下とすることが好ましい。
(第2の実施形態)
以下に、本発明の第2の実施形態について図面を参照して説明する。図8は第2の実施形態に係る強誘電体キャパシタの断面構成を示している。図8に示すように本実施形態の強誘電体キャパシタは断面凹型(コンケーブ型)の立体構造を有する強誘電体キャパシタである。基板10の上に形成された層間絶縁膜20には、凹部24が形成されており、凹部24の底面には酸化イリジウムからなる下部電極21が形成され、凹部24の側壁には酸化イリジウムからなる下部電極23が形成されている。なお、下部電極21と下部電極23とは一体となっている。下部電極21の上及び層間絶縁膜20の上面における凹部24の周辺領域にはSBT膜である強誘電体膜22が形成されている。強誘電体膜22の上には酸化イリジウムからなる上部電極25が形成されている。
本実施形態の強誘電体キャパシタの製造方法は、以下の通りである。まず、シリコン基板10の上にプラズマCVD法により膜厚が200nmの酸化シリコン膜(図示せず)を形成する。次に、酸化シリコン膜の上にスパッタ法により膜厚が100nmの酸化イリジウムからなる下部電極21を形成する。
次に、下部電極21の上にプラズマCVD法により酸化シリコンからなる膜厚が600nmの層間絶縁膜20を形成する。次に、パターニングしたレジストをマスクとして、層間絶縁膜20及び下部電極21の一部をエッチングし、凹部24を形成する。この際に、下部電極21を約50nmエッチングすることにより、エッチングされた下部電極21が凹部24の側壁に再デポして、凹部24の側壁に酸化イリジウムからなる下部電極23が形成される。
次に、レジストを除去した後、MOCVD法によりSBT膜22を形成する。この際に、凹部24の側壁に沿って形成されるSBT膜を、最も薄い部分の膜厚が約60nmとなり、Sr組成xが0.79、Bi組成yが2.18となるように原料流量の配分と成膜時間を調整する。実際に、SEM断面観察によるエネルギー分散型X線分析(EDX)により、凹部24の側壁に沿って形成したSBT膜の組成を測定したところ、ほぼ目標組成が得られた。
次に、SBT膜22の上にスパッタ法により膜厚が100nmの酸化イリジウムからなる上部電極25を形成した後、酸素雰囲気にて800℃で1分の熱処理を行いSBT膜22を結晶化する。
図9は上部電極形成前の本実施形態に係る強誘電体キャパシタの断面構成を走査電子顕微鏡(SEM)により観察した結果を示している。図9に示した結果から凹部24の側壁及び底面に沿って形成されたSBT膜22の膜厚が最も厚い部分の膜厚と、最も薄い部分の膜厚をを求めた。その結果、最も厚い部分の膜厚は73.3nmであり、最も薄い部分の膜厚は66.7nmであった。従って、最も膜厚が薄い部分の膜厚を最も膜厚が厚い部分の膜厚で割った膜厚比は0.91であった。
強誘電体膜に印加される電界の大きさは、強誘電体膜の膜厚に依存する。従って、強誘電体キャパシタにおいて強誘電体膜の膜厚にばらつきがある場合には、強誘電体キャパシタ内において、強誘電体膜に印加される電界の大きさがばらつき、高速な書き込み動作ができなくなる恐れがある。このため、強誘電体膜の膜厚比は0.8以上とする必要がある。このような膜厚比が大きな強誘電体膜を従来のスパッタ法等により形成することは実質的に不可能である。しかし、本実施形態の強誘電体キャパシタは、MOCVD法により強誘電体膜を形成しているため、SBT膜の膜厚比を非常に高くすることができる。従って、膜厚が最も厚い部分に印加される電界の大きさと、最も薄い部分に印加される電界の大きさとに有意な差が生じず、高速な書き込みが可能となる。また、SBT膜の最も厚い部分においても膜厚が73nmと薄いため、2V以下の低電圧において高速な書き込みが可能である。
また、本実施形態の立体構造を有する強誘電体キャパシタに用いたSBT膜は、膜厚が100nm以下であっても16.6μC/cm2という高い2Prの値を発現できるので、微細な立体キャパシタが実現できる。
なお、本実施形態の強誘電体キャパシタにおいても、第1の実施形態の一変形例と同様にSBTN膜を用いてもよい。
(第2の実施形態の一変形例)
以下に、本発明の第2の実施形態の一変形例について図面を参照して説明する。図10は第2の実施形態の一変形例に係る強誘電体キャパシタの断面構成を示している。
図10に示すように本変形例の強誘電体キャパシタは、シリコン基板10の上に形成された凸状の下部電極31と、下部電極31の側面及び上面に沿って形成されたSBT膜32と、SBT膜32を覆う上部電極33とから形成されている。このような、凸状の下部電極の側面及び上面に沿って強誘電体膜が形成された、立体構造を有する強誘電体キャパシタにおいても、SBT膜の膜厚を薄く且つ膜厚のばらつきを小さくすることができるため、低電圧において高速な書き込みが可能な強誘電体キャパシタを実現できる。
なお、各実施形態及び変形例において、強誘電体膜が若干の希土類元素を含んでいてもよい。希土類元素を添加することにより、2Prの値をさらに向上させることが可能である。希土類元素としては、プラセオジム等を用いればよく、添加量は1%未満が好ましい。
なお、各実施形態及び変形例において、記載を省略したが、MOSトランジスタ及びMOSトランジスタと強誘電体キャパシタとを接続するコンタクトプラグ等が形成されていてもよい。
本発明の強誘電体キャパシタは、100nm以下の膜厚においても高い残留分極密度を有するタンタル酸ストロンチウムビスマス膜を備えた強誘電体キャパシタを実現できるという効果を有し、強誘電体メモリ等として有用である。
本発明の第1の実施形態に係る強誘電体キャパシタを示す断面図である。 本発明の第1の実施形態に係る強誘電体キャパシタに用いる強誘電体膜の膜組成を示すグラフである。 本発明の第1の実施形態に係る強誘電体キャパシタに用いる強誘電体膜の膜組成と残留分極密度との関係を示すグラフである。 本発明の第1の実施形態に係る強誘電体キャパシタに用いる強誘電体膜のP−Vヒステリシス曲線の一例を示すグラフである。 本発明の第1の実施形態の一変形例に係る強誘電体キャパシタに用いる強誘電体膜のニオブ組成と残留分極密度との関係を示すグラフである。 本発明の第1の実施形態の一変形例に係る強誘電体キャパシタに用いる強誘電体膜のニオブ組成と残留分極密度のばらつきとの関係を示すグラフである。 本発明の第1の実施形態の一変形例に係る強誘電体キャパシタに用いる強誘電体膜のニオブ組成と抗電圧との関係を示すグラフである。 本発明の第2の実施形態に係る強誘電体キャパシタを示す断面図である。 本発明の第2の実施形態に係る強誘電体キャパシタの上部電極形成前における断面を示す電子顕微鏡写真である。 本発明の第2の実施形態の一変形例に係る強誘電体キャパシタを示す断面図である。
符号の説明
10 基板
11 下部電極
12 強誘電体膜
13 上部電極
20 層間絶縁膜
21 下部電極
22 強誘電体膜
23 下部電極
24 凹部
25 上部電極

Claims (8)

  1. 基板の上に形成された下部電極と、
    前記下部電極の上に形成された強誘電体膜と、
    前記強誘電体膜の上に形成された上部電極とを備え、
    前記強誘電体膜は、一般式がSrxBiyTa2-zNbz9(但し、0.69≦x≦0.81であり、2.09≦y≦2.31であり、z=0又は0.35≦z≦0.98である。)で表される化合物であることを特徴とする強誘電体キャパシタ。
  2. 前記ストロンチウムの組成比とビスマスの組成比との和は3.00±0.07であることを特徴とする請求項1に記載の強誘電体キャパシタ。
  3. 前記強誘電体膜の膜厚は0nmよりも大きく且つ100nm以下であることを特徴することを特徴とする請求項1又は2のいずれか1項に記載の強誘電体キャパシタ。
  4. 前記強誘電体膜は有機金属化学的気相堆積法により形成された膜であることを特徴とする請求項1から3のいずれか1項に記載の強誘電体キャパシタ。
  5. 前記基板の上に形成され、凹部を有する層間絶縁膜をさらに備え、
    前記強誘電体膜は、前記凹部の壁面及び底面に沿って形成されており、
    前記強誘電体膜における前記凹部の壁面及び底面に形成された部分の膜厚の最大値と最小値との比の値は0.8以上であることを特徴とする請求項1から4のいずれか1項に記載の強誘電体キャパシタ。
  6. 前記下部電極は、断面凸状に形成され、
    前記強誘電体膜は、前記下部電極の側面及び上面に沿って形成されており、
    前記強誘電体膜における前記下部電極の側面及び上面に形成された部分の膜厚の最大値と最小値との比の値は0.8以上であることを特徴とする請求項1から4のいずれか1項に記載の強誘電体キャパシタ。
  7. 前記下部電極は、金属酸化物の単層膜又は前記強誘電体膜に最も近い層が金属酸化物からなる積層膜であることを特徴とする請求項1から6のいずれか1項に記載の強誘電体キャパシタ。
  8. 前記強誘電体膜は希土類元素を含有することを特徴とする請求項1から7のいずれか1項に記載の強誘電体キャパシタ。
JP2005305994A 2005-10-20 2005-10-20 強誘電体キャパシタ Pending JP2007115906A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005305994A JP2007115906A (ja) 2005-10-20 2005-10-20 強誘電体キャパシタ
US11/493,525 US20070090426A1 (en) 2005-10-20 2006-07-27 Ferroelectric capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005305994A JP2007115906A (ja) 2005-10-20 2005-10-20 強誘電体キャパシタ

Publications (1)

Publication Number Publication Date
JP2007115906A true JP2007115906A (ja) 2007-05-10

Family

ID=37984534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005305994A Pending JP2007115906A (ja) 2005-10-20 2005-10-20 強誘電体キャパシタ

Country Status (2)

Country Link
US (1) US20070090426A1 (ja)
JP (1) JP2007115906A (ja)

Also Published As

Publication number Publication date
US20070090426A1 (en) 2007-04-26

Similar Documents

Publication Publication Date Title
US7075134B2 (en) Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
US8088659B2 (en) Method of forming capacitors
US7598095B2 (en) Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
JP5140972B2 (ja) 半導体装置の製造方法
US6576928B2 (en) Semiconductor device capacitor with high permittivity tantalum pentoxide/niobium pentoxide dielectric
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
KR20010040303A (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JP4573009B2 (ja) 金属酸化物誘電体膜の気相成長方法
KR100682931B1 (ko) 비정질 유전막 및 그 제조 방법
WO2002073679A1 (fr) Procede de croissance en phase vapeur pour film dielectrique a oxyde metallique et film pzt
US6756261B2 (en) Method for fabricating capacitors in semiconductor devices
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
US20090230510A1 (en) Semiconductor storage device and method of manufacturing the same
JP2007081410A (ja) 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ
KR100660550B1 (ko) 강유전체막 및 강유전체 커패시터 형성 방법
JP2007115906A (ja) 強誘電体キャパシタ
JP2002334875A (ja) 金属酸化物誘電体膜の気相成長方法
JP2007042870A (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
KR100353809B1 (ko) 강유전체 캐패시터의 제조 방법
JP2005079538A (ja) 強誘電体膜、強誘電体容量素子及びその製造方法
JP2012174975A (ja) キャパシタ、半導体装置及びそれらの製造方法