KR100660550B1 - 강유전체막 및 강유전체 커패시터 형성 방법 - Google Patents

강유전체막 및 강유전체 커패시터 형성 방법 Download PDF

Info

Publication number
KR100660550B1
KR100660550B1 KR1020050086433A KR20050086433A KR100660550B1 KR 100660550 B1 KR100660550 B1 KR 100660550B1 KR 1020050086433 A KR1020050086433 A KR 1020050086433A KR 20050086433 A KR20050086433 A KR 20050086433A KR 100660550 B1 KR100660550 B1 KR 100660550B1
Authority
KR
South Korea
Prior art keywords
precursor
metal
forming
layer
supplying
Prior art date
Application number
KR1020050086433A
Other languages
English (en)
Inventor
임동현
배병재
임지은
유동철
정연규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050086433A priority Critical patent/KR100660550B1/ko
Priority to US11/520,623 priority patent/US20070058415A1/en
Priority to JP2006251220A priority patent/JP2007081410A/ja
Application granted granted Critical
Publication of KR100660550B1 publication Critical patent/KR100660550B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

강유전체막 및 강유전체 커패시터 형성 방법을 제공한다. 이 방법은 산소 및 아산화질소의 혼합 가스를 산화 가스로 사용하여 금속 산화물 유전체막을 형성하는 것이 특징이다. 산화 가스는 산소와 아산화질소의 혼합 가스이며, 산소 및 아산화질소의 혼합비는 1:2 내지 1:4인 것이 특징이다. 이 방법에 따르면 산소만 산화 가스로 사용하는 경우 발생되는 강유전체막의 초기 증착불량을 방지할 수 있고, 강유전체막의 초기 증착 불량이 억제되어 상대적으로 낮은 두께의 강유전체막을 형성하더라도 강유전체 특성에 미치는 영향이 적으므로, 강유전체막의 두께를 낮출 수 있고, 금속 또는 산소 원소의 확산도 억제되었기 때문에 금속 또는 산소 원소의 확산 방지층의 역할을 하는 하부 전극의 두께도 낮출 수 있다
강유전체, 페로브스카이트, 산화가스

Description

강유전체막 및 강유전체 커패시터 형성 방법{METHOD OF FORMING FERROELCETRIC LAYER AND FERROELECTRIC CAPACITOR}
도 1은 통상의 강유전체 커패시터의 일부분을 나타낸 단면도.
도 2는 종래기술에 따른 강유전체 커패시터의 불량을 나타낸 단면도.
도 3은 본 발명의 바람직한 실시예에 따른 강유전체 커패시터의 형성방법을 설명하기 위한 흐름도.
도 4는 본 발명의 바람직한 실시예에 따른 강유전체 커패시터를 나타낸 단면도.
도 5는 산화가스에 따른 히스테리시스 곡선의 변화를 보여주는 그래프.
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 더 구체적으로는 강유전체막 및 이를 사용하는 강유전체 커패시터에 관한 것이다.
디램 및 강유전체 기억 장치의 제조에 있어서 고유전물질 및 강유전체에 관한 연구가 지속적으로 이루어지고 있다. 강유전체는 외부 전계가 제거된 이후에도 분극의 일부가 잔존하는 물질로서 강유전체 기억 장치에 사용되기 위해서는 높은 잔류 분극(remanent polarization) 및 낮은 항전계(coercive field), 그리고 낮은 형성온도가 요구된다.
강유전체 물질에 있어서, SrBi2Ta2O9 (SBT), Pb(Zr, Ti)O3 (PZT) 및 (Bi, La)TiO3 (BLT) 등과 같은 물질에 대한 연구가 활발하게 진행되고 있다. 이들 물질 물질 가운데 PZT는 피로도 및 유지특성(fatigue and retention)이 열악하다고 알려져 있으나, 상대적으로 높은 잔류분극 및 낮은 항전계 및 형성온도를 가지기 때문에 현재 가장 유망한 강유전체 메모리용 재료로 연구되고 있다. PZT의 피로도 유지특성의 열화는 상,하부 전극과 강유전체막 사이에 전도성 산화물을 삽입함으로써 최소화할 수 있는 기술이 개발되었다.
강유전체 기억 장치의 고집적화 및 저전압 동작을 위해서는 강유전체 커패시터의 크기 축소와 전극 및 유전체막의 두께 감소가 요구된다. 그러나, 강유전체막의 초기 성장 제어의 어려움 및 하부 전극을 통한 금속 원소의 확산으로 인한 프로파일의 열화로 인해 강유전체막의 두께 감소에 한계가 있다.
도 1은 일반적인 강유전체 커패시터의 일부분을 나타낸 단면도이다.
도 1을 참조하면, 강유전체 커패시터는 반도체 기판(10) 상에 형성된 층간절연막(12) 상에 장벽금속층(14) 및 하부 전극층(16)으로 구성된 하부 전극(BE)과 상기 하부 전극(BE) 상에 형성된 강유전체막(18) 및 상기 강유전체막(18) 상에 금속산화막(20) 및 상부 전극층(22)으로 구성된 상부 전극(TE)을 포함한다.
통상적으로, 상기 하부전극층(16) 및 상기 상부전극층(22)은 귀금속, 노블금 속 합금 및 귀금속 산화막으로 형성될 수 있으며, 상기 장벽금속층(14)은 산소 차단 및 하부 전극의 접착층으로 사용되며, 티타늄 및 티타늄 합금으로 형성될 수 있다. 상기 강유전체막(18)은 MOCVD법으로 증착할 수 있다. 예컨대, 상기 하부전극층(16)이 형성된 기판에 금속 전구체 및 산화가스를 공급하여 상기 하부전극층(16) 상에 페로브스카이트 구조의 금속 산화물 유전체막을 증착한다.
상기 강유전체막(18) 증착시 상기 하부 전극(16)은 금속 또는 산소 원소가 상기 장벽금속층(14) 및 상기 층간 절연막(12)으로 확산되는 것을 막아주는 확산 방지층 역할을 한다. 산화 가스로 산소를 사용한 경우에는, 상기 강유전체막(18) 증착 초기에 챔버 내에 잔류하는 금속 전구체 및 산화가스로 인해 상기 하부 전극(16) 상에 도 2에 도시된 것과 같은 비정상적인 강유전체막(18a)이 성장하여 불균일한 계면이 형성된다. 상기 강유전체막(18)의 초기 증착층(18a)은 상하부의 강유전체막의 비대칭성으로 인한 히스테리시스 곡선(hysteresis loop)의 임프린트를 유발한다.
또한, 상기 하부 전극(16)의 두께가 낮으면 이 불균일한 계면을 통해 금속 또는 산소 원소의 확산이 활발하게 이루어져 층간절연막을 구성하는 산화막과 금속원소의 반응에 의해 프로파일이 불량해진다. 특히, PZT막을 구성하는 납 또는 산소의 확산은 장벽금속층을 구성하는 티타늄질화물 및 산화막과의 반응으로 납 산화물(12a) 또는 티타늄산화물을 형성하여 프로파일이 더욱 불량해진다. 따라서, 상기 하부 전극(16)의 두께를 80 ㎚ 이하로 낮추는데 한계가 있었다.
본 발명이 이루고자 하는 기술적 과제는 강유전체막 증착시 초기 비정상적 성장을 억제하여 계면의 특성을 향상할 수 있는 강유전체막 및 강유전체 커패시터를 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 강유전체막에 함유된 금속 또는 산소 원자의 확산을 억제하여 강유전체막 및 하부 전극의 두께를 낮출 수 있는 강유전체막 및 강유전체 커패시터 형성방법을 제공하는데 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 산소 및 아산화질소의 혼합 가스를 산화 가스로 사용하여 금속 산화물 유전체막을 형성하는 강유전체막 형성방법을 제공한다.
이 방법은 금속 전구체 및 산화가스를 공급하여 페로브스카이트 결정 구조의 금속 산화물 유전체막을 기판 상에 증착하는 것을 포함한다. 상기 산화 가스는 산소와 아산화질소의 혼합 가스이며, 산소 및 아산화질소의 혼합비는 1:2 내지 1:4인 것이 특징이다.
상기 금속 전구체로 납, 티타늄 및 지르코늄 각각이 전구체를 공급하여 PZT막을 증착할 수 있다. 이 때, 상기 금속 산화물 유전체막을 형성하는 단계는 페로브 스카이트 결정 구조의 시드층을 형성하는 하는 단계와 상기 시드층 상에 금속 산화물 유전체막을 형성하는 단계를 포함할 수 있다. 상기 시드층을 형성하는 단계에서는 납 및 티타늄 각각의 전구체를 공급하거나, 납, 지르코늄 및 티타늄 각각의 전구체를 공급할 수 있다. 지르코늄 전구체 및 티타늄 전구체를 함께 공급하는 경 우 지르코늄의 공급량이 티타늄의 공급량보다 적은 것이 바람직하다. 또한, 납의 공급량은 티타늄 전구체만 공급하는 경우에는 티타늄의 공급량보다, 지르코늄과 티타늄 전구체를 함께 공급하는 경우에는 지르코늄과 티타늄 공급량의 합보다 많은 것이 바람직하다.
상기 기술적 과제들을 달성하기 위하여 본 발명은 산소 및 아산화질소의 혼합가스를 산화가스로 사용하여 강유전체막을 형성하는 강유전체 커패시터 형성 방법을 제공한다. 이 방법은 기판 상에 하부 전극을 형성하고, 상기 하부 전극 상에 강유전체막을 형성하고, 상기 강유전체막 상에 상부 전극을 형성하는 것을 포함한다. 상기 강유전체막은 금속 전구체 및 산화가스를 공급하여 페로브스카이트 결정 구조의 금속 산화물 유전체막을 기판 상에 증착하는 것이 특징이다. 본 발명에서, 상기 산화 가스는 산소와 아산화질소의 혼합 가스이며, 산소 및 아산화질소의 혼합비는 1:2 내지 1:4 범위에서 선택된다.
상기 하부 전극은 장벽 금속층 및 하부 전극층을 적층하여 형성할 수 있다. 상기 하부 전극층은 귀금속, 귀금속 합금 및 금속 산화물 중 선택된 하나 또는 둘 이상을 적층하여 형성할 수 있다. 상기 상부 전극은 금속 산화물 및 상부 전극층을 적층하여 형성할 수 있다. 상기 상부 전극층은 귀금속 및 귀금속 합금 중 선택된 하나 또는 둘 이상을 적층하여 형성할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용 이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 강유전체 커패시터 형성 방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 바람직한 실시예에 따른 강유전체 커패시터를 나타낸 단면도이다.
도 3 및 도 4를 참조하면, 기판 상에 하부 전극층을 형성한다(S1 단계). 상기 하부 전극(BE)은 반도체 기판(50)에 형성된 층간절연막(52) 상에 형성될 수 있다. 상기 하부 전극(BE)은 귀금속, 귀금속 합금 및 귀금속 산화막 가운데 선택된 하나 또는 둘 이상이 적층된 하부 전극층(56)을 포함한다. 상기 하부 전극층(56)은 산화막과의 점착성이 좋지 않기 때문에 상기 하부 전극층을 형성하기 전에 상기 층간 절연막 상에 점착층 역할을 하는 산소확산 방지층으로서 장벽 금속층(54)을 형성한다. 상기 장벽 금속층(54)은 Ti, TiN, TiAlN, TaN, TaSiN 등으로 형성할 수 있으며, E-빔 증착(e-beam evaporator), 스퍼터법, 화학기상증착법 또는 원자층증착법 등으로 형성할 수 있다. 예컨대, 상기 장벽 금속층(54)은 Ti 및 TiAlN을 적층하여 형성할 수 있다.
상기 장벽 금속층(54) 상에 하부 전극층(56)을 형성한다. 예컨대, 상기 하부 전극층(56)은 Ir, IrxRu1-x, SrRuO3(SRO)/Ir, IrO2, LaNiO3, CaRuO3 등의 귀금속 또는 귀금속 합금 및 산화물로 형성할 수 있다. 상기 하부 전극층(56)은 강유전체막을 구성하는 금속 원소가 하부의 장벽 금속층(54) 또는 층간절연막(52)으로 확산되는 것을 막아주는 역할도 한다. 본 발명은 강유전체막의 형성 방법을 개선하여, 상기 하부 전극층(56)의 한계 두께인 80㎚ 극복하여 20㎚ 두께로 형성할 수 있다.
상기 하부 전극층(56) 상에 금속 산화물 유전체막(58)을 형성한다. 상기 금속 산화물 유전체막(58)은 MOCVD법을 이용하여 형성할 수 있다. 구체적으로, 상기 하부 전극층(56)이 형성된 기판에 금속전구체 및 산화가스를 공급한다(S2 단계). 상기 금속 전구체 및 산화가스를 공급하여 페로브스카이트 구조의 금속산화물 유전체막(58)을 증착한다(S3). 금속산화물 유전체막(58)은 PZT막으로 형성하는 경우, 납 전구체로서 Lead bis(2,2,6,6-tetramethyl-3,5-heptanedionate), [Pb(thd)2] 또는 Lead bis(2,2,6,6-tetramethyl-3,5-heptanedionate)N,N',N''-pentamethyl diethylenetriamine, [Pb(thd)2pmdeta]를 사용할 수 있고, 지르코늄 전구체로서 Zirconium tetrakis(2,2,6,6-tetramethyl-3,5-heptanedionate), [Zr(thd)4] 또는 Zirconium bis(isopropoxide)bis(2,2,6,6-tetramethyl-3,5-heptanedionate), [Zr(O-i-Pr)2(thd)2], 티타늄 전구체로서 Titanium bis(isopropoxide)bis(2,2,6,6-tetramethyl-3,5-heptanedionate), [Ti(O-i-Pr)2(thd)2]을 사용할 수 있다.
상기 금속 산화물 유전체막(58)은 상기 하부 전극층(56) 상에 금속전구체와 산화가스를 공급하여 페로브스카이트 결정 구조의 시드층을 형성한 후, 상기 시드층 상에 금속전구체와 산화가스를 공급하여 형성할 수 있다. PZT막의 증착 초기에는 지르코늄 전구체를 공급하지 않고, 납 전구체와 티타늄 전구체를 산화 가스와 함께 공급하여 페로브스카이트 결정 구조의 시드층을 형성하고, 상기 시드층 상에 납 전구체, 지르코늄 전구체 및 티타늄 전구체를 산화 가스와 함께 공급하여 PZT막을 형성할 수 있다. 이 때, 납의 공급량은 티타늄을 공급하지 않는 경우에는 지르코늄의 공급량보다, 티타늄을 공급하는 경우에는 지르코늄과 티타늄의 공급량보다 많은 것이 바람직하다. 또한, 지르코늄과 티타늄을 함께 공급하는 경우에는 지르코늄의 공급량이 티타늄의 공급량보다 적은 것이 바람직하다. 또한, 시드층의 형성 단계를 빼고, 상기 하부 전극층(56) 상에 유전체막(58)을 형성하는 것도 가능하다.
본 발명에서 상기 산화 가스는 산소(O2)와 아산화질소(N2O)의 혼합가스로서, 그 혼합비는 1:2 ~ 1:4인 것이 바람직하다. 상기 금속산화물 유전체막의 증착시 증착 온도는 400℃~700℃인 것이 바람직하며, 산화 가스의 공급 온도는 300℃~700℃인 것이 바람직하다. 산소와 아산화질소의 혼합가스를 산화가스로 사용하면, 금속산화물 유전체막의 초기 증착불량이 억제되어 강유전체 커패시터의 특성을 열화시키지 않고도 강유전체막의 두께를 낮출 수 있다.
금속 산화물 유전체막의 초기 증착불량은 전공정에서 챔버 내에 잔류된 미량의 금속 전구체와 산화 가스에 의해 기판 상에 불안정한 박막이 형성되는 것에 기 인하는 것으로 추정된다. 그러나 산소와 아산화질소의 혼합가스를 사용하는 경우, 아산화질소가 금속전구체의 조성 변화를 제어하여 불안정한 박막의 형성이 억제된다. 예컨대, PZT막을 형성함에 있어서 아산화질소는 납 전구체로부터 산화납 또는 납으로 변화되는 과정에 개입하여 증착초기 납의 과잉을 억제한다.
상기 페로브스카이트 구조의 금속산화물 유전체막(58) 상에 상부 전극층을 형성한다(S4). 금속 산화물층(60)을 형성하고, 상기 금속 산화물층(60) 상에 귀금속 또는 귀금속 함금으로 이루어진 상부 전극층(62)을 형성한다. 상기 금속 산화물층(60)은 산소 확산 방지막 및 장벽층으로 사용되며, LaNiO3, SrRuO3, In2Sn2O7, IrO2, CaRuO3 등으로 형성할 수 있다. 상기 금속 산화물층(60)은 E빔 증착법, 스퍼터법, 화학기상증착법 및 원자층증착법 가운데 선택하여 형성할 수 있다. 상기 상부 전극층(62)은 Ir, IrxRu1-x, SrRuO3(SRO)/Ir, IrO2, LaNiO3, CaRuO3 등으로 형성할 수 있다.
상기 상부 전극층(62)을 형성한 다음 산소 또는 질소 분위기에서 600℃ 이상의 급속 열처리를 실시하고, 상부 전극층(62)부터 장벽 금속층(54)까지 패터닝하여 하부 전극(BE) 및 상부 전극(TE)와, 상기 하부 전극(BE)와 상기 상부 전극(TE) 사이에 개재된 강유전체막을 포함하는 강유전체 커패시터를 형성한다. 귀금속 또는 귀금속 합금 식각의 곤란성으로 인하여, 강유전체 커패시터가 경사지게 패터닝된다. 이는 귀금속 또는 귀금속 합금의 두께를 낮추어 극복할 수 있다. 본 발명은 산소 및 아산화질소의 혼합가스를 산화 가스로 사용하여 강유전체막의 초기 증착 불 량이 억제되기 때문에 강유전체막의 두께 뿐만 아니라, 하부 전극층(56)의 두께도 낮출 수 있다. 본 발명에서 상기 하부 전극층(56)의 두께는 20㎚ 내지 70㎚까지 낮출 수 있다.
PZT막을 예로 들때, 납의 조성이 1 ~ 1.1, 지르코늄이 0.35 ~ 0.38, 티타늄이 0.65 ~ 0.62, 산소가 약 3 정도일 때 정상적인 PZT 특성은 나타내는 것으로 보인다. 정상적인 PZT 특성을 나타내는 PZT막은 산소:아산화질소가 1:2 ~ 1:4, 다시말해서, 산화 가스의 산소 함유율은 약 20% ~ 33%인 것이 바람직하다. 산화가스로 O2만 사용한 종래의 경우 산소의 주입량이 PZT막의 지르코늄 및 티타늄 조성에 영향을 주었으나, 산소 및 아산화질소의 혼합 가스를 사용하는 경우 아산화질소가 지르코늄 및 티타늄에 영향을 미치지 아니하고 납과 산소의 조성에만 영향을 준다.
N2O:O2 Pb/(Zr+Ti) Zr/(Zr+Ti) Ti(Zr+Ti) O2/(Zr+Ti)
0:1500 1.118 0.365 0.653 3.198
1000:500 1.033 0.373 0.627 2.949
1100:400 1.024 0.373 0.627 2.943
1200:300 1.007 0.381 0.619 2.905
1300:200 0.990 0.381 0.619 2.819
1500:0 0.173 0.381 0.619 1.743
표 1에서 보여지는 바와 같이, 산화제의 총량을 1500 sccm으로 고정하고 산소와 아산화질소의 비율을 변화하였을 때, 아산화질소의 비율이 높아짐에 따라 지르코늄 및 티타늄의 조성비는 유지되는 반면 납과 산소의 조성비는 감소하였고, 아산화질소의 비율이 1300 sccm보다 높아지면 납의 조성비가 급격히 감소하였다.
산소와 아산화질소의 혼합가스는 산화제의 역할을 하는 것으로 보여지나, 아산화질소만으로는 PZT가 성장되지 않고 지르코늄산화막 및/또는 티타늄산화막이 성장된다. 이는 아산화질소가 개입되어 납 전구체로부터 산화납 또는 납으로 변환되는 과정을 방해하는 것으로 보여진다. 아산화질소는 PZT막 증착 초기에 납의 과잉을 억제하여 납의 확산으로 인한 하부 층의 프로파일 불량이 방지된다.
도 5는 산화가스에 따른 히스테리시스 곡선의 변화를 보여주는 그래프이다.
선 ①은 산화 가스로 산소만 사용한 것을 나타내고, 선 ②는 산소:아산화질소 500:1000을 산화 가스로 사용한 것을 나타낸다. 그래프에서 보여지는 바와 같이, 산화 가스로 산소만 사용한 종래의 방법으로 형성된 강유전체 커패시터의 히스테리시스 곡선은 임프린트됨에 비해 산소 및 아산화질소의 혼합 가스를 산화 가스로 사용한 강유전체 커패시터의 히스테리시스 곡선은 임프린트가 완화된 것을 알 수 있다. 산소만 산화가스로 사용한 경우, 초기 증착불량으로 인해 강유전체막의 상하부 조성의 비대칭 및 프로파일 불량에 기인하여 히스테리시스 곡선이 쉬프트되는 것으로 보여진다.
N2O:O2 2Pr +Vc -Vc
0:1500 40.27 0.57 -0.39
1000:500 41 0.56 -0.46
표 2에서 보여지는 것과 같이, 2Pr값은 산소만 1500 sccm 사용한 경우와 산소:아산화질소 500:1000인 경우가 거의 차이가 없으나, Vc의 차는 산소 1500 sccm 사용한 경우 0.18에서 산소와 아산화질소를 각각 500 sccm 및 1000 sccm 사용한 경우 0.1로 현저히 줄어들었음을 알 수 있다. 즉, 산소만 산화 가스로 사용하는 종래의 방법에 비해 산소 및 아산화질소를 산화가스로 사용하는 본 발명은 강유전체 커패시터의 임프린트가 개선됨을 알 수 있다. 아산화질소 1500 sccm을 산화 가스로 사용한 경우에는 강유전체 커패시터 패터닝 과정에서 유전체막이 들떠 강유전체 특성을 측정하는 것이 불가능하였다.
상술한 것과 같이 본 발명에 따르면 산소와 아산화질소의 혼합 가스를 산화 가스로 사용하여 강유전체막을 형성함으로써, 산소만 산화 가스로 사용하는 경우 발생되는 강유전체막의 초기 증착불량을 방지할 수 있다. 따라서, 강유전체막의 상하 조성의 비대칭성을 억제하고, 금속 또는 산소 원소의 확산으로 인한 프로파일 불량을 개선할 수 있다.
또한, 강유전체막의 초기 증착 불량이 억제되어 상대적으로 낮은 두께의 강유전체막을 형성하더라도 강유전체 특성에 미치는 영향이 적으므로, 강유전체막의 두께를 낮출 수 있고, 금속 원소의 확산도 억제되었기 때문에 금속 또는 산소 원소의 확산 방지층의 역할을 하는 하부 전극의 두께도 낮출 수 있다. 따라서, 강유전체 커패시터의 패터닝이 용이해져 강유전체 커패시터의 면적을 축소할 수 있어, 결과적으로 강유전체 기억 장치의 셀 어레이를 고집적화 할 수 있다.
본 발명에서, 산화가스의 조성은 산소:아산화질소 비를 1:2 ~ 1:4의 범위에서 선택하여 산소 함량의 과잉로 인한 초기증착불량 및 금속 원소의 확산을 방지할 수 있었고, 아산화질소 함량의 과잉으로 인한 강유전체막 형성 불량 및 식각시 강유전체막의 들뜸을 방지할 수 있었다.

Claims (15)

  1. 금속 전구체를 공급하고, 산소 및 아산화질소의 혼합비가 1:2 내지 1:4인 산화가스를 공급하여 페로브스카이트 결정 구조의 금속 산화물 유전체막을 기판 상에 증착하는 것을 특징으로 하는 강유전체막 형성 방법.
  2. 청구항 1에 있어서,
    상기 금속 전구체는 납, 지르코늄 및 티타늄 각각의 전구체를 포함하는 것을 특징으로 하는 강유전체막 형성 방법.
  3. 청구항 1에 있어서,
    상기 금속 전구체로 납 및 티타늄 각각의 전구체를 공급하고, 상기 산화가스를 공급하여 페로브스카이트 결정 구조의 시드층을 형성하는 단계; 및
    상기 금속 전구체로 납, 지르코늄 및 티타늄 각각의 전구체를 공급하고, 상기 산화 가스를 공급하여 상기 시드층 상에 페로브스카이트 결정 구조의 금속 산화물 유전체막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체막 형성 방법.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 지르코늄 및 상기 티타늄 전구체를 함께 공급하는 단계에서,
    상기 지르코늄 전구체의 공급량은 상기 티타늄 전구체의 공급량보다 적은 것을 특징으로 하는 강유전체막 형성 방법.
  5. 청구항 1에 있어서,
    상기 금속 산화물 유전체막의 두께는 20Å 내지 300Å인 것을 특징으로 하는 강유전체막 형성 방법.
  6. 청구항 1에 있어서,
    상기 산화 가스 공급 온도는 300℃ 내지 700℃인 것을 특징으로 하는 강유전체막 형성 방법.
  7. 청구항 1에 있어서,
    상기 금속 전구체 공급시 기판의 온도는 400℃ 내지 700℃인 것을 특징으로 하는 강유전체막 형성 방법.
  8. 기판 상에 하부 전극을 형성하는 단계;
    금속 전구체를 공급하고, 산소 및 아산화질소의 혼합비가 1:2 내지 1:4인 산화가스를 공급하여 페로브스카이트 결정 구조의 금속 산화물 유전체막을 상기 하부 전극 상에 증착하는 단계; 및
    상기 금속 산화물 유전체막 상에 상부 전극을 형성하는 단계를 포함하는 강 유전체 커패시터 형성 방법.
  9. 청구항 8에 있어서,
    상기 하부 전극을 형성하는 단계는,
    상기 기판 상에 장벽 금속층을 형성하는 단계;
    상기 장벽 금속층 상에 귀금속, 귀금속 합금 및 금속 산화물 중 선택된 하나 또는 둘 이상이 적층된 하부 전극층을 형성하는 단계를 포함하는 강유전체 커패시터 형성 방법.
  10. 청구항 9에 있어서,
    상기 하부 전극층의 두께는 200Å 내지 700Å인 것을 특징으로 하는 강유전체 커패시터 형성 방법.
  11. 청구항 8에 있어서,
    상기 상부 전극을 형성하는 단계는,
    상기 금속 산화물 유전체막 상에 금속 산화물을 형성하는 단계; 및
    상기 금속 산화물 전극 상에 귀금속 및 귀금속 합금 중 선택된 하나 또는 둘 이상이 적층된 상부 전극층을 형성하는 단계를 포함하는 강유전체 커패시터 형성 방법.
  12. 청구항 8에 있어서,
    상기 금속 전구체는 납, 지르코늄 및 티타늄 각각의 전구체를 포함하는 것을 특징으로 하는 강유전체막 형성 방법.
  13. 청구항 8에 있어서,
    상기 금속 전구체로 납 및 지르코늄 각각의 전구체를 공급하고, 상기 산화가스를 공급하여 페로브스카이트 결정 구조의 시드층을 형성하는 단계; 및
    상기 금속 전구체로 납, 지르코늄 및 티타늄 각각의 전구체를 공급하고, 상기 산화 가스를 공급하여 상기 시드층 상에 페로브스카이트 결정 구조의 금속 산화물 유전체막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체막 형성 방법.
  14. 청구항 12 또는 청구항 13에 있어서,
    상기 지르코늄 및 상기 티타늄 각각의 전구체를 공급하는 단계에서,
    상기 지르코늄 전구체의 공급량은 상기 티타늄 전구체의 공급량보다 적은 것을 특징으로 하는 강유전체막 형성 방법.
  15. 청구항 8에 있어서,
    상기 금속 산화물 유전체막의 두께는 20Å 내지 300Å인 것을 특징으로 하는 강유전체막 형성 방법.
KR1020050086433A 2005-09-15 2005-09-15 강유전체막 및 강유전체 커패시터 형성 방법 KR100660550B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050086433A KR100660550B1 (ko) 2005-09-15 2005-09-15 강유전체막 및 강유전체 커패시터 형성 방법
US11/520,623 US20070058415A1 (en) 2005-09-15 2006-09-14 Method for depositing ferroelectric thin films using a mixed oxidant gas
JP2006251220A JP2007081410A (ja) 2005-09-15 2006-09-15 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086433A KR100660550B1 (ko) 2005-09-15 2005-09-15 강유전체막 및 강유전체 커패시터 형성 방법

Publications (1)

Publication Number Publication Date
KR100660550B1 true KR100660550B1 (ko) 2006-12-22

Family

ID=37815288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086433A KR100660550B1 (ko) 2005-09-15 2005-09-15 강유전체막 및 강유전체 커패시터 형성 방법

Country Status (2)

Country Link
US (1) US20070058415A1 (ko)
KR (1) KR100660550B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471049B2 (en) * 2008-12-10 2013-06-25 Air Product And Chemicals, Inc. Precursors for depositing group 4 metal-containing films
US11037614B2 (en) * 2017-07-28 2021-06-15 Intel Corporation Imprint-free write driver for ferroelectric memory
CN113892157A (zh) 2019-04-08 2022-01-04 开普勒计算公司 掺杂极性层及并入有掺杂极性层的半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110529A (en) * 1990-07-06 2000-08-29 Advanced Tech Materials Method of forming metal films on a substrate by chemical vapor deposition
US6316797B1 (en) * 1999-02-19 2001-11-13 Advanced Technology Materials, Inc. Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US20040023416A1 (en) * 2002-08-05 2004-02-05 Gilbert Stephen R. Method for forming a paraelectric semiconductor device
US7312091B2 (en) * 2003-07-25 2007-12-25 Samsung Electronics Co., Ltd. Methods for forming a ferroelectric layer and capacitor and FRAM using the same

Also Published As

Publication number Publication date
US20070058415A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
EP1368822B1 (en) Rhodium-rich oxygen barriers
KR100648860B1 (ko) 유전막 및 그 형성방법과, 상기 유전막을 구비한 반도체메모리 소자 및 그 제조방법
KR100355585B1 (ko) 박막커패시터
US6162744A (en) Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US7605007B2 (en) Semiconductor device and method of manufacturing the same
US7271054B2 (en) Method of manufacturing a ferroelectric capacitor having RU1-XOX electrode
US20080118731A1 (en) Method of forming a structure having a high dielectric constant, a structure having a high dielectric constant, a capacitor including the structure, a method of forming the capacitor
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
US20050287735A1 (en) Semiconductor storage device and method of manufacturing the same
KR19990088527A (ko) 박막캐패시터및그제조방법
US6417042B2 (en) Method of manufacturing a capacitor in a semiconductor device
KR101084408B1 (ko) 반도체 장치 및 그 제조방법
KR0183868B1 (ko) 강유전체막 및 그의 형성방법
US6495428B1 (en) Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
KR100660550B1 (ko) 강유전체막 및 강유전체 커패시터 형성 방법
US6531372B2 (en) Method of manufacturing capacitor of semiconductor device using an amorphous TaON
KR100238249B1 (ko) 고유전체 커패시터의 제조방법
EP1073109A2 (en) Single phase perovskite ferroelectric film on platinum electrode and method for forming same
KR20090022332A (ko) 스트론튬과 티타늄이 함유된 유전막을 구비하는 캐패시터및 그 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
JP2007081410A (ja) 強誘電体膜及び強誘電体キャパシタ形成方法及び強誘電体キャパシタ
KR20090052455A (ko) 강유전체 캐패시터 및 이의 제조 방법
US20040023416A1 (en) Method for forming a paraelectric semiconductor device
US6884674B2 (en) Method for fabricating a semiconductor device including a capacitance insulating film having a perovskite structure
US20050194625A1 (en) Semiconductor device, method of fabricating the same, and memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee