JP2001107238A - プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 - Google Patents

プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法

Info

Publication number
JP2001107238A
JP2001107238A JP2000223129A JP2000223129A JP2001107238A JP 2001107238 A JP2001107238 A JP 2001107238A JP 2000223129 A JP2000223129 A JP 2000223129A JP 2000223129 A JP2000223129 A JP 2000223129A JP 2001107238 A JP2001107238 A JP 2001107238A
Authority
JP
Japan
Prior art keywords
electrode layer
ferroelectric
lower electrode
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000223129A
Other languages
English (en)
Inventor
Tingkai Li
リー ティンカイ
Fengyan Zhang
ザンク フェンヤン
Ten Suu Shien
テン スー シェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2001107238A publication Critical patent/JP2001107238A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/409Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 単相、高品質、Pt電極上に配向成長した強
誘電体膜を有した強誘電体デバイスおよびその形成方法
を提供する。 【解決手段】 本発明の集積回路強誘電体デバイスにお
ける強誘電体膜の形成方法は、a)第1の適合結晶格子
構造を有するプラチナ(Pt)の第1の下部電極層を形
成する工程と、b)該第1の適合結晶格子構造と実質的
に同一の第2の結晶格子構造を該第1の下部電極層の上
にある単相ペロブスカイト強誘電体膜を形成し、それに
よって強誘電性を有する電極がPt上に形成される工程
と、を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般に集積回路(I
C)製造の分野に関し、より具体的には単相ペロブスカ
イト特性を有するプラチナ(Pt)電極上に形成した強
誘電体膜に関する。
【0002】
【従来の技術】近年、不揮発性ランダムアクセスメモリ
応用(NvRAM)のための強誘電体材料への関心が強
まっている。これらのメモリ応用の必要条件を満たすた
めに、強誘電体キャパシタは小さなサイズ、低い抗電
界、大きな残留分極、低い疲労速度、および低いリーク
電流を有するべきである。これらの応用を目的とした研
究中のいくつかの候補となる強誘電体材料は、PbZr
1-xTiO3(PZT)またはPZTをドープしたもの、
BaTiO3、SrTiO3などのようなペロブスカイト
強誘電体である。これらの材料は、高いキュリー温度、
大きな残留分極および低い抗電界のような見込みのある
強誘電性を有する。しかし、これらのペロブスカイト強
誘電体が、疲労(分極の反転の増加に伴うスイッチャブ
ル分極の損失)、エージング、およびデバイスの寿命に
影響するリーク電流を含む深刻な劣化問題に被っている
ことは公知である。
【0003】もう1つの強誘電体材料に疲労のない特性
を有するSrBi2Ta29(SBT)がある。しか
し、SBTは応用の限界である750℃より高温で堆
積、またはアニールしなければならない。研究されてい
るもう1つの代替の材料にゲルマニウム酸鉛(PGO)
膜がある。
【0004】
【発明が解決しようとする課題】強誘電体薄膜は、通常
高融点を有する酸化物セラミックスである。従って、堆
積温度を600℃より下げること、さらにPZT膜およ
びSBT膜におけるように所望の相を維持することは、
非常に困難である。この関係は、堆積技術に関係無く保
たれる。例えば、もっとも多く研究されているPZT薄
膜の場合、600℃以下の堆積温度と共に良好な電気的
特性は報告されていない。この問題は、この温度範囲で
形成する傾向のある準安定なパイロクロア相のためであ
り得る。低い温度の堆積は、前駆体の分離を促進する改
良した前駆体またはプラズマを使用することで可能であ
るが、この分野において報告されているのは非常に少数
の研究である。最近、疲労のないビスマス層状強誘電
体、すなわち、SrBi2Ta29またはSrBi2Nb
29、がMOCVD、ゾル−ゲル、およびパルスレーザ
ーアブレーションによって製造されている。しかし、堆
積温度は依然として700℃より高い。さらに、CVD
ビスマス層状強誘電体薄膜は、強誘電性を得るために、
長時間(>1時間)の700℃より高温でのポストアニ
ーリングを必要とする。
【0005】プラチナ(Pt)および他の貴金属がIC
強誘電体キャパシタに用いられる。貴金属の使用はそれ
ら固有の化学的抵抗によって動機付けられる。この特性
は、特に強誘電体キャパシタの製造で見られるような、
高温酸素アニーリング条件下で望ましい。加えて、貴金
属とペロブスカイト酸化物のような強誘電体材料との間
の化学的相互作用が無視できる。
【0006】Pt電極はFeRAMおよびDRAMデバ
イス応用において広く使用されている。Pt電極は良好
なバリア電極であり、ならびにPt電極上の強誘電体薄
膜の表面特性は、他の電極よりも優れている。しかしエ
ピタキシャル膜、または純粋な強誘電体材料相でさえ、
低温MOCVDプロセスによるPt上への堆積は困難で
ある。
【0007】Pt金属膜のアニーリングに関する他の問
題は、剥離、ヒロックの形成、および酸素の拡散であ
る。剥離およびヒロックの形成は、高温アニーリング中
のIC層に隣接するPtの熱膨張および応力の違いに関
連する。Pt膜上のTi層はPt膜の応力を緩和し、ヒ
ロックの形成を抑制することで公知である。イリジウム
(Ir)およびバリア金属が酸素の拡散を防ぐために拡
散バリアとして使用されている。
【0008】実験の結果が、PZTおよびPGOのよう
なエピタキシャル強誘電体薄膜がMOCVDプロセスに
よってIr電極上に成長し得ることを示す。しかしより
高温での堆積またはより高いアニーリング温度で、Ir
電極の酸化および強誘電体薄膜中へのIrO2の拡散の
ために、これらの強誘電体薄膜がより高いリーク電流を
有する。さらに、Ir電極上に成長した強誘電体薄膜の
表面の粗さは、Pt電極のような電極上に堆積した強誘
電体薄膜の粗さよりもより大きく、Ir電極の利用を限
定する。
【0009】Pr電極およびIr電極共に優先配向(1
11)を有している。Pt(111)またはIr(11
1)とPZTおよびPGOのような様々な強誘電体との
間の格子ミスマッチは表1に載せた通りである。図か
ら、Ir(111)と強誘電体材料との間の格子ミスマ
ッチが、Pt(111)と強誘電体材料との間の格子ミ
スマッチよりも小さいことが分かり得る。
【0010】
【表1】 PZTを550℃のような低温でPt(111)電極上
に堆積する場合、複数の相が形成される。すなわち、パ
イロクロア相およびペロブスカイト相(強誘電相)の両
方が結果として生ずる。Pt上にPZTの単相ペロブス
カイト相は、650℃以上のより高温堆積温度、または
650℃以上のアニーリング後によってのみ得られ得
る。Ir(111)電極上のPZTに関して、単相ペロ
ブスカイト(強誘電相)相は低温および高温の両方の堆
積温度で容易に形成する。Ir(111)上へのPGO
の堆積に関して、単一でc軸に非常に高く配向したPG
Oが得られ得る。しかしPt(111)上のPGOに関
して、単一のPGO相を形成することでさえ困難であ
る。
【0011】本願は、同じ譲受人によって所有される以
下の同時係属中の出願、 1) 「Iridium Conductive El
ectrode/Barrier Structure
and Method for Same」と題さ
れ、Zhangらによって発明され、1999年3月5
日に出願された、米国特許出願第09/263、595
号(代理人事件第SMT364号)、 2) 「Iridium Composite Bar
rier Structure and Method
for Same」と題され、Zhangらによって
発明され、1999年3月5日に出願された、米国特許
出願第09/263、970号(代理人事件第SMT3
66号)、 3) 「Composite Iridium Bar
rier Structure with Oxidi
zed Refractory MetalCompa
nion Barrier and Method f
or Same」と題され、Zhangらによって発明
され、1999年5月21日に出願された、米国特許出
願第09/316、661号(代理人事件第SLA40
4号)、 4) 「Composite Iridium−Met
al−OxygenBarrier Structur
e with Refractory Metal C
ompanion Barrier and Meth
od forSame」と題され、Zhangらによっ
て発明され、1999年5月21日に出願された、米国
特許出願第09/316、646号(代理人事件第SL
A405号)、 5) 「Multi−Phase Lead Germ
anate Filmand Deposition
Method」と題され、TingkaiLiらによっ
て発明され、1999年4月28日に出願された、米国
特許出願第09/301、435号(代理人事件第SL
A400号)、 6) 「C−Axis Oriented Lead
GermanateFilm and Deposit
ion Method」と題され、Tingkai L
iらによって発明され、1999年4月28日に出願さ
れた、米国特許出願第09/301、420号(代理人
事件第SLA401号)、 7) 「Epitaxially Grown Lea
d Germanate Film and Depo
sition Method」と題され、Tingka
i Liらによって発明され、1999年4月28日に
出願された、米国特許出願第09/302、272号
(代理人事件第SLA402号)、 8)「Ferroelastic Lead Germ
anate Filmand Deposition
Method」と題され、TingkaiLiらによっ
て発明され、1999年4月28日に出願された、米国
特許出願第09/301、434号(代理人事件第SL
A403号)、に関連する。
【0012】
【課題を解決するための手段】IrおよびPtの最適な
特性を含んだ強誘電体電極が製造され得ることが、有利
である。
【0013】より良好な強誘電特性および膜のより良好
な均一性が得られるように、エピタキシャル多層電極が
強誘電体薄膜をエピタキシャル成長し得る、または強誘
電体薄膜を好ましい配向に成長し得ることが、有利であ
る。
【0014】単相ペロブスカイト膜を低い堆積温度で金
属電極上に形成し得ることが有利である。このペロブス
カイト膜を550℃を下回る堆積温度でPt電極上に形
成し得ることが有利である。
【0015】強誘電体膜がIr上に堆積するように、強
誘電体膜を同じペロブスカイト特性を有するPt上に堆
積し得ることが有利である。
【0016】本発明の強誘電体膜の形成方法は、a)第
1の適合結晶格子構造を有するプラチナ(Pt)の第1
の下部電極層を形成する工程と、b)該第1の適合結晶
格子構造と実質的に同一の第2の結晶格子構造を該第1
の下部電極層の上にある単相ペロブスカイト強誘電体膜
を形成し、それによって強誘電性を有する電極がPt上
に形成される工程と、を含む。
【0017】強誘電体膜の形成方法は、工程b)が前記
Pt下部電極層からエピタキシャル成長する強誘電体膜
を含み、それによってペロブスカイト強誘電体膜が低い
堆積温度でPt上に形成されてもよい。
【0018】強誘電体膜の形成方法は、工程a)が前記
Pt第1の適合格子構造と実質的に同一である第3の結
晶格子構造を有する下にある層から前記第1の下部電極
層をエピタキシャル成長する工程を含んでもよい。
【0019】強誘電体膜の形成方法は、工程a)に先行
するさらなる工程であって、a1)前記第1の下部電極
層の下にある前記第3の結晶格子構造を有するイリジウ
ム(Ir)の第2の下部電極層を形成する工程と、該工
程a)が該第2の下部電極層から該第1の下部電極層を
エピタキシャル成長とを含んでもよい。
【0020】強誘電体膜の形成方法は、シリコン基板が
提供され、工程a1)が該下にあるシリコン基板から前
記Ir第2の下部電極層をエピタキシャル成長する工程
を含んでもよい。
【0021】強誘電体膜の形成方法は、工程a1)に先
行する工程であって、a2)約100から500Åの範
囲の厚さを有する前記シリコン基板上にあるチタン(T
i)およびタンタル(Ta)からなる群から選択された
材料のバリア層を形成する工程を含んでもよい。
【0022】強誘電体膜の形成方法は、工程a)は、前
記第1と第2の下部電極層との間に挟まれた前記第3の
格子構造を有する、PtおよびIr固溶体を形成する工
程を含んでもよい。
【0023】強誘電体膜の形成方法は、工程a1)は、
約1000から2000Åまでの範囲までの厚さを有す
る前記Ir第2の下部電極層を含んでもよい。
【0024】強誘電体膜の形成方法は、工程a1)は、
約100から250℃までの範囲の温度、1秒当たり約
0.3から0.6Åまでの範囲の成長速度で前記Ir第
2の下部電極層を形成する工程を含んでもよい。
【0025】強誘電体膜の形成方法は、工程b)は、P
bZr1-xTix3(PZT)、ゲルマニウム酸鉛(P
GO)、およびSrBi2Ta29(SBT)からなる
群から選択された材料である強誘電体膜を含んでもよ
い。
【0026】強誘電体膜の形成方法は、工程a)は、約
100から250℃の範囲の温度、1秒当たり約0.1
から0.5Åの成長速度でPt第1の下部電極層の形成
を含んでもよい。
【0027】強誘電体膜の形成方法は、工程a)は、約
100から1000Åまでの範囲の厚さを有する前記P
t第1の下部電極層を含んでもよい。
【0028】強誘電体膜の形成方法は、工程b)は、以
下のPZT強誘電体膜の形成を含む方法であって、1)
[Pb(thd)2]、[Zr(TMHD)]およびTi
(IPO)4を混合する工程と、2)a)テトラヒドロ
フラン、イソプロパノール、テトラグリム、およびb)
ブチルエーテル、イソプロパノール、テトラグリムから
なる群から選択された溶媒に該混合物を溶解する工程
と、3)前駆体気体を生成するためにサブ工程2)で形
成した該溶液を加熱する工程と、4)サブ工程3)で形
成した該前駆体気体をICウエハ上でPZT薄膜を形成
するために分解し、それによってエピタキシャル成長P
ZT膜は強誘電性を有する工程と、を含んでもよい。
【0029】工程b)1)は、それぞれ約1.2:0.
5:0.5のモル比で[Pb(thd)2]および[Zr
(TMHD)]およびTi(IPO)4を混合する工程
を含んでもよい。
【0030】工程b)2)は、それぞれ約8:2:1の
モル比である前記溶媒を含んでもよい。
【0031】工程b)2)は、溶媒1リットル当たり約
0.1モルのPZT混合物を有する前駆体溶液を形成す
る工程を含んでもよい。
【0032】強誘電体膜の形成方法は、液体ポンプおよ
び前駆体蒸発器が提供され、工程b)2)が1分当たり
約0.5ミリリットル(ml/min)の速度で工程
b)3)で前記前駆体溶液を該前駆体蒸発器に導入する
工程を含み、工程b)3)は約200から250℃の範
囲の温度まで該前駆体溶液を加熱するために該前駆体蒸
発器を使用し、それによって前記前駆体気体が形成され
る工程を含む。
【0033】前記ICウエハが反応器に設置され、およ
び工程b)3)に続き、工程b)4)に先行する工程で
あって、b)3a)1分当たり約4000から6000
標準立方センチメートル(sccm)までの範囲でアル
ゴン気体シュラウドを用いて、約170から250℃の
範囲の温度まで予熱したチャンバ内で前記前駆体気体を
混合する工程と、b)3b)約1000から2500s
ccmの範囲で反応器に酸素フローを導入する工程と、
を含んでもよい。
【0034】前記ICウエハが反応器内にあるウエハチ
ャックに設置され、工程b)3)は約30から100t
orr(T)の範囲の前駆体蒸気圧に設定する工程を含
み、ならびに約500から700℃の範囲の温度まで該
ウエハチャックを加熱し、および約5から20Tの範囲
の反応器チャンバ圧に設定する工程を含んでもよい。
【0035】強誘電体キャパシタが形成され、工程b)
はPZT強誘電体膜を形成する方法を含み、工程c)に
続くさらなる工程であって、d)600と750℃との
間の範囲の温度で酸素雰囲気中該PZT膜をアニーリン
グする工程と、e)該強誘電体膜上にある導電性電極を
形成する工程と、f)アニーリングし、それによって上
部電極および下部電極を有するキャパシタが形成される
工程と、を含んでもよい。
【0036】工程d)およびf)は、約20%よりも大
きな分圧で導入された前記酸素を含んでもよい。
【0037】工程d)およびf)は、約30分から2時
間の間、約600から750℃の範囲の温度での炉アニ
ーリング、および約600から800℃の範囲の温度で
のラピッドサーマルアニーリング(RTA)からなる群
から選択されたアニーリング方法を用いる工程を含んで
もよい。
【0038】工程d)およびf)は、約10から180
0秒の範囲の時間、および1秒当たり約10から200
℃の熱温度ランプアップを有するRTAプロセスを含ん
でもよい。
【0039】工程b)は、約1ミリメートル(mm)未
満の膜の厚さを有するPZT膜を形成する工程を含んで
もよい。
【0040】本発明による強誘電体デバイスは、第1の
適合結晶構造を有するエピタキシャル成長したプラチナ
(Pt)の第1の下部電極層と、該第1の適合結晶構造
と実質的に同一の第2の格子構造を有する該第1の下部
電極層上にある単相ペロブスカイト強誘電体膜、それに
よって該デバイスが良好な強誘電性および低いリーク電
流との両方を有する単相ペロブスカイト強誘電体膜と、
該第1の適合格子構造と実際に同一の第3の結晶格子構
造を有する該第1の下部電極層の下にあるイリジウム
(Ir)の第2の下部電極層、それによって該プラチナ
電極層は該Ir電極層の格子構造を有するイリジウムの
(Ir)の第2の下部電極層と、からなる。
【0041】前記強誘電体デバイスであって、さらに、
前記第2の下部電極層の下にあるシリコン基板であっ
て、それにより該強誘電体デバイスが集積回路(IC)
において使用するためのシリコン上に製造される、シリ
コン基板からなってもよい。
【0042】前記強誘電体デバイスであって、さらに、
前記シリコン基板と前記第2の下部電極層との間に挟ま
れたチタン(Ti)およびタンタル(Ta)からなる群
から選択された材料を含むバリア層、からなってもよ
い。
【0043】前記強誘電体膜は、PbZr1-xTix3
(PZT)、ゲルマニウム酸鉛(PGO)、およびSr
Bi2Ta29(SBT)からなる群から選択された材
料であってもよい。
【0044】前記強誘電体デバイスであって、さらに前
記強誘電体膜上にある上部電極であって、それによって
キャパシタが形成される、前記強誘電体膜上にある上部
電極からなってもよい。
【0045】前記リーク電流が100kVにおいて約1
×10-7A/cm2、より低い分極電圧が約3V、およ
び飽和電圧が約2から5Vまでの範囲であってもよい。
【0046】前記強誘電体膜が、約1000から800
0Åの範囲の厚さを有してもよい。
【0047】前記Ir第2の下部電極層が、約1000
から2000Åの範囲の厚さを有してもよい。
【0048】前記Pt第1の下部電極層が、約100か
ら1000Åの範囲の厚さを有してもよい。
【0049】前記強誘電体膜が、約0.5から5ミクロ
ンまでの範囲の結晶粒サイズを有してもよい。
【0050】従って、集積回路強誘電体デバイスにおい
て、強誘電体膜を形成する方法が提供される。この方法
は、 a) 第1の適合結晶格子構造を有するプラチナ(P
t)の第1の下部電極層を形成する工程と、 b) 該第1の適合結晶格子構造と実質的には同一の第
2の結晶格子構造を有する該第1の下部電極上にある単
相ペロブスカイト強誘電体膜を形成し、それによって強
誘電性を有する電極がPt電極上に形成される工程と、
を含む。
【0051】工程b)はPt下部電極層から強誘電体薄
膜のエピタキシャル成長を含み、それによってペロブス
カイト強誘電体膜が高温のアニーリングなくしてPt上
に形成する。
【0052】本発明のいくつかの局面において、工程
a)は、Pt第1の適合格子構造と実質的に同一である
第3の結晶格子構造を有する下地のIr層から第1の下
部電極層のエピタキシャル成長を含む。シリコン基板を
提供する場合、Ir層は下地のシリコン基板からエピタ
キシャル成長している。本発明のいくつかの局面におい
て、予備的な工程では、約100から500Åの範囲の
厚さを有するシリコン基板上にチタン(Ti)およびタ
ンタル(Ta)からなる群から選択された材料のバリア
層を形成する。
【0053】工程a)は約100から250℃までの範
囲の温度、1秒当たり約0.1から0.5Åまでの範囲
の成長速度、約100から1000Åまでの範囲の厚さ
までの、Pt第1の下部電極の形成を含む。
【0054】強誘電体デバイスはまた、第1の適合結晶
格子構造を有するプラチナ(Pt)のエピタキシャル成
長の第1の下部電極層の包含を提供する。単相ペロブス
カイト強誘電体膜が、第1の適合結晶格子構造に実質的
に同一の第2の格子構造を有する第1の下部電極層の上
にある。この方法で、デバイスは良好な強誘電性および
低いリーク電流の両方を有する。Irの第2の下部電極
層を、第1の適合結晶格子構造に実質的に同一の第3の
格子構造を有する第1の下部電極の下にある。Pt電極
層は、Ir電極層の格子構造を有する。
【0055】本発明のいくつか局面において、チタン
(Ti)およびタンタル(Ta)からなる群から選択さ
れた金属を含むバリア層が、シリコン基板と第2の電極
層との間に挿入される。強誘電体膜は、PZTおよびゲ
ルマニウム酸鉛(PGO)からなる群から選択された材
料である。本発明のいくつかの局面において、強誘電体
デバイスはさらに、キャパシタを形成するために強誘電
体膜上にある上部電極を含む。
【0056】
【発明の実施の形態】本発明はエピタキシャル多層電極
および復合電極の堆積方法、次いで、エピタキシャル多
層電極と復合電極との間に、PbZr1-xTix3(P
ZT)およびPb5Ge311(PGO)のような高品質
の強誘電体薄膜の堆積方法を述べる。
【0057】Ir、Pt、および多層Pt/Irの3種
の電極上のPZT薄膜の疲労特性を、様々なスイッチン
グ電圧およびスイッチング周波数で調べた。Ir電極上
のPZT薄膜は、角型で、飽和したヒステリシスループ
を有するが、それらのリーク電流および疲労速度は非常
に大きい。Pt電極上のPZT薄膜は、より低いリーク
電流を有するが、それらのヒステリシスループは角型で
なく、完全に飽和していない。本発明の多層Pt/Ir
電極上のPZT薄膜は、極めて角型で、飽和したヒステ
リシスループを有し、より低いリーク電流およびより小
さな疲労速度を有する。実験プロセスおよび結果は以下
に示す。
【0058】図1、2および3は、Ir、Pt、および
Pt/Ir電極上に堆積したPZT薄膜の疲労特性を示
す。疲労特性は、スイッチング電圧3V、およびスイッ
チング周波数50kHzで測定された。1×108回の
スイッチングサイクル試験の後、Ir、PtおよびPt
/Ir上のPZT薄膜の標準保持分極はそれぞれ0.5
5、0.61、および0.75であった。実験結果から
分かるように、Ir電極およびPt/Ir電極の両方の
上のPZT薄膜は角型で、飽和したヒステリシスループ
を有するが、Pt電極上のPZT薄膜のヒステリシスル
ープは角型でなく、完全に飽和していない。
【0059】図4は、Ir電極およびPt電極上に堆積
されたPZT膜と比較して、本発明のPt/Ir電極上
に堆積したPZT膜がより低い疲労速度を示しているこ
とを示す。
【0060】図5、6および7は、スイッチング電圧3
Vおよびスイッチング周波数5kHzでのIr電極、P
t電極、およびPt/Ir電極上のPZT薄膜の疲労挙
動を示す。1×108回のスイッチングサイクル試験の
後、Ir、Pt、およびPt/Ir上のPZT薄膜の標
準保持分極は、それぞれ0.38、0.76、および
0.58であった。スイッチング周波数の減少によって
IrおよびPt/Ir上に堆積したPZT薄膜の疲労速
度は減少する。
【0061】図8は、Pt上のPZT薄膜の疲労特性が
スイッチング周波数の減少と共に減少することを示す。
【0062】図9および10は、スイッチング電圧5V
およびスイッチング周波数5kHzで、Pt電極および
Pt/Ir電極上に堆積したPZT薄膜の疲労特性を示
す。高いリーク電流のために、Ir電極上のPZT薄膜
のヒステリシスループは、4Vまでしか測定し得ない。
【0063】図11は、スイッチング電圧3VでのPZ
T薄膜のデータと比べて、PtおよびPt/Ir両方の
上に堆積したPZT薄膜の疲労速度がスイッチング電圧
の増加に伴い増加することを示す。Pt電極に関して、
PZT薄膜の標準保分極は、スイッチング電圧が3Vか
ら5Vへ増加するに伴い0.75から0.4へ著しく減
少する。本発明のPt/Ir電極に関して、PZT薄膜
の標準保持分極は、スイッチング電圧が3Vから5Vへ
増加するに伴い、0.6から0.5へと著しく減少す
る。Pt/Ir上に堆積したPZT薄膜の保持分極は1
×108サイクルの後、ほとんど1×1010サイクル
(図10)まで安定性が残存する。
【0064】非常に良好な強誘電性を有する多結晶PZ
T薄膜は、MOCVDプロセスを用いて堆積される。実
験プロセスおよび結果は下で述べる。
【0065】液体のデリバリシステムを有するEMCO
RE酸化物MOCVD反応器がPZT薄膜の成長に使用
される。PZT薄膜は、MOCVDプロセスを用いて、
6インチPt(30nm)Ir(20nm)/Ti(2
5nm)/SiO2(200nm)Si上に堆積され
る。PZT薄膜の前駆体を表2に列挙する。
【0066】
【表2】 1.2:0.5:0.5のモル比の[Pb(thd)2]、
Zr(TMHD)4、およびTi(IPO)4を、モル比8:
2:1でブチルエーテル、イソプロパノール、およびテ
トラグリムの混合溶媒に溶解させる。あるいは、テトラ
ヒドロフラン(THF)がブチルエーテルの代わりに使
用される。前駆体溶液は、PZTの0.1M/Lの濃度
を有する。溶液は前駆体気体を形成するために0.1〜
0.5ml/分の速度でポンプによって蒸発器(200
〜250℃)に注入される。前駆体気体は200〜25
0℃に予備加熱されたアルゴン流を用いて反応器に取り
入れられる。堆積温度および圧力は、それぞれ500〜
650℃、10Torrである。酸素(1000〜25
00sccm)を含むシュラウドフロー(Ar4000
sccm)が反応器に送られる。堆積後、PZT薄膜は
酸素雰囲気中で室温まで冷却される。PZT薄膜の強誘
電性を改善するために、堆積直後のPZT薄膜を、上部
電極を堆積する前後で600〜700℃において酸素雰
囲気中でアニールした。
【0067】PZT薄膜の組成をエネルギー分散X線解
析(EDX)によって分析した。膜の相は、X線回折に
よって同定した。Pt/Ti/SiO2/Si基板上の
膜の厚さおよび表面構造を走査型電子顕微鏡で測定し
た。強誘電性を標準RT66A装置を用いて測定した。
【0068】図12は、550℃で堆積した本発明のP
ZT薄膜および650℃でアニールした本発明のPZT
薄膜のX線回折図を示す。組成および相の測定により、
約350nmの厚さを有する多結晶PZT薄膜の生成を
確かめた。
【0069】図13は、2Pr(分極電圧)60.7μ
C/cm2および2Ec(抗電界)76kV/cmを有
する本発明のPZT薄膜の堆積直後のヒステリシスルー
プを示す。PZT薄膜はMOCVDプロセスによる堆積
後、非常に良好な強誘電性および電気的特性を有する。
【0070】図14は、本発明の薄膜を650℃、30
分アニールした後のヒステリシスループを示す。2Pr
は53.8μC/cm2まで減少し、2Ecは87kV
/cmまで増加し、ヒステリシスループは印加電圧5V
において良好な飽和、対称性を有する。
【0071】図15は、様々な印加電圧における本発明
の薄膜のヒステリシスループを示す。PZT薄膜のヒス
テリシスループは、3Vからほとんど飽和している。
【0072】図16は、本発明の薄膜の100kV/c
mにおける低いリーク電流6.16×10-7A/cm2
を示す。上記実験結果によりMOCVDプロセスを用い
ることによって高品質なPZT薄膜の堆積が可能である
ことを確かめられる。
【0073】エピタキシャル多層電極を電子ビーム蒸着
法によって生成させた。初めに100〜200nmの厚
さのIr電極を、0.03〜0.06nm/秒のより低
い成長速度を用いて100〜250℃でTi/SiO2
/Si基板上にエピタキシャル成長させた。次いで、1
0〜50nmの非常に薄いPt電極を、0.01〜0.
05nm/秒のより低い成長速度を用いて100〜25
0℃でIr電極上にエピタキシャル成長させた。
【0074】図17は、Pt電極、Ir電極、およびP
t/Ir電極のX線回折図を示す。X線回折図によりI
r基板上にエピタキシャルPt膜が成長したことが分か
る。
【0075】PZT薄膜の組成を、エネルギー分散X線
解析(EDX)を用いて分析した。膜の相をX線回折法
を用いて同定した。3種類の基板上の膜の厚さおよび表
面粗さを走査型電子顕微鏡によって測定した。強誘電性
を標準RT66A装置を用いて測定した。
【0076】図18は、Pt電極、Ir電極、およびエ
ピタキシャルPt−Ir電極上のPZTのX線回折図で
ある。X線回折図はIr電極およびPt/Ir電極上の
両方の電極上に成長した純粋なPZT膜を示す。エピタ
キシャルPt/Ir上のMOCVD PZT薄膜はま
た、優れた強誘電性、および電気的特性を示す。
【0077】図19は強誘電体デバイスに関する本発明
の強誘電体膜の形成方法の工程を図示する。工程10は
強誘電体デバイスにおける集積回路を提供する。工程1
2は第一適合結晶格子構造を有するプラチナ(Pt)第
1の下部電極層を形成する。明細書中で記述したよう
に、適合する格子構造はPtに関する自然の格子構造で
ないことが理解される。適合する格子構造は特に、その
ペロブスカイト相における強誘電体膜の格子構造に合う
ように設計された構造である。工程12は、Pt第1の
下部電極層を約100から250℃の温度範囲で、1秒
当たり約0.1から0.5Åの範囲の成長速度で形成す
る工程を含む。工程12は、約100〜1000Åの範
囲の厚さを有するPt第1の下部電極層を含む。工程1
4は、第1の適合結晶格子構造に実質的に同一の第2の
結晶格子構造を有する第1の下部電極層上にある単相ペ
ロブスカイト強誘電体膜を形成する。第1の適合結晶構
造および第2の適合結晶構造は完全に一致しないことが
理解される。正確なミスマッチを定めるのは困難であ
る。しかし、同様にそのような膜がIr電極上に成長す
る方法で、十分小さな格子ミスマッチにより、Pt上に
単相ペロブスカイト強誘電体膜を形成する。工程14
は、PZT、ゲルマニウム酸鉛(PGO)、およびSr
Bi2Ta29(SBT)からなる群から選択された材
料である強誘電体膜を含む。本発明のいくつかの局面に
おいて、工程14は、約1ミリメートル(mm)未満の
厚さを有するPZT膜の形成を含む。工程16は、生成
物であり、ここで強誘電性を有する電極が、Pt電極上
に形成される。
【0078】本発明のいくつかの局面において、工程1
4は、Pt下部電極から配向性のある、あるいはエピタ
キシャル成長のペロブスカイト強誘電体膜を含み、それ
によってペロブスカイト強誘電体膜が低い堆積温度でP
t上に形成する。当該分野で周知のように、「配向成
長」はc軸のような少なくとも1つの軸に配列した均一
の多結晶構造を意味する。本発明におけるPZT膜は
(110)方向に配向して成長し、一方、PGOは(0
01)方向に形成されている。しかし、配向成長構造
は、なお結晶間に結晶粒界領域を有し得る。「エピタキ
シャル成長」は結晶構造中にそのような粒界のない配向
性のある成長構造を意味する。さらに、工程12は、P
t第1の適合格子構造と実質的に同一の第3の結晶構造
を有する下にある層から、第1の下部電極層を配向また
はエピタキシャル成長することを含む。加えて、第1の
適合格子構造および第3の格子構造は同一ではない。さ
らに、第1の適合格子構造は一定ではない。その格子構
造は、Pt層の厚さに応じて、第3の格子構造により厳
密に類似する格子構造を有する、Ptにもっとも近い第
3の格子構造を有して変化する。
【0079】本発明のいくつかの局面において、さらな
る工程が工程12に先行する。工程10a(図示せず)
は、約100から500Åまでの範囲の厚さを有するシ
リコン基板上にあるチタン(Ti)およびタンタル(T
a)からなる群から選択された材料のバリア層を形成す
る。この工程は、本発明のすべての局面において実施さ
れない。工程10bは、第1の下部電極層の下にある第
3の結晶格子構造を有するイリジウム(Ir)の第2の
下部電極層を形成する。工程10bは、約1000から
2000Åの範囲の厚さを有するIr第2の下部電極層
を含む。工程10bは、約100から250℃の範囲の
温度、1秒当たり約0.3から0.6Åの範囲の成長速
度でIr第2の下部電極層の形成を含む。次いで、工程
12は、第2の下部電極層から第1の下部電極層のエピ
タキシャル成長を含む。
【0080】このように、工程12におけるPtの第1
の適合格子構造は、工程10bにおいて堆積されたIr
の第3の格子構造に起因する。Irとペロブスカイト強
誘電体層との間のミスマッチは非常に小さい。Pt層が
十分薄い限りは、Pt層は下にあるIrの格子構造を
「採用する」。つまり、Pt層が十分薄くさえあれば、
Irの格子構造を有するPt/Ir固溶体が、高温のア
ニーリングに従い形成される。本発明のいくつかの局面
において、Pt原子がいくつかのIr原子と置換する、
またはPt原子がIr層中に拡散したIrの固溶体が、
Ir格子構造を有して形成されることを考慮すると有用
である。Pt層が薄い場合、例えば100Åの厚さの場
合、いわゆる完全なPt層はそのような固溶体であると
みなせる。Pt層がより厚い場合、例えば500Åの厚
さの場合、次いでPt/Ir固溶体がIr層とPt層と
の間に挟まれる。それゆえ、工程12は、第3の格子構
造を有する第1の下部電極層と第2の下部電極層との間
に挟まれたPtおよびIrの固溶体の形成を含む。
【0081】本発明のいくつかの局面において、工程1
0はシリコン基板を提供し、工程10bは下にあるシリ
コン基板からIr第2の下部電極層の配向またはエピタ
キシャル成長を含む。
【0082】本発明のいくつかの局面において、工程1
4は次のサブ工程(図示せず)を伴うPZT強誘電体膜
の形成を含む。
【0083】a) [Pb(thd)2]、[Zr(TMH
D)]、およびTi(IPO)4の混合するサブ工程と、 b) a)テトラヒドロフラン、イソプロパノール、お
よびテトラグリム、およびb)ブチルエーテル、イソプ
ロパノール、およびテトラグリムからなる群から選択さ
れた溶媒に混合物を溶解するサブ工程と、 c) サブ工程b)で形成した溶液を前駆体気体を生成
するための加熱するサブ工程と、 d) サブ工程c)で形成した前駆体気体をICウエハ
上にPZT薄膜を形成するために分解し、それによって
エピタキシャル成長したPZT膜は強誘電性を有するサ
ブ工程と、を含む。
【0084】本発明のいくつかの局面において、サブ工
程a)は、[Pb(thd)2]、[Zr(TMHD)]お
よびTi(IPO)4をそれぞれ約1.2:0.5:
0.5のモル比で混合することを含む。本発明の別の局
面において、サブ工程b)はそれぞれ約8:2:1のモ
ル比の溶媒を含む。さらにサブ工程b)は、溶媒1リッ
トル当たり約0.1モルのPZT混合物を有する前駆体
溶液の形成を含む。
【0085】工程10が液体ポンプおよび前駆体蒸発器
を提供する場合、次いで工程14bは、前駆体溶液を工
程14cにおいて1分当たり約0.5ミリリットル(m
l/min)の速度で前駆体蒸発器に導入するための液
体ポンプの使用を含む。さらに工程14cは、約200
から250℃の範囲の温度まで前駆体溶液を加熱するた
めの前駆体蒸発器の使用を含み、それによって前駆体気
体が形成する。
【0086】工程10が、ICウエハの反応器への設置
を提供する場合、次いでさらなるサブ工程が工程14
c)に続き、工程14dに先行する。工程14c1(図
示せず)は、1分当たり約4000から6000標準立
方センチメートル(sccm)の範囲のアルゴン気体シ
ュラウドフローを用いて、約170から250℃の範囲
の温度まで余熱したチャンバ内で前駆体気体を混合す
る。工程14c2(図示せず)は、薬1000から25
00sccmの範囲で酸素フローを反応器に導入する。
【0087】工程10がICウエハの反応器内のウエハ
チャックへの設置を提供する場合、工程14cは、約3
0から100torr(T)の範囲において前駆体蒸気
圧の設定を含む。さらに、工程14dは、およそ500
から700℃の範囲の温度までウエハチャックを加熱
し、5〜20Tまでの範囲で反応器チャンバ圧の設定を
含む。
【0088】工程10が、強誘電体キャパシタの形成を
提供し、および工程14がPZT強誘電体膜の形成を含
む場合、次いでさらなる工程が工程14に続く。工程1
5aは、600と750℃との間の範囲の温度で酸素雰
囲気中PZT膜をアニールする。工程15bは強誘電体
膜上に導電性の電極を形成する。工程15cはアニール
し、それによって上部電極および下部電極を有するキャ
パシタが形成される。本発明のいくつかの局面におい
て、上部電極はPt/Ir下部電極として製造されたI
r/Pt層状電極である。本発明のいくつかの局面にお
いて、工程15aおよび15cは、約20%より大きな
分圧で導入された酸素を含む。さらに工程15aおよび
15cは、約30分から2時間の間、約600から75
0℃の範囲の温度で炉アニーリング、および約600か
ら800℃の範囲の温度でのラピッドサーマルアニーリ
ング(RTA)からなる群から選択された方法のアニー
リングの使用を含む。
【0089】本発明のいくつかの局面において、工程1
5aおよび15cは、約10から1800秒までの範囲
の継続時間、および1秒当たり約10から200℃の範
囲の熱温度ランプアップを有するRTAプロセスを含
む。
【0090】図20は本発明の完全な強誘電体デバイス
を示す。強誘電体デバイス100は、第1の適合結晶格
子構造を有する配向またはエピタキシャル成長したプラ
チナ(Pt)の第1の下部電極層102を含む。適合し
たPt格子構造は、上述のように、図19の説明であ
る。単相ペロブスカイト強誘電体膜104が第1の下部
電極層102上にある。強誘電体膜104は第1の適合
結晶格子構造と実質的に同一の第2の結晶格子構造を有
し、それによってデバイスは良好な強誘電性および低い
リーク電流との両方を有する。強誘電体膜104は、P
ZT、ゲルマニウム酸鉛(PGO)、およびSrBi2
Ta29(SBT)からなる群から選択された材料であ
る。強誘電体膜104は、約0.5から5ミクロンまで
の範囲の粒径を有する。
【0091】イリジウム(Ir)の第2の下部電極層1
06が第1の下部電極102の下に配置される。第2の
下部電極層106は、第1の適合格子構造と実質的に同
一の第3の結晶格子構造を有し、それによってPt電極
層はIr電極層の格子構造を有する。図19の解説で上
述したように、Ir格子構造を有するPtおよびIrの
固溶体(図示せず)が、第1の下部電極層102と第2
の下部電極106との間に形成される。
【0092】基板108は、第2の下部電極層106の
下にある。本発明のいくつかの局面において、基板10
8はシリコン基板であり、それによって強誘電体デバイ
スは集積回路(IC)上で使用するためにシリコン上に
製造される。
【0093】任意でバリア層110がシリコン基板10
8と第2の下部電極層106との間に挟まれる。バリア
層110はチタン(Ti)およびタンタル(Ta)から
なる群から選択された材料を含む。
【0094】本発明のさらなるいくつかの局面は、強誘
電体膜104上にある上部電極112を含み、それによ
ってキャパシタが形成される。形成されたキャパシタの
リーク電流は、100kVで1×10-7A/cm2、よ
り低い分極電圧は約3V、飽和電圧が約2から5Vまで
の範囲である。
【0095】強誘電体膜104は、約1000から80
00Åの範囲の厚さ114を有する。Ir第2の下部電
極層106は、約1000から2000Åの範囲の厚さ
116を有する。Pt第1の下部電極層102は、約1
00から1000Åの範囲の厚さ118を有する。
【0096】低い堆積温度でPt電極上に単相ペロブス
カイト膜に形成され得る強誘電体膜が提供される。強誘
電体膜および下にあるIr下部電極との間にあるPt層
の挿入により、リーク電流は著しく改善する。またPt
下部電極上に単相ペロブスカイト膜を形成するための堆
積方法が提供される。他の実施態様および多様な上述の
強誘電体膜、強誘電体デバイス構造、および形成方法
が、本発明に上述した規定に応じて、当業者によってな
されるであろう。
【0097】
【発明の効果】強誘電体デバイスは単相、高品質、Pt
電極上に配向成長した強誘電体膜を有して提供される。
Pt電極は、強誘電体膜上に所望の格子構造を有した材
料上に配向成長する。Pt電極は、Ptと強誘電体膜と
の間のミスマッチが最小になるように、下にある層の格
子構造を採用する。Pt格子構造におけるこの適合によ
ってPt電極上に低い堆積温度で単相ペロブスカイト強
誘電体膜の形成が可能になる。結果、低いリーク電流、
完全に飽和した角形性のある、対称性のヒステリシスル
ープを有する強誘電体デバイスが形成される。上述の強
誘電体デバイスの強誘電体膜の形成方法もまた提供す
る。
【図面の簡単な説明】
【図1】図1は、Ir電極上に堆積したPZT薄膜の疲
労特性を示す。
【図2】図2は、Pt電極上に堆積したPZT薄膜の疲
労特性を示す。
【図3】図3は、Pt/Ir電極上に堆積したPZT薄
膜の疲労特性を示す。
【図4】図4は、IrおよびPt電極上のPZT膜と比
べて、本発明の電極Pt/Ir上のPZT膜がより低い
疲労速度を示していることを示す。
【図5】図5は、スイッチング電圧3Vおよび周波数5
kHzにおけるIr電極上のPZT薄膜の疲労挙動を示
す。
【図6】図6は、スイッチング電圧3Vおよび周波数5
kHzにおけるPt電極上のPZT薄膜の疲労挙動を示
す。
【図7】図7は、スイッチング電圧3Vおよび周波数5
kHzにおけるPt/Ir電極上のPZT薄膜の疲労挙
動を示す。
【図8】図8は、スイッチング周波数を減少させた場合
のPt上のPZT薄膜の疲労速度の減少を示す。
【図9】図9は、スイッチング電圧5Vおよびスイッチ
ング周波数5kHzにおけるPt上に堆積されたPZT
薄膜の疲労特性を示す。
【図10】図10は、スイッチング電圧5Vおよびスイ
ッチング周波数5kHzにおけるPt/Ir上に堆積さ
れたPZT薄膜の疲労特性を示す。
【図11】図11は、スイッチング電圧3VでのPZT
薄膜のデータと比較して、PtおよびPt/Ir両方の
上に堆積したPZT薄膜の疲労速度がスイッチング電圧
の増加に伴い増加することを示す。
【図12】図12は、550℃で堆積した本発明のPZ
T薄膜および650℃アニールした本発明のPZT薄膜
のX線回折図を示す。
【図13】図13は、2Prが60.7μC/cm2
よび2Ecが76kV/cmを有する本発明のPZT薄
膜の堆積後のヒステリシスループを示す。
【図14】図14は、本発明のPZT薄膜を650℃、
30分アニールした後のヒステリシスループを示す。
【図15】図15は、本発明の薄膜の様々な印加電圧に
おけるヒステリシスループを示す。
【図16】図16は、本発明の100kV/cmで6.
16×10-7A/cm2低いリーク電流を示す。
【図17】図17は、Pt、Ir、およびエピタキシャ
ルPt/Ir電極のX線回折図を示す。
【図18】図18は、Pt、Ir、およびエピタキシャ
ルPt−Ir電極のX線回折図を示す。
【図19】図19は、強誘電体デバイスにおける、本発
明の強誘電体膜の形成の方法の工程を示す。
【図20】図20は、本発明の完全な強誘電体デバイス
を示す。
【符号の説明】
100 強誘電体デバイス 102 第1の下部電極 104 強誘電体膜 106 第2の下部電極 108 シリコン基板 110 バリア層 112 上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シェン テン スー アメリカ合衆国 ワシントン 98607, カマス, エヌダブリュー トラウト コ ート 2216

Claims (34)

    【特許請求の範囲】
  1. 【請求項1】 集積回路強誘電体デバイスにおける、強
    誘電体膜の形成方法であって、該方法は a) 第1の適合結晶格子構造を有するプラチナ(P
    t)の第1の下部電極層を形成する工程と、 b) 該第1の適合結晶格子構造と実質的に同一の第2
    の結晶格子構造を該第1の下部電極層の上にある単相ペ
    ロブスカイト強誘電体膜を形成し、それによって強誘電
    性を有する電極がPt電極上に形成される工程と、を含
    む、強誘電体膜の形成方法。
  2. 【請求項2】 工程b)は前記Pt下部電極層からエピ
    タキシャル成長する強誘電体膜を含み、それによってペ
    ロブスカイト強誘電体膜が低い堆積温度でPt上に形成
    される、請求項1に記載の方法。
  3. 【請求項3】 工程a)は前記Pt第1の適合格子構造
    と実質的に同一である第3の結晶格子構造を有する下に
    ある層から前記第1の下部電極層をエピタキシャル成長
    する工程を含む、請求項1に記載の方法。
  4. 【請求項4】 工程a)に先行するさらなる工程であっ
    て、 a1)前記第1の下部電極層の下にある前記第3の結晶
    格子構造を有するイリジウム(Ir)の第2の下部電極
    層を形成する工程と、 該工程a)が該第2の下部電極層から該第1の下部電極
    層をエピタキシャル成長とを含む、請求項3に記載の方
    法。
  5. 【請求項5】 シリコン基板が提供され、工程a1)が
    該下にあるシリコン基板から前記Ir第2の下部電極層
    をエピタキシャル成長する工程を含む、請求項4に記載
    の方法。
  6. 【請求項6】 工程a1)に先行する工程であって、 a2)約100から500Åの範囲の厚さを有する前記
    シリコン基板上にあるチタン(Ti)およびタンタル
    (Ta)からなる群から選択された材料のバリア層を形
    成する工程を含む、請求項5に記載の方法。
  7. 【請求項7】 工程a)は、前記第1と第2の下部電極
    層との間に挟まれた前記第3の格子構造を有する、Pt
    およびIr固溶体を形成する工程を含む、請求項4に記
    載の方法。
  8. 【請求項8】 工程a1)は、約1000から2000
    Åの範囲までの厚さを有する前記Ir第2の下部電極層
    を含む、請求項4に記載の方法。
  9. 【請求項9】 工程a1)は、約100から250℃ま
    での範囲の温度、1秒当たり約0.3から0.6Åまで
    の範囲の成長速度で前記Ir第2の下部電極層を形成す
    る工程を含む、請求項4に記載の方法。
  10. 【請求項10】 工程b)は、PbZr1-xTix
    3(PZT)、ゲルマニウム酸鉛(PGO)、およびS
    rBi2Ta29(SBT)からなる群から選択された
    材料である強誘電体膜を含む、請求項1に記載の方法。
  11. 【請求項11】 工程a)は、約100から250℃の
    範囲の温度、1秒当たり約0.1から0.5Åの成長速
    度でPt第1の下部電極層の形成を含む、請求項1に記
    載の方法。
  12. 【請求項12】 工程a)は、約100から1000Å
    までの範囲の厚さを有する前記Pt第1の下部電極層を
    含む、請求項1に記載の方法。
  13. 【請求項13】 工程b)は、以下のPZT強誘電体膜
    の形成を含む方法であって、 1)[Pb(thd)2]、[Zr(TMHD)]およびT
    i(IPO)4を混合する工程と、 2)a)テトラヒドロフラン、イソプロパノール、およ
    びテトラグリム、およびb)ブチルエーテル、イソプロ
    パノール、テトラグリムからなる群から選択された溶媒
    に該混合物を溶解する工程と、 3)前駆体気体を生成するためにサブ工程2)で形成し
    た該溶液を加熱する工程と、 4)サブ工程3)で形成した該前駆体気体をICウエハ
    上でPZT薄膜を形成するために分解し、それによって
    エピタキシャル成長PZT膜は強誘電性を有する工程
    と、を含む、請求項1に記載の方法。
  14. 【請求項14】 工程b)1)は、それぞれ約1.2:
    0.5:0.5のモル比で[Pb(thd)2]、[Zr
    (TMHD)]、およびTi(IPO)4を混合する工
    程を含む、請求項13に記載の方法。
  15. 【請求項15】 工程b)2)は、それぞれ約8:2:
    1のモル比である前記溶媒を含む、請求項13に記載の
    方法。
  16. 【請求項16】 工程b)2)は、溶媒1リットル当た
    り約0.1モルのPZT混合物を有する前駆体溶液を形
    成する工程を含む、請求項13に記載の方法。
  17. 【請求項17】 液体ポンプおよび前駆体蒸発器が提供
    され、工程b)2)が1分当たり約0.5ミリリットル
    (ml/min)の速度で工程b)3)で前記前駆体溶
    液を該前駆体蒸発器に導入する工程を含み、工程b)
    3)は約200から250℃までの範囲の温度まで該前
    駆体溶液を加熱するために該前駆体蒸発器を使用し、そ
    れによって前記前駆体気体が形成される工程を含む、請
    求項13に記載の方法。
  18. 【請求項18】 前記ICウエハが反応器に設置され、
    および工程b)3)に続き、工程b)4)に先行する工
    程であって、 b)3a)1分当たり約4000から6000標準立方
    センチメートル(sccm)までの範囲でアルゴン気体
    シュラウドを用いて、約170から250℃の範囲の温
    度まで予熱したチャンバ内で前記前駆体気体を混合する
    工程と、 b)3b)約1000から2500sccmの範囲で反
    応器に酸素フローを導入する工程と、を含む、請求項1
    3に記載の方法。
  19. 【請求項19】 前記ICウエハが反応器内にあるウエ
    ハチャックに設置され、工程b)3)は約30から10
    0torr(T)の範囲の前駆体蒸気圧に設定する工程
    を含み、工程b)4)は、約500から700℃の範囲
    の温度まで該ウエハチャックを加熱し、および約5から
    20Tの範囲の反応器チャンバ圧に設定する工程を含
    む、請求項18に記載の方法。
  20. 【請求項20】 強誘電体キャパシタが形成され、工程
    b)はPZT強誘電体膜を形成する方法を含み、ならび
    に工程c)に続くさらなる工程であって、 d) 600と750℃との間の範囲の温度で酸素雰囲
    気中該PZT膜をアニーリングする工程と、 e)該強誘電体膜上にある導電性電極を形成する工程
    と、 f)アニーリングし、それによって上部電極および下部
    電極を有するキャパシタが形成される工程と、を含む、
    請求項1に記載の方法。
  21. 【請求項21】 工程d)およびf)は、約20%より
    も大きな分圧で導入された前記酸素を含む、請求項20
    に記載の方法。
  22. 【請求項22】 工程d)およびf)は、約30分から
    2時間の間、約600から750℃の範囲の温度での炉
    アニーリング、および約600から800℃の範囲の温
    度でのラピッドサーマルアニーリング(RTA)からな
    る群から選択されたアニーリング方法を用いる工程を含
    む、請求項20に記載の方法。
  23. 【請求項23】 工程d)およびf)は、約10から1
    800秒の範囲の時間、および1秒当たり約10から2
    00℃の熱温度ランプアップを有するRTAプロセスを
    含む、請求項20に記載の方法。
  24. 【請求項24】 工程b)は、約1ミリメートル(m
    m)未満の膜の厚さを有するPZT膜を形成する工程を
    含む、請求項1に記載の方法。
  25. 【請求項25】 強誘電体デバイスであって、第1の適
    合結晶構造を有するエピタキシャル成長したプラチナ
    (Pt)の第1の下部電極層と、 該第1の適合結晶構造と実質的に同一の第2の格子構造
    を有する該第1の下部電極層上にある単相ペロブスカイ
    ト強誘電体膜であって、それにより該デバイスが良好な
    強誘電性および低いリーク電流との両方を有する単相ペ
    ロブスカイト強誘電体膜と、 該第1の適合格子構造と実際に同一の第3の結晶格子構
    造を有する該第1の下部電極層の下にあるイリジウム
    (Ir)の第2の下部電極層であって、それにより該プ
    ラチナ電極層は該Ir電極層の格子構造を有するイリジ
    ウムの(Ir)の第2の下部電極層と、からなる、強誘
    電体デバイス。
  26. 【請求項26】 前記強誘電体デバイスであって、さら
    に、 前記第2の下部電極層の下にあるシリコン基板であっ
    て、それにより該強誘電体デバイスが集積回路(IC)
    において使用するためのシリコン上に製造される、シリ
    コン基板からなる、請求項25に記載の強誘電体デバイ
    ス。
  27. 【請求項27】 前記強誘電体デバイスであって、さら
    に、前記シリコン基板と前記第2の下部電極層との間に
    挟まれたチタン(Ti)およびタンタル(Ta)からな
    る群から選択された材料を含むバリア層、からなる、請
    求項26に記載の強誘電体デバイス。
  28. 【請求項28】 前記強誘電体膜は、PbZr1-xTix
    3(PZT)、ゲルマニウム酸鉛(PGO)、および
    SrBi2Ta29(SBT)からなる群から選択され
    た材料である、請求項25に記載の強誘電体デバイス。
  29. 【請求項29】 前記強誘電体デバイスであって、さら
    に前記強誘電体膜上にある上部電極であって、それによ
    りキャパシタが形成される上部電極からなる、請求項2
    5に記載の強誘電体デバイス。
  30. 【請求項30】 前記リーク電流が100kVにおいて
    約1×10-7A/cm2、より低い分極電圧が約3V、
    および飽和電圧が約2から5Vまでの範囲である、請求
    項29に記載の強誘電体膜。
  31. 【請求項31】 前記強誘電体膜が、約1000から8
    000Åまでの範囲の厚さを有する、請求項25に記載
    の強誘電体デバイス。
  32. 【請求項32】 前記Ir第2の下部電極層が、約10
    00から2000Åまでの範囲の厚さを有する、請求項
    25に記載の強誘電体デバイス。
  33. 【請求項33】 前記Pt第1の下部電極層が、約10
    0から1000Åまでの範囲の厚さを有する、請求項2
    5に記載の強誘電体デバイス。
  34. 【請求項34】 前記強誘電体膜が、約0.5から5ミ
    クロンまでの範囲の結晶粒サイズを有する、請求項25
    に記載の強誘電体膜。
JP2000223129A 1999-07-28 2000-07-24 プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 Pending JP2001107238A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36324599A 1999-07-28 1999-07-28
US09/363.245 1999-07-28

Publications (1)

Publication Number Publication Date
JP2001107238A true JP2001107238A (ja) 2001-04-17

Family

ID=23429432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000223129A Pending JP2001107238A (ja) 1999-07-28 2000-07-24 プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法

Country Status (3)

Country Link
EP (1) EP1073109A3 (ja)
JP (1) JP2001107238A (ja)
KR (1) KR100451011B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153019A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
US7163874B2 (en) 2003-03-26 2007-01-16 Seiko Epson Corporation Ferroelectric thin film manufacturing method, ferroelectric element manufacturing method, surface acoustic wave element, frequency filter, oscillator, electronic circuit, and electronic apparatus
JP2010103067A (ja) * 2008-10-27 2010-05-06 Nissan Motor Co Ltd エピタキシャル薄膜
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
KR101845756B1 (ko) * 2016-09-29 2018-04-05 아주대학교산학협력단 결정성 조절을 통한 유연 소자 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600761A (en) * 1985-04-04 1986-07-15 Alco Chemical Corporation Acrylic emulsion copolymers for thickening aqueous systems and copolymerizable surfactant monomers for use therein
KR100472724B1 (ko) * 2001-12-29 2005-03-08 주식회사 하이닉스반도체 분극특성을 향상시킨 강유전체 캐패시터 제조방법
JP3961399B2 (ja) 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
CN101718810B (zh) * 2009-11-26 2012-01-18 复旦大学 一种测量漏电铁电薄膜电滞回线的方法
CN102279308A (zh) * 2011-07-20 2011-12-14 复旦大学 一种绝缘/漏电铁电薄膜电畴反转电流测量与转换为电滞回线的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5889299A (en) * 1996-02-22 1999-03-30 Kabushiki Kaisha Toshiba Thin film capacitor
JPH10275896A (ja) * 1997-03-28 1998-10-13 Murata Mfg Co Ltd メモリ素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153019A (ja) * 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7163874B2 (en) 2003-03-26 2007-01-16 Seiko Epson Corporation Ferroelectric thin film manufacturing method, ferroelectric element manufacturing method, surface acoustic wave element, frequency filter, oscillator, electronic circuit, and electronic apparatus
JP2010103067A (ja) * 2008-10-27 2010-05-06 Nissan Motor Co Ltd エピタキシャル薄膜
WO2011074243A1 (ja) * 2009-12-18 2011-06-23 パナソニック株式会社 抵抗変化型素子及びその製造方法
KR101845756B1 (ko) * 2016-09-29 2018-04-05 아주대학교산학협력단 결정성 조절을 통한 유연 소자 제조방법

Also Published As

Publication number Publication date
EP1073109A3 (en) 2003-04-16
EP1073109A2 (en) 2001-01-31
KR100451011B1 (ko) 2004-10-02
KR20010030026A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US5757061A (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
KR100313468B1 (ko) 유전체 캐패시터에 대한 하부 전극 구조 및 그 제조 방법
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US6162293A (en) Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor
KR100373079B1 (ko) 다층 전극을 갖는 납 게르마네이트 강유전성 구조 및 그의퇴적 방법
EP0747938A2 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
KR100457003B1 (ko) 다상 납 게르마늄화물 막 및 퇴적 방법
US20040101977A1 (en) Low thermal budget fabrication of ferroelectric memory using RTP
JP3683158B2 (ja) 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ
JP2000169297A (ja) 酸化物強誘電体薄膜の製造方法、酸化物強誘電体薄膜及び酸化物強誘電体薄膜素子
JP2001107238A (ja) プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法
JP2002521820A (ja) 層状超格子材料の製造および層状超格子材料を含む電子デバイスを作製するための低温プロセス
JPH0689986A (ja) 電子デバイスおよびその製造方法
JPH09282943A (ja) 強誘電体結晶薄膜の製造方法及び強誘電体キャパシタ
JP4573234B2 (ja) ビスマス層状強誘電体、強誘電体素子、強誘電体薄膜の製造方法
JP3277097B2 (ja) 強誘電体薄膜の製造方法
JP2000188377A (ja) 強誘電体薄膜素子およびその製造方法
JP2003318369A (ja) 半導体装置及びその製造方法
JP2000357691A (ja) 多相鉛ゲルマネート膜および堆積方法
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071214