JP3683158B2 - 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ - Google Patents
鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ Download PDFInfo
- Publication number
- JP3683158B2 JP3683158B2 JP2000131693A JP2000131693A JP3683158B2 JP 3683158 B2 JP3683158 B2 JP 3683158B2 JP 2000131693 A JP2000131693 A JP 2000131693A JP 2000131693 A JP2000131693 A JP 2000131693A JP 3683158 B2 JP3683158 B2 JP 3683158B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pgo
- range
- phase
- pgo film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 55
- 239000003990 capacitor Substances 0.000 title claims description 30
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 title claims description 8
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 title claims description 8
- 239000002243 precursor Substances 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 34
- 239000001301 oxygen Substances 0.000 claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 26
- 230000010287 polarization Effects 0.000 claims description 21
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 238000004151 rapid thermal annealing Methods 0.000 claims description 9
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 claims description 9
- 239000007788 liquid Substances 0.000 claims description 8
- ZUHZGEOKBKGPSW-UHFFFAOYSA-N tetraglyme Chemical compound COCCOCCOCCOCCOC ZUHZGEOKBKGPSW-UHFFFAOYSA-N 0.000 claims description 8
- 229910052741 iridium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 5
- 230000005621 ferroelectricity Effects 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000002156 mixing Methods 0.000 claims description 5
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 101100065878 Caenorhabditis elegans sec-10 gene Proteins 0.000 claims 1
- 239000010408 film Substances 0.000 description 144
- 239000010409 thin film Substances 0.000 description 41
- 230000008021 deposition Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 18
- 230000015654 memory Effects 0.000 description 17
- 239000012528 membrane Substances 0.000 description 16
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000011160 research Methods 0.000 description 4
- 238000003980 solgel method Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000010954 commercial manufacturing process Methods 0.000 description 3
- 230000001066 destructive effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000009661 fatigue test Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- DURPTKYDGMDSBL-UHFFFAOYSA-N 1-butoxybutane Chemical group CCCCOCCCC DURPTKYDGMDSBL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- -1 germanium alkoxides Chemical class 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CTCOPPBXAFHGRB-UHFFFAOYSA-N ethanolate;germanium(4+) Chemical compound [Ge+4].CC[O-].CC[O-].CC[O-].CC[O-] CTCOPPBXAFHGRB-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000012705 liquid precursor Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000007431 microscopic evaluation Methods 0.000 description 1
- 238000009862 microstructural analysis Methods 0.000 description 1
- 239000012046 mixed solvent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- GXMNGLIMQIPFEB-UHFFFAOYSA-N tetraethoxygermane Chemical compound CCO[Ge](OCC)(OCC)OCC GXMNGLIMQIPFEB-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Inorganic Insulating Materials (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、概して強誘電性ＲＡＭ（ＦｅＲＡＭ）メモリデバイスの製造に関し、より具体的には、導電極上にｃ軸配向を備えたＰＧＯ膜をエピタキシャルに成長させることにより、鉛ゲルマニウム酸化物薄膜の強誘電特性を最大にする方法に関する。
【０００２】
【従来の技術】
近年、不揮発性ランダムアクセスメモリアプリケーション（ＮｖＲＡＭ）のための強誘電性材料に対する関心が高まっている。これらのメモリアプリケーションの要件に見合うように、強誘電性キャパシタは、サイズが小さく、抗電界が低く、残留分極が高く、疲労率が低く、そして漏れ電流が少なくあるべきである。これらのアプリケーションについての研究において候補となる強誘電性材料のいくつかは、ＰｂＺｒ1-XＴｉXＯ3（ＰＺＴ）またはドープされたＰＺＴ、ＢａＴｉＯ3、ＳｒＴｉＯ3、等のようなペロブスカイト強誘電体である。これらの材料は、高いキュリー温度を有し、大きな残留分極および低い抗電界のような強誘電特性を保証する。しかし、これらのペロブスカイト強誘電性は、疲労（増加する分極の反転に伴う切換え可能な分極の損失）、老化、および漏れ電流のような深刻な劣化問題に悩まされることで知られており、これらの問題は全てデバイスの作動寿命に影響する。
【０００３】
多くの研究者は、上記材料を改良することを試みている。別の試みは、新しい強誘電性材料を見出すことである。ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）は、新材料の１つであり、これは疲労しない特性を有する。しかし、ＳＢＴは、７５０℃よりも高い温度において堆積またはアニールされなければならないため、その適用を限定する。
【０００４】
不揮発性メモリに使用するための強誘電性薄膜は、それらが双安定性質をもつことから、近年大いに注目を浴びている。強誘電性ランダムアクセスメモリ（ＦＲＡＭ）についての多くの研究は、１つのトランジスタおよび１つのキャパシタを備えたメモリ構造に集中している。キャパシタは、２つの導電極（通常Ｐｔ）の間に挟まれた薄い強誘電性膜から形成される。このタイプのメモリの回路構成および読み出し／書き込みシーケンスは、ＤＲＡＭのものと同様であるが、ＦＲＡＭにおいてはデータをリフレッシュする必要がないことを除く。従って、格納されたデータは破壊的であり、毎回の読み出し後に、回復されなければならない。この読み出し工程を破壊読み出し（ＤＲＯ）と名付ける。従って、強誘電性キャパシタにおいて観られる疲労問題は、商業的規模でのこれらのメモリの現実化を制限する、主要な障害の１つとなる。疲労とは、増加した切換えサイクル数による切換え可能な分極（格納された不揮発性帯電）の減少である。切換えサイクルの数とは、書き込みおよび読み出しパルスの和である。
【０００５】
強誘電性の不揮発性メモリ研究に関する別の対象分野は、ＦＥＴのゲート領域上へ強誘電性薄膜を直接堆積し、強誘電性ゲート制御ＦＥＴを形成することである。強誘電性ゲート制御デバイス（金属強誘電性シリコン（ＭＳＦ）ＦＥＴ、等）は、１９５０年代から研究されている。種々の改変されたＭＦＳＦＥＴ構造が提案されており、例えば、金属強誘電体絶縁体シリコン（ＭＦＩＳ）ＦＥＴ、金属強誘電体金属シリコン（ＭＦＭＳ）ＦＥＴ、および金属強誘電体金属酸化物シリコン（ＭＦＭＯＳ）ＦＥＴである。ＭＦＳＭＥＴ構造を備えたＦＲＡＭは、１Ｔ−１Ｃ構成に比べ、（１）ＭＦＳＦＥＴにおけるより小さいメモリセル領分、および（２）非破壊的読み出し（ＮＤＲＯ）、という２つの利点を有する。後者は、ＭＦＳＦＥＴデバイスが強誘電性分極の切換えなしに、何千回も読み出しされることを可能にする。従って、疲労はＭＦＳＦＥＴデバイスにおいて主要な問題ではない。
【０００６】
１Ｔ−１ＣのＦＲＡＭに比べ、ＭＦＳＦＥＴデバイスには利点があるにも関わらず、実用的なＭＦＳＦＥＴデバイスの現実化においては、わずかの進展しか報告されていない。これは（１）直接シリコン上に良好な結晶強誘電性薄膜を堆積することが難しい、（２）洗浄が難しい、（３）強い保持力の問題、（４）単一のトランジスタ配列が一般的でない、ならびに（５）ＭＦＳＦＥＴデバイスについてわずかの理論的研究しかなされていない、という理由による。
【０００７】
ＭＦＭＯＳデバイスの分析から、強誘電性キャパシタンスが低いほど、メモリウィンドウがより高くなり、プログラミング電圧がより低くなるといえる。膜が厚く、材料のεrが低いほど、強誘電性キャパシタンスは低くなる。しかし、より厚い膜は切換えフィールドに対してプログラミング電圧を増加させ得る。通常の酸化物強誘電性材料は、より高いεrおよびＴcを示す一方で、非酸化物強誘電性はより低いεrおよびＴcを示す。酸化物Ｐｂ5Ｇｅ3Ｏ11薄膜は、非常に低いεrおよび適度のＴc（１７８℃）を有する。表１は、Ｐｂ5Ｇｅ3Ｏ11薄膜、ＰＺＴ薄膜およびＳｒＢｉ2Ｔａ2Ｏ9薄膜の強誘電性ゲートを備えたＭＦＭＯＳデバイスのメモリウィンドウを比較している。Ｐｂ5Ｇｅ3Ｏ11薄膜の定常状態分極は、ＰＺＴおよびＳｒＢｉ2Ｔａ2Ｏ9薄膜のものよりもかなり低いが、Ｐｂ5Ｇｅ3Ｏ11ゲート制御ＭＦＭＯＳデバイスのメモリウィンドウは、その低いεrのせいで、その比較対象のメモリウィンドウよりも大きい。Ｐｂ5Ｇｅ3Ｏ11薄膜の特性を表２に列挙する。
【０００８】
【表１】
ゲート酸化物（ＳｉＯ2）の厚さ：１００Å
定常状態Ｖdepは０．５Ｖと仮定
【０００９】
【表２】
上記の膜の比較は、ＰＧＯ薄膜が低い堆積温度、疲労特質、および保持特性に関して利点を有することを示す。
【００１０】
強誘電性薄膜は、通常、高い溶解温度をもつ酸化セラミックスである。従って、堆積温度を６００℃よりも低く下げ、なおかつ所望の相を維持することは非常に難しい。この関係は、堆積技術に影響されない。例えば、最も研究されているＰＺＴ薄膜について、６００℃よりも低い堆積温度と合わせた良好な電気的特性は報告されていない。この問題は、この温度範囲において形成される傾向にある準安定パイロクロア相のせいであり得る。低い温度での堆積は、改良された前駆体により、またはプラズマを用いて前駆体の分離を強化することにより可能となるが、この分野における研究は極わずかしか報告されていない。最近、疲労しない二層強誘電性（すなわちＳｒＢｉ2Ｔａ2Ｏ9またはＳｒＢｉ2Ｎｂ2Ｏ9）は、ＭＯＣＶＤ、ゾルゲル法およびパルスレーザー堆積により生成されている。しかし、堆積温度は、なお７００℃よりも高い。さらに、ＣＶＤ二層強誘電性薄膜は、強誘電性を得るために長時間の間（１時間よりも長い時間）、７００℃よりも高いポストアニール温度を必要とする。
【００１１】
堆積温度問題を解決する別の方法は、他の強誘電性材料を用いることである。ＰＧＯは、非常に低い溶融温度（７３８℃）をもつことから、当然候補となる。室温において、ｃ軸に対して平行な分極方向を有する単軸性強誘電性ＰＧＯ系は、三方晶クラス（ポイントグループ：Ｐ３）に属する。この材料は、キュリー温度（ＴC＝１７８℃）よりも高い温度において、六方晶（ポイントグループ：Ｐ６）常誘電性相に変化する。
【００１２】
ＰＧＯの薄膜は、熱蒸着、フラッシュ蒸着、およびｄｃ反応スパッタリング方法により製作された。ｎ型Ｓｉ基板上の部分的なｃ軸配向を伴う多結晶膜が報告されている。飽和ヒステリシスループがないことから、膜品質は予測できない。最近、ＰＧＯ薄膜は、パルスレーザーアブレーション、ゾルゲル法により製造されている。パルスレーザーアブレーションによりＰｔでコーティングされたＳｉ基板上に堆積されたＰＧＯ薄膜（１から２μｍ）は、歪んだヒステリシスループ（Ｐｒ＝２．５μＣ／ｃｍ2およびＥC＝５５ｋＶ／ｃｍ）を示した。ひび割れのない、完全にｃ軸配向のＰＧＯ薄膜（１６００Å）は、Ｌｅｅにより低温度（４５０℃で１５分間）において、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板上でゾルゲル処理ルートにより首尾よく製造された。単結晶の残留分極の値（Ｐｒ＝３．３μＣ／ｃｍ2）付近でよく飽和された方形ヒステリシスループが報告されたが、これは比較的高い抗電界（ＥC＝１３５ｋＶ／ｃｍ）を有する。しかし、ゾルゲル処理は、高密度ＦｅＲＡＭアプリケーションまたは商業的製造工程では用いられ得ない。
【００１３】
本発明のＰＧＯ膜は、１つのトランジスタ（１Ｔ）、ならびに１つのトランジスタ／１つのキャパシタ（１Ｔ／１Ｃ）ＦｅＲＡＭメモリデバイスの要件に見合うように開発された。「Ｍｕｌｔｉ−Ｐｈａｓｅ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３５号（代理人事件Ｎｏ．ＳＬＡ４００）では、Ｐｂ3ＧｅＯ5の第２相が、Ｐｂ5Ｇｅ3Ｏ11に追加されており、多結晶の粒子サイズをｃ軸配向なしで高める。合成膜は、Ｐｒ値および比誘電率を増加させており、Ｅｃ値を減少させている。このような膜は、超小型電気機械システム（ＭＥＭＳ）、高速マルチチップモジュール（ＭＣＭ）、ＤＲＡＭ、およびＦｅＲＡＭを製作する際に有用である。
【００１４】
「Ｃ−Ａｘｉｓ Ｏｒｉｅｎｔｅｄ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、ＴｉｎｇｋａｉＬｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４２０号（代理人事件Ｎｏ．ＳＬＡ４０１）では、ＰＧＯ膜が開示されている。この膜は、初めからｃ軸配向を有し、より小さいＰｒ値、より小さい比誘電率、およびより大きなＥｃ値を備える。このような膜は、１Ｔメモリを製作する際に有用である。
【００１５】
「Ｆｅｒｒｏｅｌａｓｔｉｃ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３４号（代理人事件Ｎｏ．ＳＬＡ４０３）では、改良された強誘電特性を有するＣＶＤによるＰｂ3ＧｅＯ5膜が記載されており、これはＭＥＭＳおよびＭＣＭを製作する際に有用である。上記の同時係属中の特許出願は、本明細書中で参考として援用する。
【００１６】
【発明が解決しようとする課題】
単相ＰＧＯ膜の強誘電特性が、結晶学的な配列により強化され得ることは、望ましい。さらに、結晶体からなるＰＧＯ膜が、初めからｃ軸に沿って配列され得ることは、望ましい。
【００１７】
相均一性およびミクロ構造を有する強誘電性ＰＧＯ膜が、商業的に製造され得ることは、望ましい。
【００１８】
単相ＰＧＯ膜が、単結晶構造に関連した強誘電特性を向上し得ることは、望ましい。
【００１９】
強誘電性キャパシタ電極と介在する強誘電性材料との間における格子不整合が最小限に抑えられ得ることは、望ましい。さらに、格子不整合を最小限化するために、この強誘電体が電極材料からエピタキシャルに成長し得ることは、望ましい。
【００２０】
本発明は、１Ｔ型ＦｅＲＡＭのメモリセルを形成するのに有望なＰＧＯ膜をＭＯＣＶＤで形成する場合に雰囲気を制御して第２の相の成長を抑制することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の方法は、鉛ゲルマニウム酸化物（ＰＧＯ）膜において、半導体ウェハ上にＰＧＯ膜をエピタキシャルに成長させる方法であって、該方法は、ａ）［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合し、約４．５：３から５．５：３の範囲の分子比を有するＰＧＯ混合物を形成する工程と、ｂ）該工程ａ）の該混合物をテトラヒドロフラン、イソプロパノール、およびテトラグリムの溶媒で溶解し、前駆体溶液を形成する工程と、ｃ）該工程ｂ）において形成された該溶液から、前駆体ガスを生成する工程と、ｄ）該工程ｃ）において生成された該前駆体ガスを該ウェハ上で分解する工程と、ｅ）エピタキシャルにＰＧＯ膜を成長させる工程であって、Ｐｂ5Ｇｅ3Ｏ11の第１相を含み、それにより強誘電特性を備えた均質膜が形成される、工程と、を含む、方法であって、それにより上記目的を達成する。
【００２２】
前記工程ａ）が、約５：３の分子比において前記［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合する工程を含んでもよい。
【００２３】
前記工程ｂ）が、前記溶媒であるテトラヒドロフラン、イソプロパノール、およびテトラグリムをそれぞれ約８：２：１の分子比とする工程を含んでもよい。
【００２４】
前記工程ｂ）が、溶媒１リットル当りＰＧＯ混合物の約０．０５から０．２モルの濃度を有する前駆体溶液を形成する工程を含んでもよい。
【００２５】
液体ポンプおよび前駆体蒸発器が提供され、前記工程ｃ）が、該前駆体蒸発器を用いて前記前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、それにより前記前駆体ガスが形成される工程を含み、前記工程ｂ）の後で、該工程ｃ）の前にさらなる工程として、ｂ1）該液体ポンプを用い、該工程ｃ）の該前駆体蒸発器に、毎分約０．０５から０．２ミリリットル（ｍｌ／分）の範囲の速度において該工程ｂ）の該前駆体溶液を導入する工程、を含んでもよい。
【００２６】
前記半導体ウェハが反応器内に位置付けられ、前記工程ｃ）の後にさらなる工程として、ｃ1）前記前駆体ガスを、該反応器において毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲の、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する工程と、ｃ2）酸素フローを、約２０００から３０００ｓｃｃｍの範囲において、該反応器に導入する工程と、を含んでもよい。
【００２７】
前記半導体ウェハが反応器内のウェハチャック上に位置付けられ、前記工程ｃ1）およびｃ2）が約３０から５０ｔｏｒｒ（Ｔ）の範囲の前駆体蒸気圧を確立する工程を含み、前記工程ｄ）が約０．１から５Ｔの範囲の反応器チャンバ圧力を確立する工程を含んでもよい。
【００２８】
前記工程ｄ）が、前記ウェハを約４８０から５５０℃の範囲の温度まで加熱する工程を含んでもよい。
【００２９】
前記工程ａ）の前に、さらなる工程として、（１１１）配向を有し、前記半導体ウェハ上に導電極を堆積する工程であって、該導電極材料がイリジウムおよび白金からなる群から選択される、工程、を含んでもよい。
【００３０】
前記工程ｅ）が、ｃ軸結晶配向を有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含み、それにより前記ＰＧＯ膜の強誘電特性が改良されてもよい。
【００３１】
前記工程ｅ）が、９９％よりも多い結晶を、前記ｃ軸結晶配向において有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含んでもよい。
【００３２】
前記工程ｅ）の後に、さらなる工程として、ｆ）該工程ｅ）において形成された前記ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする工程を含み、それにより該ＰＧＯ膜のｃ軸配向が強化されてもよい。
【００３３】
前記ＰＧＯ膜の下に導電極があり、前記工程ｆ）の後に更なる工程として、ｇ）前記工程ｅ）において形成された該ＰＧＯ膜上に（１１１）配向を有する導電極を形成する工程と、ｈ）該工程ｅ）において形成された該ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする工程であって、該工程ｅ）において形成された該ＰＧＯ膜と該工程ｇ）において形成された該電極との間の界面が改良されてもよい。
【００３４】
前記工程ｆ）およびｈ）が、前記酸素が約２０から１００％の範囲の分圧において導入される工程を含んでもよい。
【００３５】
前記工程ｆ）およびｈ）が、炉アニール法および急速加熱アニール法（ＲＴＡ）からなる群から選択されるアニール方法を、毎秒約１０から２００℃の範囲の昇温レートにおいて、約１０分の継続時間の間用いる工程を含んでもよい。
【００３６】
前記工程ｅ）が、約０から５％の相範囲を有する第２相Ｐｂ3ＧｅＯ5をエピタキシャルに成長させる工程を含んでもよい。
【００３７】
高速回転システムが提供され、前記工程ｅ）が、回転速度が６００と１０００ｒｐｍとの間の範囲となるように制御する工程を含み、それにより前記ＰＧＯ膜の均質性が強化されてもよい。
【００３８】
また、本発明の鉛ゲルマニウム酸化物膜は、改良された強誘電特性を有する鉛ゲルマニウム酸化物（ＰＧＯ）膜であって、エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の第１相を含み、該Ｐｂ5Ｇｅ3Ｏ11相がｃ軸結晶配向を有し、それにより該ｃ軸配向および均質構造が強誘電性膜特性を高める、ＰＧＯ膜であって、これにより上記目的が達成される。
【００３９】
Ｐｂ3ＧｅＯ5の第２相をさらに備え、該Ｐｂ3ＧｅＯ5相の相範囲が約０から５％であってもよい。
【００４０】
Ｐｂ5Ｇｅ3Ｏ11の前記第１相が、９９％よりも大きいｃ軸配向を有してもよい。
【００４１】
また、本発明のキャパシタは、強誘電性を有するキャパシタであって、（１１１）結晶配向を備えた第１の導電極と、該第１の導電極上に、ｃ軸結晶配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11相膜を含む、ＰＧＯ膜と、該ＰＧＯ膜上に、（１１１）結晶配向を備えた第２の導電極とを含み、それによりＰＧＯ膜キャパシタが形成される、キャパシタであって、これにより上記目的が達成される。
【００４２】
前記ＰＧＯ膜が、０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相を含んでもよい。
【００４３】
前記第１のｃ軸配向が、約９９％よりも大くてもよい。
【００４４】
前記強誘電特性が、約３０から７０の範囲の比誘電率を含んでもよい。
【００４５】
前記強誘電特性が、分極切換え１×１０9サイクル後に、約９５から９９％の分極（Ｐｒ）を含んでもよい。
【００４６】
本発明によると、上記目的を達成するため、鉛ゲルマニウム酸化物（ＰＧＯ）膜において、半導体ウェハ上に、ｃ軸配向を有するエピタキシャルＰＧＯ膜を形成する方法が提供される。この方法は、
ａ） ［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を混合し、約５：３の範囲の分子比を有するＰＧＯ混合物を形成する工程と、
ｂ） テトラヒドロフラン、イソプロパノール、およびテトラグリムをそれぞれ約８：２：１の分子比とした溶媒で、工程ａ）の混合物を溶解し、溶媒１リットル当り約０．０５から０．２モルの濃度を有する前駆体溶液を形成する工程と、
ｃ） 前駆体蒸発器を用い、前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、前駆体ガスを生成する工程と、
ｃ1） 前駆体ガスを反応器内で、毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲において、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する工程と、
ｃ2） 約２０００から３０００ｓｃｃｍの範囲において、反応器に酸素フローを導入する工程と、
ｄ） ウェハを約４８０から５５０℃の範囲の温度まで加熱し、工程ｃ）において生成された前駆体ガスをウェハ上で分解する工程と、
ｅ） 半導体ウェハ上にある導電極上にＰＧＯ膜をエピタキシャルに成長させる工程であって、このＰＧＯ膜はＰｂ5Ｇｅ3Ｏ11の第１相を含み、それにより強誘電性特質を備えた均質膜が形成される、工程と、
を含む。
【００４７】
本発明のいくつかの局面において、工程ｅ）は、９９％よりも大きいＰｂ5Ｇｅ3Ｏ11相がｃ軸結晶配向を有するようにエピタキシャルに成長させる工程を含み、それによりＰＧＯ膜の強誘電特性が改良される。
【００４８】
本発明のいくつかの局面において、さらなる工程が工程ｅ）に続く。工程ｆ）は、工程ｅ）において形成されたＰＧＯ膜を約５００から５５０℃の範囲の温度においてアニールする。雰囲気は制御され、酸素雰囲気またはＰｂを伴う酸素雰囲気のうちから選択され、それによりＰＧＯ膜のｃ軸配向が強化される。
【００４９】
本発明のいくつかの局面において、強誘電性デバイスは工程ｅ）のＰＧＯ膜を備えて形成され、工程ｆ）に続くさらなる工程として、
ｇ） ＰＧＯ膜上に（１１１）配向を有する導電極を形成する工程と、
ｈ） 工程ｅ）において形成されたＰＧＯ膜を約５００から５５０℃の範囲の温度においてアニールする工程と、
を含む。雰囲気は制御され、酸素雰囲気またはＰｂを伴う酸素雰囲気のうちから選択され、それにより工程ｅ）において形成されたＰＧＯ膜と工程ｇ）において形成された電極との間における界面が改良される。
【００５０】
工程ｆ）およびｈ）は、急速加熱アニール（ＲＴＡ）プロセスを用い、ＰＧＯ膜をアニールする。ＲＴＡプロセスは、毎秒約１０から２００℃の範囲の熱変化率、および約１０から１８００秒の継続時間を有する。
【００５１】
改良された強誘電特性を有するＰＧＯ膜もまた、提供される。このＰＧＯ膜は、Ｐｂ5Ｇｅ3Ｏ11の第１相を含む。Ｐｂ5Ｇｅ3Ｏ11相は、その９９％よりも大きな部分がｃ軸結晶配向を有し、それによりｃ軸配向および均質構造が強誘電性膜特性を高める。本発明のいくつかの局面において、ＰＧＯ膜は、Ｐｂ3ＧｅＯ5の第２相をさらに含む。Ｐｂ3ＧｅＯ5膜の相範囲は、約０．１から５％である。
【００５２】
強誘電特性を有するキャパシタもまた、提供される。キャパシタは、第１の導電極を含み、第１の電極上に、９９％よりも大きい部分がｃ軸結晶配向であるＰｂ5Ｇｅ3Ｏ11相を含むＰＧＯ膜、およびこのＰＧＯ膜上にある第２の導電極を含む。このキャパシタは、５ボルトの印加電圧において、１平方センチメートル当り約６．１１マイクロクーロン（μＣ／ｃｍ2）の２Ｐｒ、および１センチメートル当り約１０８キロボルト（ｋＶ／ｃｍ）の２Ｅｃを有する。
【００５３】
【発明の実施の形態】
本発明のエピタキシャル薄膜は、優れた強誘電特性を有する。従って、これらのエピタキシャル成長強誘電性薄膜は、ＦｅＲＡＭデバイスの製造の際に重要な意味をもつ。本発明は、ｃ軸配向に沿って、Ｐｂ5Ｇｅ3Ｏ11薄膜をエピタキシャルに成長させる方法を提供する。Ｘ線回折およびＳＥＭミクロ構造は、ｃ軸に沿ったエピタキシャル強誘電性Ｐｂ5Ｇｅ3Ｏ11薄膜の形成を確証する。Ｉｒ（１１１）電極を備えた、代表的な３００ｎｍの厚さのエピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜は、優れた強誘電特性および電気的特性、すなわち残留分極値（２Ｐｒ）および抗電界値（２Ｅｃ）を示す。後述のように、初期の実験データは、約６．１１μＣ／ｃｍ2の２Ｐｒ、および約１０８ｋＶ／ｃｍの２Ｅｃを示す。この膜は、優れた疲労特性をも示し、１×１０9切換えサイクルに至るまで、疲労は観測されない。漏れ電流は、印加される電圧と共に増加し、１００ｋＶ／ｃｍにおいて約９．５×１０-7Ａ／ｃｍ2である。比誘電率は、約３０から７０である。これらの高品質のＭＯＣＶＤによるＰｂ5Ｇｅ3Ｏ11膜は、ＦＲＡＭデバイスアプリケーションのために用いられ得る。
【００５４】
本発明は、改良された強誘電特性を有する鉛ゲルマニウム酸化物（ＰＧＯ）膜であり、これはＰｂ5Ｇｅ3Ｏ11膜のエピタキシャルな第１相を含む。当該分野において周知のように、エピタキシャル膜の特質は、単結晶材料と類似しており、真の単結晶膜または多結晶膜のいずれかから物理的に区別できる。Ｐｂ5Ｇｅ3Ｏ11相は、９９％よりも大きなｃ軸結晶配向を有し、それによりｃ軸配向が強誘電性膜特性を高める。Ｐｂ5Ｇｅ3Ｏ11相は、エピタキシャルに成長する。従って、Ｐｂ5Ｇｅ3Ｏ11相の結晶構造は、実質的に単結晶である。構造における格子不整合は、非常に小さい。実際には、粒界が存在するが、エピタキシャル成長において形成される格子欠陥と見なされるほどに小さいものであると考えられる。結果として、ＰＧＯ膜は極めて均質である。このＰＧＯ膜の均質性およびｃ軸配向は、強誘電特性を最適にするために作用する。
【００５５】
本発明のいくつかの局面において、ＰＧＯ膜はＰｂ3ＧｅＯ5の第２相を含む。このＰｂ3ＧｅＯ5相の相範囲は、約０から５％である。すなわち、本発明のいくつかの局面では、第２相は存在しない。Ｐｂ3ＧｅＯ5相からの超過Ｐｂは、Ｐｂ欠損を防ぎ、Ｐｂ5Ｇｅ3Ｏ11相のエピタキシャル成長を促進する。
【００５６】
図１は、ＰＧＯ膜をエピタキシャルに成長させる方法における工程を示す。工程１００は、半導体ウェハを提供する。本発明のいくつかの局面では、工程１０２の前にさらなる工程（図示せず）があり、半導体ウェハ上に（１１１）結晶配向を有する導電極を堆積する。電極材料は、イリジウムおよび白金からなる群から選択される。上記の材料は、強誘電性型キャパシタにおける電極として用いられる。工程１０２は、［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を混合し、約４．５：３から５．５：３の範囲の分子比を有するＰＧＯ混合物を形成する。［Ｐｂ（ｔｈｄ）2］、またはＰｂは、ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）鉛（ＩＩ）であり、［Ｇｅ（ＥＴＯ）4］は、ゲルマニウム（ＩＶ）エトキシドである。本発明の方法は、この範囲外の分子比においても有効である。本発明のいくつかの局面において、工程１０２は［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を約５：３の分子比において混合する工程を含む。高い前駆体温度が用いられる場合、５：３よりも大きなＰｂ比率が代表的に用いられる（後述の工程１０６を参照）。あるいは、Ｐｂ雰囲気が堆積およびアニールプロセス中に与えられる場合、５：３よりも低いＰｂ比率が用いられる（後述の工程１０６〜１１８を参照）。上記の材料が一般的には好ましいが、他の材料の一覧を表３に示す。
【００５７】
液体前駆体（例えば、ゲルマニウムアルコキシド、ゲルマニウムハロゲン化物、鉛アルキル基、および鉛ハロゲン化物）は、制御された温度によりバブラーを用いて前駆体蒸気を発生させる。固体前駆体（例えば、鉛β−ジケトナート）は、溶媒中に溶解し、フラッシュ蒸発器に連結された液体配送システムを用いて前駆体蒸気を発生させる。表３は、本発明のいくつかの局面において、代わりに用いられるＰＧＯ膜前駆体の一覧である。表４は、本発明のいくつかの局面において、代わりに用いることのできる溶媒の一覧である。
【００５８】
【表３】
【００５９】
【表４】
工程１０４は、テトラヒドロフラン、イソプロパノール、およびテトラグリムの溶媒で、工程１０２の混合物を溶解し、前駆体溶液を形成する。本発明のいくつかの局面において、工程１０４は、テトラヒドロフラン、イソプロパノール、およびテトラグリムの分子比を、それぞれ約８：２：１とする工程を含む。あるいは、テトラヒドロフランはブチルエーテルと置き換えられる。工程１０４は、溶媒１リットル当り約０．０５から０．２モルのＰＧＯ混合物濃度を有する前駆体溶液を形成する工程を含む。上記の溶媒は概して好ましいが、他の溶媒の一覧を表４に示す。
【００６０】
工程１０６は、工程１０４において形成された溶液から、前駆体ガスを生成する。工程１００において前駆体蒸発器を提供する場合、工程１０６は前駆体蒸発器を用いて、前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、それにより前駆体ガスが生成される。上述のように、工程１０２における鉛とゲルマニウムとの化合物の分子比を調節することにより、蒸発器温度の範囲をより広くすることができる。代表的な反応器は、前駆体ガス、ならびにキャリヤガスライン、排出ライン、ガスフローフランジ、および反応器壁のための制御された加熱システムを装備している。ガスフローフランジおよび反応器壁の温度は、酸化前駆体の分解または凝縮を防ぐように制御される。
【００６１】
工程１０８は、工程１０６において生成された前駆体をウェハ上で分解する。温度をより広い範囲とすることができるが、工程１０８は約４８０から５５０℃の範囲の温度までウェハを加熱する工程を含む。他の堆積変量と同様、この比較的低い温度は、エピタキシャル成長にとって望ましい低いＰＧＯ堆積率を助長する傾向にある。
【００６２】
工程１１０は、導電極上のＰＧＯ膜をエピタキシャルに成長させ、Ｐｂ5Ｇｅ3Ｏ11の第１相を含む。工程１１０は、ｃ軸結晶配向を有するように、Ｐｂ5Ｇｅ3Ｏ11をエピタキシャルに成長する工程を含む。代表的には、９９％よりも大きいＰｂ5Ｇｅ3Ｏ11相の結晶が、ｃ軸配向において配列している。本発明のいくつかの局面において、工程１１０は、約０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相をエピタキシャルに成長させる工程を含む。工程１１２において、均質であるため高い強誘電特性を有するＰＧＯ膜が完成する。
【００６３】
本発明のいくつかの局面において、工程１００は液体ポンプを提供する。その場合、工程１０４の後で、工程１０６の前に、さらなる工程が設けられる。工程１０４ａ（図示せず）は、液体ポンプを用いて工程１０４の前駆体溶液を、工程１０６における前駆体蒸発器へ、毎分約０．０５から０．２ミリリットル（ｍｌ／分）において導入する。ＰｂおよびＧｅの溶液に対する低濃度は、エピタキシャル成長を補助する低いＰＧＯ堆積率を助長する。
【００６４】
本発明のいくつかの局面において、ＩＣまたは半導体ウェハは反応器内に置かれ、さらなる工程が工程１０６に続く。工程１０６ａは、前駆体ガスを反応器内で、毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲において、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する。シュラウドフローおよび温度は、より広い範囲であってもよい。工程１０６ｂは、約２０００から３０００ｓｃｃｍの範囲において、反応器に酸素フローを導入し、それにより低いＰＧＯ膜堆積率が助長される。酸素雰囲気は、代わりに純粋なＯ2、Ｎ2Ｏ、またはその両方の混合物を含む。工程１００は、ＩＣウェハが、反応器内のウェハチャック上に位置付けられることを提供する。その場合、工程１０６ａおよび１０６ｂは、約３０から５０ｔｏｒｒ（Ｔ）の範囲の前駆体蒸気圧を確立する工程を含み、工程１０８は、約０．１から５Ｔの範囲の反応器チャンバ圧力を確立する工程を含む。代表的な反応器システムは、酸素雰囲気または反応物のための個別のラインおよびガスカーテンフローを設け、基板の表面上にＰＧＯ膜を堆積する前にガス相にプレ反応が起こらないように、基板の表面の近くに酸素雰囲気または反応物を注入する。大きな領域の基板に対する酸素および反応物分布は、マルチラインおよびマスフローコントローラにより制御される。ここで再び、蒸発器と反応器との間の高い圧力差は、ＰＧＯ膜のエピタキシャル成長に必要とされる低い堆積率を助長する。
【００６５】
周知のように、低い材料堆積率は一般的には望ましくない。低い堆積率は、プロセスにかかる時間を、ひいてはプロセスにかかる経費を増加させる。本発明のプロセスは比較的遅いＭＯＣＶＤ堆積をＰＧＯ膜に利用しているが、これらのプロセスは、対応するＭＢＥプロセスに比べると、それでもなおより速く、かつ安価である。
【００６６】
本発明のいくつかの局面において、さらなる工程が工程１１２に続く。工程１１４は、工程１１０において成長したＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で約５００から５５０℃の範囲の温度において、アニールし、それによりＰＧＯ膜のｃ軸配向が強化される。あるいは、広い範囲の堆積温度が、第２のアニールプロセスにおいて行われる補償と共に用いられる。アニールプロセスは、代表的には堆積に使用される反応器とは別のアニールチャンバにおいて実施される。
【００６７】
本発明のいくつかの局面において、強誘電性デバイスは工程１１０のＰＧＯ膜と共に形成される。すなわち、導電極がＰＧＯ膜の下にある。次に、さらなる工程が工程１１０に続く。工程１１６は、工程１１０において形成されたＰＧＯ膜の上に（１１１）配向を有する導電極を形成する。工程１１８は、工程１１０において形成されたＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする。工程１１０において形成されたＰＧＯ膜と工程１１６において形成された電極との間の界面が、改良される。
【００６８】
工程１１４および工程１１８は、約１０から１００％の範囲（２０％よりも高い分圧が好ましい）の分圧において酸素を導入する工程を含む。本発明のいくつかの形態では、工程１１４および１１８は、約１０分のアニール時間で、炉アニール法および毎秒約１０から２００℃の範囲の昇温レートの急速加熱アニール法（ＲＴＡ）からなる群から選択されるアニール方法を用いる工程を含む。
【００６９】
本発明のいくつかの局面では、高速回転システムが工程１００において提供され、その上に半導体ウェハが備え付けられる。その場合、工程１１０は、回転速度が６００と１０００ｒｐｍとの間の範囲となるように制御する工程を含み、それにより生成ＰＧＯ膜の均質性が強化される。
【００７０】
図２は、本発明のＰＧＯ膜を用いた、強誘電特性を有するキャパシタを示す。キャパシタ２００は、（１１１）結晶配向を有する第１の導電極２０２と、第１の導電極２０２の上にあるｃ軸結晶配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11相を含むＰＧＯ膜２０４と、ＰＧＯ膜２０４の上にある（１１１）結晶配向を備えた第２の導電極２０６とを備え、それによりＰＧＯ膜キャパシタが形成される。本発明のいくつかの局面において、ＰＧＯ膜の第１相２０４のｃ軸配向は９９％よりも大きい。電極２０２および２０６とＰＧＯ膜２０４との間の格子不整合はわずかしかないが、これはＰＧＯ膜２０４が電極２０２上にエピタキシャルに成長し、電極２０６がＰＧＯ膜２０４からエピタキシャルに成長していることによる。電極の材料をＩｒ、Ｐｔ、およびＩｒとＰｔの混合物から選択することもまた、格子不整合を最小限化するように影響する。本発明のいくつかの局面において、ＰＧＯ膜２０４は約０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相を含む。本発明のいくつかの局面では、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのような障壁層（図示せず）が、ＰＧＯ膜２０４と電極２０２および２０６との間に用いられる。
【００７１】
キャパシタ２００は、分極（Ｐｒ）および抗電界（Ｅｃ）を含む強誘電特性を有する。５ボルトの印加電圧において、２Ｐｒは１平方センチメートル当り約６．１マイクロクーロン（μＣ／ｃｍ2）であり、２Ｅｃは１センチメートル当り約１０８キロボルト（ｋＶ／ｃｍ）である。
【００７２】
キャパシタ２００は、約３０から７０の範囲の比誘電率、１×１０9分極切換えサイクル後の約９５から９９％分極（Ｐｒ）（図８）、および約１０００秒継続後の極性の約８０から９０％の保持力を含む強誘電性を有する。
【００７３】
本発明のエピタキシャル膜を試験用に成長させた。Ｐｂ5Ｇｅ3Ｏ11膜を成長させるために、液体配送システムを備えたＥＭＣＯＲＥ酸化ＭＯＣＶＤ反応器を用いた。このようなシステムは、「Ｍｕｌｔｉ−Ｐｈａｓｅ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３５号（代理人事件Ｎｏ．ＳＬＡ４００）の図１に示される。Ｐｂ5Ｇｅ3Ｏ11膜を、ＭＯＣＶＤプロセスを用いて、ＰｔまたはＩｒで被覆された６インチのＳｉウェハ上に堆積させた。ＰＧＯ薄膜に対する前駆体を表５に示す。５：３の分子比による、鉛ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）［Ｐｂ（ｔｈｄ）2］とゲルマニウムエトキシド［Ｇｅ（ＥＴＯ）4］を、ブチルエーテルもしくはテトラヒドロフラン、イソプロパノール、およびテトラグリムの分子比を約８：２：１とした混合溶媒中で溶解させた。前駆体溶液は、１リットル当たり０．０５から０．２モルのＰＧＯの濃度を有する。
【００７４】
【表５】
表５ ＰＧＯ薄膜に対する前駆体の特性
溶液をポンプを用い、毎分０．０５から０．２ｍｌの速度で蒸発器（１７０〜２５０℃）へ注入した。予め加熱したアルゴンフローを用い、１７０〜２５０℃において、前駆体ガスを反応器へ導入した。堆積温度は５００〜５５０℃で、堆積圧は０．１〜５ｔｏｒｒであった。成長率を、毎分２ナノメートル（ｎｍ）より低くなるように制御した。反応器へのシュラウドフローは、Ａｒ３０００〜５０００ｓｃｃｍおよび酸素２０００〜３０００ｓｃｃｍであった。堆積されたままのＰＧＯ膜上に上面電極を堆積した後、５００〜５５０℃において酸素雰囲気で５〜２０分の継続期間の間ＲＴＡプロセスを用い、ＰＧＯ薄膜の強誘電特性および電気的特性を改良した。Ｐｂ5Ｇｅ3Ｏ11膜の基本的な構成、相、強誘電特性および電気的特性を計測した。Ｐｂ5Ｇｅ3Ｏ11膜の構成は、超高解像Ｘ線光電子分光計（ＸＰＳ）およびエネルギー分散Ｘ線解析（ＥＤＸ）を用いて解析した。膜の相は、Ｘ線回折を用いて識別した。ＰＧＯ膜の厚さおよび表面形態は、走査電子顕微鏡により調査した。膜の漏れ電流には、ＨＰ４１５５−６精度半導体パラメータアナライザーを、膜の比誘電率にはＫｅｉｔｈｌｅｙ１８２ＣＶアナライザーをそれぞれ用いて計測した。膜の強誘電特性は、標準的なＲＴ６６Ａテスターで計測した。
【００７５】
図３は、４００〜５５０℃の範囲における温度において堆積したＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンである。ｃ軸配向のＰＧＯ相の核化は、４００℃よりも低い堆積温度において開始した。基板温度を上げると、粒子の成長が起こり、ｃ軸配向のＰＧＯ膜が発生する。非常に鋭い（００１）、（００２）、（００３）、（００４）、（００５）および（００６）ピークが、基板温度５００℃において観測され、このことは好ましいｃ軸配向を備えた非常に高い結晶性のＰｂ5Ｇｅ3Ｏ11膜を示す。５００℃を超えると、小さい第２相Ｐｂ3ＧｅＯ5が見られ、基板温度の上昇に伴い、ｃ軸ピークの強度の減少に沿って増加する。ｃ軸配向にとっての最適な堆積温度は、代表的に５００℃前後である。
【００７６】
図４は、５００℃において、種々の酸素分圧により堆積したＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンである。酸素分圧の増加に伴い、ｃ軸配向ピークはより強くなる傾向にある。しかし、酸素分圧が高いほど、ガス相における前駆体ガスとのプレ反応を引き起こしやすく、より高い表面粗度および粒子をもたらす。従って、適切な酸素分圧が重要である。加えて、低い堆積圧力（０．１から５ｔｏｒｒ）およびより低い成長率（毎分２ｎｍよりも低い率）が、本発明のエピタキシャルＰＧＯ薄膜を成長させるために代表的に用いられる。
【００７７】
図５は、５００℃において堆積された本発明の部分エピタキシャルＰＧＯ膜膜のＸ線パターンである。Ｘ線解析は、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11膜の形成を確証する。図６は、代表的なｃ軸配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11膜（従来技術）のＸ線パターンである。図５および図６から、非常に鋭い（００１）、（００２）、（００３）、（００４）、（００５）および（００６）ピークが観測され、このことはエピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11膜の形成を示す。
【００７８】
図７および図８は、ｃ軸方向を有するエピタキシャル成長ＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。図７は、部分エピタキシャルＰＧＯ薄膜のミクロ構造を示す。図８は、本発明の代表的なエピタキシャルｃ軸配向ＰＧＯ薄膜のミクロ構造を示す。エピタキシャル成長は、層ごとに形成される。ミクロ構造解析は、表面形態の層状構造を示し、これは代表的なエピタキシャル成長様式である。
【００７９】
図９ａおよび図９ｂは、本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す。５００℃における１０分間のＲＴＰアニールの後、部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性は、さらに改良される。図９ａは、３．７２μＣ／ｃｍ2の残留分極（２Ｐｒ）および６７ｋＶ／ｃｍの抗電界（２Ｅｃ）を備えた、方形かつ飽和したヒステリシスループを示す。図９ｂに示すように、電圧の増加に伴ってＰｒ値およびＥｃ値は増加し、ヒステリシスループは方形かつ飽和した状態になる傾向にある。
【００８０】
図１０ａおよび図１０ｂは、本発明のＰＧＯ膜の疲労特性を示す。部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜の疲労特性は、５Ｖ（１００ｋＨｚバイポーラ方形波）において計測した。この膜は、サンプルが１×１０9サイクル切換えられた後に、全く疲労を示さなかった。図１０ａは、Ｉｒ（１１１）／Ｔｉ／ＳｉＯ2／Ｓｉ基板上の部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜疲労特性を示す。疲労試験後、ヒステリシスループにおいて顕著な変化は観測されなかった。この膜の２Ｐｒ値および２Ｅｃ値は、図１０ｂに示すように、疲労試験前は３．７２μＣ／ｃｍ2および６７ｋＶ／ｃｍであり、疲労試験後は３．７０μＣ／ｃｍ2および７３ｋＶ／ｃｍであった。
【００８１】
Ｐｂ5Ｇｅ3Ｏ11膜のより優れた疲労特性は、Ｐｂ5Ｇｅ3Ｏ11の格子構造によるものと考えられている。Ｐｂ5Ｇｅ3Ｏ11材料は、ｃ軸に沿った大きな分極を有するが、ａまたはｂ軸に沿ってはわずかの分極しかないか、あるいは全くない。それゆえ、ドメイン構成のほとんどは１８０°ドメインである。この理由から、Ｐｂ5Ｇｅ3Ｏ11は、二層酸化物と同様に優れた疲労特性を有する。
【００８２】
図１１は、本発明のＰＧＯ膜の電流−電圧（Ｉ−Ｖ）曲線を示す。低い漏れ電流はメモリデバイスアプリケーションにとって重要な考慮事項である。図１１は、３００ｎｍの厚さの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜のＩ−Ｖ曲線を示す。優れたＩ−Ｖ特質が観測される。Ｐｂ5Ｇｅ3Ｏ11薄膜の漏れ電流密度は、増加する電圧に対して増加し、１００ｋＶ／ｃｍにおいて約９．５×１０-7Ａ／ｃｍ2である。
【００８３】
図１２は、本発明のＰＧＯ膜の比誘電率を示す。比誘電率は、メモリデバイス（特に１つのトランジスタメモリ）における別の重要な特質である。Ｐｂ5Ｇｅ3Ｏ11薄膜の比誘電率は、ほとんどの強誘電性材料と類似したふるまいを示す。比誘電率は、印加電圧に対して変化する。部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜の最大比誘電率は、約３４であると示される。
【００８４】
図１３および１４は、Ｉｒ（１１１）電極を備えるエピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す。残留分極値（２Ｐｒ）は約６．１１μＣ／ｃｍ2であり、および抗電界値（２Ｅｃ）は１０８ｋＶ／ｃｍであった。この膜は、優れた疲労特質をもまた示し、１×１０9切換えサイクルに至るまで、疲労は全く観測されない。漏れ電流は、増加する電圧に対して増加し、１００ｋＶ／ｃｍにおいて約９．７×１０-7Ａ／ｃｍ2である。比誘電率は、約３０から７０である。高品質のＭＯＣＶＤによるＰｂ5Ｇｅ3Ｏ11膜は、１つのトランジスタまたは１つのキャパシタメモリ、および単一トランジスタメモリアプリケーションに用いられ得る。
【００８５】
本発明は、最適な強誘電特性を備えた実質的に単結晶のＰＧＯ膜を提供する。ＰＧＯ膜および隣接した電極は、エピタキシャルに成長し、構造間の不整合を最小限化する。ＭＯＣＶＤ堆積方法およびＲＴＰアニール手順は、商業的製造工程においてＰＧＯ膜がエピタキシャルに成長することを可能にする。これらのエピタキシャル強誘電体は、ＦｅＲＡＭメモリデバイスにおける用途を有する。本発明の堆積方法は、強誘電性Ｐｂ5Ｇｅ3Ｏ11薄膜をｃ軸配向に沿って成長させる。
【００８６】
本発明は、膜の強誘電特性を最適化する、実質的に単結晶のＰＧＯ膜および堆積方法を提供する。ＰＧＯ膜および隣接した電極は、全てエピタキシャルに成長し、構造間の不整合を最小化する。ＭＯＣＶＤ堆積法およびＲＴＰアニール手順は、ＰＧＯ膜が、商業的製造工程においてエピタキシャルに成長することを可能にする。本発明の他の改変および実施形態は、当業者によりなされ得る。
【００８７】
【発明の効果】
本発明によれば、１Ｔ型ＦｅＲＡＭのメモリセルを形成するのに有望なＰＧＯ膜をＭＯＣＶＤで形成する場合に雰囲気を制御して第２の相の成長を抑制することができる。
【図面の簡単な説明】
【図１】ＰＧＯ膜をエピタキシャルに成長させる方法の工程を示すフローチャートである。
【図２】本発明のＰＧＯ膜を用いた、強誘電特性を有する、キャパシタを示す図である。
【図３】４００〜５５０℃の範囲の温度において堆積されたＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である。
【図４】種々の酸素分圧で５００℃において堆積されたＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である。
【図５】５００℃において堆積された、本発明の部分エピタキシャルＰＧＯ膜のＸ線パターンを示す図である。
【図６】ｃ軸配向を備えた代表的なエピタキシャルＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である（従来技術）。
【図７】ｃ軸方向を有するエピタキシャル成長ＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。
【図８】ｃ軸方向を有するエピタキシャルに成長させたＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。
【図９ａ】本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す図である。
【図９ｂ】本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す図である。
【図１０ａ】本発明のＰＧＯ膜の疲労特性を示す図である。
【図１０ｂ】本発明のＰＧＯ膜の疲労特性を示す図である。
【図１１】本発明のＰＧＯ膜のＩ−Ｖ曲線を示す図である。
【図１２】本発明のＰＧＯ膜の比誘電率を示す図である。
【図１３】Ｉｒ（１１１）電極を備えた、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す図である。
【図１４】Ｉｒ（１１１）電極を備えた、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す図である。
【符号の説明】
２００ キャパシタ
２０２ 導電極
２０４ ＰＧＯ膜
２０６ 導電極
【発明の属する技術分野】
本発明は、概して強誘電性ＲＡＭ（ＦｅＲＡＭ）メモリデバイスの製造に関し、より具体的には、導電極上にｃ軸配向を備えたＰＧＯ膜をエピタキシャルに成長させることにより、鉛ゲルマニウム酸化物薄膜の強誘電特性を最大にする方法に関する。
【０００２】
【従来の技術】
近年、不揮発性ランダムアクセスメモリアプリケーション（ＮｖＲＡＭ）のための強誘電性材料に対する関心が高まっている。これらのメモリアプリケーションの要件に見合うように、強誘電性キャパシタは、サイズが小さく、抗電界が低く、残留分極が高く、疲労率が低く、そして漏れ電流が少なくあるべきである。これらのアプリケーションについての研究において候補となる強誘電性材料のいくつかは、ＰｂＺｒ1-XＴｉXＯ3（ＰＺＴ）またはドープされたＰＺＴ、ＢａＴｉＯ3、ＳｒＴｉＯ3、等のようなペロブスカイト強誘電体である。これらの材料は、高いキュリー温度を有し、大きな残留分極および低い抗電界のような強誘電特性を保証する。しかし、これらのペロブスカイト強誘電性は、疲労（増加する分極の反転に伴う切換え可能な分極の損失）、老化、および漏れ電流のような深刻な劣化問題に悩まされることで知られており、これらの問題は全てデバイスの作動寿命に影響する。
【０００３】
多くの研究者は、上記材料を改良することを試みている。別の試みは、新しい強誘電性材料を見出すことである。ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）は、新材料の１つであり、これは疲労しない特性を有する。しかし、ＳＢＴは、７５０℃よりも高い温度において堆積またはアニールされなければならないため、その適用を限定する。
【０００４】
不揮発性メモリに使用するための強誘電性薄膜は、それらが双安定性質をもつことから、近年大いに注目を浴びている。強誘電性ランダムアクセスメモリ（ＦＲＡＭ）についての多くの研究は、１つのトランジスタおよび１つのキャパシタを備えたメモリ構造に集中している。キャパシタは、２つの導電極（通常Ｐｔ）の間に挟まれた薄い強誘電性膜から形成される。このタイプのメモリの回路構成および読み出し／書き込みシーケンスは、ＤＲＡＭのものと同様であるが、ＦＲＡＭにおいてはデータをリフレッシュする必要がないことを除く。従って、格納されたデータは破壊的であり、毎回の読み出し後に、回復されなければならない。この読み出し工程を破壊読み出し（ＤＲＯ）と名付ける。従って、強誘電性キャパシタにおいて観られる疲労問題は、商業的規模でのこれらのメモリの現実化を制限する、主要な障害の１つとなる。疲労とは、増加した切換えサイクル数による切換え可能な分極（格納された不揮発性帯電）の減少である。切換えサイクルの数とは、書き込みおよび読み出しパルスの和である。
【０００５】
強誘電性の不揮発性メモリ研究に関する別の対象分野は、ＦＥＴのゲート領域上へ強誘電性薄膜を直接堆積し、強誘電性ゲート制御ＦＥＴを形成することである。強誘電性ゲート制御デバイス（金属強誘電性シリコン（ＭＳＦ）ＦＥＴ、等）は、１９５０年代から研究されている。種々の改変されたＭＦＳＦＥＴ構造が提案されており、例えば、金属強誘電体絶縁体シリコン（ＭＦＩＳ）ＦＥＴ、金属強誘電体金属シリコン（ＭＦＭＳ）ＦＥＴ、および金属強誘電体金属酸化物シリコン（ＭＦＭＯＳ）ＦＥＴである。ＭＦＳＭＥＴ構造を備えたＦＲＡＭは、１Ｔ−１Ｃ構成に比べ、（１）ＭＦＳＦＥＴにおけるより小さいメモリセル領分、および（２）非破壊的読み出し（ＮＤＲＯ）、という２つの利点を有する。後者は、ＭＦＳＦＥＴデバイスが強誘電性分極の切換えなしに、何千回も読み出しされることを可能にする。従って、疲労はＭＦＳＦＥＴデバイスにおいて主要な問題ではない。
【０００６】
１Ｔ−１ＣのＦＲＡＭに比べ、ＭＦＳＦＥＴデバイスには利点があるにも関わらず、実用的なＭＦＳＦＥＴデバイスの現実化においては、わずかの進展しか報告されていない。これは（１）直接シリコン上に良好な結晶強誘電性薄膜を堆積することが難しい、（２）洗浄が難しい、（３）強い保持力の問題、（４）単一のトランジスタ配列が一般的でない、ならびに（５）ＭＦＳＦＥＴデバイスについてわずかの理論的研究しかなされていない、という理由による。
【０００７】
ＭＦＭＯＳデバイスの分析から、強誘電性キャパシタンスが低いほど、メモリウィンドウがより高くなり、プログラミング電圧がより低くなるといえる。膜が厚く、材料のεrが低いほど、強誘電性キャパシタンスは低くなる。しかし、より厚い膜は切換えフィールドに対してプログラミング電圧を増加させ得る。通常の酸化物強誘電性材料は、より高いεrおよびＴcを示す一方で、非酸化物強誘電性はより低いεrおよびＴcを示す。酸化物Ｐｂ5Ｇｅ3Ｏ11薄膜は、非常に低いεrおよび適度のＴc（１７８℃）を有する。表１は、Ｐｂ5Ｇｅ3Ｏ11薄膜、ＰＺＴ薄膜およびＳｒＢｉ2Ｔａ2Ｏ9薄膜の強誘電性ゲートを備えたＭＦＭＯＳデバイスのメモリウィンドウを比較している。Ｐｂ5Ｇｅ3Ｏ11薄膜の定常状態分極は、ＰＺＴおよびＳｒＢｉ2Ｔａ2Ｏ9薄膜のものよりもかなり低いが、Ｐｂ5Ｇｅ3Ｏ11ゲート制御ＭＦＭＯＳデバイスのメモリウィンドウは、その低いεrのせいで、その比較対象のメモリウィンドウよりも大きい。Ｐｂ5Ｇｅ3Ｏ11薄膜の特性を表２に列挙する。
【０００８】
【表１】
定常状態Ｖdepは０．５Ｖと仮定
【０００９】
【表２】
【００１０】
強誘電性薄膜は、通常、高い溶解温度をもつ酸化セラミックスである。従って、堆積温度を６００℃よりも低く下げ、なおかつ所望の相を維持することは非常に難しい。この関係は、堆積技術に影響されない。例えば、最も研究されているＰＺＴ薄膜について、６００℃よりも低い堆積温度と合わせた良好な電気的特性は報告されていない。この問題は、この温度範囲において形成される傾向にある準安定パイロクロア相のせいであり得る。低い温度での堆積は、改良された前駆体により、またはプラズマを用いて前駆体の分離を強化することにより可能となるが、この分野における研究は極わずかしか報告されていない。最近、疲労しない二層強誘電性（すなわちＳｒＢｉ2Ｔａ2Ｏ9またはＳｒＢｉ2Ｎｂ2Ｏ9）は、ＭＯＣＶＤ、ゾルゲル法およびパルスレーザー堆積により生成されている。しかし、堆積温度は、なお７００℃よりも高い。さらに、ＣＶＤ二層強誘電性薄膜は、強誘電性を得るために長時間の間（１時間よりも長い時間）、７００℃よりも高いポストアニール温度を必要とする。
【００１１】
堆積温度問題を解決する別の方法は、他の強誘電性材料を用いることである。ＰＧＯは、非常に低い溶融温度（７３８℃）をもつことから、当然候補となる。室温において、ｃ軸に対して平行な分極方向を有する単軸性強誘電性ＰＧＯ系は、三方晶クラス（ポイントグループ：Ｐ３）に属する。この材料は、キュリー温度（ＴC＝１７８℃）よりも高い温度において、六方晶（ポイントグループ：Ｐ６）常誘電性相に変化する。
【００１２】
ＰＧＯの薄膜は、熱蒸着、フラッシュ蒸着、およびｄｃ反応スパッタリング方法により製作された。ｎ型Ｓｉ基板上の部分的なｃ軸配向を伴う多結晶膜が報告されている。飽和ヒステリシスループがないことから、膜品質は予測できない。最近、ＰＧＯ薄膜は、パルスレーザーアブレーション、ゾルゲル法により製造されている。パルスレーザーアブレーションによりＰｔでコーティングされたＳｉ基板上に堆積されたＰＧＯ薄膜（１から２μｍ）は、歪んだヒステリシスループ（Ｐｒ＝２．５μＣ／ｃｍ2およびＥC＝５５ｋＶ／ｃｍ）を示した。ひび割れのない、完全にｃ軸配向のＰＧＯ薄膜（１６００Å）は、Ｌｅｅにより低温度（４５０℃で１５分間）において、Ｐｔ／Ｔｉ／ＳｉＯ2／Ｓｉ基板上でゾルゲル処理ルートにより首尾よく製造された。単結晶の残留分極の値（Ｐｒ＝３．３μＣ／ｃｍ2）付近でよく飽和された方形ヒステリシスループが報告されたが、これは比較的高い抗電界（ＥC＝１３５ｋＶ／ｃｍ）を有する。しかし、ゾルゲル処理は、高密度ＦｅＲＡＭアプリケーションまたは商業的製造工程では用いられ得ない。
【００１３】
本発明のＰＧＯ膜は、１つのトランジスタ（１Ｔ）、ならびに１つのトランジスタ／１つのキャパシタ（１Ｔ／１Ｃ）ＦｅＲＡＭメモリデバイスの要件に見合うように開発された。「Ｍｕｌｔｉ−Ｐｈａｓｅ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３５号（代理人事件Ｎｏ．ＳＬＡ４００）では、Ｐｂ3ＧｅＯ5の第２相が、Ｐｂ5Ｇｅ3Ｏ11に追加されており、多結晶の粒子サイズをｃ軸配向なしで高める。合成膜は、Ｐｒ値および比誘電率を増加させており、Ｅｃ値を減少させている。このような膜は、超小型電気機械システム（ＭＥＭＳ）、高速マルチチップモジュール（ＭＣＭ）、ＤＲＡＭ、およびＦｅＲＡＭを製作する際に有用である。
【００１４】
「Ｃ−Ａｘｉｓ Ｏｒｉｅｎｔｅｄ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、ＴｉｎｇｋａｉＬｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４２０号（代理人事件Ｎｏ．ＳＬＡ４０１）では、ＰＧＯ膜が開示されている。この膜は、初めからｃ軸配向を有し、より小さいＰｒ値、より小さい比誘電率、およびより大きなＥｃ値を備える。このような膜は、１Ｔメモリを製作する際に有用である。
【００１５】
「Ｆｅｒｒｏｅｌａｓｔｉｃ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３４号（代理人事件Ｎｏ．ＳＬＡ４０３）では、改良された強誘電特性を有するＣＶＤによるＰｂ3ＧｅＯ5膜が記載されており、これはＭＥＭＳおよびＭＣＭを製作する際に有用である。上記の同時係属中の特許出願は、本明細書中で参考として援用する。
【００１６】
【発明が解決しようとする課題】
単相ＰＧＯ膜の強誘電特性が、結晶学的な配列により強化され得ることは、望ましい。さらに、結晶体からなるＰＧＯ膜が、初めからｃ軸に沿って配列され得ることは、望ましい。
【００１７】
相均一性およびミクロ構造を有する強誘電性ＰＧＯ膜が、商業的に製造され得ることは、望ましい。
【００１８】
単相ＰＧＯ膜が、単結晶構造に関連した強誘電特性を向上し得ることは、望ましい。
【００１９】
強誘電性キャパシタ電極と介在する強誘電性材料との間における格子不整合が最小限に抑えられ得ることは、望ましい。さらに、格子不整合を最小限化するために、この強誘電体が電極材料からエピタキシャルに成長し得ることは、望ましい。
【００２０】
本発明は、１Ｔ型ＦｅＲＡＭのメモリセルを形成するのに有望なＰＧＯ膜をＭＯＣＶＤで形成する場合に雰囲気を制御して第２の相の成長を抑制することを目的とする。
【００２１】
【課題を解決するための手段】
本発明の方法は、鉛ゲルマニウム酸化物（ＰＧＯ）膜において、半導体ウェハ上にＰＧＯ膜をエピタキシャルに成長させる方法であって、該方法は、ａ）［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合し、約４．５：３から５．５：３の範囲の分子比を有するＰＧＯ混合物を形成する工程と、ｂ）該工程ａ）の該混合物をテトラヒドロフラン、イソプロパノール、およびテトラグリムの溶媒で溶解し、前駆体溶液を形成する工程と、ｃ）該工程ｂ）において形成された該溶液から、前駆体ガスを生成する工程と、ｄ）該工程ｃ）において生成された該前駆体ガスを該ウェハ上で分解する工程と、ｅ）エピタキシャルにＰＧＯ膜を成長させる工程であって、Ｐｂ5Ｇｅ3Ｏ11の第１相を含み、それにより強誘電特性を備えた均質膜が形成される、工程と、を含む、方法であって、それにより上記目的を達成する。
【００２２】
前記工程ａ）が、約５：３の分子比において前記［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合する工程を含んでもよい。
【００２３】
前記工程ｂ）が、前記溶媒であるテトラヒドロフラン、イソプロパノール、およびテトラグリムをそれぞれ約８：２：１の分子比とする工程を含んでもよい。
【００２４】
前記工程ｂ）が、溶媒１リットル当りＰＧＯ混合物の約０．０５から０．２モルの濃度を有する前駆体溶液を形成する工程を含んでもよい。
【００２５】
液体ポンプおよび前駆体蒸発器が提供され、前記工程ｃ）が、該前駆体蒸発器を用いて前記前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、それにより前記前駆体ガスが形成される工程を含み、前記工程ｂ）の後で、該工程ｃ）の前にさらなる工程として、ｂ1）該液体ポンプを用い、該工程ｃ）の該前駆体蒸発器に、毎分約０．０５から０．２ミリリットル（ｍｌ／分）の範囲の速度において該工程ｂ）の該前駆体溶液を導入する工程、を含んでもよい。
【００２６】
前記半導体ウェハが反応器内に位置付けられ、前記工程ｃ）の後にさらなる工程として、ｃ1）前記前駆体ガスを、該反応器において毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲の、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する工程と、ｃ2）酸素フローを、約２０００から３０００ｓｃｃｍの範囲において、該反応器に導入する工程と、を含んでもよい。
【００２７】
前記半導体ウェハが反応器内のウェハチャック上に位置付けられ、前記工程ｃ1）およびｃ2）が約３０から５０ｔｏｒｒ（Ｔ）の範囲の前駆体蒸気圧を確立する工程を含み、前記工程ｄ）が約０．１から５Ｔの範囲の反応器チャンバ圧力を確立する工程を含んでもよい。
【００２８】
前記工程ｄ）が、前記ウェハを約４８０から５５０℃の範囲の温度まで加熱する工程を含んでもよい。
【００２９】
前記工程ａ）の前に、さらなる工程として、（１１１）配向を有し、前記半導体ウェハ上に導電極を堆積する工程であって、該導電極材料がイリジウムおよび白金からなる群から選択される、工程、を含んでもよい。
【００３０】
前記工程ｅ）が、ｃ軸結晶配向を有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含み、それにより前記ＰＧＯ膜の強誘電特性が改良されてもよい。
【００３１】
前記工程ｅ）が、９９％よりも多い結晶を、前記ｃ軸結晶配向において有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含んでもよい。
【００３２】
前記工程ｅ）の後に、さらなる工程として、ｆ）該工程ｅ）において形成された前記ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする工程を含み、それにより該ＰＧＯ膜のｃ軸配向が強化されてもよい。
【００３３】
前記ＰＧＯ膜の下に導電極があり、前記工程ｆ）の後に更なる工程として、ｇ）前記工程ｅ）において形成された該ＰＧＯ膜上に（１１１）配向を有する導電極を形成する工程と、ｈ）該工程ｅ）において形成された該ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする工程であって、該工程ｅ）において形成された該ＰＧＯ膜と該工程ｇ）において形成された該電極との間の界面が改良されてもよい。
【００３４】
前記工程ｆ）およびｈ）が、前記酸素が約２０から１００％の範囲の分圧において導入される工程を含んでもよい。
【００３５】
前記工程ｆ）およびｈ）が、炉アニール法および急速加熱アニール法（ＲＴＡ）からなる群から選択されるアニール方法を、毎秒約１０から２００℃の範囲の昇温レートにおいて、約１０分の継続時間の間用いる工程を含んでもよい。
【００３６】
前記工程ｅ）が、約０から５％の相範囲を有する第２相Ｐｂ3ＧｅＯ5をエピタキシャルに成長させる工程を含んでもよい。
【００３７】
高速回転システムが提供され、前記工程ｅ）が、回転速度が６００と１０００ｒｐｍとの間の範囲となるように制御する工程を含み、それにより前記ＰＧＯ膜の均質性が強化されてもよい。
【００３８】
また、本発明の鉛ゲルマニウム酸化物膜は、改良された強誘電特性を有する鉛ゲルマニウム酸化物（ＰＧＯ）膜であって、エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の第１相を含み、該Ｐｂ5Ｇｅ3Ｏ11相がｃ軸結晶配向を有し、それにより該ｃ軸配向および均質構造が強誘電性膜特性を高める、ＰＧＯ膜であって、これにより上記目的が達成される。
【００３９】
Ｐｂ3ＧｅＯ5の第２相をさらに備え、該Ｐｂ3ＧｅＯ5相の相範囲が約０から５％であってもよい。
【００４０】
Ｐｂ5Ｇｅ3Ｏ11の前記第１相が、９９％よりも大きいｃ軸配向を有してもよい。
【００４１】
また、本発明のキャパシタは、強誘電性を有するキャパシタであって、（１１１）結晶配向を備えた第１の導電極と、該第１の導電極上に、ｃ軸結晶配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11相膜を含む、ＰＧＯ膜と、該ＰＧＯ膜上に、（１１１）結晶配向を備えた第２の導電極とを含み、それによりＰＧＯ膜キャパシタが形成される、キャパシタであって、これにより上記目的が達成される。
【００４２】
前記ＰＧＯ膜が、０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相を含んでもよい。
【００４３】
前記第１のｃ軸配向が、約９９％よりも大くてもよい。
【００４４】
前記強誘電特性が、約３０から７０の範囲の比誘電率を含んでもよい。
【００４５】
前記強誘電特性が、分極切換え１×１０9サイクル後に、約９５から９９％の分極（Ｐｒ）を含んでもよい。
【００４６】
本発明によると、上記目的を達成するため、鉛ゲルマニウム酸化物（ＰＧＯ）膜において、半導体ウェハ上に、ｃ軸配向を有するエピタキシャルＰＧＯ膜を形成する方法が提供される。この方法は、
ａ） ［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を混合し、約５：３の範囲の分子比を有するＰＧＯ混合物を形成する工程と、
ｂ） テトラヒドロフラン、イソプロパノール、およびテトラグリムをそれぞれ約８：２：１の分子比とした溶媒で、工程ａ）の混合物を溶解し、溶媒１リットル当り約０．０５から０．２モルの濃度を有する前駆体溶液を形成する工程と、
ｃ） 前駆体蒸発器を用い、前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、前駆体ガスを生成する工程と、
ｃ1） 前駆体ガスを反応器内で、毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲において、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する工程と、
ｃ2） 約２０００から３０００ｓｃｃｍの範囲において、反応器に酸素フローを導入する工程と、
ｄ） ウェハを約４８０から５５０℃の範囲の温度まで加熱し、工程ｃ）において生成された前駆体ガスをウェハ上で分解する工程と、
ｅ） 半導体ウェハ上にある導電極上にＰＧＯ膜をエピタキシャルに成長させる工程であって、このＰＧＯ膜はＰｂ5Ｇｅ3Ｏ11の第１相を含み、それにより強誘電性特質を備えた均質膜が形成される、工程と、
を含む。
【００４７】
本発明のいくつかの局面において、工程ｅ）は、９９％よりも大きいＰｂ5Ｇｅ3Ｏ11相がｃ軸結晶配向を有するようにエピタキシャルに成長させる工程を含み、それによりＰＧＯ膜の強誘電特性が改良される。
【００４８】
本発明のいくつかの局面において、さらなる工程が工程ｅ）に続く。工程ｆ）は、工程ｅ）において形成されたＰＧＯ膜を約５００から５５０℃の範囲の温度においてアニールする。雰囲気は制御され、酸素雰囲気またはＰｂを伴う酸素雰囲気のうちから選択され、それによりＰＧＯ膜のｃ軸配向が強化される。
【００４９】
本発明のいくつかの局面において、強誘電性デバイスは工程ｅ）のＰＧＯ膜を備えて形成され、工程ｆ）に続くさらなる工程として、
ｇ） ＰＧＯ膜上に（１１１）配向を有する導電極を形成する工程と、
ｈ） 工程ｅ）において形成されたＰＧＯ膜を約５００から５５０℃の範囲の温度においてアニールする工程と、
を含む。雰囲気は制御され、酸素雰囲気またはＰｂを伴う酸素雰囲気のうちから選択され、それにより工程ｅ）において形成されたＰＧＯ膜と工程ｇ）において形成された電極との間における界面が改良される。
【００５０】
工程ｆ）およびｈ）は、急速加熱アニール（ＲＴＡ）プロセスを用い、ＰＧＯ膜をアニールする。ＲＴＡプロセスは、毎秒約１０から２００℃の範囲の熱変化率、および約１０から１８００秒の継続時間を有する。
【００５１】
改良された強誘電特性を有するＰＧＯ膜もまた、提供される。このＰＧＯ膜は、Ｐｂ5Ｇｅ3Ｏ11の第１相を含む。Ｐｂ5Ｇｅ3Ｏ11相は、その９９％よりも大きな部分がｃ軸結晶配向を有し、それによりｃ軸配向および均質構造が強誘電性膜特性を高める。本発明のいくつかの局面において、ＰＧＯ膜は、Ｐｂ3ＧｅＯ5の第２相をさらに含む。Ｐｂ3ＧｅＯ5膜の相範囲は、約０．１から５％である。
【００５２】
強誘電特性を有するキャパシタもまた、提供される。キャパシタは、第１の導電極を含み、第１の電極上に、９９％よりも大きい部分がｃ軸結晶配向であるＰｂ5Ｇｅ3Ｏ11相を含むＰＧＯ膜、およびこのＰＧＯ膜上にある第２の導電極を含む。このキャパシタは、５ボルトの印加電圧において、１平方センチメートル当り約６．１１マイクロクーロン（μＣ／ｃｍ2）の２Ｐｒ、および１センチメートル当り約１０８キロボルト（ｋＶ／ｃｍ）の２Ｅｃを有する。
【００５３】
【発明の実施の形態】
本発明のエピタキシャル薄膜は、優れた強誘電特性を有する。従って、これらのエピタキシャル成長強誘電性薄膜は、ＦｅＲＡＭデバイスの製造の際に重要な意味をもつ。本発明は、ｃ軸配向に沿って、Ｐｂ5Ｇｅ3Ｏ11薄膜をエピタキシャルに成長させる方法を提供する。Ｘ線回折およびＳＥＭミクロ構造は、ｃ軸に沿ったエピタキシャル強誘電性Ｐｂ5Ｇｅ3Ｏ11薄膜の形成を確証する。Ｉｒ（１１１）電極を備えた、代表的な３００ｎｍの厚さのエピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜は、優れた強誘電特性および電気的特性、すなわち残留分極値（２Ｐｒ）および抗電界値（２Ｅｃ）を示す。後述のように、初期の実験データは、約６．１１μＣ／ｃｍ2の２Ｐｒ、および約１０８ｋＶ／ｃｍの２Ｅｃを示す。この膜は、優れた疲労特性をも示し、１×１０9切換えサイクルに至るまで、疲労は観測されない。漏れ電流は、印加される電圧と共に増加し、１００ｋＶ／ｃｍにおいて約９．５×１０-7Ａ／ｃｍ2である。比誘電率は、約３０から７０である。これらの高品質のＭＯＣＶＤによるＰｂ5Ｇｅ3Ｏ11膜は、ＦＲＡＭデバイスアプリケーションのために用いられ得る。
【００５４】
本発明は、改良された強誘電特性を有する鉛ゲルマニウム酸化物（ＰＧＯ）膜であり、これはＰｂ5Ｇｅ3Ｏ11膜のエピタキシャルな第１相を含む。当該分野において周知のように、エピタキシャル膜の特質は、単結晶材料と類似しており、真の単結晶膜または多結晶膜のいずれかから物理的に区別できる。Ｐｂ5Ｇｅ3Ｏ11相は、９９％よりも大きなｃ軸結晶配向を有し、それによりｃ軸配向が強誘電性膜特性を高める。Ｐｂ5Ｇｅ3Ｏ11相は、エピタキシャルに成長する。従って、Ｐｂ5Ｇｅ3Ｏ11相の結晶構造は、実質的に単結晶である。構造における格子不整合は、非常に小さい。実際には、粒界が存在するが、エピタキシャル成長において形成される格子欠陥と見なされるほどに小さいものであると考えられる。結果として、ＰＧＯ膜は極めて均質である。このＰＧＯ膜の均質性およびｃ軸配向は、強誘電特性を最適にするために作用する。
【００５５】
本発明のいくつかの局面において、ＰＧＯ膜はＰｂ3ＧｅＯ5の第２相を含む。このＰｂ3ＧｅＯ5相の相範囲は、約０から５％である。すなわち、本発明のいくつかの局面では、第２相は存在しない。Ｐｂ3ＧｅＯ5相からの超過Ｐｂは、Ｐｂ欠損を防ぎ、Ｐｂ5Ｇｅ3Ｏ11相のエピタキシャル成長を促進する。
【００５６】
図１は、ＰＧＯ膜をエピタキシャルに成長させる方法における工程を示す。工程１００は、半導体ウェハを提供する。本発明のいくつかの局面では、工程１０２の前にさらなる工程（図示せず）があり、半導体ウェハ上に（１１１）結晶配向を有する導電極を堆積する。電極材料は、イリジウムおよび白金からなる群から選択される。上記の材料は、強誘電性型キャパシタにおける電極として用いられる。工程１０２は、［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を混合し、約４．５：３から５．５：３の範囲の分子比を有するＰＧＯ混合物を形成する。［Ｐｂ（ｔｈｄ）2］、またはＰｂは、ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）鉛（ＩＩ）であり、［Ｇｅ（ＥＴＯ）4］は、ゲルマニウム（ＩＶ）エトキシドである。本発明の方法は、この範囲外の分子比においても有効である。本発明のいくつかの局面において、工程１０２は［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］を約５：３の分子比において混合する工程を含む。高い前駆体温度が用いられる場合、５：３よりも大きなＰｂ比率が代表的に用いられる（後述の工程１０６を参照）。あるいは、Ｐｂ雰囲気が堆積およびアニールプロセス中に与えられる場合、５：３よりも低いＰｂ比率が用いられる（後述の工程１０６〜１１８を参照）。上記の材料が一般的には好ましいが、他の材料の一覧を表３に示す。
【００５７】
液体前駆体（例えば、ゲルマニウムアルコキシド、ゲルマニウムハロゲン化物、鉛アルキル基、および鉛ハロゲン化物）は、制御された温度によりバブラーを用いて前駆体蒸気を発生させる。固体前駆体（例えば、鉛β−ジケトナート）は、溶媒中に溶解し、フラッシュ蒸発器に連結された液体配送システムを用いて前駆体蒸気を発生させる。表３は、本発明のいくつかの局面において、代わりに用いられるＰＧＯ膜前駆体の一覧である。表４は、本発明のいくつかの局面において、代わりに用いることのできる溶媒の一覧である。
【００５８】
【表３】
【表４】
【００６０】
工程１０６は、工程１０４において形成された溶液から、前駆体ガスを生成する。工程１００において前駆体蒸発器を提供する場合、工程１０６は前駆体蒸発器を用いて、前駆体溶液を約１７０から２５０℃の範囲の温度まで加熱し、それにより前駆体ガスが生成される。上述のように、工程１０２における鉛とゲルマニウムとの化合物の分子比を調節することにより、蒸発器温度の範囲をより広くすることができる。代表的な反応器は、前駆体ガス、ならびにキャリヤガスライン、排出ライン、ガスフローフランジ、および反応器壁のための制御された加熱システムを装備している。ガスフローフランジおよび反応器壁の温度は、酸化前駆体の分解または凝縮を防ぐように制御される。
【００６１】
工程１０８は、工程１０６において生成された前駆体をウェハ上で分解する。温度をより広い範囲とすることができるが、工程１０８は約４８０から５５０℃の範囲の温度までウェハを加熱する工程を含む。他の堆積変量と同様、この比較的低い温度は、エピタキシャル成長にとって望ましい低いＰＧＯ堆積率を助長する傾向にある。
【００６２】
工程１１０は、導電極上のＰＧＯ膜をエピタキシャルに成長させ、Ｐｂ5Ｇｅ3Ｏ11の第１相を含む。工程１１０は、ｃ軸結晶配向を有するように、Ｐｂ5Ｇｅ3Ｏ11をエピタキシャルに成長する工程を含む。代表的には、９９％よりも大きいＰｂ5Ｇｅ3Ｏ11相の結晶が、ｃ軸配向において配列している。本発明のいくつかの局面において、工程１１０は、約０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相をエピタキシャルに成長させる工程を含む。工程１１２において、均質であるため高い強誘電特性を有するＰＧＯ膜が完成する。
【００６３】
本発明のいくつかの局面において、工程１００は液体ポンプを提供する。その場合、工程１０４の後で、工程１０６の前に、さらなる工程が設けられる。工程１０４ａ（図示せず）は、液体ポンプを用いて工程１０４の前駆体溶液を、工程１０６における前駆体蒸発器へ、毎分約０．０５から０．２ミリリットル（ｍｌ／分）において導入する。ＰｂおよびＧｅの溶液に対する低濃度は、エピタキシャル成長を補助する低いＰＧＯ堆積率を助長する。
【００６４】
本発明のいくつかの局面において、ＩＣまたは半導体ウェハは反応器内に置かれ、さらなる工程が工程１０６に続く。工程１０６ａは、前駆体ガスを反応器内で、毎分約３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲において、約１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する。シュラウドフローおよび温度は、より広い範囲であってもよい。工程１０６ｂは、約２０００から３０００ｓｃｃｍの範囲において、反応器に酸素フローを導入し、それにより低いＰＧＯ膜堆積率が助長される。酸素雰囲気は、代わりに純粋なＯ2、Ｎ2Ｏ、またはその両方の混合物を含む。工程１００は、ＩＣウェハが、反応器内のウェハチャック上に位置付けられることを提供する。その場合、工程１０６ａおよび１０６ｂは、約３０から５０ｔｏｒｒ（Ｔ）の範囲の前駆体蒸気圧を確立する工程を含み、工程１０８は、約０．１から５Ｔの範囲の反応器チャンバ圧力を確立する工程を含む。代表的な反応器システムは、酸素雰囲気または反応物のための個別のラインおよびガスカーテンフローを設け、基板の表面上にＰＧＯ膜を堆積する前にガス相にプレ反応が起こらないように、基板の表面の近くに酸素雰囲気または反応物を注入する。大きな領域の基板に対する酸素および反応物分布は、マルチラインおよびマスフローコントローラにより制御される。ここで再び、蒸発器と反応器との間の高い圧力差は、ＰＧＯ膜のエピタキシャル成長に必要とされる低い堆積率を助長する。
【００６５】
周知のように、低い材料堆積率は一般的には望ましくない。低い堆積率は、プロセスにかかる時間を、ひいてはプロセスにかかる経費を増加させる。本発明のプロセスは比較的遅いＭＯＣＶＤ堆積をＰＧＯ膜に利用しているが、これらのプロセスは、対応するＭＢＥプロセスに比べると、それでもなおより速く、かつ安価である。
【００６６】
本発明のいくつかの局面において、さらなる工程が工程１１２に続く。工程１１４は、工程１１０において成長したＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で約５００から５５０℃の範囲の温度において、アニールし、それによりＰＧＯ膜のｃ軸配向が強化される。あるいは、広い範囲の堆積温度が、第２のアニールプロセスにおいて行われる補償と共に用いられる。アニールプロセスは、代表的には堆積に使用される反応器とは別のアニールチャンバにおいて実施される。
【００６７】
本発明のいくつかの局面において、強誘電性デバイスは工程１１０のＰＧＯ膜と共に形成される。すなわち、導電極がＰＧＯ膜の下にある。次に、さらなる工程が工程１１０に続く。工程１１６は、工程１１０において形成されたＰＧＯ膜の上に（１１１）配向を有する導電極を形成する。工程１１８は、工程１１０において形成されたＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、約５００から５５０℃の範囲の温度においてアニールする。工程１１０において形成されたＰＧＯ膜と工程１１６において形成された電極との間の界面が、改良される。
【００６８】
工程１１４および工程１１８は、約１０から１００％の範囲（２０％よりも高い分圧が好ましい）の分圧において酸素を導入する工程を含む。本発明のいくつかの形態では、工程１１４および１１８は、約１０分のアニール時間で、炉アニール法および毎秒約１０から２００℃の範囲の昇温レートの急速加熱アニール法（ＲＴＡ）からなる群から選択されるアニール方法を用いる工程を含む。
【００６９】
本発明のいくつかの局面では、高速回転システムが工程１００において提供され、その上に半導体ウェハが備え付けられる。その場合、工程１１０は、回転速度が６００と１０００ｒｐｍとの間の範囲となるように制御する工程を含み、それにより生成ＰＧＯ膜の均質性が強化される。
【００７０】
図２は、本発明のＰＧＯ膜を用いた、強誘電特性を有するキャパシタを示す。キャパシタ２００は、（１１１）結晶配向を有する第１の導電極２０２と、第１の導電極２０２の上にあるｃ軸結晶配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11相を含むＰＧＯ膜２０４と、ＰＧＯ膜２０４の上にある（１１１）結晶配向を備えた第２の導電極２０６とを備え、それによりＰＧＯ膜キャパシタが形成される。本発明のいくつかの局面において、ＰＧＯ膜の第１相２０４のｃ軸配向は９９％よりも大きい。電極２０２および２０６とＰＧＯ膜２０４との間の格子不整合はわずかしかないが、これはＰＧＯ膜２０４が電極２０２上にエピタキシャルに成長し、電極２０６がＰＧＯ膜２０４からエピタキシャルに成長していることによる。電極の材料をＩｒ、Ｐｔ、およびＩｒとＰｔの混合物から選択することもまた、格子不整合を最小限化するように影響する。本発明のいくつかの局面において、ＰＧＯ膜２０４は約０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相を含む。本発明のいくつかの局面では、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮのような障壁層（図示せず）が、ＰＧＯ膜２０４と電極２０２および２０６との間に用いられる。
【００７１】
キャパシタ２００は、分極（Ｐｒ）および抗電界（Ｅｃ）を含む強誘電特性を有する。５ボルトの印加電圧において、２Ｐｒは１平方センチメートル当り約６．１マイクロクーロン（μＣ／ｃｍ2）であり、２Ｅｃは１センチメートル当り約１０８キロボルト（ｋＶ／ｃｍ）である。
【００７２】
キャパシタ２００は、約３０から７０の範囲の比誘電率、１×１０9分極切換えサイクル後の約９５から９９％分極（Ｐｒ）（図８）、および約１０００秒継続後の極性の約８０から９０％の保持力を含む強誘電性を有する。
【００７３】
本発明のエピタキシャル膜を試験用に成長させた。Ｐｂ5Ｇｅ3Ｏ11膜を成長させるために、液体配送システムを備えたＥＭＣＯＲＥ酸化ＭＯＣＶＤ反応器を用いた。このようなシステムは、「Ｍｕｌｔｉ−Ｐｈａｓｅ Ｌｅａｄ Ｇｅｒｍａｎａｔｅ Ｆｉｌｍ ａｎｄ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ」と題する、Ｔｉｎｇｋａｉ Ｌｉらにより発明され、１９９９年４月２８日に出願された、本願の優先権の基礎となる米国特許出願０９／３０２，２７２号と同時係属中の米国特許出願第０９／３０１，４３５号（代理人事件Ｎｏ．ＳＬＡ４００）の図１に示される。Ｐｂ5Ｇｅ3Ｏ11膜を、ＭＯＣＶＤプロセスを用いて、ＰｔまたはＩｒで被覆された６インチのＳｉウェハ上に堆積させた。ＰＧＯ薄膜に対する前駆体を表５に示す。５：３の分子比による、鉛ビス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）［Ｐｂ（ｔｈｄ）2］とゲルマニウムエトキシド［Ｇｅ（ＥＴＯ）4］を、ブチルエーテルもしくはテトラヒドロフラン、イソプロパノール、およびテトラグリムの分子比を約８：２：１とした混合溶媒中で溶解させた。前駆体溶液は、１リットル当たり０．０５から０．２モルのＰＧＯの濃度を有する。
【００７４】
【表５】
溶液をポンプを用い、毎分０．０５から０．２ｍｌの速度で蒸発器（１７０〜２５０℃）へ注入した。予め加熱したアルゴンフローを用い、１７０〜２５０℃において、前駆体ガスを反応器へ導入した。堆積温度は５００〜５５０℃で、堆積圧は０．１〜５ｔｏｒｒであった。成長率を、毎分２ナノメートル（ｎｍ）より低くなるように制御した。反応器へのシュラウドフローは、Ａｒ３０００〜５０００ｓｃｃｍおよび酸素２０００〜３０００ｓｃｃｍであった。堆積されたままのＰＧＯ膜上に上面電極を堆積した後、５００〜５５０℃において酸素雰囲気で５〜２０分の継続期間の間ＲＴＡプロセスを用い、ＰＧＯ薄膜の強誘電特性および電気的特性を改良した。Ｐｂ5Ｇｅ3Ｏ11膜の基本的な構成、相、強誘電特性および電気的特性を計測した。Ｐｂ5Ｇｅ3Ｏ11膜の構成は、超高解像Ｘ線光電子分光計（ＸＰＳ）およびエネルギー分散Ｘ線解析（ＥＤＸ）を用いて解析した。膜の相は、Ｘ線回折を用いて識別した。ＰＧＯ膜の厚さおよび表面形態は、走査電子顕微鏡により調査した。膜の漏れ電流には、ＨＰ４１５５−６精度半導体パラメータアナライザーを、膜の比誘電率にはＫｅｉｔｈｌｅｙ１８２ＣＶアナライザーをそれぞれ用いて計測した。膜の強誘電特性は、標準的なＲＴ６６Ａテスターで計測した。
【００７５】
図３は、４００〜５５０℃の範囲における温度において堆積したＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンである。ｃ軸配向のＰＧＯ相の核化は、４００℃よりも低い堆積温度において開始した。基板温度を上げると、粒子の成長が起こり、ｃ軸配向のＰＧＯ膜が発生する。非常に鋭い（００１）、（００２）、（００３）、（００４）、（００５）および（００６）ピークが、基板温度５００℃において観測され、このことは好ましいｃ軸配向を備えた非常に高い結晶性のＰｂ5Ｇｅ3Ｏ11膜を示す。５００℃を超えると、小さい第２相Ｐｂ3ＧｅＯ5が見られ、基板温度の上昇に伴い、ｃ軸ピークの強度の減少に沿って増加する。ｃ軸配向にとっての最適な堆積温度は、代表的に５００℃前後である。
【００７６】
図４は、５００℃において、種々の酸素分圧により堆積したＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンである。酸素分圧の増加に伴い、ｃ軸配向ピークはより強くなる傾向にある。しかし、酸素分圧が高いほど、ガス相における前駆体ガスとのプレ反応を引き起こしやすく、より高い表面粗度および粒子をもたらす。従って、適切な酸素分圧が重要である。加えて、低い堆積圧力（０．１から５ｔｏｒｒ）およびより低い成長率（毎分２ｎｍよりも低い率）が、本発明のエピタキシャルＰＧＯ薄膜を成長させるために代表的に用いられる。
【００７７】
図５は、５００℃において堆積された本発明の部分エピタキシャルＰＧＯ膜膜のＸ線パターンである。Ｘ線解析は、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11膜の形成を確証する。図６は、代表的なｃ軸配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11膜（従来技術）のＸ線パターンである。図５および図６から、非常に鋭い（００１）、（００２）、（００３）、（００４）、（００５）および（００６）ピークが観測され、このことはエピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11膜の形成を示す。
【００７８】
図７および図８は、ｃ軸方向を有するエピタキシャル成長ＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。図７は、部分エピタキシャルＰＧＯ薄膜のミクロ構造を示す。図８は、本発明の代表的なエピタキシャルｃ軸配向ＰＧＯ薄膜のミクロ構造を示す。エピタキシャル成長は、層ごとに形成される。ミクロ構造解析は、表面形態の層状構造を示し、これは代表的なエピタキシャル成長様式である。
【００７９】
図９ａおよび図９ｂは、本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す。５００℃における１０分間のＲＴＰアニールの後、部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性は、さらに改良される。図９ａは、３．７２μＣ／ｃｍ2の残留分極（２Ｐｒ）および６７ｋＶ／ｃｍの抗電界（２Ｅｃ）を備えた、方形かつ飽和したヒステリシスループを示す。図９ｂに示すように、電圧の増加に伴ってＰｒ値およびＥｃ値は増加し、ヒステリシスループは方形かつ飽和した状態になる傾向にある。
【００８０】
図１０ａおよび図１０ｂは、本発明のＰＧＯ膜の疲労特性を示す。部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜の疲労特性は、５Ｖ（１００ｋＨｚバイポーラ方形波）において計測した。この膜は、サンプルが１×１０9サイクル切換えられた後に、全く疲労を示さなかった。図１０ａは、Ｉｒ（１１１）／Ｔｉ／ＳｉＯ2／Ｓｉ基板上の部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜疲労特性を示す。疲労試験後、ヒステリシスループにおいて顕著な変化は観測されなかった。この膜の２Ｐｒ値および２Ｅｃ値は、図１０ｂに示すように、疲労試験前は３．７２μＣ／ｃｍ2および６７ｋＶ／ｃｍであり、疲労試験後は３．７０μＣ／ｃｍ2および７３ｋＶ／ｃｍであった。
【００８１】
Ｐｂ5Ｇｅ3Ｏ11膜のより優れた疲労特性は、Ｐｂ5Ｇｅ3Ｏ11の格子構造によるものと考えられている。Ｐｂ5Ｇｅ3Ｏ11材料は、ｃ軸に沿った大きな分極を有するが、ａまたはｂ軸に沿ってはわずかの分極しかないか、あるいは全くない。それゆえ、ドメイン構成のほとんどは１８０°ドメインである。この理由から、Ｐｂ5Ｇｅ3Ｏ11は、二層酸化物と同様に優れた疲労特性を有する。
【００８２】
図１１は、本発明のＰＧＯ膜の電流−電圧（Ｉ−Ｖ）曲線を示す。低い漏れ電流はメモリデバイスアプリケーションにとって重要な考慮事項である。図１１は、３００ｎｍの厚さの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜のＩ−Ｖ曲線を示す。優れたＩ−Ｖ特質が観測される。Ｐｂ5Ｇｅ3Ｏ11薄膜の漏れ電流密度は、増加する電圧に対して増加し、１００ｋＶ／ｃｍにおいて約９．５×１０-7Ａ／ｃｍ2である。
【００８３】
図１２は、本発明のＰＧＯ膜の比誘電率を示す。比誘電率は、メモリデバイス（特に１つのトランジスタメモリ）における別の重要な特質である。Ｐｂ5Ｇｅ3Ｏ11薄膜の比誘電率は、ほとんどの強誘電性材料と類似したふるまいを示す。比誘電率は、印加電圧に対して変化する。部分エピタキシャルＰｂ5Ｇｅ3Ｏ11薄膜の最大比誘電率は、約３４であると示される。
【００８４】
図１３および１４は、Ｉｒ（１１１）電極を備えるエピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す。残留分極値（２Ｐｒ）は約６．１１μＣ／ｃｍ2であり、および抗電界値（２Ｅｃ）は１０８ｋＶ／ｃｍであった。この膜は、優れた疲労特質をもまた示し、１×１０9切換えサイクルに至るまで、疲労は全く観測されない。漏れ電流は、増加する電圧に対して増加し、１００ｋＶ／ｃｍにおいて約９．７×１０-7Ａ／ｃｍ2である。比誘電率は、約３０から７０である。高品質のＭＯＣＶＤによるＰｂ5Ｇｅ3Ｏ11膜は、１つのトランジスタまたは１つのキャパシタメモリ、および単一トランジスタメモリアプリケーションに用いられ得る。
【００８５】
本発明は、最適な強誘電特性を備えた実質的に単結晶のＰＧＯ膜を提供する。ＰＧＯ膜および隣接した電極は、エピタキシャルに成長し、構造間の不整合を最小限化する。ＭＯＣＶＤ堆積方法およびＲＴＰアニール手順は、商業的製造工程においてＰＧＯ膜がエピタキシャルに成長することを可能にする。これらのエピタキシャル強誘電体は、ＦｅＲＡＭメモリデバイスにおける用途を有する。本発明の堆積方法は、強誘電性Ｐｂ5Ｇｅ3Ｏ11薄膜をｃ軸配向に沿って成長させる。
【００８６】
本発明は、膜の強誘電特性を最適化する、実質的に単結晶のＰＧＯ膜および堆積方法を提供する。ＰＧＯ膜および隣接した電極は、全てエピタキシャルに成長し、構造間の不整合を最小化する。ＭＯＣＶＤ堆積法およびＲＴＰアニール手順は、ＰＧＯ膜が、商業的製造工程においてエピタキシャルに成長することを可能にする。本発明の他の改変および実施形態は、当業者によりなされ得る。
【００８７】
【発明の効果】
本発明によれば、１Ｔ型ＦｅＲＡＭのメモリセルを形成するのに有望なＰＧＯ膜をＭＯＣＶＤで形成する場合に雰囲気を制御して第２の相の成長を抑制することができる。
【図面の簡単な説明】
【図１】ＰＧＯ膜をエピタキシャルに成長させる方法の工程を示すフローチャートである。
【図２】本発明のＰＧＯ膜を用いた、強誘電特性を有する、キャパシタを示す図である。
【図３】４００〜５５０℃の範囲の温度において堆積されたＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である。
【図４】種々の酸素分圧で５００℃において堆積されたＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である。
【図５】５００℃において堆積された、本発明の部分エピタキシャルＰＧＯ膜のＸ線パターンを示す図である。
【図６】ｃ軸配向を備えた代表的なエピタキシャルＰｂ5Ｇｅ3Ｏ11膜のＸ線パターンを示す図である（従来技術）。
【図７】ｃ軸方向を有するエピタキシャル成長ＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。
【図８】ｃ軸方向を有するエピタキシャルに成長させたＰＧＯ薄膜の形成のＳＥＭ顕微鏡図解析を示す。
【図９ａ】本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す図である。
【図９ｂ】本発明の堆積されたままの部分エピタキシャルＰｂ5Ｇｅ3Ｏ11膜の強誘電特性を示す図である。
【図１０ａ】本発明のＰＧＯ膜の疲労特性を示す図である。
【図１０ｂ】本発明のＰＧＯ膜の疲労特性を示す図である。
【図１１】本発明のＰＧＯ膜のＩ−Ｖ曲線を示す図である。
【図１２】本発明のＰＧＯ膜の比誘電率を示す図である。
【図１３】Ｉｒ（１１１）電極を備えた、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す図である。
【図１４】Ｉｒ（１１１）電極を備えた、エピタキシャルｃ軸配向Ｐｂ5Ｇｅ3Ｏ11薄膜の強誘電特性を示す図である。
【符号の説明】
２００ キャパシタ
２０２ 導電極
２０４ ＰＧＯ膜
２０６ 導電極
Claims (21)
- 鉛ゲルマニウム酸化物（ＰＧＯ）膜において、半導体ウェハ上にＰＧＯ膜をエピタキシャルに成長させる方法であって、該方法は、
ａ） ［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合し、４．５：３から５．５：３の範囲の分子比を有するＰＧＯ混合物を形成する工程と、
ｂ） 該工程ａ）の該混合物をテトラヒドロフラン、イソプロパノール、およびテトラグリムの溶媒で溶解し、前駆体溶液を形成する工程と、
ｃ） 該工程ｂ）において形成された該溶液から、前駆体ガスを生成する工程と、
ｄ） 該工程ｃ）において生成された該前駆体ガスを該ウェハ上で分解する工程と、
ｅ） エピタキシャルにＰＧＯ膜を成長させる工程であって、Ｐｂ5Ｇｅ3Ｏ11の第１相を含み、それにより強誘電特性を備えた均質膜が形成される工程とを含み、
前記工程ｅ）が、前記ＰＧＯ膜の均質性を強化するために、高速回転システムに前記ＰＧＯ膜が成長された前記半導体ウェハを備え付けて、回転速度が６００と１０００ｒｐｍとの間の範囲となるように制御する工程を包含する、方法。 - 前記工程ａ）が、約５：３の分子比において前記［Ｐｂ（ｔｈｄ）2］と［Ｇｅ（ＥＴＯ）4］とを混合する工程を含む、請求項１に記載の方法。
- 前記工程ｂ）が、前記溶媒であるテトラヒドロフラン、イソプロパノール、およびテトラグリムをそれぞれ約８：２：１の分子比とする工程を含む、請求項１に記載の方法。
- 前記工程ｂ）が、溶媒１リットル当りＰＧＯ混合物の０．０５から０．２モルの濃度を有する前駆体溶液を形成する工程を含む、請求項１に記載の方法。
- 液体ポンプおよび前駆体蒸発器が提供され、前記工程ｃ）が、該前駆体蒸発器を用いて前記前駆体溶液を１７０から２５０℃の範囲の温度まで加熱し、それにより前記前駆体ガスが形成される工程を含み、前記工程ｂ）の後で、該工程ｃ）の前にさらなる工程として、
ｂ1） 該液体ポンプを用い、該工程ｃ）の該前駆体蒸発器に、毎分０．０５から０．２ミリリットル（ｍｌ／分）の範囲の速度において該工程ｂ）の該前駆体溶液を導入する工程、
を含む、請求項１に記載の方法。 - 前記半導体ウェハが反応器内に位置付けられ、前記工程ｃ）の後にさらなる工程として、
ｃ1） 前記前駆体ガスを、該反応器において毎分３０００から５０００標準立法センチメートル（ｓｃｃｍ）の範囲の、１７０から２５０℃の範囲の温度まで予め加熱されたアルゴンガスシュラウドフローと混合する工程と、
ｃ2） 酸素フローを、２０００から３０００ｓｃｃｍの範囲において、該反応器に導入する工程と、
を含む、請求項１に記載の方法。 - 前記半導体ウェハが反応器内のウェハチャック上に位置付けられ、前記工程ｃ1）およびｃ2）が３０から５０ｔｏｒｒ（Ｔ）の範囲の前駆体蒸気圧を確立する工程を含み、前記工程ｄ）が０．１から５Ｔの範囲の反応器チャンバ圧力を確立する工程を含む、請求項６に記載の方法。
- 前記工程ｄ）が、前記ウェハを４８０から５５０℃の範囲の温度まで加熱する工程を含む、請求項１に記載の方法。
- 前記工程ａ）の前に、さらなる工程として、
（１１１）配向を有し、前記半導体ウェハ上に導電極を堆積する工程であって、該導電極材料がイリジウムおよび白金からなる群から選択される、工程、
を含む、請求項１に記載の方法。 - 前記工程ｅ）が、ｃ軸結晶配向を有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含み、それにより前記ＰＧＯ膜の強誘電特性が改良される、請求項１に記載の方法。
- 前記工程ｅ）が、９９％よりも多い結晶を、前記ｃ軸結晶配向において有するようにＰｂ5Ｇｅ3Ｏ11相をエピタキシャルに成長させる工程を含む、請求項１０に記載の方法。
- 前記工程ｅ）の後に、さらなる工程として、
ｆ） 該工程ｅ）において形成された前記ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、５００から５５０℃の範囲の温度においてアニールする工程を含み、それにより該ＰＧＯ膜のｃ軸配向が強化される、請求項１に記載の方法。 - 前記ＰＧＯ膜の下に導電極があり、前記工程ｆ）の後に更なる工程として、
ｇ） 前記工程ｅ）において形成された該ＰＧＯ膜上に（１１１）配向を有する導電極を形成する工程と、
ｈ） 該工程ｅ）において形成された該ＰＧＯ膜を、酸素雰囲気またはＰｂを伴う酸素雰囲気の群から選択された雰囲気中で、５００から５５０℃の範囲の温度においてアニールする工程であって、該工程ｅ）において形成された該ＰＧＯ膜と該工程ｇ）において形成された該電極との間の界面が改良される、請求項１２に記載の方法。 - 前記工程ｆ）およびｈ）が、前記酸素が２０から１００％の範囲の分圧において導入される工程を含む、請求項１３に記載の方法。
- 前記工程ｆ）およびｈ）が、炉アニール法および急速加熱アニール法（ＲＴＡ）からなる群から選択されるアニール方法を、毎秒１０から２００℃の範囲の昇温レートにおいて、１０分の継続時間の間用いる工程を含む、請求項１３に記載の方法。
- 前記工程ｅ）が、０から５％の相範囲を有する第２相Ｐｂ3ＧｅＯ5をエピタキシャルに成長させる工程を含む、請求項１に記載の方法。
- 強誘電性を有するキャパシタであって、
（１１１）結晶配向を備えた第１の導電極と、
該第１の導電極上に、ｃ軸結晶配向を備えたエピタキシャルＰｂ5Ｇｅ3Ｏ11相膜を含む、ＰＧＯ膜と、
該ＰＧＯ膜上に、（１１１）結晶配向を備えた第２の導電極とを含み、それによりＰＧＯ膜キャパシタが形成される、キャパシタ。 - 前記ＰＧＯ膜が、０から５％の相範囲を有するＰｂ3ＧｅＯ5の第２相を含む、請求項１７に記載のキャパシタ。
- 前記第１のｃ軸配向が、９９％よりも大きい、請求項１７に記載のキャパシタ。
- 前記強誘電特性が、３０から７０の範囲の比誘電率を含む、請求項１７に記載のキャパシタ。
- 前記強誘電特性が、分極切換え１×１０9サイクル後に、９５から９９％の分極（Ｐｒ）を含む、請求項１７に記載のキャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/302.272 | 1999-04-28 | ||
| US09/302,272 US6190925B1 (en) | 1999-04-28 | 1999-04-28 | Epitaxially grown lead germanate film and deposition method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007103A JP2001007103A (ja) | 2001-01-12 |
| JP3683158B2 true JP3683158B2 (ja) | 2005-08-17 |
Family
ID=23167035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131693A Expired - Fee Related JP3683158B2 (ja) | 1999-04-28 | 2000-04-28 | 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6190925B1 (ja) |
| EP (1) | EP1049147A3 (ja) |
| JP (1) | JP3683158B2 (ja) |
| KR (1) | KR100371299B1 (ja) |
| TW (1) | TW455949B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061172A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 강유전체 캐패시터 제조 방법 |
| US6503314B1 (en) * | 2000-08-28 | 2003-01-07 | Sharp Laboratories Of America, Inc. | MOCVD ferroelectric and dielectric thin films depositions using mixed solvents |
| KR100379941B1 (ko) * | 2001-03-06 | 2003-04-11 | 주승기 | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 |
| US6503763B2 (en) | 2001-03-27 | 2003-01-07 | Sharp Laboratories Of America, Inc. | Method of making MFMOS capacitors with high dielectric constant materials |
| US6441417B1 (en) | 2001-03-28 | 2002-08-27 | Sharp Laboratories Of America, Inc. | Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same |
| US6586260B2 (en) * | 2001-03-28 | 2003-07-01 | Sharp Laboratories Of America, Inc. | Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same |
| US7022991B2 (en) * | 2001-06-13 | 2006-04-04 | Delphi Technologies, Inc. | Active regulator for maximizing pyroelectric sensitivity |
| US6475813B1 (en) * | 2001-08-13 | 2002-11-05 | Sharp Laboratories Of America, Inc. | MOCVD and annealing processes for C-axis oriented ferroelectric thin films |
| US6664116B2 (en) * | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
| US7226666B2 (en) * | 2002-02-04 | 2007-06-05 | Oakland University | Magnetoelectric effects of magnetostrictive and piezoelectric layered composites |
| JP3894554B2 (ja) * | 2002-08-07 | 2007-03-22 | 松下電器産業株式会社 | 容量素子及びその製造方法 |
| US6825519B2 (en) | 2003-03-27 | 2004-11-30 | Sharp Laboratories Of America, Inc. | Selectively deposited PGO thin film and method for forming same |
| US6794198B1 (en) | 2003-06-25 | 2004-09-21 | Sharp Laboratories Of America, Inc. | MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides |
| US20050019960A1 (en) * | 2003-07-25 | 2005-01-27 | Moon-Sook Lee | Method and apparatus for forming a ferroelectric layer |
| US7157111B2 (en) * | 2003-09-30 | 2007-01-02 | Sharp Laboratories Of America, Inc. | MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides |
| US9859121B2 (en) * | 2015-06-29 | 2018-01-02 | International Business Machines Corporation | Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4262339A (en) * | 1979-04-05 | 1981-04-14 | Bell Telephone Laboratories, Incorporated | Ferroelectric digital device |
| JPH08277196A (ja) * | 1995-03-31 | 1996-10-22 | Tdk Corp | 強誘電体薄膜、その製造方法、半導体不揮発性メモリー素子、強誘電体ゲート型ｆｅｔ素子およびセンサー |
| JP3396356B2 (ja) * | 1995-12-11 | 2003-04-14 | 三菱電機株式会社 | 半導体装置，及びその製造方法 |
| US5731608A (en) * | 1997-03-07 | 1998-03-24 | Sharp Microelectronics Technology, Inc. | One transistor ferroelectric memory cell and method of making the same |
-
1999
- 1999-04-28 US US09/302,272 patent/US6190925B1/en not_active Expired - Lifetime
-
2000
- 2000-04-27 KR KR10-2000-0022520A patent/KR100371299B1/ko not_active IP Right Cessation
- 2000-04-28 EP EP00303598A patent/EP1049147A3/en not_active Withdrawn
- 2000-04-28 JP JP2000131693A patent/JP3683158B2/ja not_active Expired - Fee Related
- 2000-04-28 TW TW089108139A patent/TW455949B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6190925B1 (en) | 2001-02-20 |
| TW455949B (en) | 2001-09-21 |
| KR20010039587A (ko) | 2001-05-15 |
| EP1049147A3 (en) | 2002-05-29 |
| EP1049147A2 (en) | 2000-11-02 |
| JP2001007103A (ja) | 2001-01-12 |
| KR100371299B1 (ko) | 2003-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3683158B2 (ja) | 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ | |
| US5572052A (en) | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer | |
| US6316797B1 (en) | Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material | |
| KR100433819B1 (ko) | 초격자재료층및이를포함하는전자소자제조방법 | |
| US6815223B2 (en) | Low thermal budget fabrication of ferroelectric memory using RTP | |
| JP3710118B2 (ja) | 強誘電体デバイスの製造方法 | |
| KR100457003B1 (ko) | 다상 납 게르마늄화물 막 및 퇴적 방법 | |
| US5625587A (en) | Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| KR100562731B1 (ko) | 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스 | |
| WO2001045864A1 (en) | Low temperature process for high density thin film integrated capacitors, and amorphously frustrated ferroelectric materials therefor | |
| KR100451011B1 (ko) | 백금 전극상의 단상 페로프스카이트 강유전 막과 이 막의 제조방법 및 강유전성 디바이스 | |
| KR100491417B1 (ko) | 씨-축 배향 강유전체 박막에 대한 유기금속 기상증착 및어닐링 처리 | |
| JP3682913B2 (ja) | 強弾性鉛ゲルマニウム酸化物膜の生成方法およびキャパシタ | |
| JP3683159B2 (ja) | 強誘電性デバイスの製造方法 | |
| JP2000188377A (ja) | 強誘電体薄膜素子およびその製造方法 | |
| KR20240053828A (ko) | 강유전체 박막 제조방법, 강유전체 박막 및 강유전체 박막용 전구체 용액 | |
| Li et al. | Ferroelectric PbZr1-xTixO3 thin films made by various metalorganic chemical vapor deposition techniques | |
| KR20020005218A (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |