KR100371299B1 - 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법 - Google Patents

에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법 Download PDF

Info

Publication number
KR100371299B1
KR100371299B1 KR10-2000-0022520A KR20000022520A KR100371299B1 KR 100371299 B1 KR100371299 B1 KR 100371299B1 KR 20000022520 A KR20000022520 A KR 20000022520A KR 100371299 B1 KR100371299 B1 KR 100371299B1
Authority
KR
South Korea
Prior art keywords
pgo
film
phase
range
ferroelectric
Prior art date
Application number
KR10-2000-0022520A
Other languages
English (en)
Other versions
KR20010039587A (ko
Inventor
리팅카이
장펭얀
오노요시
슈솅텡
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20010039587A publication Critical patent/KR20010039587A/ko
Application granted granted Critical
Publication of KR100371299B1 publication Critical patent/KR100371299B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Insulating Materials (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 최적의 강유전 특성을 갖는 실질적으로 단일 결정성인 PGO 막을 제공한다. PGO 막 및 인접한 전극은 구조들 사이의 부정합을 최소화하기 위해 에피택셜 성장된다. MOCVD 퇴적 방법 및 RTP 어닐링 공정은 상업적 제조 공정에서 PGO 막이 에피택셜 성장되도록 한다. 이러한 에피택셜 강유전체는 FeRAM 메모리 장치에 응용된다. 본 발명의 퇴적 방법은 c-축 배향을 따라 강유전성 Pb5Ge3O11박막을 에피택셜 성장시키는 것이다.

Description

에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법 {EPITAXIALLY GROWN LEAD GERMANATE FILM AND DEPOSITION METHOD}
본 발명은 일반적으로 강유전성 RAM (FeRAM) 메모리 장치의 제조 방법에 관한 것으로, 더욱 상세하게는 도전성 전극 상에 c-축 배향을 갖는 PGO 막을 에피택셜 성장시킴으로써 납 게르마늄 옥사이드 (PGO) 박막의 강유전 특성을 최대화시키는 방법에 관한 것이다.
최근, 비휘발성 랜덤 액세스 메모리 기술 (NvRAMs)에 대한 강유전성 물질에 대한 관심이 높아졌다. 이러한 메모리 기술에 대한 요건을 만족시키기 위해서는 강유전성 커패시터가 작은 크기, 낮은 보자력 장, 높은 잔류 분극, 낮은 피로율 및 낮은 누설 전류를 가져야 한다. 이러한 기술에 대한 연구 하의 일부 강유전성 물질의 후보로서 PbZr1-xTixO3(PZT) 또는 도핑된 PZT, BaTIO3및 SrTiO3등과 같은 페로프스카이트 강유전성 물질이 있다. 이러한 물질은 높은 쿠리에 (Curie) 온도 및 높은 잔류 분극과 낮은 보자력 장과 같은 바람직한 강유전 특성을 갖는다. 그러나 이러한 페로프스카이트 강유전성 물질은 장치 수명에 영향을 미치는 피로 (분극의 반전 증가로 스위칭 가능한 분극 감소), 에이징 및 누설 전류와 같은 불량화 문제로 인해 타격을 받고 있는 것으로 알려졌다.
상기 물질을 개선시키려는 많은 연구가 시도되었다. 이러한 연구 중 하나가 신규한 강유전성 물질을 발견하는 것이다. SrBi2Ta2O9(SBT)는 피로 특성이 없는 신규한 물질 중 하나이다. 그러나, SBT는 750℃ 보다 높은 온도에서 퇴적되거나 또는 어닐링 되어야 하므로 그 응용성이 제한된다.
비휘발성 메모리에 사용되는 강유전성 박막은 쌍안정 특성 때문에 최근 많이 주목을 받고 있다. 강유전성 랜덤 액세스 메모리 (FRAMs)에 대한 연구 중 대부분은 한 개의 트랜지스터와 한 개의 커패시터를 갖는 메모리 구조에 집중되어 왔다. 커패시터는 두 개의 도전성 전극 (보통 Pt) 사이에 협지된 강유전성 박막으로 구성되어 있다. 이러한 형태의 메모리 회로 구성 및 판독/기입 시퀀스는 FRAMs에 필요한 데이타 리프레슁 (refreshing)이 없는 것을 제외하고는 DRAMs의 그것과 유사하다. 따라서, 저장된 데이터는 소실되고, 모든 판독 후에 재저장 되어야 한다. 이러한 판독 공정을 파괴 독출 (destructive read out, DRO)라 한다. 따라서, 강유전성 커패시터에서 관찰되는 피로 문제는 이러한 메모리를 상업적 스캐일로 실현시키는 것을 제한하는 주요 장애 중 하나이다. 피로란 스위칭 회로의 수가 증가된 스위칭가능한 분극 (저장된 비휘발성 전하)의 감소를 의미한다. 스위칭 회로의 수는 기입 및 판독 펄스의 합계이다.
강유전성 비휘발성 메모리 연구와 관련된 흥미로운 분야 중 다른 하나는 FET의 게이트 영역 상에 강유전성 박막을 직접 퇴적시켜 강유전성 물질-게이트 조절된 FET를 형성하는 것이다. 금속-강유전성 물질-실리콘 (MSF) FET와 같은 강유전성 물질-게이트 조절된 장치는 1950년대부터 연구되어 왔다. 다양하게 수정된 MFSFET 구조, 예컨대 금속-강유전성 물질-절연체-실리콘 (MFIS) FET, 금속-강유전성 물질-금속-실리콘 (MFMS) FET 및 금속-강유전성 물질-금속-옥사이드-실리콘 (MFMOS) FET가 제안되어 왔다. MFSFET 구조를 갖는 FRAMs는 1T-1C 구성에 대해 두 가지 주요 장점을 가지고 있다: (1) MFSFET에서 작은 메모리 셀 영역 및 (2) 비-파괴 판독 (NDRO). 후자는 MFSFET 장치가 강유전성 분극을 스위칭함이 없이 수천번 판독될 수 있도록 한다. 따라서, MFSFET 장치에서 피로가 주요 논쟁거리가 되지 않는다.
1T-1C FRAMs에 대한 MFSFET 장치의 장점에 관계없이, 실용적 MFSFET 장치의 실현에 대해서는 약간의 진전된 연구가 보고되었다. 이것은 하기의 이유 때문이다: (1) 실리콘 상에 우수한 결정성 강유전성 박막을 직접 퇴적시키기 어렵다는 점; (2) 세척시 어려움; (3) 강한 잔류 문제; (4) 단일 트랜지스터 어레이의 특이성 및 (5) MFSFET 장치에 이론적 작업이 거의 수행되지 않음.
MFMOS 장치에 대한 연구로부터, 낮은 강유전성 커패시턴스가 높은 메모리 윈도우 및 낮은 프로그래밍 전압을 가능케 한다는 것을 알았다. 두꺼운 막 및 낮은 εr물질일수록 강유전성 커패시턴스가 낮아진다. 그러나 두꺼운 막은 스위칭 장에 대한 프로그래밍 전압을 높일 수 있다. 비-옥사이드 강유전성 물질이 낮은 εr및T c를 나타내는 것에 비해, 보통의 옥사이드 강유전성 물질은 높은 εr및T c를 나타낸다. 옥사이드 Pb5Ge3O11박막은 매우 낮은 εr및 적당한T c(178℃)를 갖는다. 표 1은 Pb5Ge3O11, PZT 및 SrBi2Ta2O9박막의 강유전성 게이트를 갖는 MFMOS 장치의 메모리 윈도우를 비교한다. Pb5Ge3O11박막에 대한 정상 상태 분극이 PZT 및 SrBi2Ta2O9박막에 대한 그것 보다 훨씬 낮음에도 불구하고, Pb5Ge3O11게이트 조절된 MFMOS 장치에 대한 메모리 윈도우는 그의 εr이 낮기 때문에 상대편 보다 더 크다. Pb5Ge3O11박막의 특성을 표 2에 열거하였다.
표 1 :
<다양한 강유전성 물질을 갖는 MFMOS 장치에 대한 메모리 윈도우>
게이트 옥사이드 (SiO2) 두께: 100Å
정상 상태 Vdep는 0.5V로 가정
표 2
<다양한 강유전성 박막 비교>
상기 막에 대한 비교는 PGO 박막이 낮은 퇴적 온도, 피로 특성 및 잔류 특성면에서 유리하다는 것을 나타낸다.
강유전성 박막은 보통 높은 융점 온도를 갖는 옥사이드 세라믹이다. 따라서 퇴적 온도를 600℃ 보다 낮게 감소시키면서 원하는 상을 유지하는 것은 어렵다. 이러한 관계는 퇴적 기술에 관계없이 유지된다. 가장 많이 연구된 PZT 박막에 대해, 예컨대, 600℃ 이하의 퇴적 온도와 관련하여 우수한 전기적 특성은 보고되지 않았다. 이 문제는 이 온도 범위에서 형성하려고 하는 경향인 준안정성 피로클로레(pyrochlore) 상 때문일 수 있다. 개선된 전구체를 이용하거나 또는 전구체의 분리를 강화시킬 수 있는 플라스마를 이용하면 저온 퇴적이 가능함에도 불구하고, 이 분야에 대한 많은 연구가 보고되어 왔다. 최근, 피로가 없는 이중층 강유전성 물질, 즉 SrBi2Ta2O9또는 SrBi2Nb2O9이 MOCVD, 졸-겔 (sol-gel) 및 펄스 레이저 퇴적에 의해 제조되었다. 그러나, 퇴적 온도는 여전히 700℃ 보다 높았다. 또한 CVD 이중층 강유전성 박막은 강유전성을 얻기 위해 장시간 (>1 시간)동안 700℃ 이상의 온도에서 사후 어닐링 해야 한다.
퇴적 온도 문제를 해결하기 위한 다른 방법은 또 다른 강유전성 물질을 이용하는 것이다. PGO는 융점 온도 (738℃)가 매우 낮기 때문에 자연적인 후보이다. 상온에서, c-축에 평행한 분극 배향을 갖는 1축 강유전성 PGO계는 삼방 결정게 (포인트 그룹: P3)에 속한다. 이 물질은 쿠리에 온도 (T c=178℃) 이상에서 육방 (포인트 그룹: P6) 상유전체 상으로 변환한다.
PGO 박막은 열 증발, 플래시 증발 및 dc 반응성 스퍼터링 방법에 의해 제조된다. n형 실리콘 기판 상에 부분적으로 c축 배향된 다결정성 막이 보고되었다. 포화된 이력 곡선의 부재로 인해 막의 품질을 예측할 수 없다. 최근, PGO 박막은 펄스된 레이저 어블레이션 (ablation), 졸-겔에 의해 제조되어 왔다. Pt 도포된 Si 기판 상에 펄스된 레이저 어블레이션에 의해 퇴적된 PGO 박막 (1 내지 2㎛)은 왜곡된 이력 곡선 (Pr=2.5uC/㎠ 및 Ec=55kV/cm)을 나타내었다. Lee는 Pt/Ti/SiO2/Si 기판 상에서 낮은 온도 (15분 동안 450℃) 및 졸-겔 공정 루트를 이용하여 균열이 없고, 전체적으로 c-축 배향된 PGO 박막 (1600Å)이 성공적으로 제조되었다. 대략 단일 결정치의 잔류 분극 (Pr=3.3μC/㎠)을 갖지만, 비교적 높은 보자력 장 (Ec=135kV/cm)을 갖는 잘 포화된 이력 곡선이 보고되었다. 그러나, 졸-겔 공정은 고밀도 FeRAM 기술 또는 상업적 제조 공정에 사용될 수 없다.
본 발명의 PGO 막은 1 트랜지스터 (1T) 및 1 트랜지스터/1 커패시터 (1T-1C) FeRAM 메모리 장치에 필요한 요건을 만족하도록 개발되었다. Tingkai Li 등에 의해 발명되어 1999년 4월 28일자 출원된 미국 특허출원 09/301,435호(발명의 명칭: "Multi-Phase Lead Germanate Film and Deposition Method")에서는 Pb3GeO5의 제 2 상이 Pb5Ge3O11에 부가되어 c-축 배향없이 다결정성 입자 크기를 증가시킨다. 이렇게 얻어진 막은 증가된 Pr치와 유전 상수 및 감소된 Ec치를 갖는다. 그러한 막은 마이크로 전자기계적 시스템 (MEMS), 고속 멀티칩 모듈 (MCMs), DRAMs 및 FeRAMs 제조에 유용하다.
Tingkai Li 등에 의해 발명되어 1999년 4월 28일자 출원된 미국 특허출원 09/301,420호(발명의 명칭: "C-Axis Oriented Lead Germanate Film and Deposition Method")에서는 PGO 막이 개시되었다. 이 막은 작은 Pr치, 작은 유전 상수 및 큰 Ec치를 갖는 일차 c-축 배향을 갖는다. 그러한 막은 1T 메모리 제조시 유용하다.
Tingkai Li 등에 의해 발명되어 1999년 4월 28일자 출원된 미국 특허출원 09/301,434호(발명의 명칭:"Ferroelectric Lead Germanate Film and Deposition Method")에서는 CVD Pb3GeO5막이 MEMS 및 MCMs 제조시 유용한 개선된 강유전 특성을 갖는 것으로 개시되었다. 상기 동시 계류 중인 특허 출원은 본 특허 명세서에 참고 문헌으로서 삽입되어 있다.
단상 PGO 막의 강유전 특성이 결정학적 조정에 의해 강화될 수 있다면 유리할 것이다. 또한 결정성 PGO 막이 c-축을 따라 일차적으로 정렬될 수 있다면 유리할 것이다.
강유전성 PGO 막이 상 균일성 및 마이크로 구조를 갖도록 상업적으로 제조될 수 있다면 유리할 것이다.
단상 PGO 막이 단일 결정성 구조와 관련된 강유전 특성을 갖도록 개발될 수 있다면 유리할 것이다.
강유전성 커패시터 전극들과 그 사이에 있는 강유전성 물질간의 격자 부정합이 최소화될 수 있다면 유리할 것이다. 또한 강유전성 물질이 전극 물질로부터 에피택셜 성장하여 격자 부정합을 최소로 할 수 있다면 유리할 것이다.
도 1은 PGO 막을 에피택셜 성장시키는 방법의 단계를 나타낸 공정도.
도 2는 강유전 특성을 갖는 본 발명의 PGO 막을 이용한 커패시터를 나타낸 도면.
도 3은 400 내지 550℃ 범위의 온도에서 퇴적된 Pb5Ge3O11막의 X-레이 패턴을 나타낸 도면.
도 4는 다양한 산소 분압 및 500℃에서 퇴적된 Pb5Ge3O11막의 X-레이 패턴을 나타낸 도면.
도 5는 500℃에서 퇴적된 본 발명의 부분적 에피택셜 PGO 막의 X-레이 패턴을 나타낸 도면.
도 6은 c-축 배향을 갖는 전형적 에피택셜 Pb5Ge3O11막의 X-레이 패턴을 나타낸 도면 (종래 기술).
도 7 및 도 8은 c-축 배향을 갖는 에피택셜 성장된 PGO 박막 형성의 SEM 현미경 사진.
도 9a 및 도 9b는 본 발명에 따라 퇴적된 부분적 에피택셜 Pb5Ge3O11막의 강유전 특성을 나타낸 도면.
도 10a 및 10b는 본 발명의 PGO 막의 피로 특성을 나타낸 그래프.
도 11은 본 발명의 PGO 막의 I-V 곡선을 나타낸 그래프.
도 12는 본 발명의 PGO 막의 유전 상수를 나타낸 그래프.
도 13 및 도 14는 Ir (Ⅲ) 전극을 갖는 에피택셜 c-축 배향 Pb5Ge3O11의 강유전 특성을 나타낸 그래프.
따라서, 납 게르마늄 옥사이드 (PGO) 막에 있어서 반도체 웨이퍼 상에 c-축 배향을 갖는 에피택셜 PGO 막을 형성하기 위한 방법이 제공된다. 이 방법은 하기의 단계를 포함한다:
a) [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 5:3 범위의 몰비를 갖는 PGO 혼합물을 형성하는 단계;
b) 단계 a)의 혼합물을 각각 약 8:2:1의 몰비를 갖는 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매로 용해시켜 약 0.05 내지 0.2몰랄 농도의 PGO 혼합물 농도를 갖는 전구체 용액을 형성하는 단계;
c) 전구체 증발기를 이용하여, 약 170 내지 250℃ 범위의 온도에서 전구체 용액을 가열하여 전구체 증기를 생성하는 단계;
c1) 약 170 내지 250℃ 범위의 온도로 예비 가열되고, 약 3000 내지 5000 표준㎤/분(sccm) 범위의 아르곤 기류를 갖는 반응기에서 전구체 기체를 혼합시키는 단계;
c2) 산소 기류를 약 2000 내지 3000 sccm 범위로 반응기에 도입시키는 단계;
d) 약 480 내지 550℃ 범위의 온도에서 웨이퍼를 가열하여 웨이퍼 상에서 단계 c)에서 형성된 전구체 증기를 분해하는 단계;
e) 강유전 특성을 갖는 균일한 막이 형성되도록 반도체 웨이퍼 위의 도전성 전극 상에 Pb5Ge3O11의 제 1 상을 포함하는 PGO 막을 에피택셜 성장시키는 단계.
본 발명의 요지는 PGO 막의 강유전 특성이 개선되도록 단계 e)가 99% 이상의 Pb5Ge3O11상이 c-축 결정학적 배향을 갖도록 에피택셜 성장시키는 것을 포함한다.
본 발명의 다른 요지는 단계 e) 이후에 추가의 단계 f)를 갖는다. 단계 f)에서는 PGO 막의 c-축 배향이 강화되도록 산소 또는 Pb를 갖는 산소 분위기 군으로부터 선택된 분위기 중, 약 500 내지 550℃ 범위의 온도에서 단계 e)에서 형성된 PGO 막을 어닐링한다.
본 발명의 또 다른 요지는 단계 f) 이후에 추가의 단계 g) 및 h)를 포함하고, 단계 e)의 PGO 막을 이용하여 강유전성 장치가 형성된다:
g) (111) 배향을 갖는 PGO 막 위에 도전성 전극을 형성하는 단계; 및
h) 단계 e)에서 형성된 PGO 막 및 단계 g)에서 형성된 전극 사이의 계면이 개선되도록 산소 또는 Pb를 갖는 산소 분위기 군으로부터 선택된 분위기 중, 약500 내지 550℃ 범위의 온도에서 단계 e)에서 형성된 PGO 막을 어닐링하는 단계.
단계 f) 및 h)는 PGO 막을 어닐링하도록 고속 열 어닐링 (RTA) 공정을 이용하는 것을 포함한다. RTA 공정은 약 10 내지 200℃/초 범위의 열 속도를 갖고, 지속 시간은 약 10 내지 1800초이다.
개선된 강유전 특성을 갖는 PGO 막이 또한 제공된다. PGO 막은 Pb5Ge3O11의 제 1 상을 포함한다. Pb5Ge3O11상은 99% 이상의 c-축 결정성 배향을 가지며, 여기서 c-축 배향 및 균일한 구조가 강유전성 막 특성을 증진시킨다. 본 발명의 다른 요지에서는 PGO 막이 Pb3GeO5의 제 2 상을 추가로 포함한다. Pb3GeO5막의 상 범위는 약 0.1 내지 5%이다.
강유전 특성을 갖는 커패시터가 또한 제공된다. 상기 커패시터는 제 1 도전성 전극, 제 1 전극을 적층하는 99% 이상의 c-축 결정성 배향을 갖는 Pb5Ge3O11상을 포함하는 PGO 막 및 PGO 막을 적층하는 제 2 도전성 전극을 포함한다. 커패시터는 5V의 인가된 전압에서 약 6.11μC/㎠의 2Pr 및 약 108kV/cm의 2Ec를 갖는다.
본 발명의 에피택셜 박막은 우수한 강유전 특성을 갖는다. 따라서, 이러한 에피택셜 성장된 강유전성 박막은 FeRAM 장치 제조에 중요한 역할을 한다. 본 발명은 c-축 배향을 따라 강유전성 Pb5Ge3O11박막을 에피택셜 성장시키는 방법을 제공한다. X-레이 회절 및 SEM 마이크로 구조에 의해 c-축을 따라 강유전성 에피택셜 Pb5Ge3O11박막의 형성을 확인한다. Ir (Ⅲ) 전극을 갖는 전형적인 300㎚ 두께의 에피택셜 Pb5Ge3O11박막은 우수한 강유전성 및 전기적 특성: 잔류 분극 (2Pr) 및 보자력 장 (2Ec)치를 나타낸다. 하기에 나타난 바와 같이, 초기 실험 데이터는 각각 약 6.11μC/㎠ 및 108kV/cm의 2Pr 및 2Ec를 나타낸다. 또한 막은 우수한 피로 특성을 나타내고: 1×109스위칭 주기까지는 피로가 관찰되지 않는다. 누설 전류는 인가된 전압에 따라 증가하고, 100kV/cm에서 약 9.5×10-7A/㎠이다. 유전 상수는 약 30 내지 70이다. 이러한 고질의 MOCVD Pb5Ge3O11막은 FRAM 장치 용도로 이용될 수 있다.
본 발명은 Pb5Ge3O11막의 에피택셜 제 1 상을 포함하는, 개선된 강유전 특성을 갖는 납 게르마늄 옥사이드 (PGO)막에 관한 것이다. 종래 기술에 공지된 바와 같이, 에피택셜 막의 특성은 단일 결정성 물질과 유사하며, 참된 단일 결정성 또는 다결정성 막과 물리적으로 구별된다. Pb5Ge3O11상은 99% 이상의 c-축 결정성 배향을 갖고, 여기서 c-축 배향은 강유전 막 특성을 증진한다 Pb5Ge3O11상은 에피택셜 성장된다. 따라서, Pb5Ge3O11상의 결정 구조는 실질적으로 단일 결정이다. 구조 내 격자 부정합은 매우 작다. 사실, 존재하는 입자 경계는 에피택셜 성장시 형성되는 격자 결점이라고 말할만큼 부정합한다. 따라서, PGO 막은 매우 균일하다. PGO 막의 균일성 및 c-축 배향은 강유전 특성을 최적화 하도록 증진한다.
본 발명의 다른 요지에서는 PGO 막이 Pb3GeO5의 제 2 상을 포함한다. Pb3GeO5상의 상 범위는 약 0 내지 5%이다. 즉, 본 발명의 다른 요지에서는 제 2 상이 존재하지 않는다. Pb3GeO5상에 과량 존재하는 Pb는 Pb 결핍을 방지하고, Pb5Ge3O11상의 에피택셜 성장을 강화시킨다.
도 1은 PGO 막의 에피택셜 성장시키는 방법의 단계를 도시한다. 단계(100)은 반도체 웨이퍼를 제공한다. 본 발명의 다른 요지에서는 반도체 웨이퍼 상에 (111) 결정성 배향을 갖는 도전성 전극을 퇴적하는 선행 단계(102) (도시하지 않음)를 추가로 갖는다. 전극 물질은 이리듐 및 백금으로 이루어진 군으로부터 선택된다. 상기 물질은 강유전성 형태의 거패시터에서 전극으로서 사용된다. 단계(102)는 [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 4.5:3 내지 5.5:3 범위의 몰비를 갖는 PGO 혼합물을 형성한다. [Pb(thd)2] 또는 Pb는 비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)납 (Ⅱ)이고, [Ge(ETO)4]는 게르마늄 (Ⅳ) 에톡시드이다. 본 발명의 방법은 이 범위 밖의 몰비에서도 작용할 것이다. 본 발명의 다른 요지에서는 단계(102)가 약 5:3의 몰비로 [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하는 것을 포함한다. 높은 전구체 온도가 이용될 때, 전형적으로 5:3 이상의 Pb 비가 이용된다 (하기 단계 106 참조). 다르게는, Pb 분위기가 퇴적 및 어닐링 공정 중에 제공될 때, 5:3 이하의 Pb 비가 이용된다 (하기 단계 106 내지 118 참조). 상기 물질이 일반적으로 바람직하지만, 대체할 수 있는 물질의 일람표를 표 3에 나타내었다.
게르마늄 알콕시드, 게르마늄 할라이드, 납 알키드 및 납 할라이드와 같은 액체 전구체는 전구체 증기를 제조하기 위해 조절된 온도를 갖는 버블러 (bubbler)를 이용한다. 납 β-디케토네이트와 같은 고체 전구체는 용매에 용해되어, 플래시증발기로 커플링된 액체 전달계를 이용하여 전구체 증기를 생성한다. 표 3은 본 발명의 다른 요지에서 택일적으로 이용되는 PGO 막 전구체의 일람표이다. 표 4는 본 발명의 다른 요지에 택일적으로 이용될 수 있는 용매의 일람표이다.
표 3
<PGO 막에 대한 전구체의 특성>
표 4
<PGO 막에 대한 용매의 특성>
단계(104)는 단계(102)의 혼합물을 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매로 용해시켜 전구체 용액을 형성한다. 본 발명의 다른 요지에서는 단계(104)가 각각 약 8:2:1 몰비의 테트라히드로푸란, 이소프로판올 및 테트라글라임용매를 포함한다. 다르게는 테트라히드로푸란을 부틸 에테르로 대체할 수 있다. 단계(104)는 약 0.05 내지 0.2몰랄 농도의 PGO 혼합물을 갖는 전구체 용액을 형성하는 것을 포함한다. 상기 용매가 일반적으로 바람직하지만, 택일적 용매의 열람표를 표 4에 나타내었다.
단계(106)은 단계(104)에서 형성된 용액으로부터 전구체 기체를 생성한다. 단계(100)이 전구체 증발기를 제공할 때, 단계(106)은 전구체 기체가 형성되도록 전구체 용액을 약 170 내지 250℃로 가열하기 위한 전구체 증발기를 이용한다. 상기와 같이, 단계(102)에서 납 및 게르마늄 화합물의 몰비를 조절함으로써 증발기 온도 범위를 넓힐 수 있다. 전형적인 반응기는 전구체 기체 및 수송 기체 라인, 배출 라인, 기류 플랜지 및 반응기 벽에 대해 조절된 가열 계가 장착되어 있다. 옥사이드 전구체의 분해 또는 축합을 피하기 위해 기류 플랜지 및 반응기 벽의 온도가 조절된다.
단계(108)은 단계(106)에서 형성된 전구체 기체를 웨이퍼 상에서 분해한다. 더 큰 범위의 온도도 가능하지만, 단계(108)은 약 480 내지 550℃ 범위의 온도로 웨이퍼를 가열하는 것을 포함한다. 다른 퇴적법에 있어서도 이와 같은 상대적으로 낮은 온도가 에피택셜 성장에 바람직한 낮은 PGO 퇴적 속도를 증진하는 경향이 있다.
단계(110)은 도전성 전극 상에서 Pb5Ge3O11의 제 1 상을 포함하는 PGO 막을 에피택셜 성장시킨다. 단계(110)은 c-축 결정성 배향을 갖도록 Pb5Ge3O11을 에피택셜성장시키는 것을 포함한다. 전형적으로, Pb5Ge3O11상 중 99% 이상의 결정이 c-축 배향으로 정렬되어 있다. 본 발명의 다른 요지에서는 단계(110)이 약 0 내지 5%의 상 범위를 갖는 Pb3GeO5의 제 2 상을 에피택셜 성장시키는 것을 포함한다. 단계(112)는 강유전 특성을 증진하도록 균일화된 생성물, 즉 PGO 막이다.
본 발명의 다른 요지에서는, 단계(100)이 액체 펌프를 제공한다. 따라서, 추가의 단계가 단계(104) 후 및 단계(106) 전에 있다. 단계(104a) (도시하지 않음)는 액체 펌프를 사용하여 단계(104)의 전구체 용액을 약 0.05 내지 0.2㎖/분 범위의 속도로 단계(106)의 전구체 증발기에 도입한다. 용매에 비해 Pb 및 Ge의 농도가 낮은 것이 에피택셜 성장시키는 것을 돕는 낮은 PGO 퇴적 속도를 증진한다.
본 발명의 다른 요지에서는 IC, 또는 반도체 웨이퍼가 반응기에 위치하며, 단계(106) 이후에 추가의 단계가 있다. 단계(106a)는 반응기 내의 전구체 기체를 약 170 내지 250℃ 범위의 온도에서 예비 가열된 약 3000 내지 5000 표준㎤/분sccm 범위의 슈라우드 유량의 아르곤 기체와 혼합한다. 슈라우드 유량 및 온도 범위를 넓힐 수도 있다. 단계(106b)는 낮은 PGO 막 퇴적 속도가 높아지도록 약 2000 내지 3000sccm의 범위로 반응기에 산소 기류를 도입한다. 산소 분위기는 택일적으로 순수한 O2, N2O 또는 두 가지의 혼합물을 포함한다. 단계(100)은 IC 웨이퍼가 반응기 중 웨이퍼 척 (chuck) 상에 위치되도록 한다. 이어, 단계(106a) 및 (106b)는 전구체 증기 압력이 약 30 내지 50 토르 (T) 범위가 되도록 하는 것을 포함하고, 단계(108)은 반응기 챔버 압력이 약 0.1 내지 5T 범위가 되도록 하는 것을 포함한다. 전형적인 반응기 시스템은 기판 표면 상에 PGO 막이 퇴적되기 전에 기체 상에서의 예비 반응을 피하도록 기판 표면에 가깝게 산소 또는 반응 물질을 주입하도록 산소 및 반응물에 대한 별도의 라인 및 슈라우드 유량 (shroud flow)의 기체를 이용한다. 산소 및 반응물질 분포는 멀티-라인 및 질량 흐름 조절기에 의해 조절된다. 또한, 증발기와 반응기 사이의 높은 압력 차이는 PGO 막의 에피택셜 성장시 필요한 낮은 퇴적 속도를 증진한다.
잘 알려진 바와 같이, 낮은 물질 퇴적 속도는 일반적으로 바람직하지 못하다. 낮은 퇴적 속도는 공정 시간을 증가시키므로 공정 비용을 증가시킨다. 본 발명의 공정이 PGO 막에 대해 상대적으로 느린 MOCVD 퇴적을 이용함에도 불구하고, 이러한 공정은 상응하는 MBE 공정에 비해 더 빠르고 더 값싸다.
본 발명의 다른 요지에서는 단계(112) 이후에 추가의 단계 (114)가 있다. 단계(114)는 PGO 막의 c-축 배향이 강화되도록 산소 및 Pb를 갖는 산소 분위기 군으로부터 선택된 분위기 중, 약 500 내지 550℃ 범위의 온도에서 단계(110)에서 성장된 PGO 막을 어닐링시킨다. 다르게는, 제 2 어닐링 공정에서의 보상으로 넓은 범위의 퇴적 온도가 이용된다. 어닐링 공정은 전형적으로 퇴적시 이용되는 반응기와 분리된 어니링 챔버에서 실시된다.
본 발명의 다른 요지에서는 강유전성 장치가 단계(110)의 PGO 막으로 형성된다. 즉, 도전성 전극이 PGO 막 하부에 존재한다. 이어, 단계(110) 이후에 추가의 단계 (116) 및 (118)이 있다. 단계(116)은 단계(110)에서 형성된 PGO 막 위에 (111) 배향을 갖는 도전성 전극을 형성한다. 단계(118)은 산소 및 Pb를 갖는 산소 분위기로부터 선택된 분위기 중, 약 500 내지 550℃ 범위의 온도에서 단계(110)에서 형성된 PGO 막을 어닐링한다. 단계(110)에서 형성된 PGO 막 및 단계(116)에서 형성된 전극 사이의 계면은 개선된다.
단계(114) 및 (118)은 약 10 내지 100% 범위의 분압에서 산소를 도입시키는 것을 포함하며, 20% 이상의 분압이 바람직하다. 본 발명의 다른 요지에서는 단계(114) 및 (118)이 약 10 내지 200℃/초 범위의 가열 속도 및 약 10분의 지속 시간에서 노 (furnace) 및 급속 열 어닐링 (RTA)로 구성된 군으로부터 선택된 어닐링 방법을 이용하는 것을 포함한다.
본 발명의 다른 요지에서는 반도체 웨이퍼 장착시, 단계(100)에서 고속 회전계가 제공된다. 이어, 단계(110)은 얻어진 PGO 막의 균일성이 강화되도록 600 내지 1000rpm 범위의 회전 속도로 조절하는 것을 포함한다.
도 2는 강유전 특성을 갖는 본 발명의 PGO 막을 이용한 커패시터를 도시한다. 커패시터(200)는 (111) 결정성 배향을 갖는 제 1 도전성 전극(202), 제 1 도전성 전극 상에 위치한 c-축 결정성 배향을 갖는 에피택셜 Pb5Ge3O11상을 포함하는 PGO 막(204), 및 (111) 결정성 배향을 갖는 PGO 막(204) 상에 위치한 제 2 도전성 전극 (206)을 포함하며, 이에 따라 PGO 막 커패시터가 형성된다. 본 발명의 다른 요지에서는 PGO 막 제 1 상(204)의 c-축 배향이 99% 이상이다. PGO 막(204)이 전극(202) 상에 에피택셜 성장하고, 전극(206)이 PGO 막(204)으로부터 에피택셜 성장하기 때문에 전극(202/206) 및 PGO 막(204) 사이에 격자 부정합이 거의 없다. 또한 Ir, Pt 및 Ir/Pt 전극 물질의 선택은 격자 부정합을 최소화 하도록 작용한다. 본 발명의 다른 요지에서는 Ti, TiN, Ta, TaN과 같은 배리어 층 (도시하지 않음)이 PGO 박막(204) 및 전극(202/206) 사이에 사용된다.
커패시터(200)는 분극 (Pr) 및 보자력 장 (Ec)을 포함하는 강유전 특성을 갖고 있다. 2Pr은 약 6.1μC/㎠이고, 2Ec는 5V의 인가된 전압에서 약 108kV/cm이다.
커패시터(200)은 약 30 내지 70 범위의 유전 상수, 1 ×109주기의 분극 스위칭 후, 약 95 내지 99의 분극 (Pr) (도 8) 및 약 1000초의 지속 시간 후, 80 내지 90%의 잔류 분극을 포함하는 강유전 특성을 갖고 있다.
본 발명의 에피택셜 막은 시험하기 위해 성장시켰다. Pb5Ge3O11막을 성장시킬 때 액체 전달계를 갖는 EMCORE 옥사이드 MOCVD 반응기를 사용하였다. 그러한 계를 동시 계류 중인 미국 특허 출원 제09/301,435호 중 도 1에 나타내었다. MOCVD 공정을 이용하여 Pb5Ge3O11막을 6" Pt 또는 Ir 커버된 Si 웨이퍼 상에 도포하였다. PGO 박막에 대한 전구체를 표 5에 열거하였다. 5:3 몰비를 갖는 납 비스(2,2,6,6-테트라메틸-3,5-헵탄디오네이토)[Pb(thd)2] 및 게르마늄 에톡시드 [Ge(ETO)4]를 8:2:1 몰비로 부틸 에테르 또는 테트라히드로푸란, 이소프로판올 및 테트라글라임 혼합 용매에 용해시켰다. 전구체 용액은 0.05 내지 0.2 M/L의 PGO 농도를 갖는다.
표 5
<PGO 박막에 대한 전구체의 특성>
이 용액을 펌프를 이용하여 0.05 내지 0.2㎖/분의 속도로 증발기 (170 내지 250℃)속으로 주입하였다. 전구체 기체를 170 내지 250℃에서 예비가열된 아르곤 기류를 이용하여 반응기 속으로 넣었다. 퇴적 온도 및 압력은 각각 500 내지 550℃ 및 0.1 내지 5 토르이다. 성장 속도는 2㎚/분 이하로 조절하였다. 반응기 속의 Ar의 슈라우드 유량은 3000 내지 5000sccm이고 산소는 2000 내지 3000sccm이었다. 이와 같이 퇴적된 PGO 막 상에 상부 전극을 퇴적한 후, PGO 박막의 강유전성 및 전기적 특성을 개선시키도록 산소 분위기 하의 500 내지 550℃에서 5 내지 20분의 지속 시간을 갖는 RTA 공정을 사용하였다. Pb5Ge3O11막의 기본 조성물, 상, 강유전성 및 전기적 특성을 측정하였다. Pb5Ge3O11막의 조성은 울트라 고분리 X-레이 광전자 분광계 (XPS) 및 에너지 분산 X-레이 분석 (EDX)을 이용함으로써 분석하였다. 막의 상은 X-레이 회절에 의해 확인하였다. PGO 막의 두께 및 표면 모폴로지는 스캐닝 전자 현미경으로 조사하였다. 막의 누설 전류 및 유전 상수는 각각 HP4155-6 정밀 반도체 파라미터 분석기 및 케틀리 (Keithley) 182 CV 분석기를 이용하여 측정하였다. 막의 강유전 특성은 표준 RT66A 실험기에 의해 측정하였다.
도 3은 400 내지 550℃ 범위의 온도에서 퇴적된 Pb5Ge3O11막의 X-레이 패턴이다. c-축 배향된 PGO 상의 핵 형성은 400℃ 이하의 퇴적 온도에서 시작된다. 기판 온도를 증가시킬수록 입자 성장 및 c-축 배향된 PGO 막이 형성된다. 매우 날카로운 (001), (002), (003), (004), (005) 및 (006) 피크는 500℃ 기판 온도에서 관측되는데 c-축 배향이 바람직하며 Pb5Ge3O11막의 결정화가 잘 되었다는 것을 나타낸다. 500℃ 이상에서, 작은 제 2 상 Pb3GeO5이 관측되었고, c-축 피크의 강도가 감소함에 따라 기판 온도 증가와 함께 증가하였다. 이 제 2 상은 c-축 배향에 있어서 가장 좋은 퇴적 온도는 전형적으로 500℃ 근처이다.
도 4는 다양한 산소 분압 및 500℃에서 퇴적된 Pb5Ge3O11막의 X-레이 패턴이다. 산소 분압을 증가시킬수록 c-축 배향 피크는 강해진다. 그러나, 산소 분압이 높을수록 기체상에서 전구체 기체와 예비 반응하게 되어 표면 조도화 및 입자화가 높아진다. 따라서, 적당한 산소 분압이 필요하다. 또한 전형적으로 본 발명의 PGO 박막을 에피택셜 성장시키기 위해 0.1 내지 5 토르의 낮은 퇴적 압력 및 2㎚/분 이하의 낮은 성장 속도가 이용된다.
도 5는 500℃에서 퇴적된 본 발명의 부분적 에피택셜 PGO 막의 X-레이 패턴이다. X-레이 분석으로부터 에피택셜 c-축 배향된 Pb5Ge3O11막의 형성을 확인하였다. 도 6은 c-축 배향된 전형적인 에피택셜 Pb5Ge3O11막 (종래 기술)의 X-레이 패턴이다. 도 5 및 도 6에서, 매우 날카로운 (001), (002), (003), (004), (005) 및 (006) 피크가 관찰되었으며, 이는 에피택셜 c-축 배향된 Pb5Ge3O11막의 형성을 나타낸다.
도 7 및 도 8은 c-축 배향을 갖는 에피택셜 성장시킨 PGO 박막의 형성에 대한 SEM 현미경 분석을 도시한다. 도 7은 부분적 에피택셜 PGO 박막의 마이크로 구조를 도시한다 도 8은 본 발명의 전형적인 에피택셜 c-축 배향된 PGO 박막의 마이크로 구조를 도시한다. 에피택셜 성장은 층층마다 형성된다. 마이크로 구조 분석은 전형적인 에피택셜 성장 형식인 표면 모폴리지 적층된 구조를 나타낸다.
도 9a 및 도 9b는 이와 같이 퇴적된 본 발명의 부분적 에피택셜 Pb5Ge3O11막의 강유전 특성을 도시한다. 500℃에서 10분간 RTP 어닐링시킨 후, 부분적 에피택셜 Pb5Ge3O11막의 강유전 특성은 더욱 개선되었다. 도 9a는 3.72μC/㎤의 잔류 분극 (2Pr) 및 67kV/cm의 보자력 장 (2Ec)과 함께 사각형 및 포화된 이력 곡선을 나타낸다. 전압을 높일수록 Pr 및 Ec치는 증가하고, 이력 곡선은 도 9b에 나타낸 바와 같이 사각화 및 포화되었다.
도 10a 및 도 10b는 본 발명의 PGO 막의 피로 특성을 도시한다. 부분적 에피택셜 Pb5Ge3O11막의 피로 특성은 5V (100kHz 2 분극 방형파)에서 측정하였다. 샘플이 1×109주기 스위칭된 후, 막은 피로를 나타내지 않았다. 도 10a는 Ir(Ⅲ)/Ti/SiO2/Si 기판 상의 부분적 에피택셜 Pb5Ge3O11박막의 피로 특성을 나타낸다. 피로 시험 후, 이력 곡선에서는 어떠한 변화도 나타나지 않았다. 막의 2Pr 및 2Ec치는 도 10b에 나타난 바와 같이, 피로 시험 전에 3.72μC/㎠ 및 67kV/cm이고, 피로 시험 후에 3.70μC/㎠ 및 73kV/cm이다.
Pb5Ge3O11막의 우수한 피로 특성은 Pb5Ge3O11격자 구조 때문인 것으로 생각된다. Pb5Ge3O11물질은 c-축을 따라 큰 분극을 갖고 있으며, b-축을 따라서는 분극이 적거나 없다. 따라서, 대부분의 도메인 구성은 180°도메인이다. 이러한 이유로 인해, Pb5Ge3O11은 이중층 옥사이드와 유사하게 우수한 피로 특성을 갖는다.
도 11은 본 발명의 PGO 막의 I-V 곡선을 도시한다. 낮은 누설 전류 밀도는 메모리 장치 기술에 중요하다. 도 11은 300㎚ 두께의 부분적 에피택셜 Pb5Ge3O11막의 I-V 곡선을 나타낸다. 우수한 I-V 특성이 관측되었다. Pb5Ge3O11박막의 누설 전류 밀도는 전압이 증가함에 따라 증가하고, 약 100kV/cm에서 9.5 ×10-7A/㎠이다.
도 12는 본 발명의 PGO 막의 유전 상수를 도시한다. 유전 상수는 메모리 장치, 특히 1-트랜지스터 메모리에 중요한 다른 특성이다. Pb5Ge3O11박막의 유전 상수는 대부분의 강유전성 물질과 유사한 행동을 나타낸다. 유전 상수는 인가된 전압에 따라 변한다. 부분적 에피택셜 Pb5Ge3O11박막의 최대 유전 상수는 약 94로 나타났다.
도 13 및 도 14는 Ir (Ⅲ) 전극을 갖는 에피택셜 c-축 배향된 Pb5Ge3O11박막의 강유전 특성을 도시한다. 잔류 분극 (2Pr) 및 보자력 장 (2Ec)치는 각각 약 6.11μC/㎠ 및 108kV/cm이다. 막은 또한 우수한 피로 특성을 나타내고: 1 ×109스위칭 주기까지는 피로 특성이 관측되지 않았다. 전압이 증가할수록 누설 전류가 증가하였으며, 약 100kV/cm에서 9.7 ×10-7A/㎠이었다. 유전 상수는 약 30 내지 70이었다. 고질의 MOCVD Pb5Ge3O11막은 1-트랜지스터/1-커패시터 메모리 및 단일 트랜지스터 메모리 기술에 사용될 수 있다.
본 발명은 실질적으로 단일 결정성 PGO 막 및 이 막의 강유전 특성을 최적화하기 위한 퇴적 방법을 제공한다. PGO 막 및 부수되는 전극은 모두 구조 사이에서 부정합을 위해 에피택셜 성장된다. MOCVD 퇴적 방법 및 RTP 어닐링 공정은 PGO 막이 상업적 제조 공정에서 에피택셜 성장되도록 한다. 본 발명의 다른 변형예 및 구체예는 당업자에게 자명할 것이다.

Claims (25)

  1. 납 게르마늄 옥사이드 (PGO) 막에 있어서, 하기의 단계를 포함하는 반도체 웨이퍼 상에 PGO 막을 에피택셜 성장시키는 방법:
    a) [Pb(thd)2] 및 [Ge(ETO)4]를 혼합하여 약 4.5:3 내지 5.5:3 범위의 몰비를 갖는 PGO 혼합물을 형성하는 단계;
    b) 단계 a)의 혼합물을 테르라히드로푸란, 이소프로판올 및 테트라글라임 용매로 용해시켜 전구체 용액을 형성하는 단계;
    c) 단계 b)에서 형성된 용액으로부터 전구체 기체를 생성하는 단계;
    d) 단계 c)에서 형성된 전구체 기체를 웨이퍼 상에서 분해시키는 단계;
    e) 강유전 특성을 갖는 균일한 막이 형성되도록 Pb5Ge3O11의 제 1 상을 포함하는 PGO 막을 에피택셜 성장시키는 단계.
  2. 제 1항에 있어서, 단계 a)가 [Pb(thd)2] 및 [Ge(ETO)4]을 약 5:3 의 몰비로 혼합하는 것을 포함하는 방법.
  3. 제 1항에 있어서, 단계 b)가 각각 약 8:2:1의 몰비로 테트라히드로푸란, 이소프로판올 및 테트라글라임 용매를 포함하는 방법.
  4. 제 1항에 있어서, 단계 b)가 약 0.05 내지 0.2몰랄 농도의 PGO 혼합물을 갖는 전구체 용액을 형성하는 것을 포함하는 방법.
  5. 제 1항에 있어서, 단계 b) 이후와 단계 c) 이전에 단계 b1)을 추가시키는 것을 포함하고, 단계 c)가 약 170 내지 250℃ 범위의 온도로 전구체 용액을 가열하기 위해 전구체 증발기를 이용하는 것을 포함하는, 액체 펌프 및 전구제 증발기가 제공된 방법:
    b1) 약 0.05 내지 0.2㎖/분 범위의 속도에서 단계 b)의 전구체 용액을 단게 c)의 전구체 증발기 속으로 도입시키기 위해 액체 펌프를 이용하는 단계.
  6. 제 1항에 있어서, 단계 c) 이후에 하기의 단계 c1) 및 c2)를 추가시키는 것을 포함하는, 반응기에 반도체 웨이퍼가 제공된 방법:
    c1) 반응기내의 전구체 기체를 약 170 내지 250℃ 범위의 온도로 예비 가열되고, 약 3000 내지 5000 표준㎤/분(sccm) 범위의 슈라우드 유량의 아르곤 기체와 혼합시키는 단계; 및
    c2) 산소 기류를 약 2000 내지 3000 sccm 범위로 반응기에 도입시키는 단계.
  7. 제 6항에 있어서, 단계 c1) 및 c2)에서 전구체 증기압이 약 30 내지 50 토르(T) 범위인 것을 포함하고, 단계 d)에서 반응기 챔버 압력이 약 0.1 내지 5T 범위인 것을 포함하며, 반도체 웨이퍼가 반응기 중 웨이퍼 척 상에 위치된 방법.
  8. 제 1항에 있어서, 단계 d)가 약 480 내지 550℃ 범위의 온도로 웨이퍼를 가열하는 것을 포함하는 방법.
  9. 제 1항에 있어서, 단계 a) 이전에 하기의 단계를 추가시키는 것을 포함하는 방법:
    이리듐 및 백금으로 구성된 군으로부터 선택된 도전성 전극 물질을 갖고, 반도체 웨이퍼를 적층하며, (111) 배향을 갖는 도전성 전극을 퇴적시키는 단계.
  10. 제 1항에 있어서, 단계 e)가 PGO 막의 강유전 특성이 개선되도록 Pb5Ge3O11상을 에피택셜 성장시켜 c-축 결정성 배향을 갖도록 하는 것을 포함하는 방법.
  11. 제 10항에 있어서, 단계 e)가 c-축 결정성 배향으로 99% 이상의 결정을 갖도록 Pb5Ge3O11상을 에피택셜 성장시키는 것을 포함하는 방법.
  12. 제 1항에 있어서, 단계 e) 이후에 하기의 단계 f)를 추가시키는 것을 포함하는 방법:
    f) PGO 막의 c-축 배향이 강화되도록 산소 또는 Pb를 갖는 산소 분위기로부터 선택된 분위기 중, 약 500 내지 550℃ 범위의 온도에서 단계 e)에서 형성된 PGO 막을 어닐링하는 단계.
  13. 제 12항에 있어서, 도전성 전극이 PGO 막 하부에 존재하고, 단계 f) 이후에 단계 g) 및 h)를 추가시키는 것을 포함하는 방법:
    g) 단계 e)에서 형성된 PGO 막 위에 (111) 배향을 갖는 도전성 전극을 형성시키는 단계; 및
    h) 단계 e)에서 형성된 PGO 막 및 단계 g)에서 형성된 전극의 계면이 개선되도록 산소 또는 Pb를 갖는 산소 분위기 군으로부터 선택된 분위기 중, 약 500 내지 550℃ 범위의 온도에서 단계 e)에서 형성된 PGO 막을 어닐링하는 단계.
  14. 제 13항에 있어서, 단계 f) 및 단계 h)가 약 20 내지 100% 범위의 분압에서 산소를 도입시키는 것을 포함하는 방법.
  15. 제 13항에 있어서, 단계 f) 및 단계 h)가 약 10 내지 200℃/초 범위의 가열 속도와 약 10초의 지속 시간에서, 노 (furnace) 어닐링 및 급속 열 어닐링 (RTA)으로 이루어진 군으로부터 선택된 어닐링 방법을 이용하는 방법.
  16. 제 1항에 있어서, 단계 e)가 약 0 내지 5%의 상 범위를 갖는 제 2 상 Pb3GeO5를 에피택셜 성장시키는 것을 포함하는 방법.
  17. 제 1항에 있어서, 단계 e)가 PGO 막의 균일성이 강화되도록 600 내지 1000rpm 범위로 회전 속도록 조절하는 것을 포함하는 고속 회전계가 제공된 방법.
  18. 제 1 상의 에피택셜 Pb5Ge3O11막을 포함하고, 상기 Pb5Ge3O11상이 c-축 결정성 배향을 가지므로 c-축 배향 및 균일한 구조가 강유전 막 특성을 증진시키는 개선된 강유전 특성을 갖는 납 게르마늄 옥사이드 (PGO) 막.
  19. 제 18항에 있어서, Pb3GeO5상이 약 0 내지 5%의 상범위를 갖는 Pb3GeO5의 제 2 상을 포함하는 PGO 막.
  20. 제 18항에 있어서, Pb5Ge3O11의 제 1 상이 99% 이상의 c-축 배향을 갖는 PGO 막.
  21. 하기의 물질을 포함하는 강유전 특성을 갖는 커패시터:
    (111) 결정성 배향을 갖는 제 1 도전성 전극;
    상기 제 1 도전성 전극 위에 c-축 결정성 배향을 갖는 에피택셜 Pb5Ge3O11상 막을 포함하는 PGO 막; 및
    PGO 막 커패시터가 형성되도록 (111) 결정성 배향을 갖는 상기 PGO 막 위의 도전성 전극.
  22. 제 21항에 있어서, 상기 PGO 막이 0 내지 5%의 상 범위를 갖는 Pb3GeO5의 제 2상을 포함하는 커패시터.
  23. 제 21항에 있어서, 상기 제 1 상 c-축 배향이 약 99% 이상인 커패시터.
  24. 제 21항에 있어서, 강유전 특성이 약 30 내지 70 범위의 유전 상수를 포함하는 커패시터.
  25. 제 21항에 있어서, 강유전 특성이 1 ×109주기의 분극 스위칭 후, 약 95 내지 99% 분극 (Pr)을 포함하는 커패시터.
KR10-2000-0022520A 1999-04-28 2000-04-27 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법 KR100371299B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/302,272 US6190925B1 (en) 1999-04-28 1999-04-28 Epitaxially grown lead germanate film and deposition method
US09/302,272 1999-04-28
US9/302,272 1999-04-28

Publications (2)

Publication Number Publication Date
KR20010039587A KR20010039587A (ko) 2001-05-15
KR100371299B1 true KR100371299B1 (ko) 2003-02-06

Family

ID=23167035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0022520A KR100371299B1 (ko) 1999-04-28 2000-04-27 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법

Country Status (5)

Country Link
US (1) US6190925B1 (ko)
EP (1) EP1049147A3 (ko)
JP (1) JP3683158B2 (ko)
KR (1) KR100371299B1 (ko)
TW (1) TW455949B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
US6503763B2 (en) 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6586260B2 (en) * 2001-03-28 2003-07-01 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film electrodes having good surface smoothness and uniformity and methods for making the same
US6441417B1 (en) 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US7022991B2 (en) * 2001-06-13 2006-04-04 Delphi Technologies, Inc. Active regulator for maximizing pyroelectric sensitivity
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US7226666B2 (en) * 2002-02-04 2007-06-05 Oakland University Magnetoelectric effects of magnetostrictive and piezoelectric layered composites
JP3894554B2 (ja) * 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法
US6825519B2 (en) 2003-03-27 2004-11-30 Sharp Laboratories Of America, Inc. Selectively deposited PGO thin film and method for forming same
US6794198B1 (en) 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US20050019960A1 (en) * 2003-07-25 2005-01-27 Moon-Sook Lee Method and apparatus for forming a ferroelectric layer
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262339A (en) * 1979-04-05 1981-04-14 Bell Telephone Laboratories, Incorporated Ferroelectric digital device
JPH08277196A (ja) * 1995-03-31 1996-10-22 Tdk Corp 強誘電体薄膜、その製造方法、半導体不揮発性メモリー素子、強誘電体ゲート型ｆｅｔ素子およびセンサー
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5731608A (en) * 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same

Also Published As

Publication number Publication date
US6190925B1 (en) 2001-02-20
EP1049147A3 (en) 2002-05-29
EP1049147A2 (en) 2000-11-02
JP3683158B2 (ja) 2005-08-17
JP2001007103A (ja) 2001-01-12
TW455949B (en) 2001-09-21
KR20010039587A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
US6316797B1 (en) Scalable lead zirconium titanate(PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US5572052A (en) Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer
US5478610A (en) Metalorganic chemical vapor deposition of layered structure oxides
KR100371299B1 (ko) 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
KR100457003B1 (ko) 다상 납 게르마늄화물 막 및 퇴적 방법
US5625587A (en) Rare earth manganate films made by metalorganic decomposition or metalorganic chemical vapor deposition for nonvolatile memory devices
US6483137B2 (en) Capacitor utilizing c-axis oriented lead germanate film
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
KR100451011B1 (ko) 백금 전극상의 단상 페로프스카이트 강유전 막과 이 막의 제조방법 및 강유전성 디바이스
US6495378B2 (en) Ferroelastic lead germanate thin film and deposition method
EP1049149A2 (en) Multi-phase lead germanate film and deposition method
Li et al. Ferroelectric PbZr1-xTixO3 thin films made by various metalorganic chemical vapor deposition techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee