KR100379941B1 - 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 - Google Patents
거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 Download PDFInfo
- Publication number
- KR100379941B1 KR100379941B1 KR10-2001-0011457A KR20010011457A KR100379941B1 KR 100379941 B1 KR100379941 B1 KR 100379941B1 KR 20010011457 A KR20010011457 A KR 20010011457A KR 100379941 B1 KR100379941 B1 KR 100379941B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- ferroelectric thin
- ferroelectric
- forming
- memory device
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 230000006911 nucleation Effects 0.000 claims abstract description 54
- 238000010899 nucleation Methods 0.000 claims abstract description 54
- 238000002425 crystallisation Methods 0.000 claims abstract description 38
- 230000008025 crystallization Effects 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 39
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052788 barium Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 4
- 238000003980 solgel method Methods 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052746 lanthanum Inorganic materials 0.000 claims description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229910052758 niobium Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 2
- 230000010287 polarization Effects 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 230000014759 maintenance of location Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 238000002441 X-ray diffraction Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000005259 measurement Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 230000032683 aging Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000879 optical micrograph Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000000399 optical microscopy Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 인위적으로 핵생성 씨드를 이용한 선택적 핵생성 측면 결정화(Selectively Nucleated Lateral Crystallization : SNLC)에 의해 성장되는 거대 단결정립 강유전체 박막과, 단결정립 강유전체 박막을 이용한 강유전체 캐패시터 및 이를 이용한 강유전체 기억소자의 제조방법에 관한 것이다.
본 발명에 따른 단결정립 강유전체 박막의 제조방법은 반도체 기판의 일면에 도전성 재료를 사용하여 제1도전층을 형성하는 단계와, 상기 제1도전층 상부 중 강유전체 박막을 형성하고자 하는 위치에 인접하여 아일랜드 형태의 인위적인 핵생성 씨드를 형성하는 단계와, 상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와, 상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 단결정립 강유전체 박막으로 성장시키는 단계로 구성되는 것을 특징으로 한다.
Description
본 발명은 거대 단결정립 강유전체 박막의 제조방법에 관한 것으로, 보다 상세하게는 인위적으로 핵생성 씨드를 이용한 선택적 핵생성 측면 결정화(Selectively Nucleated Lateral Crystallization : SNLC)에 의해 성장되는 거대 단결정립 강유전체 박막과, 단결정립 강유전체 박막을 이용한 강유전체 캐패시터 및 이를 이용한 강유전체 기억소자의 제조방법에 관한 것이다.
일반적으로, PZT(PbZrxTi1-xO3)를 비롯한 페로브스카이트(Perovskite)형 강유전체(Ferroelectric) 재료는 우수한 압전성, 초전성, 강유전성을 나타내기 때문에 여러 소자에 이용되어 왔다.
최근에는 상기 PZT를 스퍼터링, CVD(Chemical Vapor Deposition), 졸-겔(sol-gel) 등의 방법으로 박막 형태로 증착하고, 이에 의하여 발생되는 분극 특성을 이용하여 정보를 저장하는 FRAM(Ferroelectric Random Access Memory)과, 고유전율을 이용한 DRAM(Dynamic Random Access Memory)으로의 응용에 대한 연구가 활발하게 진행되고 있다.
이러한 반도체 기억장치의 경우, 단일 메모리 셀의 기본적인 구조는 도 1a 및 도 1b에 도시된 바와 같이 한 개의 트랜지스터(TR)에 한 개의 캐패시터(C)가 집적된 형태를 가지고 있다. 메모리 셀의 트랜지스터(TR)와 캐패시터(C)는 전기적으로 이어져 있다.
또한, 캐패시터(C)는 유전체(D)의 상/하부에 상/하부 전극(C1,C2)을 가지고 있으며, 하부 전극(C1)과 트랜지스터(TR)는 플러그(plug)(P)를 통해 연결된다. 기판(S)의 하부에 위치한 트랜지스터(TR)는 워드라인과 비트라인에 게이트와 소오스가 연결되어 캐패시터(C)의 동작을 제어하는 역할을 한다.
그런데 종래의 정보 기억소자는 캐패시터(C)의 유전체(D)로서 다결정 PZT로 이루어진 강유전체 박막을 이용하고 있다. 그런데 이러한 다결정 구조의 강유전체 박막은 주상(columnar) 구조를 이루므로, 이때 전극에 수직하게 배열된 결정립계(grain boundaries)는 산소 공공(vacancy) 등의 확산경로로 작용하여 피로현상을 더욱 가속시키는 문제가 있다.
또한, 상기한 종래의 기억소자는 정보를 저장하고 읽는 과정을 반복함에 따라서 분극 특성이 저하되는 피로 현상(Fatigue)과 시간에 따라서 특성이 저하되는 노화 현상(Aging) 및 낮은 파괴 전장과 큰 누설 전류 등으로 인하여 실용화에 제한을 받고 있다.
현재 연구 방향은 강유전체 박막 캐패시터의 상/하부 전극을 백금(Pt) 전극 대신에 산화루테늄(RuO2)과 같은 산화물 전극을 사용하여 피로 현상을 줄이고자 노력하고 있으나, 이러한 경우에는 상대적으로 누설 전류가 증가하는 문제점이 있었다.
본 발명자는 상기한 종래기술의 강유전체 박막의 특성을 연구한 결과 선택적 핵생성 및 측면성장에 의해 결정립계를 배제하는 경우 이러한 열화촉진 요인을 제거할 수 있으므로 박막의 특성 향상을 꾀할 수 있다는 사실을 확인하게 되었다.
따라서, 본 발명에서는 이러한 결정립계로 인한 특성 열화 문제를 해결할 수있는 방안으로 결정립계 위치를 조절하여 선택된 위치에 단결정을 형성하는 기술을 도입하여 실제 반도체 기억소자의 캐패시터에 적용할 수 있는 방법을 제시하고자 한다.
본 발명은 이러한 종래기술의 문제점을 감안하여 안출된 것으로, 그 목적은 인위적으로 핵생성 씨드를 이용한 선택적 핵생성 측면 결정화(Selectively Nucleated Lateral Crystallization : SNLC)에 의해 박막 특성이 우수한 거대 단결정립 강유전체 박막을 성장시킬 수 있는 단결정 강유전체 박막의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 트랜지스터와 캐패시터를 연결하기 위한 플러그에 인접한 위치에 인위적으로 핵생성 씨드를 형성하고 이를 이용한 선택적 핵생성 측면 결정화에 의해 거대 단결정립 강유전체 박막을 성장시킴에 의해 결정립계가 제작된 기억소자 내에 위치하지 않도록 강유전체 박막 캐패시터를 제조하여, 많은 사이클의 사용 후에도 분극값이 우수하게 유지되면서 누설 전류량이 작고, 또한 낮은 온도에서 결정화가 가능하여 우수한 유전 특성과 피로 특성 등과 같은 노화 현상을 저하시킬 수 있는 강유전체 기억소자의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 성장되는 단결정립 강유전체 박막의 두께를 초박막으로 성장시켜 낮은 동작전압으로 구동이 가능한 강유전체 기억소자용 강유전체 박막 캐패시터의 제조방법을 제공하는데 있다.
도 1a는 FRAM의 단일 기억소자의 회로 구성도,
도 1b는 도 1a에 도시된 강유전체 기억소자의 제조공정 중 캐패시터 제조공정을 보여주는 공정 단면도,
도 2a 및 도 2b는 종래 기술에 따라 PZT 씨드를 이용하지 않고 형성된 PZT 박막의 결정화 양상을 설명하기 위하여 제조된 시편의 단면도 및 시편의 결정화 양상을 나타내는 X-선 회절 그래프,
도 3a 및 도 3b는 본 발명의 일 실시예에 따라 PZT 씨드를 이용하여 선택적 핵생성 측면 결정화(SNLC)에 의해 형성된 PZT 박막의 결정화 양상을 설명하기 위하여 제조된 시편의 단면도 및 시편의 결정화 양상을 나타내는 X-선 회절 그래프,
도 4a 및 도 4b는 각각 본 발명의 일 실시예에 따라 다수의 아일랜드형 PZT 씨드를 이용한 강유전체 박막의 선택적 핵생성 측면 결정화(SNLC)에 의해 단결정립 성장 결과를 나타낸 광학현미경 사진,
도 5는 본 발명의 일 실시예에 따라 PZT 씨드를 이용한 강유전체 박막의 결정화 시 온도에 따른 결정의 성장 거리를 나타낸 그래프,
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 강유전체 기억소자의 제조방법을 보여주는 공정 단면도,
도 7은 본 발명의 일 실시예에 따라 제작한 강유전체 기억소자의 전기적 특성을 나타낸 그래프로서, 도 7a는 전계에 따른 분극값을 나타낸 그래프, 도 7b는 상부전극에 전압을 인가하면서 누설전류를 측정한 결과를 보여주는 그래프, 도 7c는 1 MHz의 주파수에서 ±10 V의 구형파를 인가한 경우의 피로 특성 그래프,
도 8a 및 도 8b는 각각 본 발명의 일 실시예에 따라 제작한 강유전체 기억소자의 리텐션 특성을 측정하기 위해 사용된 펄스 및 리텐션 측정 결과를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호설명 *
1 ; Si 기판 2 ; 절연층
3 ; 하부전극 4 ; PZT 박막
4a ; PZT 씨드 4b ; 단결정립 PZT 박막
5 ; 상부전극 40a ; 핵생성 씨드
40b ; 단결정립 강유전체 박막 TR ; 트랜지스터
C ; 캐패시터 P ; 플러그
상기한 목적을 달성하기 위하여, 본 발명은 단결정립 강유전체 박막의 제조방법에 있어서, 반도체 기판의 일면에 도전성 재료를 사용하여 제1도전층을 형성하는 단계와, 상기 제1도전층 상부 중 강유전체 박막을 형성하고자 하는 위치에 인접하여 아일랜드 형태의 인위적인 핵생성 씨드를 형성하는 단계와, 상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와, 상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 단결정립 강유전체 박막으로 성장시키는 단계로 구성되는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법을 제공한다.
또한, 상기한 강유전체 박막 캐패시터를 이용하여 구성될 수 있는 FRAM(Ferroelectric Random Access Memory)와 같은 강유전체 기억소자는 반도체 기판의 일면에 트랜지스터를 형성하는 단계와, 상기 트랜지스터의 상부에 절연층을 형성하는 단계와, 상기 절연층을 관통하여 트랜지스터와 캐패시터를 연결하기 위한 플러그를 형성하는 단계와, 상기 절연층과 플러그의 상부에 캐패시터의 제1전극으로 사용되는 제1전극층을 형성하는 단계와, 상기 제1전극층 상부에 상기 플러그와 인접된 위치에 인위적인 핵생성 씨드를 형성하는 단계와, 상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와, 상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 단결정립 강유전체 박막으로 성장시키는 단계와, 상기 단결정립 강유전체 박막 상부에 제2전극으로 사용되는 제2전극층을 형성하는 단계로 구성된다.
이 경우 상기 반도체 기판은 p-타입 또는 n-타입 실리콘 기판을 이용할 수 있으며, 인위적인 핵생성 씨드(seed)로 이용되는 재료는 강유전체 박막으로 이루어진다.
상기 강유전체 박막은 특별히 제한되지 않으나, ABO3형태의 강유전체 물질로 이루어지며, 상기 A는 납(Pb), 바륨(Ba) 및 스트론튬(Sr) 중 적어도 어느 하나이고, 상기 B는 지르코늄(Zr), 티타늄(Ti), 란탄(La) 및 텅스턴(W) 중 적어도 어느 하나로 이루어질 수 있다.
또한, 상기 강유전체 박막은 Bi4-xLaxTi3O12(x=0~4) 또는 Bi를 포함하는 A`BibMcO(2+3b+5c)/2형태의 강유전체 물질로 이루어지며, 상기 A`는 Ba, Sr 및 Pb 중 어느 하나이고, 상기 M은 Ti, Ta 및 Nb 중 어느 하나로 이루어진다.
상기 강유전체 박막은 졸-겔법, 스퍼터링법 및 금속-유기체 화학증착법 중 어느 하나의 방법으로 증착될 수 있고, 상기 강유전체 박막의 결정화는 300∼800℃ 온도 범위의 열처리에 의해 이루어질 수 있다.
이 경우, 상기 결정화 열처리는 관 형태의 노, 급속 열처리(Rapid Thermal Annealing : RTA)장치, 스캐닝 방식의 급속 열처리장치 중 하나를 이용하여 이루어질 수 있다.
또한, 상기 강유전체 박막의 결정화는 핵생성 씨드의 상부에서 그의 측면으로 진행되며, 측면으로 성장한 단결정 박막의 결정립 크기는 기억소자의 캐패시터에 필요한 길이만큼 열처리 시간을 설정한다.
상기 전극층은 백금(Pt), 이리듐(Ir), 이리듐 산화물(IrO2), 루테늄(Ru) 및루테늄 산화물(RuO2) 중에서 선택된 적어도 어느 하나로 이루어지고, 상기 플러그는 금속 또는 실리콘 계통의 물질로 이루어지며, 상기 절연층은 실리콘 계통의 산화물 또는 고분자(polymer) 계열의 물질로 이루어지는 것이 바람직하다.
상기한 바와 같이 본 발명에서는 핵생성 씨드를 플러그의 측면에 인위적으로 형성한 후 핵생성 씨드의 상부에 형성된 강유전체 박막을 거대 단결정립 박막으로 측면 결정화를 진행시키는 새로운 선택적 핵생성 측면 결정화(SNLC) 기법을 강유전체 기억소자 제조에 적용하여 결정립계(Grain Boundary)가 제작된 기억소자 내에 위치하지 않게 하였다.
그 결과 본 발명에서는 단결정립(Single Grain) 강유전체 박막을 이용하여 많은 사이클의 사용 후에도 분극값이 우수하게 유지되면서 누설 전류량이 작고, 또한 낮은 온도에서 결정화가 가능하여 우수한 유전 특성과 피로 특성 등과 같은 노화 현상을 저하시킬 수 있는 강유전체 박막 캐패시터 및 이를 이용한 강유전체 기억소자를 제조할 수 있게 되었다.
(실시예)
이하에 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.
첨부된 도 2a 및 도 2b는 종래 기술에 따라 PZT 씨드를 이용하지 않고 형성된 PZT 박막의 결정화 양상을 설명하기 위하여 제조된 시편의 단면도 및 시편의 결정화 양상을 나타내는 X-선 회절 그래프, 도 3a 및 eh 3b는 본 발명의 일 실시예에 따라 PZT 씨드를 이용하여 형성된 PZT 박막의 결정화 양상을 설명하기 위하여 제조된 시편의 단면도 및 시편의 결정화 양상을 나타내는 X-선 회절 그래프이다.
이하에 상기한 종래기술 및 본 발명에 따른 PZT 박막의 결정화 양상을 설명하기 위한 강유전체 박막 시편을 제조하여 특성을 측정한 방법에 대하여 설명한다.
시편은 실리콘(Si) 기판(1)에 백금(Pt) 및 PZT 박막을 증착하기 위해서 3-건 마그네트론 스퍼터링 장치를 사용하였으며, 시편 홀더는 이온의 충돌에 의한 효과를 최소화하기 위하여 각 건의 중심으로 이루어진 동심원의 중심에 위치시켰으며, 접촉 가열식 히터를 이용하여 최대 500℃까지 가열할 수 있도록 하였다. 로터리 펌프와 오일 확산 펌프를 이용하여 최대 1×10-6torr의 초기 진공을 얻을 수 있도록 하였으며, 균일한 박막의 증착을 위하여 시편 홀더를 회전시킬 수 있도록 하였다.
본 실시예에서 이용한 기판은 p-타입 실리콘 웨이퍼를 열산화시켜서 SiO2(두께 5000Å)막을 절연층(2)으로 형성한 후에 황산(H2SO4)과 과산화수소수(H2O2)의 1 : 1 용액에서 10분, 완충 불산 용액(Buffered HF solution)에서 10초 동안 세정하여 사용하였다.
하부전극(3)으로 사용되는 백금(Pt) 박막의 증착은 순수한 아르곤(Ar) 가스를 이용하여 DC 스퍼터링(sputtering) 법으로 증착하였으며, 증착 중 기판 온도는 350℃로 유지하였으며, 초기 진공은 5×10-6torr 이하로 하였고, 증착 중 공정압력은 유량조절기와 컨덕션 밸브(conduction valve)를 이용하여 20 mtorr를 유지하였다.
PZT 박막(4)의 증착은 Pb, Zr, Ti 금속 타겟을 이용하고, 산소와 아르곤을 이용한 반응성 스퍼터링법으로 증착하였다.
산소와 아르곤의 비율은 유량 조절기를 이용하여, 그 비율이 1 : 9가 되도록 하였으며, 증착 중 공정 압력은 20 mtorr를 유지하였다. 이 때, 각 시편의 프리 스퍼터링(pre-sputtering)은 순수한 아르곤을 이용하여 20분, 산소와 아르곤의 혼합 가스를 이용하여 10분 이상 해줌으로써, 반응성 스퍼터링을 할 때에 타겟의 표면 산화 정도를 포화시켜 증착 속도를 일정하게 유지하였다.
이러한 PZT 박막(4)의 증착 조건을 하기 표 1에 나타내었다.
| 시편 구조 | Pt(2000Å)/SiO2(5000Å)/Si | |
| 시편 흐름 | 350℃ | |
| 가스 압력 | Ar(1sccm) + O2(9sccm) | |
| 압력 | 20mtorr | |
| 전력 | Pb | RF 30W |
| Zr | RF 80W | |
| Ti | RF 320W |
PZT 박막(4)의 후열처리는 할로겐 램프를 이용한 급속 열처리 장치 및 관상로를 이용하여 대기 및 산소 분위기에서 온도를 변화시키며 후열처리를 하였으며, 온도를 정확하게 조절하기 위하여 시편과 동일한 구조의 표준 시편에 열전대쌍을 접촉시켜 온도를 보상하였다.
PZT 박막(4)의 조성은 EDS(Energy Dispersive Spectroscopy)와 AES(Auger Electron Spectroscopy)으로 확인하였고, PZT 박막의 미세구조는 광학현미경(Optical Microscopy) 및 주사 전자현미경(Scanning ElectronMicroscopy)으로 측정하였다.
X선 회절 분석기(XRD)를 이용하여 상 형성을 관찰하였으며, 전기적 특성을 측정하기 위하여 리프트-오프(lift-off)법 및 쉐도우 마스크를 이용하여 PZT 박막(4)의 상부에 백금(Pt)으로 이루어진 상부전극을 형성하였다.
도 2a는 종래기술에 따라 PZT 씨드를 사용하지 않은 PZT 박막의 열처리 온도에 따른 결정화 양상을 측정하기 위하여 제작된 강유전체 박막의 종래예 시편의 단면 구조로서, 열처리 분위기는 대기 중이었고 열처리 시간은 30분으로 고정하였다.
스퍼터링(Sputtering)으로 형성된 PZT 박막(4)은 도 2b와 같이 550℃의 열처리까지 파이로클로르(pyrochlore) 상이 주요 상이었으며 650℃의 열처리에 의해 (101), (100)과 (200)의 페로브스카이트 상이 형성되기 시작하지만 여전히 주된 상은 파이로클로르 상이었다. 700℃ 정도의 열처리 온도에서 파이로클로르 상이 모두 사라지고 페로브스카이트 상으로 완전히 변태됨을 알 수 있었으며 이때 주된 피크(peak)는 (101)이었다.
한편, 도 3a는 본 발명의 일실시예에 따라 선택적인 핵생성을 위해 PZT 씨드를 사용한 PZT 박막의 결정화 양상을 측정하기 위하여 제작된 강유전체 박막의 본 발명 실시예 시편의 단면 구조로서, 페로브스카이트 상으로 변태되어 핵생성 씨드로 역할을 하는 100 nm 두께의 PZT 씨드(4a) 위에 다시 파이로클로르 상의 PZT 박막(4)을 형성시킨 뒤 열처리 온도에 따른 상변화를 측정하였다.
도 3b는 700℃에서 30초간 RTA에 의해 페로브스카이트 구조로 변태된 PZT 박막, 즉 PZT 씨드(4a) 위에 350℃에서 스퍼터링으로 PZT 박막(4)을 형성한 후 후열처리 과정을 통한 상변태 변화를 보여주는 그림이다. 이와 같이 PZT 씨드(4a) 위에 PZT 박막(4)을 형성하면 Pt 위에 형성한 종래예의 결과와 달리 본 발명 실시예 시편은 파이로클로르 상과 페로브스카이트 상이 혼재됨을 알 수 있고, 이는 PZT 박막(4)이 증착되면서 하부에 형성된 페로브스카이트 구조의 PZT 씨드(4a)에 의해 증착과 함께 어느 정도 페로브스카이트 상으로 결정화됨을 나타내고 있다.
그러나 XRD 분석에서 X-ray의 투과 깊이가 수 ㎛ 정도인 것과 하부가 100 nm 두께의 페로브스카이트 구조인 PZT 씨드(4a)을 감안하면 상부에 형성된 PZT 박막(4)의 주된 상은 파이로클로르 상인 것으로 생각된다. 450℃ 정도의 낮은 온도의 열처리에 의해서도 파이로클로르 상은 현저히 줄어들기 시작해서 540℃ 정도의 열처리 후에는 상부 PZT 박막(4)이 모두 페로브스카이트 상으로 결정화됨을 알 수 있었다. 도 3a에서 부재번호 4b는 페로브스카이트 구조로 변태된 단결정립 PZT 박막을 나타낸다.
종래예의 결과와 비교하여 보면 본 발명 실시예 시편에서는 하부에 페로브스카이트 상의 PZT 씨드(4a)에 의해 상부 파이로클로르 상의 PZT 박막(4)의 페로브스카이트 구조로의 변태 온도가 150℃ 이상 감소한 것을 알 수 있었다.
이 결과로부터 결정화된 PZT 씨드(4a)을 아일랜드(island) 형태로 부분적으로 형성하고 그 위에 다시 PZT 박막(4)을 형성시킨 뒤 540℃에서 700℃ 사이에서 열처리하면, 먼저 형성된 아일랜드형 PZT 씨드(4a)의 윗 부분은 결정화가 되고 다시 이 부분부터 결정화가 측면으로 진행된다. 그러나, PZT 씨드(seed)(4a)가 없는 부분에서는 핵이 생성되지 않는 온도이기 때문에 결정화가 이루어지지 못하며 상기PZT 씨드로부터 측면으로의 성장만이 진행되고 있음을 예상할 수 있었고 이 결과를 도 4a 및 도4b에 나타내었다.
도 4a 및 도4b는 각각 본 발명의 일 실시예에 따라 다수의 아일랜드형 PZT 씨드를 이용한 강유전체 박막의 선택적 핵생성 측면 결정화(SNLC)에 의해 단결정 성장 결과를 나타낸 광학현미경 사진이다.
도 4a 및 도 4b의 시편은 상기 도 3a 및 도 3b에 도시된 단일의 아일랜드형 PZT 씨드를 이용한 강유전체 박막의 선택적 핵생성 측면 결정화(SNLC) 방법을 확장시켜서 Pt/SiO2/Si 기판에 PZT 박막을 증착하고, RTA에 의해 결정화시켜 파이로클로르(pyrochlore) 상 구조를 페로브스카이트 상 구조로 변태시킨 후, 이를 패턴닝하여 다수의 아일랜드형 PZT 씨드(seed)를 형성하고, 그 위에 PZT 박막을 증착한 상태에서 열처리에 의해 측면 결정화를 진행시킨 결과이다.
도 4a는 560℃에서 2시간 동안 열처리했을 때의 광학현미경사진이다. 도 4a에서 밝은 빛으로 나타나는 내부의 원이 하부에 형성한 PZT 씨드(seed)이며 이를 시작으로 측면으로 페로브스카이트 구조로 변태됨을 확인할 수 있으며, 페로브스카이트 구조로 변태된 주위에 검은 색깔의 파이로클로르 상이 남아있음을 보여주고 있다.
이를 다시 600℃에서 2시간 동안 열처리하면 도 4b와 같이 측면으로의 성장이 진행되어 옆부분에서 성장해오는 결정립(grain)과 만나 전체적으로 바둑판 모양으로 상변화가 완료되었다. 14 ㎛×14 ㎛ 크기의 PZT 씨드에 의해 성장한 하나의결정립 크기는 40 ㎛×40 ㎛였고, 측면으로 성장한 길이는 13 ㎛정도이다.
이때 측면으로 성장할 수 있는 최대크기는 열처리 온도에 따라 결정됨이 관찰되었고 이 결과를 도 5에 나타내었다. 540℃로 열처리할 경우는 1시간 이내에 2 ㎛까지 측면으로 성장한 후 열처리 시간을 증가시켜도 더 이상 성장하지 않으며 580℃에서는 4시간 열처리에 의해 10 ㎛, 620℃에서는 3시간 열처리에 의해 12 ㎛정도로 그 길이가 포화되었다.
열처리 온도에 의해 결정립의 크기가 포화되는 현상에 대해서는 지금까지 보고된 바가 없었다. 이는 기존의 불규칙적인 핵생성 및 성장에 의한 방법으로는 핵생성 분포에 따라 결정립의 크기가 결정되고 결정립이 성장하는 도중에도 옆부분에서 다시 핵이 생성되어 성장하므로 결정립의 크기가 제한되는 현상에 대한 관찰이 불가능하였던 것으로 추정된다.
또한 열처리 온도에 따라 결정립의 성장속도가 달라지는데 온도가 증가할수록 성장속도가 빨라짐을 관찰할 수 있었다. 즉, 540℃에서는 2 ㎛/hour, 580℃에서는 3.5 ㎛/hour , 620℃에서는 7 ㎛/hour의 성장속도를 보였다.
이러한 단결정립 형성 기법을 이용하여 1트랜지스터-1강유전체 박막 캐패시터 구조를 갖는 FRAM 기억소자의 제조방법을 도 6a 내지 도 6d를 참고하여 이하에 상세하게 설명한다.
먼저 도 6a와 같이 실리콘(Si) 기판(1)에 주지된 방법에 의해 강유전체 박막 캐패시터의 동작을 제어하는 MOS 트랜지스터(TR)를 형성하고, 그 위에 트랜지스터(TR)와 캐패시터(C)를 절연시키기 위해 실리콘 계통의 산화물 또는 고분자(polymer) 계열의 물질로 이루어지는 절연층(2)을 형성한다. 이어서, 상기 MOS 트랜지스터(TR)의 드레인(D)에 대한 접촉창을 열고, 금속 또는 실리콘 계통의 도전성 물질로 접촉창을 채움에 의해 트랜지스터(TR)와 그의 상부에 형성되는 강유전체 박막 캐패시터(C) 사이의 상호 연결을 위한 플러그(P)를 형성한다.
이하에 캐패시터의 하부전극부터 강유전체 박막을 형성하는 공정은 도 3a 및 도 3b를 참고한 실시예 시편의 제작과 동일하게 이루어지므로 이에 대하여는 상세한 설명은 생략한다.
그후, 상기 절연층(2)과 플러그(P)의 상부에 캐패시터의 하부전극(즉, 제1전극)(3)으로서 백금(Pt), 이리듐(Ir), 이리듐 산화물(IrO2), 루테늄(Ru) 및 루테늄 산화물(RuO2) 중 하나, 바람직하게는 백금(Pt) 박막을 상기 실시예 시편의 제조와 동일하게 DC 스퍼터링법으로 약 2000Å 두께로 증착한다.
상기 하부전극(3)의 상부에 상기 플러그(P)와 인접된 위치에 인위적인 핵생성 씨드(40a)를 형성한다. 상기 인위적인 핵생성 씨드(40a)는 바람직하게는 강유전체 박막으로 이루어지며, 강유전체 박막의 재료는 특별하게 제한되지 않으나 상기한 강유전체 박막 캐패시터의 강유전체로 사용되는 재료를 이용 가능하다.
핵생성 씨드(40a)는 상기와 같이 예를들어, PZT 박막을 증착한 후 이를 RTA에 의해 결정화시켜 파이로클로르(pyrochlore) 상 구조를 페로브스카이트 상 구조로 변태시킨 후, 이를 패턴닝하여 설정된 위치에 아일랜드형 PZT 씨드(seed)를 형성한다.
그후 도 6b와 같이 상기 핵생성 씨드(40a)를 포함한 기판 전면에 강유전체 박막(4)을 졸-겔법, 스퍼터링법 및 금속-유기체 화학증착법 중 어느 하나의 방법으로 증착한다. PZT 박막을 이용하는 경우 바람직하게는 350℃에서 Pb, Zr, Ti 금속 타겟을 이용하고, 산소와 아르곤을 이용한 반응성 스퍼터링법으로 증착한다. 이 경우 PZT 박막에는 파이로클로르 상과 페로브스카이트 상이 혼재되어 증착된다.
이어서, 도 6c와 같이 강유전체 박막(4)의 결정화를 위한 후열처리가 할로겐 램프를 이용한 급속 열처리장치, 스캐닝 방식의 급속 열처리장치 및 관상로 중 하나를 이용하여 300∼800℃ 온도 범위의 열처리에 의해 이루어진다.
이 경우 상기 강유전체 박막(4)의 결정화는 핵생성 씨드(40a)의 상부로부터 그의 측면으로 진행되며, 측면으로 성장한 단결정립 강유전체 박막(40b)의 크기는 기억소자의 캐패시터에 필요한 길이만큼 열처리 온도와 시간을 설정한다.
그후 상기 측면 성장된 단결정립 강유전체 박막 상부에 제2전극으로 사용되는 상부전극(5)을 예를 들어, Pt를 사용하여 형성하고 패턴닝을 진행하면 도 6d와 같은 강유전체 기억소자 구조가 얻어진다.
이 경우 종래에는 강유전체 박막의 특성을 고려하여 강유전체 박막을 150-200㎚ 두께로 형성할 수 있었으나, 본 발명의 단결정립 강유전체 박막에 있어서는 50㎚ 정도 두께로 형성하는 경우에도 하기와 같이 FRAM에서 요구하는 특성을 충분히 만족한다. 따라서, 본 발명에서는 강유전체 박막의 두께가 얇아짐에 따라 종래에 비하여 상대적으로 낮은 전압으로 동작시키는 것이 가능하게 되는 이점이 있다.
상기 FRAM 소자의 유전특성, 전기적 특성 및 피로특성을 하기 방법으로 측정하여 측정결과를 도 7a 내지 도 7c에 나타내었다.
PZT 박막의 분극특성은 강유전체의 분극특성 시험에 사용되는 레디언트(Radient)사의 RT66A를 이용하여 측정하였고, 미세전류 측정장비인 HP사의 HP4140B를 이용하여 박막의 누설 전류 특성을 측정하였다. 피로특성은 상기 RT66A와 파형 발생기(Function Generator)를 사용하여 주파수를 1 kHz에서 2 MHz까지 변화시키면서 측정하였다.
도 7a에서 보는 바와 같이 10V에서 측정한 포화분극(saturation polarization)값은 42μC/cm2였으며, 잔류분극(remanent polarization)값은 30 μC/cm2였다.
상부전극(5)에 전압을 인가하면서 누설전류를 측정한 결과를 도 7b에 나타내었다. 200 nm 두께의 PZT 박막에서 인가전압이 8V까지 8×10-8A/cm2로 유지되다가 1240 kV/cm 정도의 전기장에서 절연파괴(breakdown)가 일어났다.
이에 비하여 불규칙적인 핵생성 및 성장이 일어나는 종래의 다결정(polycrystalline) PZT 박막인 경우 200 kV/cm 정도의 낮은 전계 하에서도 10-6∼10-3A/cm2의 누설전류를 보이고 있다. 결과적으로 본 발명의 단결정립(single grain) PZT 박막은 낮은 누설전류밀도와 높은 절연파괴 전압을 갖는 것을 알 수 있어 I-V 특성 면에서 다결정 PZT 박막에 비해 현격한 특성 향상이 이루어졌음을 알 수 있다.
한편, PZT 박막에서의 피로 현상이란 쓰기·읽기를 반복함에 따라 잔류분극값이 감소되는 현상을 말한다. 이러한 잔류분극값의 감소는 읽기와 쓰기의 동작이 모두 분극값에 의존하는 강유전체 비휘발성 기억소자(Non-volatile Random Access Memory)의 경우 소자의 수명을 결정하는 중요인자가 된다. 잔류분극값의 감소는 두 개의 로직상태(logic states)의 구별능력이 감소되는 현상으로 이어지며, 결국에는 두 상태의 구별이 불가능하게 되어 소자의 오동작을 유발한다.
도 7c에는 1 MHz의 주파수에서 ±10 V의 구형파(square wave)를 인가한 경우의 피로 특성이다. x축은 사이클(cycle)의 로그값을, y축은 절환 분극(switched polarization)(P* - P^)를 나타낸다. 1 MHz의 주파수에서 절환 분극값은 2×1011사이클 동안 전혀 특성의 변화가 없음을 확인할 수 있었으며, 2×1011사이클 동안 측정하였다. Pt 전극을 사용한 기존의 다결정 PZT 박막의 경우 105∼106사이클 후부터 피로 현상에 의한 잔류분극값의 감소가 일어나는데 반해 본 발명에서의 단결정립 PZT 박막의 경우 2×1011사이클 동안 전혀 특성의 변화가 없는 우수한 신뢰성을 나타내었다.
PZT 박막의 노화(aging) 현상 중에서 데이터 리텐션(data retention)의 경우, 쓰기를 행한 후 저장된 기억 상태가 시간이 지남에 따라 감소하는 현상을 말한다. 이러한 데이터 리텐션은 실제 비휘발성 기억소자로 사용되기 위해 중요한 특성으로써 기억 소자로서의 상품화를 위해 우수한 특성이 요구되는 사항이다.
도 8a에 데이터 리텐션 측정에 사용된 펄스에 대하여 나타내었다. 본 시험에서 쓰기 전압(writing voltage: Vwrite)은 -10 V였으며, 읽기 전압(reading voltage: Vread)은 +10 V였다. 쓰기 전압을 가할 때의 펄스 간격(t1)은 8.6 μsec, 읽기 전압을 가할 때의 펄스 간격(t2)은 2 msec로 하였다. RT66A 테스터의 경우 리텐션 측정시 리텐션 시간이 지난 후 4번의 측정값을 저장하게 되는데 이를 도면에 표시하였다(P* , P*r, -P*r, -P*).
도 8b에는 리텐션 측정 결과를 나타내었다. x축은 시간의 로그값을, y축은 P*, P*r, -P*r, -P*의 네가지의 분극값을 나타낸다. -10 V로 기록한 후 저장 시간을 1초부터 30,000초까지 유지한 상태에서의 리텐션 측정 결과, 초기에 저장된 기억 상태를 30,000초까지 그대로 유지함을 확인할 수 있었다.
기존의 다결정 PZT 박막의 경우 105∼106사이클 후부터 피로 현상에 의한 잔류분극값의 감소와 상온에서도 저장된 기억 상태의 감소가 일어나는데 반해 이러한 안정한 신뢰성 결과와 절연파괴가 20V 근처에서 일어난다는 것을 감안하면 실제 비휘발성 메모리 소자에서 쓰기 전압 ∼5 V, 읽기 전압 ∼5 V, 그리고 소자의 집적도가 증가함에 따라 동작전압이 계속 내려가는 추세이다. 따라서, 본 발명의 단결정립 PZT 박막을 사용한 강유전체 기억소자에서는 기존에 PZT 박막을 비휘발성 기억소자에 적용하는데 문제되어 왔던 누설전류, 피로 및 리텐션 특성 등이 모두 만족된다.
유전 특성, 전기적 특성, 피로 및 리텐션 특성 등 모든 특성은 주로 PZT 박막 내의 산소 공공(vacancy)이 밀집되어 있는 결정립계에 의해 결정된다는 기존의 연구결과로 볼 때 결정립계(grain boundary)가 배제된 본 발명의 단결정립(single grain) PZT 박막에서는 특성열화의 원인이 제거된 상태이므로 단결정 수준의 PZT 특성을 보이는 것으로 나타났다.
또한 FRAM 소자 제작시 증착된 PZT 박막 중에서 캐패시터로 작용되는 부분 이외에는 도 6d와 같이 모두 식각되는데 본 발명에서 사용한 핵생성 씨드는 PZT이므로 동일한 식각 공정에서 제거될 수 있어, 추가적인 식각 공정이 불필요한 장점을 지니면서 또한 비휘발성 메모리에 적용하기 위해 필요한 전기적 특성을 모두 만족시키고 있어 PZT 박막을 이용한 FRAM 소자의 실용화에 크게 기여할 것으로 기대된다.
상기한 바와 같이, 본 발명에서는 페로브스카이트의 핵생성 씨드를 이용하여 거대 단결정립 강유전체 박막의 성장이 얻어질 수 있게 되었고, 이를 이용하여 강유전체 기억소자를 제조할 때 강유전체 캐패시터와 트랜지스터를 연결하는 부분의 측면에 강유전체를 단결정립으로 성장시키기 위한 인위적인 핵생성 씨드의 위치를 설정하여 측면 성장시킴에 따라 제조된 강유전체 기억소자는 기존의 다결정 강유전체 기억소자보다 유전특성 및 피로특성 등의 전기적 특성과 노화 특성이 월등히 향상됨을 확인할 수 있었다.
이상에서는 본 발명을 특정의 바람직한 실시예를 예를들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변경과 수정이 가능할 것이다.
Claims (19)
- 단결정립 강유전체 박막의 제조방법에 있어서,반도체 기판의 일면에 도전성 재료를 사용하여 제1도전층을 형성하는 단계와,상기 제1도전층 상부 중 강유전체 박막을 형성하고자 하는 위치에 인접하여 아일랜드 형태의 인위적인 핵생성 씨드를 형성하는 단계와,상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와,상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 선택적 핵생성 측면결정화(SNLC) 방법에 의해 페로브스카이트 구조의 단결정립 강유전체 박막으로 성장시키는 단계로 구성되는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법.
- 제1항에 있어서, 상기 인위적인 핵생성 씨드는 페로브스카이트 구조의 강유전체 박막으로 이루어지는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 강유전체 박막은 졸-겔법, 스퍼터링법 및 금속-유기체 화학증착법 중 어느 하나의 방법으로 증착하는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법.
- 제1항 또는 제2항에 있어서, 상기 강유전체 박막의 결정화를 위한 열처리는 300∼800℃ 온도 범위에서 이루어지는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법.
- 제4항에 있어서, 상기 측면으로 성장한 단결정 박막의 결정립 크기는 열처리 온도에 의해 결정되는 것을 특징으로 하는 단결정립 강유전체 박막의 제조방법.
- 강유전체 박막 캐패시터를 구비한 강유전체 기억소자의 제조방법에 있어서,반도체 기판의 일면에 트랜지스터를 형성하는 단계와,상기 트랜지스터의 상부에 절연층을 형성하는 단계와,상기 절연층을 관통하여 트랜지스터와 캐패시터를 연결하기 위한 플러그를 형성하는 단계와,상기 절연층과 플러그의 상부에 캐패시터의 제1전극으로 사용되는 제1전극층을 형성하는 단계와,상기 제1전극층 상부에 상기 플러그와 인접된 위치에 인위적인 핵생성 씨드를 형성하는 단계와,상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와,상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 선택적 핵생성 측면결정화(SNLC) 방법에 의해 페로브스카이트 구조의 단결정립 강유전체 박막으로 성장시키는 단계와,상기 단결정립 강유전체 박막 상부에 제2전극으로 사용되는 제2전극층을 형성하는 단계로 구성되는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 인위적인 핵생성 씨드로 이용되는 재료는 강유전체 박막임을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 인위적인 핵생성 씨드의 형성단계는상기 제1전극층 상부에 강유전체 박막을 형성하는 단계와,상기 강유전체 박막을 열처리하여 파이로클로르 구조를 페로브스카이트 구조로 변태시키는 단계와,상기 페로브스카이트 구조의 강유전체 박막을 패턴닝하여 상기 플러그와 인접된 위치에 아일랜드형 핵생성 씨드를 형성하는 단계로 구성되는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 강유전체 박막은 졸-겔법, 스퍼터링법 및 금속-유기체 화학증착법 중 어느 하나의 방법으로 증착하는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 강유전체 박막의 결정화는 300∼800℃ 온도 범위의 열처리에 의해 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제10항에 있어서, 상기 결정화 열처리는 관 형태의 노, 급속 열처리장치, 스캐닝 방식의 급속 열처리장치 중 하나를 이용함을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 강유전체 박막의 열처리에 의해 측면으로 성장되는 단결정 박막의 결정립 크기는 기억소자의 캐패시터에 필요한 길이에 따라 열처리 온도와 시간을 설정하는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 강유전체 박막은 ABO3형태의 강유전체 물질로 이루어지며, 상기 A는 납(Pb), 바륨(Ba) 및 스트론튬(Sr) 중 적어도 어느 하나이고, 상기 B는 지르코늄(Zr), 티타늄(Ti), 란탄(La) 및 텅스턴(W) 중 적어도 어느 하나로 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 강유전체 박막은 Bi를 포함하는 A`BibMcO(2+3b+5c)/2형태의 강유전체 물질로 이루어지며, 상기 A`는 Ba, Sr 및 Pb 중 어느 하나이고, 상기 M은 Ti, Ta 및 Nb 중 어느 하나로 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항 내지 제12항 중 어느 한 항에 있어서, 상기 강유전체 박막은 Bi4-xLaxTi3O12(x=0~4)로 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 전극층은 백금(Pt), 이리듐(Ir), 이리듐 산화물(IrO2), 루테늄(Ru) 및 루테늄 산화물(RuO2) 중에서 선택된 적어도 어느 하나인 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 플러그는 금속 또는 실리콘 계통의 물질로 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 제6항에 있어서, 상기 절연층은 실리콘 계통의 산화물 또는 고분자(polymer) 계열의 물질로 이루어지는 것을 특징으로 하는 강유전체 기억소자의 제조방법.
- 강유전체 박막 캐패시터의 제조방법에 있어서,반도체 기판의 일면에 절연층을 형성하는 단계와,상기 절연층 상부에 캐패시터의 제1전극으로 사용되는 제1전극층을 형성하는 단계와,상기 제1전극층 상부에 캐패시터를 형성하고자 하는 위치에 인접하여 아일랜드 형태의 인위적인 핵생성 씨드를 형성하는 단계와,상기 핵생성 씨드를 포함한 기판 전면에 강유전체 박막을 형성하는 단계와,상기 강유전체 박막을 열처리하여 상기 핵생성 씨드의 측면에 위치한 강유전체 박막을 선택적 핵생성 측면결정화(SNLC) 방법에 의해 페로브스카이트 구조의 단결정립 강유전체 박막으로 성장시키는 단계와,상기 단결정립 강유전체 박막 상부에 제2전극으로 사용되는 제2전극층을 형성하는 단계로 구성되는 것을 특징으로 하는 강유전체 박막 캐패시터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0011457A KR100379941B1 (ko) | 2001-03-06 | 2001-03-06 | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 |
| US09/837,268 US6340600B1 (en) | 2001-03-06 | 2001-04-19 | Methods for fabricating large single-grained ferroelectric thin film, for fabricating ferroelectric thin film capacitor using the same, and for fabricating ferroelectric memory device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0011457A KR100379941B1 (ko) | 2001-03-06 | 2001-03-06 | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020071340A KR20020071340A (ko) | 2002-09-12 |
| KR100379941B1 true KR100379941B1 (ko) | 2003-04-11 |
Family
ID=19706523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0011457A KR100379941B1 (ko) | 2001-03-06 | 2001-03-06 | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6340600B1 (ko) |
| KR (1) | KR100379941B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948899B1 (ko) | 2002-10-30 | 2010-03-24 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7152125B2 (en) * | 2001-09-25 | 2006-12-19 | Intel Corporation | Dynamic master/slave configuration for multiple expansion modules |
| US6815223B2 (en) * | 2002-11-22 | 2004-11-09 | Symetrix Corporation | Low thermal budget fabrication of ferroelectric memory using RTP |
| US6664116B2 (en) * | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
| JP2004031728A (ja) * | 2002-06-27 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 記憶装置 |
| WO2005074032A1 (ja) * | 2004-01-28 | 2005-08-11 | Fujitsu Limited | 半導体装置及びその製造方法 |
| DE102004047305B4 (de) * | 2004-09-29 | 2008-01-24 | Qimonda Ag | Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken |
| CN103512924A (zh) * | 2013-10-21 | 2014-01-15 | 天津大学 | 一种低温检测氮氧化物气敏元件的制备方法 |
| CN105675650A (zh) * | 2016-01-21 | 2016-06-15 | 天津大学 | 用于室温的多孔硅基氧化铜复合结构气敏元件的制备方法 |
| US11289603B2 (en) * | 2019-12-27 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US11574928B2 (en) * | 2021-04-29 | 2023-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor memory structure and method for forming the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036049A (ko) * | 1995-03-20 | 1996-10-28 | 김광호 | 강유전성 박막 제조방법 및 이를 적용한 캐패시터 및 그 제조방법 |
| JPH0982909A (ja) * | 1995-09-11 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| KR19980067045A (ko) * | 1997-01-30 | 1998-10-15 | 김광호 | 강유전체막을 구비한 전계형 트랜지스터 |
| WO2000008680A1 (fr) * | 1998-08-03 | 2000-02-17 | Nec Corporation | Procede de cristallisation en phase vapeur d'un film dielectrique d'oxyde metallique et dispositif de cristallisation en phase vapeur d'une matiere dielectrique d'oxyde metallique |
| JP2000174226A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 高誘電体キャパシタ、半導体装置、およびその製造方法 |
| KR20010004298A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 단결정 구조의 캐패시터를 구비하는 강유전체 메모리 소자 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168420A (en) * | 1990-11-20 | 1992-12-01 | Bell Communications Research, Inc. | Ferroelectrics epitaxially grown on superconducting substrates |
| JPH06151872A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Kasei Corp | Ｆｅｔ素子 |
| US5739563A (en) * | 1995-03-15 | 1998-04-14 | Kabushiki Kaisha Toshiba | Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same |
| JP3258899B2 (ja) * | 1996-03-19 | 2002-02-18 | シャープ株式会社 | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 |
| JP3629099B2 (ja) * | 1996-06-28 | 2005-03-16 | 株式会社東芝 | 半導体記憶装置 |
| US6225655B1 (en) * | 1996-10-25 | 2001-05-01 | Texas Instruments Incorporated | Ferroelectric transistors using thin film semiconductor gate electrodes |
| US5962884A (en) * | 1997-03-07 | 1999-10-05 | Sharp Laboratories Of America, Inc. | Single transistor ferroelectric memory cell with asymmetrical ferroelectric polarization and method of making the same |
| US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
| US6242771B1 (en) * | 1998-01-02 | 2001-06-05 | Sharp Laboratories Of America, Inc. | Chemical vapor deposition of PB5GE3O11 thin film for ferroelectric applications |
| US6190925B1 (en) * | 1999-04-28 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Epitaxially grown lead germanate film and deposition method |
-
2001
- 2001-03-06 KR KR10-2001-0011457A patent/KR100379941B1/ko not_active IP Right Cessation
- 2001-04-19 US US09/837,268 patent/US6340600B1/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036049A (ko) * | 1995-03-20 | 1996-10-28 | 김광호 | 강유전성 박막 제조방법 및 이를 적용한 캐패시터 및 그 제조방법 |
| JPH0982909A (ja) * | 1995-09-11 | 1997-03-28 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5719417A (en) * | 1996-11-27 | 1998-02-17 | Advanced Technology Materials, Inc. | Ferroelectric integrated circuit structure |
| KR19980067045A (ko) * | 1997-01-30 | 1998-10-15 | 김광호 | 강유전체막을 구비한 전계형 트랜지스터 |
| WO2000008680A1 (fr) * | 1998-08-03 | 2000-02-17 | Nec Corporation | Procede de cristallisation en phase vapeur d'un film dielectrique d'oxyde metallique et dispositif de cristallisation en phase vapeur d'une matiere dielectrique d'oxyde metallique |
| JP2000174226A (ja) * | 1998-12-01 | 2000-06-23 | Fujitsu Ltd | 高誘電体キャパシタ、半導体装置、およびその製造方法 |
| KR20010004298A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 단결정 구조의 캐패시터를 구비하는 강유전체 메모리 소자 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100948899B1 (ko) | 2002-10-30 | 2010-03-24 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020071340A (ko) | 2002-09-12 |
| US6340600B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329533B1 (ko) | 페로브스카이트형산화물막을포함한전자장치와그제조방법및강유전체커패시터 | |
| US6608383B2 (en) | Semiconductor device including capacitor with lower electrode including iridium and iridium oxide layers | |
| EP0732422B1 (en) | Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate | |
| KR100419683B1 (ko) | 평활 전극 및 향상된 메모리 유지 특성을 가지는 박막 강유전성 커패시터를 제작하는 ｄｃ 스퍼터링 공정 | |
| US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
| KR100379941B1 (ko) | 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법 | |
| KR20010080131A (ko) | 장기간의 기억력을 가진 메모리용 저임프린트의 강유전체재료 및 그 제조방법 | |
| US6335207B1 (en) | Method for fabricating ferroelectric thin film | |
| JPWO2003023858A1 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| US20050245023A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7344898B2 (en) | Method for manufacturing semiconductor device | |
| JP2002057156A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| US5817532A (en) | Ferroelectric thin film device and method for making the same | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP4887827B2 (ja) | 強誘電体キャパシタの形成方法および半導体装置の製造方法 | |
| JPH09321234A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 | |
| JP4315676B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH10223847A (ja) | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置 | |
| Kumar et al. | Synthesis and characterization of ferroelectric thin films by KrF excimer laser ablation for memory applications | |
| Norga et al. | Sol-Gel Growth of high-quality Pb (Zr, Ti) O3 films on RUO2 using seed layers | |
| Lee et al. | A study on the selective nucleations for formation of large single grains in PZT thin films | |
| Norga et al. | Effect of crystallisation on fatigue in sol-gel PZT ferroelectric capacitors with reactively sputtered RuO/sub 2/electrode layers | |
| Kumar et al. | Growth, Microstructural and Ferroelectric Properties of PZT Films Prepared by Pulsed Laser Deposition Method | |
| KLEE | Ferroelectric thin films for memory applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120102 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |