DE102004047305B4 - Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken - Google Patents

Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken Download PDF

Info

Publication number
DE102004047305B4
DE102004047305B4 DE102004047305A DE102004047305A DE102004047305B4 DE 102004047305 B4 DE102004047305 B4 DE 102004047305B4 DE 102004047305 A DE102004047305 A DE 102004047305A DE 102004047305 A DE102004047305 A DE 102004047305A DE 102004047305 B4 DE102004047305 B4 DE 102004047305B4
Authority
DE
Germany
Prior art keywords
layer
nucleation layer
pzt
nucleation
structured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004047305A
Other languages
English (en)
Other versions
DE102004047305A1 (de
Inventor
Rainer Dr. Bruchhaus
Wolfram Wersing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102004047305A priority Critical patent/DE102004047305B4/de
Publication of DE102004047305A1 publication Critical patent/DE102004047305A1/de
Application granted granted Critical
Publication of DE102004047305B4 publication Critical patent/DE102004047305B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumblöcken,
bei dem die folgenden Schritte ausgeführt werden:
– Ausbilden einer strukturierten Nukleationsschicht (18) aus TiO2,
– Aufwachsen einer Pb(Zr, Ti)O3-Schicht (4) auf der strukturierten Nukleationsschicht (18), und
– Vereinzeln der Pb(Zr, Ti)O3-Schicht (4) in mehrere Dielektrikumblöcke, und
– Ausbilden von Elektroden in den Freiräumen zwischen den Dielektrikumblöcken.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken und insbesondere ein Verfahren zum Herstellen einer strukturierten Pb(Zr, Ti)O3-Schicht sowie insbesondere ein Verfahren zum Herstellen eines aus Pb(Zr, Ti)O3 bestehenden Dielektrikums eines Kondensators.
  • FeRAM-Bauteile (ferroelektrische Speicherbausteine mit wahlfreiem Zugriff) sind bekannt. In der folgenden Beschreibung wird unter Bezugnahme auf die 1A bis 1C ein Teil eines herkömmlichen Herstellungsprozesses eines derartigen Bauteils näher erläutert. Dieser Herstellungsprozess entspricht im Wesentlichen dem aus der DE 101 52 636 A1 bekannten Verfahren.
  • Ausgangspunkt ist hierbei das in 1A gezeigte Prozessstadium 100. Zu sehen sind eine Anordnung 1 mit mehreren Transistoren 2, die miteinander verkettet sind, eine auf der Anordnung 1 vorgesehene Al2O3-Schicht 3 sowie eine auf der Al2O3-Schicht 3 angeordnete Pb(Zr, Ti)O3-Schicht 4 (genauer gesagt: eine Pb(Zrx, Ti1-x)O3-Schicht, wobei x ∈ [0 bis 1] (stöchiometrisches Verhältnis variabel); im Folgenden als „PZT-Schicht" bezeichnet).
  • Die Anordnung 1 weist ein p-dotiertes Substrat 5 auf, in dem n+-dotierte Sourcegebiete 6 sowie n+-dotierte Draingebiete 7 eingebettet sind. Die Anordnung 1 hat ferner Gateelektroden 8, die durch Isolationsschichten 9 gegenüber den Sourcegebie ten/Draingebieten 6, 7 elektrisch isoliert sind. Weiterhin sind die Gateelektroden 8 nach oben hin durch Isolationsschichten 10 isoliert. In der Anordnung 1 sind ferner leitfähige Verbindungen („flugs") 11 vorgesehen, die jeweils ein Sourcegebiet 6 sowie ein Draingebiet 7 kontaktieren und an die Al2O3-Schicht 3 angrenzen. Der obere Teil jedes flugs 11 besteht in dieser Ausführungsform aus Iridium, wohingegen der untere Teil jedes flugs 11 aus Polysilizium oder Wolfram gebildet ist. Die verbleibenden Freiräume zwischen den flugs 11 und den Isolationsschichten 10 sind mit einem geeigneten Isolator 12 aufgefüllt.
  • Nun wird, wie in dem in 1B gezeigten Prozessstadium 200 angedeutet ist, ein Ätzprozess (vorzugsweise ein Reactive-Ion-Etching-Verfahren) durchgeführt, wobei die Ätztiefe so gewählt wird, dass sowohl die PZT-Schicht 4 als auch die Al2O3-Schicht 3 strukturiert werden. So verbleibende PZT-Blöcke 13 der PZT-Schicht 4 bilden die Dielektrika von Kondensatoren, wobei jeder PZT-Block 13 zusammen mit entsprechenden, in 1B noch nicht gezeigten Elektroden, eine Speicherzelleneinheit des FeRAM-Bauteils darstellt.
  • Im linken Teil von 1B ist eine Draufsicht auf einen Teil der im rechten Teil von 1B gezeigten Querschnittsdarstellung des FeRAM-Bauteils dargestellt.
  • Nun werden in einem weiteren Prozessstadium 300, das in 1C gezeigt ist, die durch den Ätzprozess erzeugten Freiräume zwischen den PZT-Blöcken 13 mit einem leitfähigen Material gefüllt, womit Elektroden 14 ausgebildet werden. Des Weiteren wird oberhalb der Elektroden 14 der PZT-Blöcke 13 eine Passivierungsschicht 15 abgeschieden.
  • Jeder Kondensator wird aus einem PZT-Block 13 sowie zwei Elektroden 14, die den PZT-Block 13 einfassen, gebildet, wobei jeder Kondensator eine Speicherzelle des FeRAM-Bauteils darstellt.
  • Im linken Teil von 1C ist wiederum eine Draufsicht auf die im rechten Teil von 1C gezeigte Querschnittsdarstellung des FeRAM-Bauteils abgebildet. Zu sehen ist, dass die Kondensatoren (d.h. die Speicherzellen) durch Isolationsschichten 16 voneinander isoliert sind.
  • Durch Ansteuern der unter einem PZT-Block liegenden Gateelektrode 8 kann der in dem PZT-Block gespeicherte Wert ausgelesen bzw. geändert werden.
  • Das in 1A bis 1C gezeigte Herstellungsverfahren ist ein Ausschnitt aus dem Prozessablauf für die Herstellung von FeRAMs mit vertikalem Kondensator. Die vertikale Anordnung in Kombination mit der sogenannten „Chain Architektur" erlaubt die Herstellung besonders kleiner Speicherzellen mit einem Flächenverbrauch von minimal 4F2 (F = minimale Strukturbreite der verwendeten Prozesstechnologie). Wird die vertikale Anordnung des Kondensators in extrem kleinen Speicherzellen (z. B. für F = 70 nm) eingesetzt, wie dies in 2 gezeigt ist, so treten Probleme auf, die im Folgenden in Zusammenhang mit 3 erläutert werden.
  • Das Aufwachsen der PZT-Schicht 14 erfolgt in Form von Körnern, d. h., die PZT-Schicht 4 setzt sich aus einer Vielzahl von Körnern unterschiedlicher Korngröße zusammen. Die Korngrößen hängen hierbei von den Abscheidebedingungen ab und schwanken in der Regel zwischen 50 und 200 nm. Wenn, wie in 2 gezeigt ist, die Grundfläche des PZT-Blocks 13 70 nm betragen soll, kann in der Regel nicht vorhergesagt werden, ob nach Ausbilden der PZT-Blöcke 13 innerhalb eines bestimmten PZT-Blocks 13 eine Korngrenze verläuft oder nicht. Liegt, wie im linken Teil von 3 gezeigt ist, der PZT-Block 13 vollständig innerhalb eines Korns 17, so verläuft innerhalb des PZT-Blocks 13 keine Korngrenze. Liegt der PZT-Block 13 jedoch in einem Gebiet, in dem zwei Körner 17 aneinander stoßen, wie im rechten Teil in 3 gezeigt ist, so verläuft innerhalb des PZT-Blocks 13 eine Korngrenze 18'.
  • Problematisch hierbei ist, dass sich die ferroelektrischen Eigenschaften der PZT-Blöcke 13 (d. h. der Kondensatoren) voneinander unterscheiden, je nachdem, ob innerhalb des PZT-Blocks 13 eine Korngrenze 18 verläuft oder nicht. Wenn daher eine Speicherzelle ausgelesen wird, in der eine Korngrenze verläuft, so wird sich das entsprechende Auslesesignal in der Regel von einem Auslesesignal für eine Speicherzelle, in der keine Korngrenze verläuft, unterscheiden. Die Auslesesignal-Toleranzbereiche für die binären Werte „0" und „1", die in den Speicherzellen gespeichert sind, fallen demnach sehr hoch aus.
  • Im einzelnen ist aus der DE 102 42 033 A1 ein Verfahren bekannt, bei dem eine Hartmaskenschicht, die aus Titanoxid bestehen kann, strukturiert wird, bevor eine dielektrische Schicht, die beispielsweise aus PZT besteht, auf diese aufgebracht wird.
  • Weiterhin ist aus der US 2002/0182754 A1 ein Verfahren bekannt, bei dem eine Nukleationsschicht aus beispielsweise Titanoxid nur selektiv auf einer bereits strukturierten unteren Elektrode gebildet wird, also selbst strukturiert ist, wenn anschließend eine ferroelektrische PZT-Schicht aufgebracht wird.
  • Schließlich ist aus der US 6 340 600 B1 ein Verfahren bekannt, bei dem mittels einer strukturierten Nukleationsschicht erreicht wird, dass in vereinzelten Dielektrikumsblöcken eine einkristalline PZT-Schicht gebildet wird. Als Nukleationskeim wird dabei eine PZT-Schicht verwendet.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannte Art anzugeben, mit dem einerseits Speicherzellen mit sehr geringen Abmessungen hergestellt werden können, bei dem aber andererseits die oben beschriebene Korngrenzenproblematik vermieden werden kann.
  • Diese Aufgabe wird erfindungsgemäß durch das in Patentanspruch 1 beschriebene Verfahren gelöst. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in den Unteransprüchen.
  • Die Erfindung ermöglicht ein Verfahren zum Herstellen einer strukturierten Pb(Zr, Ti)O3-Schicht, bei dem eine strukturierte Nukleationsschicht aus TiO2 ausgebildet wird, wobei auf der strukturierten Nukleationsschicht anschließend eine Pb(Zr, Ti)O3-Schicht aufgewachsen wird.
  • Dieses Grundprinzip kann insbesondere auf ein Verfahren zum Herstellen eines aus Pb(Zr, Ti)O3 bestehenden Dielektrikums eines Kondensators angewandt werden, wobei zunächst eine Nukleationsschicht aus TiO2 ausgebildet wird, deren Grundfläche im Wesentlichen (kann etwas kleiner oder größer sein) der Grundfläche des auszubildenden Dielektrikums entspricht, oder deren Grundfläche ein Teil der Grundfläche des auszubildenden Dielektrikums ist, und wobei anschließend eine das Dielektrikum bildende Pb(Zr, Ti)O3-Schicht auf der Nukleationsschicht aufgewachsen wird.
  • Ein wesentlicher Aspekt der Erfindung ist es, durch die Verwendung der aus TiO2 bestehenden Nukleationsschicht zu steuern, an welchen Positionen bzw. in welchen Bereichen sich PZT-Körner ausbilden (genauer gesagt: an welchen Punkten das Wachstum der PZT-Körner beginnt), womit auch automatisch die Lage der Korngrenzen zwischen den PZT-Körnern gesteuert wer den kann. Wichtig ist es, dass sich die TiO2-Nukleationsschicht innerhalb der Grundfläche des auszubildenden Dielektrikums befindet, um die Startposition des Kristallwachstums innerhalb die Grundfläche zu legen. Die TiO2-Nukleationsschicht muss jedoch die Grundfläche des auszubildenden Dielektrikums nicht vollständig abdecken, da bereits ein Teil ausreichend ist.
  • Wenn die Nukleationsschicht so ausgebildet wird, dass die Länge und Breite von deren Grundfläche jeweils weniger als 200 nm betragen, so können Korngrenzen innerhalb der PZT-Blöcke bereits mit einer hohen Wahrscheinlichkeit ausgeschlossen werden. Werden die Ausmaße der Nukleationsschicht so gewählt, dass die Länge und Breite der Nukleationsschicht-Grundfläche jeweils weniger als 50 nm beträgt, so können Korngrenzen innerhalb der PZT-Blöcke mit hoher Wahrscheinlichkeit ausgeschlossen werden.
  • Die Herstellung der Nukleationsschicht kann beispielsweise erfolgen, indem in eine Basisschicht eine Aussparung eingebracht wird, deren Grundfläche im Wesentlichen der Grundfläche des auszubildenden Dieelektrikums entspricht, und anschließend die Aussparung mit TiO2 gefüllt wird. Die Nukleationsschicht kann hierbei vor Ausbilden der PZT-Schicht planarisiert werden, sodass die Oberfläche der Nukleationsschicht mit der Oberfläche der Al2O3-Schicht eine gemeinsame Oberfläche bildet.
  • Alternativ hierzu kann die Herstellung der Nukleationsschicht erfolgen, indem die Nukleationsschicht auf eine Basisschicht aufgebracht wird, und anschließend so strukturiert wird, dass die Grundfläche der verbleibenden Nukleationsschicht der Grundfläche des auszubildenden Dielektrikums entspricht.
  • Die Basisschicht besteht vorzugsweise aus einem isolierenden Material, beispielweise Al2O3, kann jedoch auch aus anderen Materialien bestehen.
  • In einer bevorzugten Ausführungsform ist der oben beschriebene Kondensator Bestandteil einer Speicherzelle eines FeRAM-Bauteils.
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1A ein erstes Prozessstadium eines bekannten Herstellungsverfahrens eines FeRAM-Bauteils.
  • 1B ein zweites Prozessstadium eines bekannten Herstellungsverfahrens eines FeRAM-Bauteils.
  • 1C ein drittes Prozessstadium eines bekannten Herstellungsverfahrens eines FeRAM-Bauteils.
  • 2 eine schematische Darstellung der Abmessungen eines Teils eines erfindungsgemäß hergestellten FeRAM-Bauteils.
  • 3 eine schematische Darstellung eines Bereichs einer PZT-Schicht mit den Positionen der Korngrenzen innerhalb der PZT-Schicht.
  • 4 eine erste bevorzugte Ausführungsform der im erfindungsgemäßen Herstellungsverfahren eingesetzten Nukleationsschicht.
  • 5 eine zweite bevorzugte Ausführungsform der im erfindungsgemäßen Herstellungsverfahren eingesetzten Nukleationsschicht.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile oder Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Sämtliche Ausführungsformen können invers dotiert sein, d. h. p-Gebiete und n-Gebiete können miteinander vertauscht sein.
  • In 4 ist ein Prozessstadium einer bevorzugten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens gezeigt. In dieser Ausführungsform wurde eine isolierende Schicht (Al2O3) 3 mit Aussparungen durchsetzt, in die anschließend TiO2 gefüllt wurden. Die mit TiO2 gefüllten Bereiche bilden Nukleationsschichtbereiche 18 aus, die dafür sorgen, dass das Wachstum der PZT-Körner, die auf der Oberfläche 20 aufgewachsen werden, innerhalb der Grundflächen G beginnt, die die Oberflächen der Nukleationsschichtbereiche 18 darstellen. In 4 ist hierbei nur eine Dimension der Grundfläche G der Nukleationsschichtbereiche 18 angedeutet.
  • Nach Aufwachsen einer PZT-Schicht 4 auf der Oberfläche 20 wird die PZT-Schicht 4 dann zusammen mit den Al2O3-Schichtbereichen 3 sowie den Nukleationsschichtbereichen 18 in gewohnter Weise mittels eines Reactive-Ion-Etching-Prozesses geätzt, wie bereits im Zusammenhang mit 1B beschrieben wurde. Anschließend wird leitfähiges Material zum Ausbilden der Elektroden 14 in die durch den Ätzprozess erzeugten Freiräume (d.h. zwischen PZT-Blöcke 13, die durch den Ätzprozess erzeugt wurden) eingebracht.
  • Das in 5 angedeutete Herstellungsverfahren unterscheidet sich von dem in 4 gezeigten Herstellungsverfahren lediglich dadurch, dass anstelle einer Strukturierung der Al2O3- Schicht 3 eine Strukturierung einer auf der Al2O3-Schicht 3 abgeschiedenen Nukleationsschicht in verschiedene Nukleationsschichtbereiche 18 erfolgt. Anschließend wird, wie bereits im Zusammenhang mit 1B beschrieben wurde, eine PZT-Schicht 4 auf der Oberfläche 20 aufgebracht und anschließend durch entsprechende Ätzprozesse in unterschiedliche PZT-Blöcke 13 strukturiert.
  • In 4 und 5 sind der Einfachheit halber lediglich Teile der in 1A bis 1C gezeigten Anordnung 1 gezeigt.
  • Im folgenden werden weitere Aspekte der Erfindung erläutert.
  • Erfindungsgemäß sollen ferroelektrische Pb(Zr, Ti)O3-(PZT)-Kondensatoren ohne Korngrenzen strukturiert werden. FeRAMs hoher Speicherdichte sind beispielsweise mit vertikalen Kondensatoren und "Chain-Architektur" realisierbar. Zur Herstellung eines vertikalen ferroelektrischen PZT-Kondensators wird eine PZT-Schicht auf einer isolierenden Unterlagen (z. B. Al2O3) abgeschieden, geätzt und an den Seitenwänden der Ätzstruktur Elektroden angebracht.
  • Die Korngröße der PZT-Schicht liegt dabei je nach Abscheidebedingungen zwischen 50 und 200 nm. Auf der Al2O3-Schicht wachsen die PZT-Körner an nicht kontrollierbaren Stellen auf. Als Ergebnis erhält man nach dem Strukturieren der PZT-Schicht Kondensatoren (PZT-Blöcke) mit und ohne Korngrenzen, je nachdem, ob der Kondensator nur aus einem Korn besteht, oder mehrere Körner umfasst. Die Richtung des elektrischen Feldes zum Umschalten der ferroelektrischen Polarisation der PZT-Blöcke liegt im vertikalen Kondensator senkrecht zu den Korngrenzen. Die ferroelektrischen Eigenschaften dieser beiden Kondensatortypen (mit und ohne Korngrenze) unterscheiden sich deutlich voneinander. Da ein Kondensator zusammen mit dem Auswahltransistor immer eine Speicherzelle darstellt, wird als Ergebnis eine sehr breite Signalverteilung für „0" und „1" erwartet.
  • In bekannten FeRAMs verläuft der Kondensator parallel zur Substratoberfläche, und das elektrische Feld verläuft parallel zu den Korngrenzen.
  • Das erfindungsgemäße Verfahren zeigt eine Möglichkeit auf, durch Strukturierung einer Nukleationsschicht das Kristallitwachstum der PZT-Schicht an definierten Stellen zu starten und so die Korngrenzen aus dem Kondensatorbereich fernzuhalten. Es wird also eine Nukleationsschicht genau an der Stelle strukturiert, an der nach der Strukturierung des Kondensators das ferroelekrische Material verbleibt.
  • In einer ersten Ausführungsform der Erfindung wird auf der isolierenden Al2O3-Schicht eine dünne TiO2-Schicht genau an den Stellen strukturiert, an denen im weiteren Prozessablauf das Ferroelektrikum des Kondensators verbleibt. In einer zweiten Ausführungsform wird eine TiO2-Schicht an den relevanten Stellen im Al2O3 vergraben.
    • 100, 200, 300
    Prozessstadium
    1
    Anordnung
    2
    Transistor
    3
    Al2O3-Schicht
    4
    PZT-Schicht
    5
    Substrat
    6
    Sourcegebiet
    7
    Draingebiet
    8
    Gateelektrode
    9, 10
    Isolationsschicht
    11
    Plug
    12
    Isolator
    13
    PZT-Block
    14
    Elektrode
    15
    Passivierungsschicht
    16
    Isolationsschicht
    17
    Korn
    18
    Nukleationsschicht
    19
    Iridium-Schicht
    20
    Oberfläche
    G
    Nukleationsschicht-Grundfläche
    18
    Korngrenze

Claims (9)

  1. Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumblöcken, bei dem die folgenden Schritte ausgeführt werden: – Ausbilden einer strukturierten Nukleationsschicht (18) aus TiO2, – Aufwachsen einer Pb(Zr, Ti)O3-Schicht (4) auf der strukturierten Nukleationsschicht (18), und – Vereinzeln der Pb(Zr, Ti)O3-Schicht (4) in mehrere Dielektrikumblöcke, und – Ausbilden von Elektroden in den Freiräumen zwischen den Dielektrikumblöcken.
  2. Verfahren nach Anspruch 1, bei dem die Nukleationsschicht mehrere Nukleationsschichtbereiche (G) aufweist, wobei die Längen und Breiten der Nukleationsschichtbereiche (G) jeweils weniger als 200 nm betragen.
  3. Verfahren nach Anspruch 2, bei dem die Längen und Breiten der Nukleationsschichtbereiche (G) jeweils weniger als 50 nm betragen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Ausbilden der strukturierten Nukleationsschicht (18) erfolgt, indem in eine Basisschicht (3) Aussparungen eingebracht werden, deren Positionen den Positionen der auszubildenden Dieelektrikumblöcke (13) entsprechen, und anschließend die Aussparungen mit TiO2 gefüllt werden.
  5. Verfahren nach Anspruch 4, bei dem die Nukleationsschicht (18) vor Ausbilden der Pb(Zr, Ti)O3-Schicht (4) planarisiert wird, derart, dass die Oberfläche der Nukleationsschicht (18) mit der Oberfläche der Basisschicht (3) eine planare Oberfläche (20) bildet.
  6. Verfahren nach einem der Ansprüche 1 bis 3, bei dem das Ausbilden der strukturierten Nukleationsschicht (18) erfolgt, indem die Nukleationsschicht (18) auf eine Basisschicht (3) aufgebracht wird, und anschließend so strukturiert wird, dass die Positionen der verbleibenden Nukleationsschichtbereiche (G) den Positionen der auszubildenden Dieelektrikumblöcke (13) entsprechen.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem die Basisschicht (3) aus einem isolierenden Material besteht.
  8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem die Basisschicht (3) aus Al2O3 besteht.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem das Bauteil ein FeRAM-Bauteil ist.
DE102004047305A 2004-09-29 2004-09-29 Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken Expired - Fee Related DE102004047305B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004047305A DE102004047305B4 (de) 2004-09-29 2004-09-29 Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004047305A DE102004047305B4 (de) 2004-09-29 2004-09-29 Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken

Publications (2)

Publication Number Publication Date
DE102004047305A1 DE102004047305A1 (de) 2006-04-06
DE102004047305B4 true DE102004047305B4 (de) 2008-01-24

Family

ID=36062053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004047305A Expired - Fee Related DE102004047305B4 (de) 2004-09-29 2004-09-29 Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken

Country Status (1)

Country Link
DE (1) DE102004047305B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291292B1 (en) * 1998-10-24 2001-09-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device
US6340600B1 (en) * 2001-03-06 2002-01-22 Seung Kee Joo Methods for fabricating large single-grained ferroelectric thin film, for fabricating ferroelectric thin film capacitor using the same, and for fabricating ferroelectric memory device using the same
US20020182754A1 (en) * 1998-04-09 2002-12-05 Kazufumi Suenaga Semiconductor memory device and manufacturing method thereof
DE10227346A1 (de) * 2001-06-21 2003-01-09 Samsung Electronics Co Ltd Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE10152636A1 (de) * 2001-06-29 2003-01-30 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE10242033A1 (de) * 2001-09-13 2003-04-10 Samsung Electronics Co Ltd Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182754A1 (en) * 1998-04-09 2002-12-05 Kazufumi Suenaga Semiconductor memory device and manufacturing method thereof
US6291292B1 (en) * 1998-10-24 2001-09-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device
US6340600B1 (en) * 2001-03-06 2002-01-22 Seung Kee Joo Methods for fabricating large single-grained ferroelectric thin film, for fabricating ferroelectric thin film capacitor using the same, and for fabricating ferroelectric memory device using the same
DE10227346A1 (de) * 2001-06-21 2003-01-09 Samsung Electronics Co Ltd Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE10152636A1 (de) * 2001-06-29 2003-01-30 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
DE10242033A1 (de) * 2001-09-13 2003-04-10 Samsung Electronics Co Ltd Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben

Also Published As

Publication number Publication date
DE102004047305A1 (de) 2006-04-06

Similar Documents

Publication Publication Date Title
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102010037434B4 (de) Verfahren zur Herstellung einer nicht-flüchtigen Speichervorrichtung vom vertikalen Typ
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE19512431C2 (de) Halbleiterspeicherzelle mit wahlfreiem Zugriff auf Silicium-auf-Isolator mit doppelten Steuergates und deren Herstellungsverfahren
DE19511846C2 (de) Zweikanalige EEPROM-Grabenspeicherzelle auf SOI und Verfahren zur Herstellung derselben
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE102004060171A1 (de) Charge-trapping-Speicherzelle und Herstellungsverfahren
DE3787687T2 (de) Halbleiterspeicher.
DE102018213062B3 (de) Integrierter elektronischer Schaltkreis mit einem ersten Transistor und einem ferroelektrischen Kondensator und Verfahren zu seiner Herstellung
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE112013005987T5 (de) Integrierte Schaltungen mit Nichtflüchtigem Speicher und Verfahren zur Herstellung
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
EP1060515A1 (de) Elektrisch programmierbare speicherzellenanordnung und verfahren zu deren herstellung
DE10212932B4 (de) Trenchzelle für ein DRAM-Zellenfeld
DE68911418T2 (de) Hochintegrierte EPROM-Speicheranordnung mit einem grossen Kopplungsfaktor.
EP0903788A2 (de) Nichtflüchtige Speicherzelle mit hoher Koppelkapazität
DE60204239T2 (de) Elektroden, verfahren und vorrichtung für eine speicherstruktur
DE112004003004T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10338021A1 (de) Vertikaler NROM und Verfahren zu dessen Herstellung
DE102004047305B4 (de) Verfahren zum Herstellen eines Bauteils mit vertikalen Kondensatoren mit mehreren voneinander getrennten Dielektrikumsblöcken
DE10351030A1 (de) Transistorstruktur, Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
DE102005038939B4 (de) Halbleiterspeicherbauelement mit oberseitig selbstjustiert angeordneten Wortleitungen und Verfahren zur Herstellung von Halbleiterspeicherbauelementen
DE10331030B3 (de) Herstellungsverfahren für einen Grabenkondensator
DE102006017795B4 (de) Halbleiterspeicherbauelement und Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee