KR20010061172A - 반도체 소자의 강유전체 캐패시터 제조 방법 - Google Patents
반도체 소자의 강유전체 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR20010061172A KR20010061172A KR1019990063660A KR19990063660A KR20010061172A KR 20010061172 A KR20010061172 A KR 20010061172A KR 1019990063660 A KR1019990063660 A KR 1019990063660A KR 19990063660 A KR19990063660 A KR 19990063660A KR 20010061172 A KR20010061172 A KR 20010061172A
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric
- heat treatment
- memory device
- ferroelectric memory
- ferroelectric capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 title claims description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000011261 inert gas Substances 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 238000001035 drying Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000006731 degradation reaction Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 29
- 230000010287 polarization Effects 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical group [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 강유전체 메모리 소자의 웨이퍼 레벨 및 테스트 공정에 관한 것이다. 이를 위한 본 발명은 패키지 공정 시 강유전체 임계전압의 쉬프트에 따른 열화를 방지할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는 데 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 트랜지스터 및 강유전체 캐패시터를 포함하는 단위 다이를 형성하는 제1 단계; 상기 제1 단계 수행 후, 상기 단위 다이에 대한 웨이퍼 레벨 동작 테스트를 실시하는 제2 단계; 상기 제2 단계 수행 후, 큐리 온도에서 열처리를 실시하는 제3 단계; 및 패키지를 실시하는 제4 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 강유전체 메모리 소자의 웨이퍼 레벨 및 테스트 공정에 관한 것이다.
강유전체 메모리 소자(Ferroelectric Random Access Memory, FeRAM)는 (Sr,Bi)Ta2O9(이하. SBT라 약칭함), Pb(ZrxTix-1)O3(이하, PZT라 약칭함) 등의 강유전체 물질을 캐패시터 유전체로 사용하는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 메모리하고 있는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 DRAM(Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 소자로 각광받고 있다.
이와 같이, 반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remanent polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
한편, 강유전체 기억소자의 축전물질로는 SBT와 PZT 박막이 주로 사용되며, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 일반적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru) 등을 상, 하부 전극물질로 사용하고 있다.
그러나, 현재 반도체 소자의 집적기술의 발전에도 불구하고 강유전체 메모리 소자 상용화는 신뢰성 문제로 인해 지연되고 있는 실정이다.
일반적으로, 강유전체 메모리 소자의 신뢰성 문제는 두 가지 측면에서 볼 수가 있는데, 그 하나는 지속적인 데이터 접근이 반복될 때 얼마나 많은 회수까지 데이터를 유지할 수 있느냐 하는 피로(Fatigue)문제이고, 다른 하나는 얼마나 오랫동안 데이터를 유지할 수 있느냐 하는 보존(Retention)문제이다.
여기서, 첫번째 문제점인 피로 문제에 의한 소자의 열화 현상은, 강유전체 메모리 소자의 유전물질로 PZT를 사용하는 경우에는 전극물질을 백금(Pt) 대신에 산화이리듐(IrO2), 산화루테늄(RuO2)과 같은 금속 산화물 전극을 사용하여 개선하는 방법이 제시되고 있으며, 강유전체 메모리 소자의 유전물질로 SBT를 사용하는 경우에는 다른 강유전체 물질에 비하여 전극물질을 다른 물질로 대체하지 않고 일반적인 백금을 사용하여도 피로 문제에 대해 우수한 특성을 가지는 것으로 알려져 있다. 따라서, 현재까지는 피로 문제에 관련된 신뢰성 문제는 상당한 수준까지 개선되어 있다고 볼 수 있다. 즉, 최소 1010~ 1013사이클(cycle) 정도까지는 소자의 신뢰도에 영향을 주지 않는 수준에 도달해 있다.
그러나, 두번째 문제점인 보존 문제는 고온에서 그 열화속도가 가속되고 있는 실정이다. 즉, 고온에서 장시간 방치할 경우에 그 데이터는 상온에서 보다 훨씬 더 빠른 속도로 열화가 진행된다. 이에 따라, 강유전체 메모리 소자를 제작한 후 후속공정, 즉 패키지 공정 시 장시간의 열공정이 진행될 경우 예상치 못한 열화가 발생하여 패키지 수율을 감소시키는 원인으로 작용하게 된다.
실제로, 패키지 공정에서는 강유전체 메모리 소자의 신뢰도에 영향을 줄 수있는 공정이 포함되어 있다. 예를 들어, 플라스틱(plastic) 패키지의 경우에 있어서는 몰딩 컴파운드(molding compound)를 경화시키는 공정(Post Mold Curing, PMC)이 이에 해당된다. PMC공정은 150 ~ 175℃에서 5시간 또는 6시간 정도가 소요되는데, 이와 같은 온도범위와 시간은 강유전체 메모리 소자에 보존 문제를 유발시키게 된다. 이를 보다 구체적으로 살펴보기로 한다.
일반적으로, 강유전체 메모리 소자의 공정이 완료된 후 웨이퍼(wafer) 레벨의 동작을 테스트하여 패스/페일(pass/fail)을 가리게 되는데, 이 테스트 완료 후 단위 메모리 셀은 "0" 또는 "1" 데이터 중 하나의 상태를 유지하게 된다. 이와 같이, 강유전체가 임의의 한 상태로 폴링(polling)된 상태는 강유전체 내부의 분역(domain)들이 일정한 방향으로 정렬되어 내부전계를 형성한 상태를 의미한다. 따라서, 분역들이 일정한 방향으로 정렬한 상태에서 패키지 공정을 거칠 경우 PMC 공정과 같은 고온의 장시간 공정에 의하여 강유전체 내부의 모빌 디펙트(mobile defect)들이 내부전계에 의하여 이동함에 따라 계면에서의 전하분포를 변화시키게 된다. 이러한 전하 분포의 변화는 임계전압의 쉬프트(증가 또는 감소)를 가져오게 되고, 결국 이러한 변화는 잔류분극값의 감소를 가져와 결국 소자의 페일을 초래하게 된다.
다시 말하면, 강유전체 메모리 소자의 테스트 후에 메모리 셀이 데이터를 유지한 채로 패키지 공정을 진행할 경우 웨이퍼 상태보다 패키지 상태의 패스율(pass rate)을 감소시키거나 패키지 초기 상태의 값이 열화된 상태로 제품이 출하되게 된다.
결국, 강유전체 메모리 소자를 테스트한 후 바로 패키지 공정을 진행하게 되면, 최종제품의 신뢰도가 크게 떨어지게 되는 문제점이 발생하고 있다.
본 발명은 패키지 공정 시 강유전체 임계전압의 쉬프트에 따른 열화를 방지할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는 데 그 목적이 있다.
도1a는 강유전체 메모리의 상태가 음의 폴링(Polling)상태일 때의 이력곡선을 도시한 도면.
도1b는 강유전체 메모리의 상태가 양의 폴링상태일 때의 이력곡선을 도시한 도면.
*도면의 주요 부분에 대한 부호의 간단한 설명
10 : 초기상태 20 : PMC공정에서의 열처리 시 곡선
30 : 큐리온도에서의 열처리 시 곡선
상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 트랜지스터 및 강유전체 캐패시터를 포함하는 단위 다이를 형성하는 제1 단계; 상기 제1 단계 수행 후, 상기 단위 다이에 대한 웨이퍼 레벨 동작 테스트를 실시하는 제2 단계; 상기 제2 단계 수행 후, 큐리 온도에서 열처리를 실시하는 제3 단계; 및 패키지를 실시하는 제4 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명의 일실시예에 따른 강유전체 메모리 소자 제조 공정은 먼저, 웨이퍼 공정 즉, 다이를 형성하기 위한 공정을 완료하고, 이에 대하여 웨이퍼레벨 동작테스트(wafer level function test)를 실시하여 완성된 소자의 패스 또는 페일여부를판정한다.
다음으로, 큐리 온도(curie temperature, Tc)에서의 열처리를 실시하게 된다. 이때, 열처리는 급속열처리(Rapid Thermal Aneal, RTA)방식 또는 노(furnace) 열처리 방식을 사용하여 실시하게 되며, 열처리 분위기는 불활성 기체 분위기 또는 대기압 분위기가 적합하다.
큐리 온도는 강유전체가 그 본래의 강유전성을 잃고 상유전체로 변하는 기점이 되는 온도를 일컫는다.
이를 보다 구체적으로 설명하면, 강유전체는 일반적으로 상온에서 사변형(tetragonal) 구조를 가지며, 이러한 사변형 구조에 의해 분극특성을 나타내게 된다. 하지만, 강유전체가 어느 특정온도 이상이 되면 상전이가 발생하여 사변형 구조에서 정육면체(cubic) 구조로 바뀌며 분극특성을 상실하게 되는데, 이와 같이 강유전체의 상전이를 일으킬 수 있는 온도를 큐리 온도라 일컫는다. 강유전체 메모리 소자에 사용되는 물질들의 큐리 온도는 물질의 조성에 따라 차이가 있지만 통상 250 ~ 500℃의 범위를 갖는다.(예를 들어, 강유전체 물질이 PZT계열의 경우에는 350 ~ 500℃정도이고, SBT계열인 경우에는 250 ~ 400℃의 범위를 갖는다.)
한편, 큐리 온도 이하로 다시 낮추게 되면 강유전체는 정육면체 구조에서 사변형 구조로 상전이를 일으키게 되면서 다시 분극특성을 나타내게 되는데, 이때는 강유전체가 이전에 겪었던 이력이 사라진 초기 상태로 된다. 상기 초기상태는 강유전체 내부의 모든 분역(domain)들이 어느 한쪽 방향으로 정렬되어 있지 않고, 랜덤(random)하게 분포된 상태가 된다.
다음으로, 패키지 공정을 실시하여 강유전체 메모리 소자를 완성하게 된다.
도1a는 강유전체 메모리의 상태가 음의 폴링(Polling)상태일 때의 이력곡선을 도시한 것이고, 도1b는 강유전체 메모리의 상태가 양의 폴링상태일 때의 이력곡선을 도시한 것이다.
먼저, 도1a를 참조하면 웨이퍼레벨 동작테스트를 마친 강유전체 메모리 소자가 음의 폴링 상태인 초기 상태(10)에서 패키지 공정을 바로 거치게 되었을 때 가해지는 PMC공정에서의 열처리 시(20) 강유전체 메모리 상태가 변화함을 알 수가 있다. 즉, P-V 곡선이 오른쪽으로 이동하였다.
이러한, P-V 곡선의 이동은 강유전체 메모리 소자의 스위칭 전하(swiching charge) 및 임계전압의 변화를 초래하여 소자의 신뢰도를 저하시키고, 최종적으로는 소자의 페일을 유발하게 된다.
이와 비교하여, 도면부호 '30'으로 표시된 P-V 곡선은 패키지 공정 전에 큐리 온도에서의 열처리를 실시하였을 경우를 나타낸 것으로 P-V 곡선이 초기 상태를 가짐을 알 수가 있다.
다음으로, 도1b를 참조하면, 웨이퍼레벨 동작테스트를 마친 강유전체 메모리 소자가 양의 폴링 상태인 초기 상태(40)에서 패키지 공정을 바로 거치게 되었을 때 가해지는 PMC공정에서의 열처리 시(50) 강유전체 메모리 상태가 변화함을 알 수가 있다. 즉, P-V 곡선이 왼쪽으로 이동하였다. 이와 비교하여, 도면부호 '60'으로 표시된 P-V 곡선은 패키지 공정 전에 큐리 온도에서의 열처리를 실시하였을 경우를 나타낸 것으로 P-V 곡선이 초기 상태를 가짐을 알 수가 있다.
이렇듯, 본 발명은 웨이퍼 상에서의 강유전체 메모리 소자 공정을 마친 후 웨이퍼 레벨에서 테스트를 실시한 후 강유전체 물질에 따른 큐리 온도에서 열처리실시를 통하여 강유전체 물질의 상태를 사변형 구조에서 분극특성을 상실하게 되는 정육면체 구조로 상전이를 시킨 후 다시 분극특성을 나타내는 큐리 온도 이하의 온도로 낮추어 강유전체 물질을 테스트 이전의 상태로 초기화시킨다.
이후, 고온의 장시간 공정인 패키지 공정을 진행하게 되더라도 강유전체 물질 내부의 분역들이 일정한 방향으로 정렬되어 내부전계를 형성한 상태가 아닌, 랜덤하게 분포된 상태이므로 패키지 공정에서 발생할 수 있는 강유전체 메모리 소자의 보존문제에 의한 소자 열화현상은 억제할 수가 있다.
한편, 본 발명은 큐리 온도의 열처리를 위하여 패키지 공정전에 추가의 열처리 공정단계로 실시되었으나, 별도의 공정단계 추가 없이 강유전체 메모리 소자의 테스트 후 패스/페일 여부의 잉크표시를 건조하기 위한 온도를 큐리온도로 설정하여 공정을 진행할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 패키지 공정 시의 강유전체 메모리 소자 열화를 방지하는 효과가 있으며, 이로 인하여 강유전체 메모리 소자의 신뢰도 및 수율을 개선하는 효과가 있다.
Claims (5)
- 반도체 기판 상에 트랜지스터 및 강유전체 캐패시터를 포함하는 단위 다이를 형성하는 제1 단계;상기 제1 단계 수행 후, 상기 단위 다이에 대한 웨이퍼 레벨 동작 테스트를 실시하는 제2 단계;상기 제2 단계 수행 후, 큐리 온도에서 열처리를 실시하는 제3 단계; 및패키지를 실시하는 제4 단계를 포함하여 이루어지는 강유전체 메모리 소자 제조방법.
- 제1항에 있어서,상기 강유전체 캐패시터의 강유전체 박막은 SBT이며, 열처리를 250 ~ 400℃의 온도범위에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제1항에 있어서,상기 강유전체 캐패시터의 강유전체 박막은 PZT계열이며, 열처리를 350 ~ 500℃의 온도범위에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 열처리는,급속열처리 방식 또는 노 열처리 방식으로 수행하되, 불활성 기체 또는 대기압 분위기에서 수행하는 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 열처리는,잉킹 처리에 의한 잉크표시를 제거하기 위한 건조공정인 것을 특징으로 하는 강유전체 메모리 소자 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063660A KR20010061172A (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 강유전체 캐패시터 제조 방법 |
| US09/739,447 US6465261B2 (en) | 1999-12-28 | 2000-12-19 | Method for manufacturing FeRAM device |
| JP2000399588A JP4753402B2 (ja) | 1999-12-28 | 2000-12-27 | ＦｅＲＡＭ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990063660A KR20010061172A (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 강유전체 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010061172A true KR20010061172A (ko) | 2001-07-07 |
Family
ID=19630982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990063660A KR20010061172A (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 강유전체 캐패시터 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6465261B2 (ko) |
| JP (1) | JP4753402B2 (ko) |
| KR (1) | KR20010061172A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935530A (zh) * | 2018-10-31 | 2019-06-25 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6664116B2 (en) * | 2001-12-12 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides |
| JP2003258202A (ja) * | 2002-02-28 | 2003-09-12 | Nec Electronics Corp | 半導体装置の製造方法 |
| KR100505702B1 (ko) * | 2003-08-20 | 2005-08-02 | 삼성전자주식회사 | 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489538A (en) * | 1992-08-21 | 1996-02-06 | Lsi Logic Corporation | Method of die burn-in |
| US5525528A (en) * | 1994-02-23 | 1996-06-11 | Ramtron International Corporation | Ferroelectric capacitor renewal method |
| KR970077412A (ko) * | 1996-05-14 | 1997-12-12 | 김광호 | 웨이퍼 레벨 번인 테스트 방법 |
| JPH10144875A (ja) * | 1996-11-12 | 1998-05-29 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4053647B2 (ja) * | 1997-02-27 | 2008-02-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US6115281A (en) * | 1997-06-09 | 2000-09-05 | Telcordia Technologies, Inc. | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors |
| KR100436056B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 커패시터의 확산장벽막 형성방법 |
| US6190925B1 (en) * | 1999-04-28 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Epitaxially grown lead germanate film and deposition method |
-
1999
- 1999-12-28 KR KR1019990063660A patent/KR20010061172A/ko not_active Application Discontinuation
-
2000
- 2000-12-19 US US09/739,447 patent/US6465261B2/en not_active Expired - Fee Related
- 2000-12-27 JP JP2000399588A patent/JP4753402B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5489538A (en) * | 1992-08-21 | 1996-02-06 | Lsi Logic Corporation | Method of die burn-in |
| US5525528A (en) * | 1994-02-23 | 1996-06-11 | Ramtron International Corporation | Ferroelectric capacitor renewal method |
| KR970077412A (ko) * | 1996-05-14 | 1997-12-12 | 김광호 | 웨이퍼 레벨 번인 테스트 방법 |
| JPH10144875A (ja) * | 1996-11-12 | 1998-05-29 | Matsushita Electron Corp | 半導体集積回路の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935530A (zh) * | 2018-10-31 | 2019-06-25 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
| CN109935530B (zh) * | 2018-10-31 | 2023-05-12 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217401A (ja) | 2001-08-10 |
| US6465261B2 (en) | 2002-10-15 |
| US20010024855A1 (en) | 2001-09-27 |
| JP4753402B2 (ja) | 2011-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5804850A (en) | Ferroelectric based capacitor cell for use in memory systems | |
| US6368909B2 (en) | Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof | |
| JP3190011B2 (ja) | 強誘電体記憶素子およびその製造方法 | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| US5969935A (en) | Use of calcium and strontium dopants to improve retention performance in a PZT ferroelectric film | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| KR20010061172A (ko) | 반도체 소자의 강유전체 캐패시터 제조 방법 | |
| KR20010005076A (ko) | 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법 | |
| KR100533973B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| KR100533974B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| KR100604673B1 (ko) | 반도체 소자의 강유전체 캐패시터 | |
| KR100277845B1 (ko) | 비휘발성강유전체메모리소자및그제조방법 | |
| US5892255A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| KR20010061280A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| US6596645B2 (en) | Method for manufacturing a semiconductor memory device | |
| JP3663575B2 (ja) | 強誘電体膜の改質方法及び容量素子の製造方法 | |
| KR100449072B1 (ko) | 강유전체 소자 및 그 제조 방법 | |
| KR20020007792A (ko) | 패키지에 따른 강유전체 메모리 소자 열화 감소 방법 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| KR100333661B1 (ko) | 강유전체 캐패시터의 전극 형성 방법 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| KR100609041B1 (ko) | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| KR19980066717A (ko) | 에프램(fram)셀의 제조방법 | |
| KR100991378B1 (ko) | 플라즈마 손상에 의한 강유전체 캐패시터의 유효 정전용량감소를 방지할 수 있는 강유전체 캐패시터 및 그 제조방법 | |
| KR20010061281A (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |