CN109935530B - 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 - Google Patents

一种用于铁电器件中铁电薄膜可靠性评估的实验方法 Download PDF

Info

Publication number
CN109935530B
CN109935530B CN201811281848.0A CN201811281848A CN109935530B CN 109935530 B CN109935530 B CN 109935530B CN 201811281848 A CN201811281848 A CN 201811281848A CN 109935530 B CN109935530 B CN 109935530B
Authority
CN
China
Prior art keywords
ferroelectric
temperature
film
ferroelectric film
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811281848.0A
Other languages
English (en)
Other versions
CN109935530A (zh
Inventor
彭强祥
兰杨波
杨琼
廖敏
周益春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangtan University
Original Assignee
Xiangtan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangtan University filed Critical Xiangtan University
Priority to CN201811281848.0A priority Critical patent/CN109935530B/zh
Publication of CN109935530A publication Critical patent/CN109935530A/zh
Application granted granted Critical
Publication of CN109935530B publication Critical patent/CN109935530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种用于集成铁电器件中铁电薄膜可靠性评估的高效低成本实验方法。本发明首先获得铁电薄膜的初始性能参数，然后按工艺操作时间顺序，统计集成器件制作工艺路线中各工艺的温度和时间参数，提炼出对铁电薄膜性能影响较大的高风险工艺参数；其次，按以上高风险工艺步骤的顺序、温度值和温度时间，逐步复制温度，获得各单步的薄膜电学性能，并与前一步骤进行量化对比。本发明在两个基本条件下的基础上提出：(1)成熟稳定的铁电薄膜生长工艺，(2)初步确立的集成工艺路线。本发明对集成器件制作过程由工艺温度造成的铁电薄膜性能下降的问题进行前期评估，提出可有效缩短实验时间，极大降低实验成本的一种方法。

Description

一种用于铁电器件中铁电薄膜可靠性评估的实验方法
技术领域
本发明主要涉及电子薄膜材料可靠性实验方法。具体涉及铁电薄膜的温度可靠性测试方法。
背景技术
铁电薄膜是一类重要的功能薄膜材料，它的制造技术是集成铁电器件制造工艺中最关键的核心技术之一，尤其是铁电薄膜的制备质量直接影响集成铁电器件的性能；利用铁电薄膜材料的极化特性，可制备出具有非易失性存储功能的铁电存储器。铁电存储器由于具有非挥发性、低功耗、高读写次数、高存取速度、高密度存储、抗辐射、与集成电路(IC)工艺兼容等突出优点，而被公认为是下一代最具潜力的存储器之一，在计算机、航空航天和交通等领域具有广阔的应用前景。随着航空、航天技术的应用以及军用、民用等复杂电子装备向微型化、高集成化、多功能化方向迅猛的发展，人们对铁电薄膜的质量和可靠性提出了更加苛刻的要求，在获得高可靠性铁电薄膜过程中，沉积温度、沉积时间、沉积速度、退火温度等环境因素都在不同程度上影响着铁电薄膜的制备质量，其中尤以温度在铁电薄膜制备过程中产生的影响甚广。集成铁电器件生产过程中的高温工艺步骤会对铁电薄膜产生较大影响，导致最后的产品中铁电薄膜的性能有可能急剧退化。因此，有必要研究集成器件制作工艺路线中的高风险工艺对铁电薄膜可靠性的影响。
现有标准CMOS生产工艺铁电薄膜制备后的温度环境主要涉及薄膜的沉积、金属化及热处理过程，由于某些工艺温度环境较低、作用时间较短与高温、作用时间较长的工艺相比对薄膜可靠性的作用效果不明显，因此可以从中筛选出主要的高温工艺作为高风险工艺参数来检测铁电薄膜的可靠性，但目前还没有此类研究方法的明确报道，现有技术中测试温度对薄膜器件的可靠性影响目前比较常规的做法是通过高低温温度冲击、温度循环和高温加速寿命等方法，但这些方法对实验设备要求高，对温度的操控和响应要求高，整个测试过程耗时较长。
发明内容
本发明的目的在于提供一种高效低成本的实验方法来评估铁电器件中铁电薄膜的可靠性。
为实现上述发明目的，本发明采取的技术方案为：一种用于铁电器件中铁电薄膜可靠性评估的高效低成本实验方法，包括以下具体步骤：
S1：首先制备出铁电薄膜，测量铁电薄膜的初始特性，得到关键初始性能参数；
S2：按工艺操作时间顺序，统计集成器件制作工艺路线中各工艺的温度和时间参数，从中提炼出对铁电薄膜性能影响较大的高风险工艺参数作为检测铁电薄膜可靠性的高温处理环境；
S3：将上述提炼出的高风险工艺参数按集成器件制作工艺路线的操作时间顺序，逐步复制温度值和温度时间，对铁电薄膜进行连续处理；
S4：测量各单一高风险工艺步骤后的铁电薄膜电学性能，并与前一步骤进行量化对比；
其中，S1和S4步骤：测量的电学性能包括初始和高温处理后的电滞回线、漏电流密度曲线、电容电压特性曲线、保持特性曲线、疲劳特性曲线等关键性能参数。
所述铁电薄膜为基于成熟稳定的铁电薄膜生长工艺制备的任意铁电薄膜，可选的，铁电薄膜包括但不限于氧化铪基铁电薄膜、钛锆酸铅铁电薄膜、钽酸锶铋铁电薄膜；铁电薄膜的生长工艺包括但不限于溶胶凝胶法、原子层沉积法、脉冲激光沉积法、磁控溅射法。
所述集成器件制作工艺路线中各工艺的温度和时间参数主要涉及薄膜的沉积、金属化及热处理过程，进一步，对铁电薄膜性能影响较大的高风险工艺主要是温度较高、作用时间较长的工艺包括但不限于源漏离子激活、栅极沉积及退火、层间介质、低阻硅化物、通孔填充及金属互连等主要高温工艺。
所述确立的集成器件制作工艺路线基于半导体代工厂成熟的集成工艺路线。
本发明的有益效果在于：本发明提供了一种高效低成本的实验方法来评估铁电器件中铁电薄膜的可靠性，首先系统的考虑了铁电集成器件标准工艺中各个工艺温度，其次对由工艺温度造成的铁电薄膜性能下降的问题进行前期评估从这些温度工艺中提炼出对铁电薄膜性能影响较大的高风险工艺参数作为检测铁电薄膜可靠性的高温处理环境，据此制定了铁电薄膜可靠性的测试评估方案，进行精准测试避免了杂乱无章的测试，减少了工作量提高了效率，最后此方法具有通用性，适用于任何铁电薄膜温度可靠性的测量。此发明对实验仪器的要求和操作要求低，成本低方法简单易行；此发明的成果可以反馈优化铁电薄膜制备工艺，提升铁电薄膜适应温度载荷的能力，提升铁电器件的使用寿命，扩大铁电器件的使用范围，达到经济和社会效益的最大化。
附图说明
图1为一种高效低成本评估铁电器件中铁电薄膜可靠性的实验方法流程图；
图2为铪锆氧铁电薄膜经过连续3次高风险工艺处理后P-E曲线与初始P-E曲线图；
图3为铪锆氧铁电薄膜经过连续3次高风险工艺处理后J-E曲线与初始J-E曲线图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述。
参见图1为原子层沉积技术制备的铪锆氧铁电薄膜温度可靠性实验的评估方法流程图，高温处理环境为从Gate-last标准CMOS工艺制备1T型场效应晶体管的各工艺温度中提取的，具体步骤如下：
步骤一：首先基于原子层沉积技术制备出铪锆氧铁电薄膜，测量铪锆氧铁电薄膜的初始特性，得到包括电滞回线、漏电流密度曲线、电容电压特性曲线、保持特性曲线、疲劳特性曲线等在内的关键初始性能参数；
步骤二：统计Gate-last标准CMOS工艺制备1T型场效应晶体管各工艺的温度和时间参数，提炼出对铁电薄膜性能影响较大的高风险工艺参数，作为铁电薄膜可靠性检测的高温处理环境。
步骤三：首先将制备出来的铪锆氧铁电薄膜在铁电栅高温退火的高风险工艺环境：500℃，30S，氮气氛围中退火；测量退火后的铁电性能参数，将退火后的电学性能与初始特性进行量化对比；
步骤四：将上述退火后的样品在接触、铝金属制备后退火的高风险工艺环境：550℃，30min，氮气氛围中退火，测量退火后的铁电性能参数，将退火后的电学性能与步骤三高温处理后的电学特性进行量化对比；
步骤五：将经过上述两次退火后的样品继续在通孔，铜和低介电层互连后的高风险工艺环境：400℃，2min，氮气氛围中退火，测量退火后的铁电性能参数，将退火后的电学性能与步骤四高温处理后的电学特性进行量化对比；
步骤六：将步骤三、四、五量化对比的结果综合起来分析提炼出的高风险工艺参数对铁电薄膜性能的影响来评估铪锆氧铁电薄膜温度可靠性，进而反馈优化铁电薄膜的制备工艺。
参见图2为铪锆氧铁电薄膜经过连续3次高风险工艺处理后P-E曲线与初始P-E曲线图，从图可以看出，与原始P-E图相比每一次高温处理后P-E曲线图矩形度都会不同程度变化，剩余极化值变化幅度较大，P-E曲线图的矩形度也有一定程度的改变。参见图3为铪锆氧铁电薄膜经过连续3次高风险工艺处理后J-E曲线与初始J-E曲线图，可以看出漏电流密度在不同高风险工艺处理后均有不同程度增大；这说明了从集成器件制作工艺路线中各工艺的温度和时间参数中提炼出的高风险工艺用来检测以铪锆氧铁电薄膜为代表的铁电薄膜可靠性的实验方法是高效可行的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：包括以下步骤：
S1：测量铁电薄膜的初始特性，得到关键初始性能参数；
S2：按工艺操作时间顺序，统计集成器件制作工艺路线中各工艺的温度和时间参数，提炼出对铁电薄膜性能影响较大的高风险工艺参数；
S3：将上述提炼出的高风险工艺参数，按工艺操作时间顺序，逐步复制温度值和温度时间，对铁电薄膜进行处理；
S4：测量得到各单一高风险工艺步骤后的铁电薄膜电学性能，并与前一步骤进行量化对比；
其中，S1和S4步骤，测量薄膜的电学性能，包括电滞回线、漏电流密度曲线、电容电压特性曲线、保持特性曲线、疲劳特性曲线。
2.如权利要求1所述一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：步骤S1：铁电薄膜为基于成熟稳定的铁电薄膜生长工艺制备的任意铁电薄膜。
3.如权利要求1所述一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：步骤S2：所统计的各工艺温度和时间参数基于确立的集成工艺路线。
4.如权利要求1所述一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：步骤S2：高风险工艺参数的提炼基于集成器件制作过程中工艺温度对铁电薄膜性能影响的前期评估。
5.如权利要求1所述一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：步骤S3：逐步复制的高风险工艺温度值和时间严格按照集成器件制作工艺操作时间顺序执行。
6.如权利要求1所述一种用于铁电器件中铁电薄膜可靠性评估的实验方法，其特征在于：步骤S4：变量考虑全面，实验耗时短，测量结果准确。
CN201811281848.0A 2018-10-31 2018-10-31 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 Active CN109935530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811281848.0A CN109935530B (zh) 2018-10-31 2018-10-31 一种用于铁电器件中铁电薄膜可靠性评估的实验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811281848.0A CN109935530B (zh) 2018-10-31 2018-10-31 一种用于铁电器件中铁电薄膜可靠性评估的实验方法

Publications (2)

Publication Number Publication Date
CN109935530A CN109935530A (zh) 2019-06-25
CN109935530B true CN109935530B (zh) 2023-05-12

Family

ID=66984496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811281848.0A Active CN109935530B (zh) 2018-10-31 2018-10-31 一种用于铁电器件中铁电薄膜可靠性评估的实验方法

Country Status (1)

Country Link
CN (1) CN109935530B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156139A (ja) * 1999-11-29 2001-06-08 Sony Corp 強誘電体キャパシタの評価方法
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
JP2002289808A (ja) * 2001-03-27 2002-10-04 Seiko Epson Corp 強誘電体薄膜素子の作製方法
JP2002304897A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置とその評価装置及び評価方法
JP2004056083A (ja) * 2002-05-28 2004-02-19 Fujitsu Ltd 強誘電体キャパシタの設計方法及び評価方法
JP2006196908A (ja) * 1995-12-28 2006-07-27 Toshiba Corp 半導体装置の製造方法、製造装置、シミュレーション方法、及びシミュレータ
CN1851721A (zh) * 2006-05-23 2006-10-25 信息产业部电子第五研究所 一种砷化镓单片微波集成电路的可靠性评估方法
CN101299429A (zh) * 2004-06-28 2008-11-05 富士通株式会社 半导体器件及其制造方法
CN103238272A (zh) * 2010-11-08 2013-08-07 地热能源公司 利用两相热传递将热量转换成电能及其他用途的快速热循环方法和装置
CN103412210A (zh) * 2013-07-19 2013-11-27 复旦大学 一种铁电薄膜成核可逆电畴极化强度的测量方法
CN104091770A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 负压温度不稳定性评估方法
CN105399405A (zh) * 2015-12-21 2016-03-16 华中科技大学 一种低介微波铁电陶瓷及其制备方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196908A (ja) * 1995-12-28 2006-07-27 Toshiba Corp 半導体装置の製造方法、製造装置、シミュレーション方法、及びシミュレータ
JP2001156139A (ja) * 1999-11-29 2001-06-08 Sony Corp 強誘電体キャパシタの評価方法
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
JP2002289808A (ja) * 2001-03-27 2002-10-04 Seiko Epson Corp 強誘電体薄膜素子の作製方法
JP2002304897A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置とその評価装置及び評価方法
JP2004056083A (ja) * 2002-05-28 2004-02-19 Fujitsu Ltd 強誘電体キャパシタの設計方法及び評価方法
CN101299429A (zh) * 2004-06-28 2008-11-05 富士通株式会社 半导体器件及其制造方法
CN1851721A (zh) * 2006-05-23 2006-10-25 信息产业部电子第五研究所 一种砷化镓单片微波集成电路的可靠性评估方法
CN103238272A (zh) * 2010-11-08 2013-08-07 地热能源公司 利用两相热传递将热量转换成电能及其他用途的快速热循环方法和装置
CN103412210A (zh) * 2013-07-19 2013-11-27 复旦大学 一种铁电薄膜成核可逆电畴极化强度的测量方法
CN104091770A (zh) * 2014-07-25 2014-10-08 上海华力微电子有限公司 负压温度不稳定性评估方法
CN105399405A (zh) * 2015-12-21 2016-03-16 华中科技大学 一种低介微波铁电陶瓷及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A method of determining the charge trapped at the interfaces of a metal/ferroelectric/metal thin-film structure;L. Delimova;《Physics of the Solid State》;20061231;全文 *

Also Published As

Publication number Publication date
CN109935530A (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
Stathis Physical and predictive models of ultrathin oxide reliability in CMOS devices and circuits
Lelis et al. Basic mechanisms of threshold-voltage instability and implications for reliability testing of SiC MOSFETs
Fengler et al. Domain pinning: Comparison of hafnia and PZT based ferroelectrics
Alam et al. On the characterization and separation of trapping and ferroelectric behavior in HfZrO FET
Wu Facts and myths of dielectric breakdown processes—Part I: Statistics, experimental, and physical acceleration models
Chbili et al. Modeling early breakdown failures of gate oxide in SiC power MOSFETs
DE112013003530B4 (de) Sichere Einheit mit einer physikalisch nicht klonbaren Funktion für eine Berechtigungsprüfung der sicheren Einheit und Verfahren zu deren Herstellung
Alam et al. A study of soft and hard breakdown-Part I: Analysis of statistical percolation conductance
Degraeve et al. Degradation and breakdown of 0.9 nm EOT SiO/sub 2/ALD HfO/sub 2/metal gate stacks under positive constant voltage stress
Zhao et al. Experimental extraction and simulation of charge trapping during endurance of FeFET with TiN/HfZrO/SiO 2/Si (MFIS) gate structure
CN102073004A (zh) 测试半导体器件可靠性的方法
Puglisi et al. Random telegraph noise: Measurement, data analysis, and interpretation
Deng et al. Unraveling the dynamics of charge trapping and de-trapping in ferroelectric FETs
Yang et al. Bias temperature instability in SiC metal oxide semiconductor devices
Zhou et al. Application and benefits of target programming algorithms for ferroelectric HfO 2 transistors
Xiang et al. Implication of channel percolation in ferroelectric FETs for threshold voltage shift modeling
Raghavan et al. Percolative model and thermodynamic analysis of oxygen-ion-mediated resistive switching
CN109935530B (zh) 一种用于铁电器件中铁电薄膜可靠性评估的实验方法
Mei et al. New understanding of dielectric breakdown in advanced FinFET devices—physical, electrical, statistical and multiphysics study
Hur et al. Characterizing HfO 2-based ferroelectric tunnel junction in cryogenic temperature
Chen et al. Nitrogen buffering effect on oxygen in indium-tin-oxide-capped resistive random access memory with NH 3 treatment
Lu et al. Validation test method of TDDB physics-of-failure models
Kuhn et al. A reliability methodology for low temperature data retention in floating gate non-volatile memories
Hu et al. Identifying relaxation and random telegraph noises in filamentary analog RRAM for neuromorphic computing
Vecchi et al. A unified framework to explain random telegraph noise complexity in MOSFETs and RRAMs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant