CN101299429A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101299429A CN101299429A CNA2008101099150A CN200810109915A CN101299429A CN 101299429 A CN101299429 A CN 101299429A CN A2008101099150 A CNA2008101099150 A CN A2008101099150A CN 200810109915 A CN200810109915 A CN 200810109915A CN 101299429 A CN101299429 A CN 101299429A
- Authority
- CN
- China
- Prior art keywords
- film
- hydrogen
- capacitor
- semiconductor device
- diffusion block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 245
- 238000000034 method Methods 0.000 title claims description 81
- 239000001257 hydrogen Substances 0.000 claims abstract description 569
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 569
- 238000009792 diffusion process Methods 0.000 claims abstract description 548
- 239000003990 capacitor Substances 0.000 claims abstract description 224
- 239000000758 substrate Substances 0.000 claims abstract description 39
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 375
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 362
- 230000004888 barrier function Effects 0.000 claims description 158
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 137
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 132
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 45
- 239000010703 silicon Substances 0.000 claims description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 229910044991 metal oxide Inorganic materials 0.000 claims description 43
- 150000004706 metal oxides Chemical class 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 22
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 21
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 8
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 7
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract 6
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract 5
- 238000009413 insulation Methods 0.000 abstract 5
- 239000010408 film Substances 0.000 description 1404
- 150000002431 hydrogen Chemical class 0.000 description 189
- 239000011229 interlayer Substances 0.000 description 182
- 239000010410 layer Substances 0.000 description 143
- 239000007789 gas Substances 0.000 description 101
- 238000012986 modification Methods 0.000 description 85
- 230000004048 modification Effects 0.000 description 85
- 229910052751 metal Inorganic materials 0.000 description 71
- 239000002184 metal Substances 0.000 description 71
- 239000010936 titanium Substances 0.000 description 70
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 48
- 238000010438 heat treatment Methods 0.000 description 46
- 230000015572 biosynthetic process Effects 0.000 description 44
- 238000005229 chemical vapour deposition Methods 0.000 description 42
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 35
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 34
- 229910052721 tungsten Inorganic materials 0.000 description 34
- 239000010937 tungsten Substances 0.000 description 34
- 230000003647 oxidation Effects 0.000 description 23
- 238000007254 oxidation reaction Methods 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 17
- 229910052760 oxygen Inorganic materials 0.000 description 17
- 239000012528 membrane Substances 0.000 description 16
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 238000001259 photo etching Methods 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 230000006870 function Effects 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000009467 reduction Effects 0.000 description 11
- 208000037656 Respiratory Sounds Diseases 0.000 description 10
- 238000007789 sealing Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910016570 AlCu Inorganic materials 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 9
- 239000000956 alloy Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000003795 desorption Methods 0.000 description 7
- 239000006185 dispersion Substances 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 240000001439 Opuntia Species 0.000 description 1
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000011449 brick Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- -1 this.In addition Chemical compound 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，该半导体器件包括：电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜和形成在该介电膜上的上电极；绝缘膜，其形成在该半导体衬底和该电容器上，该绝缘膜的表面被平坦化；平坦阻挡膜，其形成在该绝缘膜上，用于阻止氢和水扩散；该阻挡膜包含用于阻止氢和水扩散的第一膜及用于减轻由该第一膜所致的应力的第二膜。
Description
本申请是申请人为富士通株式会社、申请日为2005年2月25日、申请号为200510009571.2、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体器件以及制造半导体器件的方法，尤其是涉及一种包含使用高介电常数物质或铁电物质作为介电膜的电容器的半导体器件以及制造该半导体器件的方法。
背景技术
最近，使用高介电常数物质或铁电物质作为电容器的介电膜已经引起人们注意。
然而，在简单地使用高介电常数物质及铁电物质作为电容器的介电膜时，介电膜中的氧在介电膜形成后的随后步骤中经常会被氢还原，因此电容器通常不能具有良好的电学特性。当层间绝缘膜等所包含的水到达电容器时，介电膜中的氧会被氢还原，因此电容器不能具有良好的电学特性。
作为防止介电膜受到氢与水破坏的方法，有人提出了形成覆盖电容器的氧化铝膜的技术、以及在形成于电容器上的层间绝缘膜(iner-layer insulationfilm)上形成氧化铝膜的技术。氧化铝膜具有防止氢与水扩散的功能。因此，上述提出的技术可以阻止氢与水到达介电膜，由此可以防止介电膜受到氢与水的破坏。例如，专利参考文献1与2中提出了这些技术。
下述参考文献公开了本发明的背景技术。
[专利参考文献1]
日本专利申请未审查公开号2002-176149的说明书。
[专利参考文献2]
日本专利申请未审查公开号2003-197878的说明书。
[专利参考文献3]
日本专利申请未审查公开号2003-100994的说明书。
[专利参考文献4]
日本专利号3114710的说明书。
[专利参考5]
日本专利申请未审查公开号2003-229542的说明书。
然而，在简单地制造氧化铝膜中，难以确实可靠地防止介电膜受到氢和水的破坏。介电膜受到氢和水的破坏降低了制造产量。
发明内容
本发明的目的在于提供一种具有高度可靠性、且制造产量高的包括电容器的半导体器件以及制造该半导体器件的方法。
根据本发明的一个方面，提供了一种半导体器件，包括：晶体管，包含：形成在半导体衬底上的栅电极且该半导体衬底与该栅电极之间形成有栅极绝缘膜、以及在该栅电极两侧的该半导体衬底内形成的源/漏扩散层；第一绝缘膜，其形成在该半导体衬底与该晶体管上；第一导电塞，其掩埋在该第一绝缘膜内，该第一导电塞连接至该源/漏扩散层；电容器，其形成在该第一绝缘膜上，且该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；第一氢扩散阻止膜，其形成在该第一绝缘膜上，覆盖该电容器，用于阻止氢的扩散；第二绝缘膜，其形成在该第一氢扩散阻止膜上，该第二绝缘膜的表面被平坦化；第二氢扩散阻止膜，其形成在该第二绝缘膜的整个表面上，用于防止氢的扩散；第二导电塞，其掩埋在该第一氢扩散阻止膜、该第二绝缘膜和该第二氢扩散阻止膜内，该第二导电塞连接至该下电极或该上电极；第三导电塞，其掩埋在该第一氢扩散阻止膜、该第二绝缘膜和该第二氢扩散阻止膜内，该第三导电塞连接至该第一导电塞；以及互连件，其形成在该第二氢扩散阻止膜上，并连接至该第二导电塞或该第三导电塞。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括下述步骤：在半导体衬底上形成栅电极，且该半导体衬底与该栅电极之间形成有栅极绝缘膜；在该栅电极两侧的该半导体衬底内形成源/漏扩散层；在该半导体衬底、该栅电极与该源/漏扩散层上形成第一绝缘膜；在该第一绝缘膜内形成下至该源/漏扩散层的第一接触孔；在该第一接触孔内掩埋第一导电塞；在该第一绝缘膜上形成电容器，该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；在该第一绝缘膜与该电容器上形成用于阻止氢扩散的第一氢扩散阻止膜；在该第一氢扩散阻止膜上形成第二绝缘膜；抛光该第二绝缘膜的表面，以平坦化该第二绝缘膜的该表面；在该第二绝缘膜的整个表面上形成用于防止氢扩散的第二氢扩散阻止膜；在该第一氢扩散阻止膜、该第二绝缘膜及该第二氢扩散阻止膜内形成下至该下电极或该上电极的第二接触孔；在该第一氢扩散阻止膜、该第二绝缘膜及该第二氢扩散阻止膜内形成下至该第一导电塞的第三接触孔；在该第二接触孔内掩埋第二导电塞，并在该第三接触孔内掩埋第三导电塞；在该第二氢扩散阻止膜上形成与该第二导电塞或该第三导电塞接触的互连件。
根据本发明的另一个方面，提供了一种半导体器件，包含：电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜和形成在该介电膜上的上电极；绝缘膜，其形成在该半导体衬底和该电容器上，该绝缘膜的表面被平坦化；平坦的阻挡膜，其形成在该绝缘膜上，用于阻止氢和水扩散；该阻挡膜包含用于阻止氢和水扩散的第一膜及用于减轻由该第一膜所致的应力的第二膜。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底上形成电容器的步骤，该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；在该半导体衬底和该电容器上形成绝缘膜的步骤；抛光该绝缘膜的表面以平坦化该绝缘膜的表面的步骤；以及在该绝缘膜上形成用于防止氢和水扩散的阻挡膜的步骤；形成阻挡膜的步骤包含：形成用于防止氢和水扩散的第一膜的步骤以及形成用于减轻由该第一膜所致应力的第二膜的步骤。
根据本发明的另一个方面，提供了一种半导体器件，包括：电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；绝缘膜，其形成在该半导体衬底及该电容器上，该绝缘膜的表面被平坦化；以及平坦阻挡膜，其形成在该绝缘膜上，用于防止氢和水扩散；其中，该阻挡膜由与介电物质的第二膜互相叠置的用于防止氢和水扩散的多个第一膜形成。
根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括：在半导体衬底上形成电容器的步骤，该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；在该半导体衬底和该电容器上形成绝缘膜的步骤；抛光该绝缘膜的表面以平坦化该绝缘膜的表面的步骤；以及在该绝缘膜上形成用于防止氢和水扩散的平坦阻挡膜的步骤；在形成阻挡膜的步骤中，用于防止氢和水扩散的多个第一膜与在所述多个第一膜之间形成的介电物质的第二膜互相叠置。
根据本发明，第二氢扩散阻止膜形成在平坦化的第二绝缘膜上，第二氢扩散阻止膜因此是平坦的。平坦的氢扩散阻止膜具有良好的覆盖度，确保可以阻挡氢等。因此，本发明可以确保防止氢等到达电容器的介电膜，并可以防止形成电容器介电膜的金属氧化物被氢还原。此外，根据本发明，通过使第一导电塞连接到掩埋在第一绝缘膜内的源/漏扩散层，将被连接到第一导电塞的第三导电塞被掩埋在第二绝缘膜内，从而即使在第二绝缘膜上且在互连件下形成第二氢扩散阻止膜时，该互连件和源/漏扩散层也可以相互电连接而不破坏源/漏扩散层。因此，根据本发明，可以提供包含电容器的、高可靠性的、高产量的半导体器件。
根据本发明，阻挡膜是由用于防止氢和水扩散的第一膜与用于减轻由第一膜引起的应力的第二膜互相叠置而成，这样可以使得阻挡膜引起的应力变小，并可以防止向电容器施加大应力。根据本发明，可以防止氢与水到达电容器，同时完全可以防止电容器的交换电荷数量QSW的减少。因此，根据本发明，可以提供包含具有良好电学特性的电容器且具有高产量的半导体器件。
根据本发明，阻挡膜是由多个用于防止氢和水扩散的第一膜互相叠置而成且第一膜之间形成有介电物质的第二膜，这样可以确实地阻挡氢和水的扩散。此外，根据本发明，较薄的第一膜互相叠置且在其间形成有第二膜，从而相对于第一膜的总膜厚较厚的情形，可以使由阻挡膜引起的应力较小。因此，根据本发明，可以防止电容器的交换电荷数量QSW的减少，同时可以确实地防止氢与水到达电容器。
附图说明
图1是根据本发明第一实施例的半导体器件的截面图。
图2A与图2B是用热脱附谱评估氢扩散阻止膜的结果的坐标图。
图3是电容器的交换电荷数量QSW的变化图。
图4A与图4B是下电极接触电阻的离散度图。
图5A与图5B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第一部分)。
图6A与图6B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第二部分)。
图7A与图7B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第三部分)。
图8A与图8B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第四部分)。
图9A与图9B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第五部分)。
图10A与图10B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第六部分)。
图11A与图11B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第七部分)。
图12A与图12B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第八部分)。
图13A与图13B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第九部分)。
图14A与图14B是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十部分)。
图15是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十一部分)。
图16是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十二部分)。
图17是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十三部分)。
图18是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十四部分)。
图19是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十五部分)。
图20是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十六部分)。
图21是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第十七部分)。
图22是氢扩散阻止膜的薄膜应力图。
图23是根据本发明第一实施例的修改例1的半导体器件的截面图。
图24是根据本发明第一实施例的修改例2的半导体器件的截面图。
图25是根据本发明第一实施例的修改例3的半导体器件的截面图。
图26是根据本发明第二实施例的半导体器件的截面图。
图27A与图27B是在制造半导体器件方法步骤中根据本发明第二实施例的的半导体器件的截面示意图，其说明该方法(第一部分)。
图28是在制造半导体器件方法步骤中根据本发明第二实施例的的半导体器件的截面示意图，其说明该方法(第二部分)。
图29是根据本发明第二实施例的修改例1的半导体器件的截面图。
图30是根据本发明第二实施例的修改例2的半导体器件的截面图。
图31是根据本发明第二实施例的修改例3的半导体器件的截面图。
图32是根据本发明第二实施例的修改例4的半导体器件的截面图。
图33是根据本发明第二实施例的修改例5的半导体器件的截面图。
图34是根据本发明第二实施例的修改例6的半导体器件的截面图。
图35是根据本发明第三实施例的半导体器件的截面图。
图36A与图36B是在制造半导体器件方法步骤中根据本发明第三实施例的的半导体器件的截面示意图，其说明该方法(第一部分)。
图37是在制造半导体器件方法步骤中根据本发明第一实施例的的半导体器件的截面示意图，其说明该方法(第二部分)。
图38是根据本发明的第三实施例的修改例1的半导体器件的截面图。
图39是根据本发明的第三实施例的修改例2的半导体器件的截面图。
具体实施方式
第一实施例
下面将结合图1至图22解释根据本发明的第一实施例的半导体器件以及制造该半导体器件的方法。
半导体器件
首先，将结合图1至图4解释根据本实施例的半导体器件。图1是根据本实施例的半导体器件的截面图。在图1中，在图的左侧示出了存储单元区域2，在图的右侧示出了外围电路区域4。
如图1所示，在例如硅的半导体衬底10上形成了限定器件区域的器件隔离区域12。在形成有器件隔离区域12的半导体衬底10内形成阱14a、14b。
在形成有阱14a与14b的半导体衬底10上形成栅电极(栅线)18，在栅电极18与半导体衬底10之间形成栅极绝缘膜16。在栅电极18的侧壁形成侧壁绝缘膜20。
在形成有侧壁绝缘膜20的各栅电极18的两侧，形成源/漏扩散层22。这样就形成了晶体管24，每个晶体管都包括栅电极18及源/漏扩散层22。
在形成有晶体管24的半导体衬底10上形成层间绝缘膜26。层间绝缘膜26的表面被平坦化。
在层间绝缘膜26内形成下至源/漏扩散层22的接触孔28a。在层间绝缘膜26内形成下至栅线(栅电极)18的接触孔28b。
在接触孔28a、28b内形成厚度例如为20至60纳米的Ti膜。在形成有Ti膜的接触孔内形成厚度例如为30至50纳米的TiN膜。Ti膜与TiN膜形成阻挡金属膜30。
钨(W)的导电塞32被掩埋在形成有阻挡金属膜30的接触孔28a、28b内。
在掩埋了导电塞32的层间绝缘膜26上形成例如厚度为100纳米的SiON膜34。SiON膜34是用于防止已经被掩埋的导电塞32的表面被氧化。
例如，可以形成SiON膜作为氧化阻止膜34。然而，氧化阻止膜34不一定是SiON膜。例如可以使用氧化硅膜作为氧化阻止膜34。
在氧化阻止膜34上形成例如厚度为130纳米的氧化硅膜36。
在氧化硅膜36上形成电容器44的下电极38。下电极38由层膜形成，该层膜包括：例如，厚度为20至100纳米的氧化铝膜38a与继而形成在氧化铝膜38a上的厚度为100至300纳米的Pt膜。Pt膜38b的膜厚设定为175纳米。
在下电极38上形成电容器44的介电膜40。介电膜40由例如厚度为150纳米的铁电膜形成。例如，使用PbZr1-xTixO3膜(PZT膜)作为铁电膜。
在介电膜40上形成电容器44的上电极42。上电极42由例如厚度为10至100纳米的IrOX膜42a、厚度为100至300纳米的IrOY膜42b、以及厚度为20至100纳米的Pt膜42c按照后者依次放置在前者上的顺序形成。IrOY膜42b的膜厚设置为50纳米。Pt膜42c的膜厚设置为75纳米。IrOY膜42b中氧的组分比率Y设置成高于IrOX膜42a中氧的组分比率X。
Pt膜42c是用于降低导电塞与上电极42之间的接触电阻。当不需要在导电塞与上电极42之间产生接触电阻时，可以不形成Pt膜42c。
这样就形成了电容器44，所述电容器包括各自的下电极38、介电膜40以及上电极42。
在介电膜40及上电极42上形成氢扩散阻止膜(阻挡膜)46，其覆盖了介电膜40及上电极42的上表面与侧表面。氢扩散阻止膜46是例如氧化铝(Al2O3)。氢扩散阻止膜46的膜厚，例如设定为20至150纳米。氢扩散阻止膜46具有防止氢扩散的作用。氢扩散阻止膜46不仅具有防止氢扩散的作用，还具有防止水扩散的作用。当氢和水到达电容器44的介电膜40时，形成介电膜40的金属氧化物被氢还原，从而使电容器44的电学特性退化。氢扩散阻止膜46被形成为覆盖了介电膜40与上电极42的上表面与侧表面，从而可以防止氢和水达到介电膜40，并可以抑制电容器44的电学特性的退化。
在氧化硅膜36以及被氢扩散阻止膜46覆盖的电容器44上形成氢扩散阻止膜48。例如，氢扩散阻止膜48为例如厚度是20至100纳米的氧化铝膜。
在氢扩散阻止膜48上，形成例如厚度为1000纳米的氧化硅膜形成的层间绝缘膜50。层间绝缘膜50的表面被平坦化。
在本实施例中，层间绝缘膜50是由氧化硅膜形成，但是层间绝缘膜50的材料并不限于氧化硅膜。例如，层间绝缘膜50可以适宜地由介电无机膜形成。
在氧化硅膜50上形成氢扩散阻止膜(阻挡膜)52。氢扩散阻止膜52是由例如厚度为50至100纳米的氧化铝膜形成。氧化铝膜的氢扩散阻止膜52不仅具有防止氢扩散的功能，还具有防止水扩散的功能。由于氢扩散阻止膜52是形成在被平坦化的氧化硅膜50上，所以氢扩散阻止膜52相应是平坦的。
在层间绝缘膜50上以平面的形式形成氢扩散阻止膜52是由于如下原因。
即，在表面有台阶的层间绝缘膜上形成的氢扩散阻止膜覆盖度不佳，无法充分地防止氢和水的扩散。到达介电膜的氢和水会借助氢来还原形成介电膜的金属氧化物，从而恶化电容器的电学特性。
然而，在本实施例中，由于氢扩散阻止膜52是形成在平坦化的层间绝缘膜50上，所以氢扩散阻止膜52被形成为平面的形式。平面的氢扩散阻止膜52具有良好的覆盖度，可以确保阻挡氢和水。此外，在本实施例中，氢扩散阻止膜52是形成于随后描述的第一金属互连层64的下方；当形成随后描述的层间绝缘膜70时，氢扩散阻止膜52可以防止氢和水到达电容器44。因此，根据本实施例，可以阻止氢和水到达电容器44的介电膜40，并可以防止形成电容器44的介电膜40的金属氧化物被氢还原。因此，根据本实施例，可以确保防止电容器44电学特性的恶化。
由于这个原因，在本实施例中，在电容器44上形成平坦的氢扩散阻止膜52。
氢扩散阻止膜52的薄膜应力设定为，例如5×108dyn/cm2或更小。在本实施例中，氢扩散阻止膜52的薄膜应力被设定成如此低是由于如下原因。
即，当氢扩散阻止膜52的薄膜应力较高时，应力会施加到电容器44上，且电容器44的交换电荷数量(switching charge quantity)QSW通常会降低。交换电荷数量QSW是通过极化交换的电荷数量与非交换电荷数量之差。
在氢扩散阻止膜52上形成例如氧化硅膜的绝缘膜54。绝缘膜54的膜厚设定为，例如200至300纳米。
在本实施例中，绝缘膜54是由氧化硅膜形成，但不一定是由氧化硅膜形成。例如，绝缘膜54可以由SiON膜、氮化硅膜(Si3N4膜)或其它膜形成。
在本实施例中，在氢扩散阻止膜52上形成绝缘膜54是由于如下原因。
即，当绝缘膜不是形成在氢扩散阻止膜52上时，氢扩散阻止膜52通常会在已经形成氢扩散阻止膜52之后的一个步骤中退化，并且氢扩散阻止膜52通常无法具有充分的防止氢扩散的功能。当绝缘膜54不是形成在氢扩散阻止膜52上时，在图案化互连件(interconnections)时会蚀刻氢扩散阻止膜52。当直接在氢扩散阻止膜52上形成互连件时，互连件的可靠度通常较低。为了防止这种不便，在本实施例中，在氢扩散阻止膜52上形成绝缘膜54。
在绝缘膜54、氢扩散阻止膜52、层间绝缘膜50、氢扩散阻止膜48和氢扩散阻止膜46内形成向下到达上电极42的接触孔56。在绝缘膜54、氢扩散阻止膜52、层间绝缘膜50、氢扩散阻止膜48以及氢扩散阻止膜46内形成向下到达下电极38的接触孔(未示出)。在绝缘膜54、氢扩散阻止膜52、层间绝缘膜50、氢扩散阻止膜48、氧化硅膜36以及氧化阻止膜34内形成向下到达导电塞32的接触孔58。
在接触孔58内，形成例如厚度为20至100纳米TiN膜的阻挡金属膜60。
钨的导电塞62被掩埋在形成了阻挡金属膜60的接触孔56、58内。
在接触孔56、58内只形成TiN膜60，而不形成Ti膜；而且钨的导电塞62掩埋在只形成有TiN膜60的接触孔56、58内；这是由于如下原因。
即，当导电塞由钨形成时，通常在接触孔内形成Ti膜与TiN膜的层膜，而且钨的导电塞被掩埋在形成了Ti膜与TiN膜的层膜的接触孔内。然而，当Ti膜接触电容器的上电极时，形成电容器上电极的IrOX膜中的氧原子与Ti膜中的钛原子发生反应，并生成增大上电极与导电塞之间接触电阻的TiOX。
Ti膜是用于保证导电塞粘合在下层上。当不用Ti膜就可以保证导电塞粘合在下层上时，Ti膜就不一定是必需的。
在本实施例中，导电塞62的下一层为钨的导电塞32，并且在接触孔56、58中无需Ti膜就可以保证导电塞62粘合到下一层。因此，在本实施例中，未在接触孔56、58内形成Ti膜，而是在接触孔56、58内只形成TiN膜60，且在形成了TiN膜60的接触孔56、58内形成钨的导电塞62。这样，在本实施例中不会发生下述情况：形成电容器44的上电极42的IrOX膜42a及IrOY膜42b中的氧原子与Ti膜中的钛原子发生反应生成TiOX；上电极42与导电塞62之间的接触电阻相应地增大。因此，根据本实施例，该半导体器件可以具有良好的电学特性。
在绝缘膜54上形成一个位于导电塞62上的互连件(第一金属互连层)64。互连件64是由下述层膜形成，该层膜由例如厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜以及厚度为70纳米的TiN膜组成。
在本实施例中，互连件64没有直接地而是通过导电塞62连接到电容器44的上电极42及下电极38，其原因如下。
即，当互连件直接连接到上电极与下电极时存在如下风险：作为互连件材料的Al与作为电容器上电极及下电极材料的Pt互相反应并形成反应产物。当Al与Pt相互反应，并形成大量的反应产物时，经常会在层间绝缘膜等内出现裂纹，这是导致半导体器件可靠性降低的一个因素。
在本实施例中，互连件64通过导电塞62连接到电容器44的上电极42及下电极38，因此作为互连件64的材料的Al与作为电容器44的上电极42及下电极38的材料的Pt不互相反应，也不会相应地形成反应产物。因此，根据本实施例，可以阻止Al与Pt相互反应并形成反应产物。可以防止半导体器件可靠性的降低。
在形成有互连件64的绝缘膜54上形成氧化硅膜66。在氧化硅膜66上又形成氧化硅膜68。氧化硅膜68的表面被平坦化。氧化硅膜66与氧化硅膜68形成层间绝缘膜70。层间绝缘膜70的总膜厚设定为，例如1275纳米。
在层间绝缘膜66、68内形成下至互连件64的接触孔72。
在接触孔72内，形成例如厚度为10纳米的Ti膜。在形成有Ti膜的接触孔72内，形成厚度为3.5至7纳米的TiN膜。Ti膜与TiN膜形成阻挡金属膜74。
在形成有阻挡金属膜74的接触孔72内掩埋钨的导电塞76。
在掩埋有导电塞76的层间绝缘膜66、68上形成与导电塞76连接的互连件(第二金属互连层)78。互连件78是由下述层膜形成，例如厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜以及厚度为70纳米的TiN膜。
在层间绝缘膜70及互连件78上形成氧化硅膜80。在氧化硅膜80上形成氧化硅膜82。氧化硅膜82的表面被平坦化。氧化硅膜80与氧化硅膜82形成层间绝缘膜84。
在层间绝缘膜84内，形成下至互连件78的接触孔86。
在接触孔86内形成例如厚度为10纳米的Ti膜。在形成有Ti膜的接触孔86内形成厚度为3.5至7纳米的TiN膜。Ti膜及TiN膜形成阻挡金属膜88。
在形成有阻挡金属膜的接触孔86内掩埋钨的导电塞90。
在掩埋有导电塞90的层间绝缘膜84内形成与导电塞90连接的互连件(第三金属互连层)92。互连件92是由下述层膜形成，该层膜由例如厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜以及厚度为70纳米的TiN膜组成。
在层间绝缘膜84及互连件92上形成例如厚度为200至300纳米的氧化硅膜94。
在氧化硅膜94上形成例如厚度为500纳米的氮化硅膜96。
在氮化硅膜96上形成例如厚度为2至20微米的聚酰亚胺树脂98。
在聚酰亚胺树脂98、氮化硅膜96及氧化硅膜94内形成下至电极衬垫(未示出)的开孔(未示出)。
这样就构成了根据本实施例的半导体器件。
根据本实施例的半导体器件的一个特征在于，在电容器44与第一金属互连层64之间形成平坦的氢扩散阻止膜52。
在表面有台阶的层间绝缘膜上形成的氢扩散阻止膜覆盖度不佳，无法充分地防止氢和水的扩散。当氢和水到达电容器的介电膜后，形成介电膜的金属氧化物被氢还原，从而电容器的电学特性退化。
另一方面，在本实施例中，由于氢扩散阻止膜52是形成在平坦化的层间绝缘膜50上，所以氢扩散阻止膜52是平坦的。平坦的氢扩散阻止膜52具有良好的覆盖度，可以确保阻挡氢和水。此外，在本实施例中，氢扩散阻止膜52是形成于第一金属互连层64的下方，并且当形成层间绝缘膜70时该氢扩散阻止膜52可以防止氢和水到达电容器44。因此，本实施例可以确保阻止氢和水到达电容器44的介电膜40，从而可以防止形成电容器44的介电膜40的金属氧化物被氢还原。因此，根据本实施例，可以确保防止电容器44电学特性的恶化。
根据本实施例的半导体器件的一个主要特征在于，导电塞62不是直接地而是通过导电塞32连接到源/漏扩散层22。
当导电塞62直接连接到源/漏扩散层22时，不仅层间绝缘膜50、26等，而且氢扩散阻止膜52都要被蚀刻以形成下至源/漏扩散层22的接触孔。要形成下至源/漏扩散层22的接触孔而不损伤源/漏扩散层22是很困难的，因为氢扩散阻止膜52的蚀刻特性与层间绝缘膜50、26等的蚀刻特性大不相同。
在本实施例中，连接到源/漏扩散层22的导电塞32预先掩埋在层间绝缘膜26内，并且连接到导电塞32的导电塞62掩埋在层间绝缘膜50等内，这样互连件64与源/漏扩散层22可以互相电连接而不损伤源/漏扩散层22。因此，根据本实施例的半导体器件可以具有高的可靠性和高的制造产量。
根据本实施例的半导体器件的一个主要特征在于，在接触孔56、58内只形成TiN膜60，而不形成Ti膜，而且钨的导电塞62掩埋在只形成有TiN膜60的接触孔56、58内。
当导电塞是由钨形成时，通常在接触孔内形成Ti膜与TiN膜的层膜，而且钨的导电塞掩埋在形成了Ti膜与TiN膜的层膜的接触孔内。由于电容器的上电极与Ti膜接触，作为电容器的上电极的IrOX膜中的氧原子与Ti膜中的钛原子发生反应，生成TiOX，使上电极与导电塞之间接触电阻较大。
然而，在本实施例中，故意地未在接触孔56、58内形成Ti膜，而在接触孔56、58内只形成TiN膜60，且在形成了TiN膜60的接触孔56、58内掩埋钨的导电塞62。因此，根据本实施例，可以防止形成电容器44的上电极42的IrOX膜42a及IrOY膜42b中的氧原子与Ti膜中的钛原子发生反应产生TiOX。因此，本实施例可以防止上电极42与导电塞62之间的接触电阻增大，而且根据本实施例的半导体器件可以具有良好的电学特性。
Ti膜是用于保证导电塞62粘合在下一层上，当不用Ti膜就可以保证导电塞62粘合在下一膜上时，就可以不一定形成Ti膜。在本实施例中，导电塞62下层为钨的导电塞32，接触孔56、58中无需Ti膜就可以保证导电塞62粘合到下层。因此，在本实施例中，未在接触孔56、58内形成Ti膜，不会发生任何特殊问题。
根据本实施例的半导体器件的一个主要特征在于，互连件64不是直接连接到电容器44的上电极42和下电极38，而是通过导电塞62电连接到电容器44的上电极42或下电极38。
当互连件直接连接到电容器的上电极与下电极时，存在如下风险：作为互连件材料的Al与作为电容器的上电极及下电极材料的Pt互相反应并形成反应产物。当Al与Pt相互反应并形成大量的反应产物时，经常会在层间绝缘膜等内出现裂纹，这是导致半导体器件可靠性降低的一个因素。
在本实施例中，互连件64通过导电塞62连接到电容器44的上电极42或下电极38，作为互连件64的材料的Al与作为电容器44的上电极42及下电极38材料的Pt不会互相反应从而相应地形成反应产物。因此，根据本实施例，可以阻止Al与Pt相互反应并因此形成导致层间绝缘膜50等内出现裂纹的反应产物，而且可以防止半导体器件可靠性的降低。
根据本实施例的半导体器件的一个主要特征在于，在掩埋了导电塞32的层间绝缘膜26上形成氧化阻止膜34，该膜是用于防止导电塞32的表面被氧化。
根据本实施例，由于氧化阻止膜34形成在层间绝缘膜26上，所以当氧化硅膜36等形成时可以防止导电塞32表面被氧化，这样就可以使导电塞62与导电塞32之间的接触电阻减至较小。
根据本实施例的半导体器件的一个主要特征在于，在氢扩散阻止膜52上形成了绝缘膜54，以及在绝缘膜54上形成了互连件64。
在本实施例中，在氢扩散阻止膜52上形成绝缘膜54，这样可以防止氢扩散阻止膜52的恶化，而且氢扩散阻止膜52可以具有充分的氢扩散阻挡功能。在本实施例中，在氢扩散阻止膜52上形成绝缘膜54，而且在图案化互连件64时可以防止氢扩散阻止膜52被蚀刻。在本实施例中，互连件64是通过绝缘膜54形成在氢扩散阻止膜52上，这样可以改善互连件64的可靠度。
专利参考文献1公开了在上面形成了电容器的层间绝缘膜上形成氧化铝膜的技术。在专利参考文献1中，由于层间绝缘膜的表面未被平坦化，氧化铝膜的表面因此也不平坦。专利参考文献1中的氧化铝膜的覆盖度不是太好。因此，在专利参考文献1中，在形成氧化铝膜之后用等离子体化学气相沉积形成SiN膜时，氢到达电容器的介电膜，并且电容器的介电膜被氢还原。因此，采用专利参考文献1中公开的技术，难以高产量地制造具有高可靠性的半导体器件。
专利参考文献2公开了形成覆盖电容器的有机膜并在该有机膜上形成氧化铝膜的技术。在专利参考文献2中，覆盖电容器的有机膜包含大量的水，而且并未进行除去有机膜中水的处理。因此，电容器的介电膜由于氢和水而退化。此外，在专利参考文献2中，Al的互连件直接连接到电容器的上电极和下电极，而且作为互连件材料的Al与作为电容器的上电极或下电极材料的Pt会相互反应并形成反应产物。如上所述，专利参考文献2中公开的技术明显不同于本申请的发明。
评估结果
接下来将解释根据本实施例的半导体器件的评估结果。
图2A与图2B示出了在具有平坦表面的下层上形成有氢扩散阻止膜的半导体器件与在表面中具有凸起与凹陷的下层上形成有氢扩散阻止膜的半导体器件的评估对比结果。图2A与图2B是用热脱附谱(TDS)评估氢扩散阻止膜的结果的坐标图。在图2A与图2B中，水平坐标轴为衬底温度，垂直坐标轴为从样品中脱附的气体的数量。
图2A示出了在具有平坦表面的下层上形成的氢扩散阻止膜的评估结果。样品的制备是采用等离子体TEOS化学气相沉积在硅衬底上形成含有大量的氢(H2)或水(H2O)的氧化硅膜，随后未经热处理在整个表面上形成氧化铝膜。在图2A中，○记号表示未在上面形成氧化铝膜的样品；△记号表示形成有厚度为10纳米的氧化铝膜的样品；□记号表示形成有厚度为30纳米的氧化铝膜的样品；◇记号表示形成有厚度为50纳米的氧化铝膜的样品。
图2B示出了在表面中具有凸起与凹陷的下层上形成的氢扩散阻止膜的评估结果。样品的制备是采用等离子体TEOS化学气相沉积在硅衬底上形成含有大量的氢或水的氧化硅膜，把氧化硅膜图案化成接近电容器的外形，随后未经热处理在整个表面上形成氧化铝膜。在图2B中，○记号表示未形成氧化铝膜的样品；△记号表示形成有厚度为20纳米的氧化铝膜的样品；□记号表示形成有厚度为50纳米的氧化铝膜的样品；◇记号表示形成有厚度为100纳米的氧化铝膜的样品。
由图2B可以看出，在表面中具有凸起与凹陷的下层上形成有氢扩散阻止膜的样品中，表面形成氢扩散阻止膜的样品与表面未形成氢扩散阻止膜的样品的脱附气体数量基本没有差别。基于此，当在表面中具有凸起与凹陷的下层上形成氢扩散阻止膜时，氢扩散阻止膜基本上无法防止氢和水的扩散。
与此相反，由图2A可以看出，在具有平坦表面的下层上形成氢扩散阻止膜的样品中，在具有平坦表面的下层上形成有氢扩散阻止膜的样品的脱附气体数量远小于未形成氢扩散阻止膜的样品的脱附气体数量。基于此，在本实施例中，即在具有平坦表面的下层上形成氢扩散阻止膜的样品中，氢扩散阻止膜可以更加确保防止氢和水的扩散。
此外，如图2A所示，表面形成氢扩散阻止膜的样品与表面未形成氢扩散阻止膜的样品的脱附气体数量基本没有差别。基于此，在本实施例中，即在具有平坦表面的下层上形成氢扩散阻止膜的样品，即使氢扩散阻止膜较薄时，也可以确保防止氢和水的扩散。
接下来将结合图3解释电容器被氢离子恶化的评估结果。图3是电容器的交换电荷数量QSW变化的坐标图。
在图3中，◇记号与◆记号表示本实施例，即在电容器上形成有平坦的氢扩散阻止膜的样品；○记号与●记号表示未在电容器上形成平坦的氢扩散阻止膜的样品。将样品暴露在使用NH3气体产生的等离子体气氛中，并测量电容器的交换电荷数量QSW的变化，以此来评估对氢离子的抗性。
在图3中，水平坐标轴为样品暴露在包含氢离子的等离子体气氛中的时间段，垂直坐标轴为电容器的交换电荷数量QSW。○记号与◇记号表示电容器上施加了3V电压的样品。●记号与◆记号表示电容器上施加了1.5V电压的样品。
如○记号与●记号所示，对于未在电容器上形成平坦的氢扩散阻止膜的情况，当电容器被暴露在包含氢离子的等离子体气氛中10分钟或更长时间时，交换电荷数量QSW突然降低。
与此相反，如◇记号与◆记号所示，在本实施例中，即在电容器上形成平坦的氢扩散阻止膜时，即使当电容器被长时间暴露在包含氢离子的等离子体气氛中时，交换电荷数量QSW基本上不降低。
由此可以看出，根据本实施例，在电容器上形成平坦的氢扩散阻止膜，从而可以确保防止电容器由于氢离子而恶化。
接下来将结合图4A与图4B解释电容器的下电极的接触电阻的评估结果。图4A与图4B是下电极接触电阻的分布图。
图4A示出了本实施例，即互连层通过钨的导电塞电连接到下电极的结果。图4B示出了铝互连层直接连接到下电极的情况下的结果。在图4A与图4B中，水平坐标轴为互连层与下电极之间的接触电阻，垂直坐标轴为累积概率。□记号表示热处理之前的接触电阻，●记号表示热处理之后的接触电阻。热处理是在420℃下、N2气氛中进行30分钟。
从图4B可看出，铝互连层直接连接到下电极，接触电阻的离散度大。此外，接触电阻的离散度在热处理前后变化很大。
与此相反，从图4A可看出，在本实施例中，即互连层通过钨导电塞电连接到下电极，接触电阻的离散度很小。此外，接触电阻的离散度在热处理前后基本上没有变化。
由此可以看出，根据本实施例，互连层通过导电塞连接到电容器的下电极或上电极，从而可以充分保证接触的可靠性。
接下来将解释源/漏扩散层接触可靠性的评估结果。
在没有预先掩埋被掩埋在层间绝缘膜26内的导电塞32的情况下，在层间绝缘膜26内形成下至源/漏扩散层22的接触孔，而且在接触孔内形成导电塞62时，导电塞62与源/漏扩散层22之间的接触电阻离散度很大；而且在这种情况下，会出现导电塞62与源/漏扩散层22之间没有电连接的状态，即开放态(open state)。
与此相反，在本实施例中，导电塞32被预先掩埋在层间绝缘膜26中，在层间绝缘膜26中形成下至导电塞32的接触孔58，且在接触孔58内形成导电塞62时，导电塞62与源/漏扩散层22之间的电阻的离散度很小。
基于这些结果，根据本实施例，预先形成连接到源/漏扩散层22的导电塞32，从而即使形成接触孔穿过氧化铝膜52也可以保证源/漏扩散层22接触的可靠性。
接下来将解释形成氢扩散阻止膜的位置的评估结果。
在电容器44与第一金属互连层64之间没有形成平坦的氢扩散阻止膜52，而且不经过热处理以除去层间绝缘膜70、84中的水的情况下，在层间绝缘膜84上形成平坦的氢扩散阻止膜时，电容器的每1个单元的交换电荷数量QSW较小，只有大约100fC/单元。交换电荷数量QSW变得这么小是由于如下原因。第一个原因是由于，平坦的氢扩散阻止膜52不是形成在电容器44与第一金属互连层64之间，无法防止氢和水到达电容器44的介电膜40。第二个原因在于，氢扩散阻止膜是形成在层间绝缘膜84上，而没有经过热处理以除去层间绝缘膜70、80内的水，所以大量被氢扩散阻止膜限制的氢和水将到达电容器44的介电膜40。
与此相反，在本实施例中，平坦的氢扩散阻止膜52形成在第一金属互连层64的下方，电容器的每1个单元的交换电荷数量QSW较大，约为450fC/单元。
由此可以看出，根据本实施例，平坦的氢扩散阻止膜52形成在电容器44与第一金属互连层64之间，从而可以确保防止氢和水到达电容器44的介电膜40。根据本实施例，适当地进行用于除去层间绝缘膜70、84内的氢和水的热处理，可以保证除去层间绝缘膜70、84中的氢和水。因此，根据本实施例，可以确保防止氢和水到达电容器44的介电膜40，而且该半导体器件可以具有高的可靠度和高的制造产量。
制造半导体器件的方法
接下来将结合图5A至图22解释根据本实施例的制造半导体器件的方法。图5A至图21是制造半导体器件的方法的步骤中根据本发明的本实施例的半导体器件的截面示意图，其阐明该制造方法。
首先，如图5A所示，采用LOCOS(硅的局部氧化)在例如硅的半导体衬底10上形成用于限定器件区域的器件隔离区域12。
随后，通过离子注入来注入掺杂杂质以形成阱14a、14b。
然后，例如通过热氧化在器件区域内形成厚度为9纳米的栅极绝缘膜16。
然后，例如通过CVD方法形成厚度为120纳米的多晶硅膜18。多晶硅膜18将成为栅电极等。
随后，采用光刻对多晶硅膜18进行图案化。因此，如图5B所示，形成了多晶硅膜的栅电极(栅线)18。
随后，以栅电极18作为掩膜，将掺杂杂质注入到位于栅电极18两侧的半导体衬底10内。因此，形成了形成延伸源/漏极(extension source/drain)的浅区(shallow region)的延伸区域(extension region)(未示出)。
然后，例如采用CVD方法在整个表面上形成厚度为150纳米的氧化硅膜20。
随后，各向异性地蚀刻氧化硅膜20。因此，在栅电极18的侧壁上形成了氧化硅膜的侧壁绝缘膜20。
随后，以形成有侧壁绝缘膜20的栅电极18作为掩膜，将掺杂杂质注入到位于栅电极18两侧的半导体衬底10内。因此，形成了形成延伸源/漏极的深区(deep region)的延伸区域(未示出)。延伸区域与深杂质扩散层形成了源/漏扩散层22。
因此，如图6A所示，形成了包含栅电极18及源/漏扩散层22的晶体管24。
随后，依次在整个表面上形成厚度例如为200纳米的SiON膜(氮氧化硅膜)与厚度例如为1000纳米的氧化硅膜，氧化硅膜位于SiON膜上。SiON膜与氧化硅膜形成层间绝缘膜26。
随后，采用例如CMP对层间绝缘膜26的表面进行平坦化(见图6B)。
然后，如图7A所示，采用光刻，在层间绝缘膜26内形成分别下至源/漏扩散层22及下至栅电极(栅线)18的接触孔28a及接触孔28b。
随后，采用例如溅射在整个表面上形成厚度为20至60纳米的Ti膜。
然后，采用例如溅射或CVD在整个表面上形成厚度为30至50纳米的TiN膜。Ti膜及TiN膜形成阻挡金属膜30。
随后，采用例如CVD在整个表面上形成厚度为500纳米的钨膜32。
然后，采用例如CMP对钨膜32及阻挡金属膜30抛光，直到露出层间绝缘膜26的表面。因此，钨导电塞32被掩埋在接触孔28a、28b内(见图7B)。
然后，如图8A所示，采用例如等离子CVD在整个表面上形成厚度为100纳米的氧化阻止膜34。例如，形成SiON膜或氮化硅膜作为氧化阻止膜34。
然后，采用例如等离子TEOS CVD在整个表面上形成厚度为130纳米的氧化硅膜36。
然后，在氮气(N2)气氛中进行热处理。热处理温度为例如650℃，热处理时间为例如30分钟。
随后，如图8B所示，采用例如溅射或CVD在整个表面上形成厚度为20至100纳米的氧化铝膜38a。
随后，采用例如溅射在整个表面上形成厚度为100至300纳米的Pt膜38b。Pt膜38b的膜厚为例如175纳米。因此，由氧化铝膜38a及Pt膜38b形成了层膜38。层膜38将成为电容器44的下电极。
然后，采用例如溅射在整个表面上形成介电膜40。例如，形成铁电膜作为介电膜40。更为特别地，例如，形成厚度为150纳米的PZT膜。
这里，形成介电膜40的铁电膜通过溅射而形成，但并不一定都采用溅射的方法。例如，可以采用溶胶-凝胶法、MOD(金属有机物沉积)、MOCVD或其它方法来形成铁电膜。
然后，采用例如RTA(快速热退火)在氧气气氛中进行热处理。热处理温度为例如650至800℃，热处理的时间为例如30至120秒。这里的热处理温度为750℃，热处理时间为60秒。
然后，采用例如溅射或MOCVD形成厚度为10至100纳米的IrOX膜42a。IrOX膜42a的膜厚为50纳米。
然后，采用例如溅射或MOCVD形成厚度为100至300纳米的IrOY膜42b。这时，IrOY膜42b形成这样：IrOY膜42b的氧的组分比率Y高于IrOX膜42a的氧的组分比率X。
然后，采用例如溅射或MOCVD形成厚度为20至100纳米的Pt膜42c。这里，Pt膜42c的膜厚为75纳米。Pt膜42c的沉积温度为例如450℃。因此，形成了由IrOX膜42a、IrOY膜42b及Pt膜42c组成的层膜42。层膜42将成为电容器44的上电极。
Pt膜42c是用于防止上电极42的表面被还原，并降低导电塞62与上电极42之间的接触电阻。当无需大幅度地降低导电塞62与上电极42之间的接触电阻时，则不需要Pt膜42c。
随后，采用旋转涂布在整个表面上形成光致抗蚀膜100。
然后，采用光刻把光致抗蚀膜100图案化成上电极42的平面形状。
然后，以光致抗蚀膜100作为掩膜，蚀刻层膜42。蚀刻气体为Ar气与Cl2气。因此，形成层膜的上电极42(见图9A)。然后，除去光致抗蚀膜100。
随后，在氧气气氛中进行热处理，温度为例如650℃或更高，时间为1至3分钟。这个热处理是用于防止上电极42的表面出现异常。
随后，例如，在氧气气氛中进行热处理，温度为650℃，时间为60分钟。这个热处理是用于改善介电膜40的膜质量。
然后，采用旋转涂布在整个表面上形成光致抗蚀膜102。
随后，采用光刻把光致抗蚀膜102图案化成电容器44的介电膜40的平面形状。
随后，以光致抗蚀膜102作为掩膜，蚀刻介电膜40(见图9B)。然后，除去光致抗蚀膜102。
随后，在氧气气氛中进行热处理，温度为例如350℃，时间为60分钟。
随后，如图10A所示，采用例如溅射或者CVD形成氢扩散阻止膜46。氢扩散阻止膜46是厚度为20至250纳米的氧化铝膜。当形成氢扩散阻止膜46时，优选在能够使氢扩散阻止膜46的薄膜应力为5×108dyn/cm2或更小的条件下形成氢扩散阻止膜46。在能够使氢扩散阻止膜46的薄膜应力这么小的条件下形成氢扩散阻止膜46的目的在于，如前所述，防止电容器44的交换电荷数量QSW减小。
图22为氢扩散阻止膜的薄膜应力图。在对照例1中，成膜温度为室温，Ar气的流速为12sccm。在对照例2中，成膜温度为室温，Ar气的流速为20sccm。在对照例3中，成膜温度为室温，Ar气的流速为30sccm。在对照例4中，成膜温度为350℃，Ar气的流速为30sccm。在对照例5中，成膜温度为350℃，Ar气的流速为50sccm。在实例1中，成膜温度为350℃，Ar气的流速为70sccm。
由图22可以看出一个趋势：当形成氢扩散阻止膜的膜形成温度设置为较高，且Ar气的流速设置为较高时，氢扩散阻止膜的薄膜应力变得较小。例如，膜形成温度设置为350℃或更高，Ar气的流速设置为70sccm时，氢扩散阻止膜中产生的应力可达5×108dyn/cm2或更小。这里，膜形成温度为例如400℃，Ar气流速为例如100sccm，成膜时间为例如40至50秒。
可以采用MOCVD形成具有良好的台阶覆盖度的氢扩散阻止膜46，但当采用MOCVD形成氢扩散阻止膜46时，氢会损伤介电膜40。因此，并不优选采用MOCVD形成氢扩散阻止膜46。
随后，采用旋转涂布在整个表面上形成光致抗蚀膜104。
然后，采用光刻把光致抗蚀膜104图案化成电容器44的下电极38的平面形状。
然后，以光致抗蚀膜104作为掩膜，蚀刻氢扩散阻止膜46及层膜38(见图10B)。这样就形成了层膜的下电极38。氢扩散阻止膜46保留下来，覆盖上电极42与介电膜40。然后，除去光致抗蚀膜104。
随后，在氧气气氛中进行热处理，温度为例如350℃，时间为30至60分钟。
然后，如图11A所示，采用例如溅射或者CVD在整个表面上形成氢扩散阻止膜48。氢扩散阻止膜48是厚度为20至50纳米的氧化铝膜。当形成氢扩散阻止膜48时，优选在能够使氢扩散阻止膜48中产生的应力为5×108dyn/cm2或更小的条件下形成氢扩散阻止膜48。在能够使氢扩散阻止膜48的薄膜应力这么小的条件下形成氢扩散阻止膜48的目的在于，如前所述，防止电容器44的交换电荷数量QSW减小。
因此，就形成了氢扩散阻止膜48，该膜进一步覆盖了被氢扩散阻止膜46覆盖的电容器44。
然后，如图11B所示，采用等离子TEOS CVD在整个表面上形成厚度例如为1500纳米的氧化硅膜的层间绝缘膜50。当形成氧化硅膜作为层间绝缘膜50时，使用TEOS气体、氧气和氦气的混合气体作为原材料气体。
在这里，形成氧化硅膜作为层间绝缘膜50。然而，层间绝缘膜50并不一定都为氧化硅膜，例如，可以使用介电无机膜作为层间绝缘膜50。
然后，如图12A所示，采用例如CMP方法来平坦化层间绝缘膜50的表面。
然后，在使用N2O气体或其他气体产生的等离子气氛中进行热处理。这个热处理是用于除去层间绝缘膜50中的水，同时调整层间绝缘膜50的质量，以使水难以侵入层间绝缘膜50。用于热处理的衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如30mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
这里是在使用N2O气体等产生的等离子气氛中进行热处理。然而，可以在热处理之后，使层间绝缘膜50暴露在使用N2O气体等产生的等离子气氛中。在热处理中，除去层间绝缘膜50中的水。当层间绝缘膜50暴露在使用N2O气体等产生的等离子气氛中时，层间绝缘膜50的膜质量被改变，使得水难以侵入层间绝缘膜50。
然后，如图12B所示，采用例如溅射或者CVD形成氢扩散阻止膜52。氢扩散阻止膜52是厚度为50至100纳米的氧化铝膜。当形成氢扩散阻止膜52时，优选在能够使氢扩散阻止膜52的薄膜应力为5×108dyn/cm2或更小的条件下形成氢扩散阻止膜52。在能够使薄膜应力这么小的条件下形成氢扩散阻止膜52的目的在于，如前所述，防止电容器44的交换电荷数量QSW减小。由于是在平坦化的层间绝缘膜50上形成氢扩散阻止膜52的，所以氢扩散阻止膜52是平坦的。
然后，采用等离子TEOS CVD形成绝缘膜54。绝缘膜54是例如厚度为200到300纳米的氧化硅膜。
这里，绝缘膜54由氧化硅膜形成。然而绝缘膜54并不一定由氧化硅膜形成。绝缘膜54可以由例如SiON膜或氮化硅膜形成。
随后，如图13A所示，采用光刻在绝缘膜54、氢扩散阻止膜52及层间绝缘膜50内形成分别下至电容器44的上电极42及下至电容器44的下电极38的接触孔56及接触孔(未示出)。
然后，在氧气气氛中进行热处理。该热处理是用于向电容器44的介电膜40提供氧，从而恢复电容器44的电学特性。用于热处理的衬底温度为例如500至600℃。热处理的时间为例如60分钟。
在这里，热处理是在氧气气氛中进行，但是热处理可以在臭氧气氛中进行。在臭氧气氛中进行热处理时，可以为电容器44的介电膜40提供氧，并可以恢复电容器44的电学特性。
然后，如图13B所示，采用光刻在绝缘膜54、氢扩散阻止膜52、层间绝缘膜50、氢扩散阻止膜48、氧化硅膜36及氧化阻止膜34内形成下至导电塞32的接触孔58。
随后采用氩气进行等离子体清洗。该步骤除去导电塞32表面上存在的天然氧化膜等。等离子体清洗的条件是把热氧化膜除去例如10纳米的条件。
然后，如图14A所示，采用例如溅射在整个表面上形成一个厚度为20至100纳米的TiN膜。这样就形成了由TiN膜形成的阻挡金属膜60。
随后，采用例如CVD在整个表面上形成厚度为300至600纳米的钨膜62。
然后，采用例如CMP抛光钨膜62及阻挡金属膜60，直到露出绝缘膜54的表面。这样就把钨的导电塞62掩埋在接触孔56、58内。
然后，在使用N2O气体或其他气体产生的等离子气氛中进行热处理。这个热处理除去在通过CMP抛光钨膜62等时已经侵入层间绝缘膜54、50内的水，同时改变层间绝缘膜54的膜质量，从而使得水难以侵入层间绝缘膜54。用于热处理的衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
这里是在使用N2O气体或其他气体产生的等离子气氛中进行热处理。然而，层间绝缘膜54可以暴露在使用N2O气体或其他气体产生的等离子气氛中。
随后，采用氩气进行等离子体清洗。该步骤除去导电塞62表面上存在的天然氧化膜等。等离子体清洗的条件是把热氧化膜除去例如10纳米的条件。
然后，采用例如溅射依次形成厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜以及厚度为70纳米的TiN膜。这样就形成了由Ti膜、TiN膜、AlCu合金膜、Ti膜及TiN膜组成的层膜64。
随后，采用光刻对层膜64进行图案化。这样就形成了层膜的互连件(第一金属互连层)64(见图14B)。
随后，如图15所示，采用例如高密度等离子增强CVD形成厚度为750纳米的氧化硅膜66。
随后，采用等离子TEOS CVD形成厚度为例如1100纳米的氧化硅膜68。原材料气体为例如TEOS气体、氧气和氦气的混合气体。氧化硅膜66与氧化砖膜68形成了层间绝缘膜70。
这里采用高密度等离子增强CVD形成氧化硅膜66，然后采用等离子TEOS CVD形成氧化硅膜68。形成氧化硅膜66及氧化硅膜68的工艺不限于上述方法。例如，氧化硅膜66与氧化硅膜68都可以采用等离子TEOS CVD来形成。
随后，如图16所示，采用例如CMP方法来平坦化该氧化硅膜68的表面。
然后，在使用N2O气体或其他气体产生的等离子气氛中进行热处理。这个热处理是用于除去层间绝缘膜70中的水，同时改变层间绝缘膜70的质量，以使水难以侵入层间绝缘膜70。热处理的衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
这里是在使用N2O气体或其他气体产生的等离子气氛中进行热处理。然而，在热处理之后，层间绝缘膜50可以暴露在使用N2O气体或其他气体产生的等离子气氛中。
随后，采用光刻在层间绝缘膜70内形成下至互连件64的接触孔74。
随后采用氩气进行等离子体清洗。通过清洗除去互连件64表面上存在的天然氧化膜等。等离子体清洗是在使热氧化膜除去例如25纳米的条件下进行的。
随后，采用溅射形成厚度为10纳米的Ti膜。
然后，采用例如MOCVD形成厚度为3.5至7纳米的TiN膜。Ti膜与TiN膜形成了阻挡金属膜74。
随后，采用例如CVD形成厚度为300至600纳米的钨膜。
随后，采用例如CMP抛光钨膜76与阻挡金属膜74，直到露出层间绝缘膜70的表面。这样钨的导电塞76就被掩埋在接触孔72内(见图17)。
然后，在使用N2O气体或其他气体产生的等离子体气氛中进行热处理。这个热处理除去在CMP抛光钨膜76等时侵入层间绝缘膜70中的水，同时改变层间绝缘膜70的膜质量，以使水难以侵入层间绝缘膜70。热处理中的衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
在使用N2O气体或其他气体产生的等离子体气氛中进行热处理。然而，在进行热处理之后，层间绝缘膜70可以暴露在使用N2O气体或其他气体产生的等离子体气氛中。
随后，采用例如溅射依次形成厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜、以及厚度为70纳米的TiN膜。这样就由Ti膜、TiN膜、AlCu合金膜、Ti膜及TiN膜形成了层膜78。
随后，采用光刻对层膜78图案化。这样就形成层膜的互连件(第二金属互连层)78(见图18)。
随后，采用例如高密度等离子增强CVD形成厚度为750纳米的氧化硅膜80。
随后，采用等离子TEOS CVD形成厚度为例如1100纳米的氧化硅膜82。氧化硅膜80与氧化硅膜82形成了层间绝缘膜84。
这里采用高密度等离子增强CVD形成氧化硅膜80，然后采用等离子TEOS CVD形成氧化硅膜82。然而，形成氧化硅膜80及氧化硅膜82的工艺不限于上述方法。例如，氧化硅膜80与氧化硅膜82都可以采用等离子TEOSCVD来形成。
随后，采用例如CMP来平坦化氧化硅膜82的表面(见图19)。
然后，在使用N2O气体或其他气体产生的等离子体气氛中进行热处理。这个热处理是用于除去层间绝缘膜84中的水，同时改变层间绝缘膜84的膜质量，以使水难以侵入层间绝缘膜84。热处理中衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
热处理是在使用N2O气体或其他气体产生的等离子体气氛中进行。然而，在进行热处理之后，层间绝缘膜84可以暴露在使用N2O气体或其他气体产生的等离子体气氛中。
随后，采用光刻在层间绝缘膜84内形成下至互连件78的接触孔86。
随后，采用氩气进行等离子清洗。该清洗除去互连件78表面上存在的天然氧化膜等。等离子清洗的条件是把热氧化膜除去例如25纳米的条件。
随后，采用例如溅射形成厚度为10纳米的Ti膜。
随后，采用例如MOCVD形成厚度为3.5至7纳米的TiN膜。Ti膜与TiN膜形成了阻挡金属膜88。
随后，采用例如CVD形成厚度为300至600纳米的钨膜90。
随后，采用例如CMP抛光钨膜90与阻挡金属膜88，直到露出层间绝缘膜84的表面。这样，钨的导电塞90就被掩埋在接触孔86内。
然后，在使用N2O气体或其他气体产生的等离子体气氛中进行热处理。这个热处理是用于除去在通过CMP抛光钨膜90等时侵入层间绝缘膜84中的水，同时改变层间绝缘膜84的膜质量，以使水难以侵入层间绝缘膜84。热处理中的衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
热处理是在使用N2O气体或其他气体产生的等离子体气氛中进行。然而，在进行热处理之后，层间绝缘膜84可以暴露在使用N2O气体或其他气体产生的等离子体气氛中。
然后，采用例如溅射依次形成厚度为60纳米的Ti膜、厚度为30纳米的TiN膜、厚度为360纳米的AlCu合金膜、厚度为5纳米的Ti膜、以及厚度为70纳米的TiN膜。这样就形成了由Ti膜、TiN膜、AlCu合金膜、Ti膜及TiN膜组成的层膜92。
随后，采用光刻对层膜92进行图案化。这样就形成层膜的互连件(第三金属互连层)92(见图20)。
随后，采用例如高密度等离子体增强CVD形成厚度为700纳米的氧化硅膜94。
这里采用高密度等离子体增强CVD形成氧化硅膜94。然而，形成氧化硅膜94的工艺并不一定限于高密度等离子体增强CVD。可以采用等离子体TEOS CVD形成氧化硅膜94。
随后，在使用N2O气体或其他气体产生的等离子体气氛中进行热处理。这个热处理是用于除去绝缘膜94中的水等，同时改变绝缘膜94的膜质量，以使水难以侵入绝缘膜94。热处理中衬底温度为例如350℃。N2O气体的流速为例如1000sccm。N2气体的流速为例如285sccm。相对电极之间的间隙为例如300mils。所施加的射频电功率为例如525瓦。腔内的空气压力为例如3Torr。
热处理是在使用N2O气体或其他气体产生的等离子体气氛中进行。然而，在进行热处理之后，层间绝缘膜94可以暴露在使用N2O气体或其他气体产生的等离子体气氛中。
然后，采用例如CVD形成厚度为500纳米的氮化硅膜96。氮化硅膜96是用于切断水，从而防止水侵蚀互连件64、78、96等。
然后，采用光刻在氮化硅膜96与氮化硅膜94内形成下至电极衬垫(未示出)的开孔(未示出)。
随后，采用旋转涂布形成厚度为例如2至10微米的聚酰亚胺膜98。
然后，采用光刻在聚酰亚胺膜98内形成下至电极衬垫(未示出)的开孔(未示出)。
这样就制成了根据本实施例的半导体器件。
修改例1
然后，将结合图23解释根据本实施例的一个修改(修改例1)的半导体器件。图23是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，该半导体器件包含由层膜形成的氢扩散阻止膜107。
如图23所示，氢扩散阻止膜52形成在层间绝缘膜50上。氢扩散阻止膜52是由例如厚度为50纳米的氧化铝膜形成。
在氢扩散阻止膜52上形成了另一个氢扩散阻止膜106。该氢扩散阻止膜106是由例如厚度为50至100纳米的氮化硅膜形成。因此，氢扩散阻止膜107是由氢扩散阻止膜52与氢扩散阻止膜106组成的层膜形成。
在氢扩散阻止膜106上形成了绝缘膜54。
如前所述，氢扩散阻止膜107可以由层膜形成。根据本修改例，氢扩散阻止膜是由层膜107形成，从而可以确保防止氢和水到达电容器44的介电膜40。因此，根据本修改例，包含电容器44的半导体器件可以具有更高的产量。
这里，所述另一个氢扩散阻止膜106是放置在氢扩散阻止膜52上，但是氢扩散阻止膜106可以形成在氢扩散阻止膜52之下。如图23中所示的半导体器件，即使是采用放置在氢扩散阻止膜52之下的氢扩散阻止膜106的层膜结构形成的氢扩散阻止膜107，亦可确保防止氢和水到达电容器44的介电膜40。
修改例2
随后，将结合图24解释根据本实施例的一个修改(修改例2)的半导体器件。图24是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，在层间绝缘膜70与第二金属互连层78之间还形成氢扩散阻止膜108，且在层间绝缘膜84与第三金属互连层92之间还形成氢扩散阻止膜112。
如图24所示，氢扩散阻止膜108形成在平坦化的层间绝缘膜70上。氢扩散阻止膜108是由例如厚度为50纳米的氧化铝膜形成。由于氢扩散阻止膜108是形成在具有平坦化表面的层间绝缘膜70上，所以氢扩散阻止膜108是平坦的。
在氢扩散阻止膜108上形成了一个绝缘膜110。绝缘膜110是由例如厚度为100纳米的氧化硅膜形成。
在绝缘膜110上形成互连件78。
氢扩散阻止膜112形成在平坦化的层间绝缘膜84上。氢扩散阻止膜112是由例如厚度为50纳米的氧化铝膜形成。氢扩散阻止膜112是形成于具有平坦化表面的层间绝缘膜84上，所以氢扩散阻止膜112是平坦的。
在氢扩散阻止膜112上形成了绝缘膜114。绝缘膜114是由例如厚度为100纳米的氧化硅膜形成。
在绝缘膜114上形成互连件92。
这样就构成了根据本修改例的半导体器件。
根据本修改例，在层间绝缘膜50与第一金属互连层64之间形成氢扩散阻止膜52，并分别在层间绝缘膜70与第二金属互连层78之间及层间绝缘膜84与第三金属互连层92之间形成氢扩散阻止膜108、112，从而可以确保防止氢和水到达电容器44的介电膜40。因此，根据本修改例，包含电容器44的半导体器件可以具有高产量。
修改例3
随后，将结合图25解释根据本实施例的一个修改(修改例3)的半导体器件。图25是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，甚至覆盖互连层92(即最上方的互连层)的层间绝缘膜118的表面都被平坦化，而且在平坦化的层间绝缘膜118上还形成氢扩散阻止膜120。
如图25所示，在氧化硅膜94上形成覆盖最上方互连件92的氧化硅膜116。氧化硅膜94与氧化硅膜116形成层间绝缘膜118。层间绝缘膜118的表面被平坦化。
在平坦化的层间绝缘膜118上形成氢扩散阻止膜120。氢扩散阻止膜120是例如厚度为50纳米的氧化铝膜。由于氢扩散阻止膜120是形成在平坦化的层间绝缘膜118上，所以氢扩散阻止膜120是平坦的。
在氢扩散阻止膜120上形成了绝缘膜122。绝缘膜122是例如厚度为100纳米的氧化硅膜形成。
在绝缘膜122上形成氮化硅膜96。
在氮化硅膜96上形成聚酰亚胺膜98。
这样就构成了根据本修改例的半导体器件。
根据本修改例，还在覆盖最上方互连件92的层间绝缘膜118上形成平坦的氢扩散阻止膜120，从而可以确保防止氢和水到达电容器44的介电膜40。因此，根据本修改例，包含电容器44的半导体器件可以具有更高的产量。
第二实施例
如前所述，在电容器上形成用于阻挡氢和水扩散的平坦阻挡膜(氢扩散阻止膜)52，从而可以确保防止氢和水到达电容器44。
然而，仅简单地形成阻挡膜52时，电容器44的交换电荷数量QSW通常会减小。电容器44的交换电荷数量QSW这样的减小是由于形成阻挡膜52以及阻挡电容器44的铁电膜40极化时产生的作用在电容器44上的大应力所致。
本申请的发明人进行认真的研究并想出，具有阻挡氢和水扩散功能的氢/水扩散阻止膜与用于减轻氢/水扩散阻止薄膜应力的应力减轻层互相叠置形成一个阻挡膜。用于防止氢和水扩散的氢/水扩散阻止膜与用于减轻由氢/水扩散阻止膜所致应力的应力减轻膜互相叠置，从而使由阻挡膜所致的应力较小，并防止向电容器施加大应力。然后，电容器的介电膜的极化不容易被阻挡，可以防止交换电荷数量QSW的减小。根据本发明，该半导体器件可以防止电容器的交换电荷数量QSW减小，并可以具有高的可靠性。
下面将结合图26至图28解释根据本发明第二实施例的半导体器件以及用于制造该半导体器件的方法。图26是根据本实施例的半导体器件的截面图。本实施例中与图1至25所示的根据第一实施例的半导体器件及该半导体器件的制造方法中的相同构件用相同的附图标记表示，将不再重复或简化对这些附图标记的解释。
半导体器件
首先，将结合图26解释根据本实施例的半导体器件。
如图26所示，在平坦化的层间绝缘膜50上形成用于阻挡水和氢扩散的氢/水扩散阻止膜52。氢/水扩散阻止膜52为例如由例如金属氧化物膜的氢/水扩散阻止膜形成。形成氢/水扩散阻止膜52的金属氧化物膜是例如氧化铝膜。氢/水扩散阻止膜52的膜厚为例如约20至30纳米。氢/水扩散阻止膜的膜厚被设定为较小，使得由氢/水扩散阻止膜52所致的应力较小。
这里，氢/水扩散阻止膜52为氧化铝膜，但并不一定是氧化铝膜。例如，氢/水扩散阻止膜52可以为另一种金属氧化物。例如可以采用氧化钛膜或其它作为氢/水扩散阻止膜。
在氢/水扩散阻止膜52上形成一个应力减轻膜124。应力减轻膜124是用于减轻氢/水扩散阻止膜52、126的应力。例如，当氢/水扩散阻止膜52、126的热膨胀系数大于层间绝缘膜50等的热膨胀系数时，使用热膨胀系数小于层间绝缘膜50热膨胀系数的材料作为应力减轻膜124。当氢扩散阻止膜52、126的热膨胀系数小于层间绝缘膜50等的热膨胀系数时，使用热膨胀系数大于层间绝缘膜50热膨胀系数的材料作为应力减轻膜124。氢扩散阻止膜52、126与应力减轻膜124被适当地结合，从而层间绝缘膜50等与阻挡膜128之间的热膨胀系数差别能较小，并且由阻挡膜128引起的应力较小。
当氢/水扩散阻止膜52、126为氧化铝膜时，应力减轻膜124可以为例如氮氧化硅膜。氮氧化硅膜不仅具有应力减轻膜的作用，还具有用于防止水扩散的水扩散阻止膜的作用。应力减轻膜124的膜厚为例如约50至100纳米。
这里，应力减轻膜124为氮氧化硅膜，但并不一定是氮氧化硅膜。例如，应力减轻膜124可以为氮化硅膜。正如氮氧化硅膜那样，氮化硅膜可以起到防止水扩散的水扩散阻止膜的作用。
在应力减轻膜124上形成用于防止氢和水扩散的氢/水扩散阻止膜126。与氢/水扩散阻止膜52一样，氢/水扩散阻止膜126为金属氧化物膜。如前所述，该金属氧化物膜为例如氧化铝膜。氢/水扩散阻止膜126的膜厚为例如约20至30纳米。氢/水扩散阻止膜126的膜厚设置得较低，其目的在于使得由氢/水扩散阻止膜126所致的应力较小。在氢/水扩散阻止膜52上形成氢/水扩散阻止膜126，其目的在于充分保证用于防止氢和水扩散的氢/水扩散阻止膜的总膜厚。
本实施例中，氢/水扩散阻止膜126为氧化铝膜，但是并不一定是氧化铝膜。例如，氢/水扩散阻止膜126可以为另一种金属氧化物。例如，氢/水扩散阻止膜126可以为氧化钛膜。
氢/水扩散阻止膜52、应力减轻膜124、及氢/水扩散阻止膜126形成阻挡膜128。由于阻挡膜128是形成在具有平坦化表面的层间绝缘膜50上，所以阻挡膜128是平坦的。
在阻挡膜128上形成氧化硅膜54。氧化硅膜54的膜厚为例如约50至100纳米。
这样就构成了根据本实施例的半导体器件。
评估结果
接下来将解释根据本实施例的半导体器件的评估结果。
测量了电容器的每1个单元的交换电荷数量QSW。电容器的外形为2微米×2微米。
在未在电容器上形成平坦阻挡膜的半导体器件上测量交换电荷数量QSW。每1个单元的交换电荷数量QSW为大约480fC。
在电容器上形成有厚度为50纳米的平坦阻挡膜的半导体器件上测得的每1个单元的交换电荷数量QSW为大约430fC。由此可以看出，在电容器上形成有较厚的阻挡膜时，每1个单元的交换电荷数量QSW要小于未在电容器上形成阻挡膜的每1个单元的交换电荷数量QSW。
与此相反，在本实施例中，在电容器44上，平坦阻挡膜128由厚度为20纳米的氢/水扩散阻止膜52、厚度为50纳米的应力减轻膜124及厚度为20纳米的氢/水扩散阻止膜126组成的层膜形成，每1个单元的交换电荷数量QSW为大约480fC。由此可以看出，本实施例可以充分防止电容器44的交换电荷数量QSW减小。
测量试验电容器的交换电荷数量QSW。试验电容器的电极面积为50平方微米。
在未在电容器上形成平坦阻挡膜的半导体器件中，试验电容器的交换电荷数量QSW为大约24μC。
在电容器上形成有厚度为50纳米的平坦阻挡膜时，试验电容器的交换电荷数量QSW为大约8.0μC。由此可以看出，在电容器上形成有平坦阻挡膜时，试验电容器的交换电荷数量QSW比未在电容器上形成有阻挡膜的试验电容器的交换电荷数量QSW要小大约66％。
与此相反，在本实施例中，在电容器44上形成有由厚度为20纳米的氢/水扩散阻止膜52、厚度为50纳米的应力减轻膜124、及厚度为20纳米的氢/水扩散阻止膜126组成的平坦化阻挡膜128，试验电容器的交换电荷数量QSW为22μC。基于此，根据本实施例，可以确保防止试验电容器的交换电荷数量QSW减小。
根据本实施例的半导体器件的主要特征在于，如前所述，在平坦化的层间绝缘膜50上形成平坦阻挡金属128，该平坦阻挡金属128由氢/水扩散阻止膜52、应力减轻膜124、及氢/水扩散阻止膜126互相叠置而成。
如前所述，仅简单地在电容器44上形成阻挡膜时，由阻挡膜引起的较大应力会作用在电容器44上，电容器44的交换电荷数量QSW通常会减小。
与此相反，根据本实施例，氢/水扩散阻止膜52、126及应力减轻膜124互相叠置，从而使得由阻挡膜128所致的应力较小。此外，较薄的氢/水扩散阻止膜52、126互相叠置，从而氢/水扩散阻止膜52、126的总厚度可以较厚。
因此，根据本实施例，可以确保防止电容器44的交换电荷数量QSW减小，同时可以防止氢和水到达电容器44。根据本实施例，可以提供具有良好电学特性和高制造产量的半导体器件。
专利参考文献3公开了一种半导体器件，该器件包含：形成在电容器上的由氮化硅膜等形成的水扩散阻止膜、以及形成在水扩散阻止膜上的由氧化铝膜等形成的氢扩散阻止膜。在专利参考文献3中，形成一个覆盖金属互连件的水扩散阻止膜，这使得技术上难以形成平坦的水扩散阻止膜表面。专利参考文献3既没有公开也没有暗示平坦化氢扩散阻止膜表面的技术。专利参考文献3无法平坦化形成在水扩散阻止膜上的氢扩散阻止膜，因此也无法平坦化形成在水扩散阻止膜上的氢扩散阻止膜。专利参考文献3无法借助氢扩散阻止膜与水扩散阻止膜确保防止氢和水的扩散。当像专利参考文献3那样，在铝金属互连件上形成氮化硅膜时，铝质金属互连件的寿命非常短。专利参考文献3既没有公开也没有暗示本申请发明的减轻施加在电容器上应力从而可以防止电容器交换电荷数量QSW减小的技术。
制造该半导体器件的方法
随后，将结合图27与图28解释根据本实施例的半导体器件的制造方法。图27与图28是根据本实施例的制造半导体器件方法步骤中的半导体器件的截面示意图，阐明该制造方法。
首先，直到平坦化层间绝缘膜50的步骤(包括平坦化层间绝缘膜50这一步骤)的所有步骤，与已经结合图5A至图12A解释的制造半导体器件方法的步骤相同，将不再重复解释这些步骤(见图27A)。
然后，在含氮气氛中进行热处理。含氮气氛为例如N2O等离子体。热处理温度为例如大约300至400℃。这里热处理温度为350℃。热处理时间为例如2至6分钟。这里热处理时间为例如2分钟。进行这个热处理的目的是除去层间绝缘膜50中存在的水，并氮化层间绝缘膜50的表面。层间绝缘膜50的表面被氮化，从而可以防止水由外部侵入层间绝缘膜50，从而可以防止电容器44的电学特性的恶化。
然后，如图27B所示，采用例如溅射或CVD形成氢/水扩散阻止膜52。氢/水扩散阻止膜52为例如厚度为20至30纳米的氧化铝。
采用溅射形成氧化铝的氢/水扩散阻止膜52所使用的条件示例如下。靶为氧化铝靶。提供到成膜腔的气体为例如Ar气。Ar气的流速为20sccm。成膜腔内的压力为例如1Pa。施加的电功率为例如2kW。衬底温度为例如20℃。成膜时间为例如40至60秒。适当地设定成膜时间，从而可以控制氢/水扩散阻上膜52的膜厚。由于是在被平坦化的层间绝缘膜50上形成氢/水扩散阻止膜52，所以氢/水扩散阻止膜52是平坦的。
随后，采用例如CVD形成应力减轻膜124。应力减轻膜124为例如厚度为50至100纳米的氮氧化硅膜。
采用CVD形成氮氧化硅膜的应力减轻膜124所使用的条件示例如下。提供到成膜腔的气体为SiH4气体与N2O气体。SiH4气体的流速为例如38sccm。N2O气体的流速为例如90sccm。成膜时间为例如20秒。成膜腔内的压力为例如1.5Torr。相对电极之间的间隙为例如300mils。所施加的电功率为例如50瓦。衬底温度为例如350℃。由于是在平坦的氢/水扩散阻止膜52上形成应力减轻膜124，所以应力减轻膜124是平坦的。
然后，采用例如溅射或CVD形成氢/水扩散阻止膜126。氢/水扩散阻止膜126为例如厚度为20至30纳米的氧化铝膜。形成氢/水扩散阻止膜126的条件与例如形成氢/水扩散阻止膜52的条件相同。由于是在平坦的应力减轻膜124上形成氢/水扩散阻止膜124，因此氢/水扩散阻止膜126是平坦的。
因此，氢/水扩散阻止膜52、应力减轻膜124、及氢/水扩散阻止膜126形成了阻挡膜128。由于是在平坦化的层间绝缘膜50上形成阻挡膜128，因此阻挡膜128是平坦的。
随后，在阻挡膜128上形成绝缘膜54。
根据本实施例的制造半导体器件的方法的随后步骤与上述结合图13A至图21所描述的制造半导体器件方法是相同的，将不再重复对其的解释。
这样就制成了根据本实施例的半导体器件(见图28)。
修改例1
然后，将结合图29解释根据本实施例的一个修改(修改例1)的半导体器件。图29是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，分别在氢/水扩散阻止膜52之上与之下形成应力减轻膜124、130。
如图29所示，在平坦化的层间绝缘膜50上形成应力减轻膜124。应力减轻膜124是例如氮氧化硅膜。应力减轻膜124的膜厚为例如大约50至100纳米。由于阻挡膜128是在平坦化的层间绝缘膜50上形成，因此应力减轻膜124是平坦的。
氢/水扩散阻止膜形成在应力减轻膜124上。氢/水扩散阻止膜52是例如氧化铝膜。氢/水扩散阻止膜52的膜厚为例如大约20至30纳米。由于是在平坦的应力减轻膜124上形成氢/水扩散阻止膜52，因此氢/水扩散阻止膜52是平坦的。氢/水扩散阻止膜52并不一定是氧化铝膜。例如，氢/水扩散阻止膜52可以是其它金属氧化物。例如，氢/水扩散阻止膜52可以是氧化钛或其它。
在氢/水扩散阻止膜52上形成应力减轻膜130。应力减轻膜130是例如氮氧化硅膜。由于是在平坦的氢/水扩散阻止膜52上形成应力减轻膜130，因此应力减轻膜130是平坦的。应力减轻膜130的膜厚为例如大约50至100纳米。
这样，应力减轻膜124、氢/水扩散阻止膜52及应力减轻膜130就形成了阻挡膜128a。由于阻挡膜128a是在平坦化的层间绝缘膜50上形成，因此阻挡膜128a是平坦的。
如前所述，可以分别在氢/水扩散阻止膜52之上与之下形成应力减轻膜124、130。根据本修改例，分别在氢/水扩散阻止膜52之上与之下形成用于减小由氢/水扩散阻止膜52所致应力的应力减轻膜124、130，从而阻挡膜128a能使作用在电容器44上的应力很小。因此，根据本修改例，可以防止氢和水到达电容器44，同时可以防止电容器的交换电荷数量QSW减小。
修改例2
下面，将结合图30解释根据本实施例的一个修改(修改例2)的半导体器件。图30是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，在氢/水扩散阻止膜52上面形成的应力减轻膜130a为氮化硅膜。
如图30所示，在氢/水扩散阻止膜52上形成氮化硅膜的应力减轻膜130a。应力减轻膜130a的膜厚为例如大约50至100纳米。形成氮化硅膜的应力减轻膜130a的条件示例如下。提供到成膜腔内的气体为SiH4气体、NH3气体、N2气体与H2气体。SiH4气体的流速为例如55sccm。NH3气体的流速为例如500sccm。N2气体的流速为例如250sccm。H2气体的流速为例如250sccm。成膜腔内的压力为例如4.0Torr。衬底温度为例如400℃。相对电极之间的间隙为例如600mils。施加的电功率为例如100瓦。施加的低频电功率为例如55瓦。当应力减轻膜130a的膜厚为100纳米时，成膜时间为例如18秒。由于是在平坦的氢/水扩散阻止膜52上形成应力减轻膜130a，因此应力减轻膜130a是平坦的。
因此，应力减轻膜124、氢/水扩散阻止膜52及应力减轻膜130a形成了阻挡膜128b。由于是在平坦化的层间绝缘膜50上形成阻挡膜128b，因此阻挡膜128b是平坦的。
只有形成在氢/水扩散阻止膜52上的应力减轻膜130a为氮化硅膜，并且形成在氢/水扩散阻止膜52下的应力减轻膜124为氮氧化硅膜，其原因如下。
即，当形成氮化硅膜时，通常是在含氢氛中形成该膜。当直接在层间绝缘膜50上形成氮化硅膜时，膜形成气氛中的氢穿过层间绝缘膜50并到达电容器44。于是，电容器44的介电膜40被氢还原，电容器44的电学特性被恶化。因此，形成于氢/水扩散阻止膜52下方的应力减轻膜124不是氮化硅膜，而是氮氧化硅膜。当在氢/水扩散阻止膜52上形成氮化硅膜时，层间绝缘膜50已经被覆盖了氢/水扩散阻止膜52，而且毫无疑问地，可以确保防止膜形成气氛中的氢到达层间绝缘膜50内部。
如前所述，在氢/水扩散阻止膜52上形成的应力减轻膜130a可以为氮化硅膜。
修改例3
下面，将结合图31解释根据本实施例的一个修改(修改例3)的半导体器件。图31是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，应力减轻膜124与形成在应力减轻膜124上的氢/水扩散阻止膜52形成了阻挡膜128c。
如图31所示，在平坦化的层间绝缘膜50上形成应力减轻膜124。应力减轻膜124是例如氮氧化硅膜。应力减轻膜的膜厚为例如大约50至100纳米。
在应力减轻膜124上形成金属氧化物的氢/水扩散阻止膜52。氢/水扩散阻止膜52的膜厚为大约20至30纳米。
因此，阻挡膜128c由应力减轻膜124与氢/水扩散阻止膜52形成。由于是在平坦化的层间绝缘膜50上形成阻挡膜128c，因此阻挡膜128c是平坦的。
这样就构成了根据本修改例的半导体器件。
如本修改例所述，阻挡膜128c可以由应力减轻膜124与形成在应力减轻膜124上的氢/水扩散阻止膜52形成。
修改例4
下面，将结合图32解释根据本实施例的一个修改(修改例4)的半导体器件。图32是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，氢/水扩散阻止膜52与形成在氢/水扩散阻止膜52上的应力减轻膜124形成了阻挡膜128d。
如图32所示，氢/水扩散阻止膜52形成在平坦化的层间绝缘膜50上。氢/水扩散阻止膜52的膜厚为例如大约20至30纳米。
在氢/水扩散阻止膜52上形成例如由氮氧化硅膜形成的应力减轻膜124。应力减轻膜124的膜厚为大约50至100纳米。
这里，应力减轻膜124是氮氧化硅膜，但并不一定是氮氧化硅膜。例如，应力减轻膜124可以是氮化硅膜。
阻挡膜128d由氢/水扩散阻止膜52与应力减轻膜124形成。由于阻挡膜128d是在平坦化的层间绝缘膜50上形成，因此阻挡膜128d是平坦的。
这样就构成了根据本修改例的半导体器件。
如本修改例所述，阻挡膜128d可以由氢/水扩散阻止膜52与形成在氢/水扩散阻止膜52上的应力减轻膜124形成。
修改例5
随后，将结合图33解释根据本实施例的一个修改(修改例5)的半导体器件。图33是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，在第一金属互连层64与第二金属互连层78之间还形成阻挡膜138，并在第二金属互连层78与第三金属互连层92之间还形成阻挡膜146。
如图33所示，在平坦的层间绝缘膜70上形成由氢/水扩散阻止膜132、应力减轻膜134及氢/水扩散阻止膜136互相叠置而成的阻挡膜138。氢/水扩散阻止膜132、136是例如厚度为20至30纳米的氧化铝膜。应力减轻膜134是例如厚度为50至100纳米的氮氧化硅膜。由于是在具有平坦化表面的层间绝缘膜70上形成阻挡膜138，因此阻挡膜138是平坦的。
这里，氢/水扩散阻止膜132、136为氧化铝膜，但并不一定是氧化铝膜。氢/水扩散阻止膜132、136可以为其它金属氧化物。例如，氢/水扩散阻止膜132、136可以为氧化钛膜或其他。
这里，应力减轻膜134是例如氮氧化硅膜，但并不一定是氮氧化硅膜。例如，应力减轻膜134可以是氮化硅膜。如前所述，氮化硅膜可以具有水扩散阻止膜的作用，用于防止水扩散。
在阻挡膜138上形成绝缘膜110。绝缘膜110为例如厚度为100纳米的氧化硅膜。
在绝缘膜110上形成第二金属互连层78。
在平坦化的层间绝缘膜84上形成由氢/水扩散阻止膜140、应力减轻膜142及氢/水扩散阻止膜144组成的阻挡膜146。氢/水扩散阻止膜140、144是例如厚度为20至30纳米的氧化铝膜。应力减轻膜142为例如厚度为50至100纳米的氮氧化硅膜。由于是在具有平坦化表面的层间绝缘膜84上形成阻挡膜146，因此阻挡膜146是平坦的。
氢/水扩散阻止膜140、144是例如氧化铝膜，但并不一定是氧化铝膜。例如，氢/水扩散阻止膜140、144可以为其它金属氧化物。例如氢/水扩散阻止膜140、144可以是氧化钛或其它。
这里应力减轻膜142为氮氧化硅膜，但并不一定是氮氧化硅膜。例如，应力减轻膜142可以是氮化硅膜。如前所述，氮化硅膜可以起着水扩散阻止膜的作用，用于防止水扩散。
在阻挡膜146上形成一个绝缘膜114。绝缘膜114是例如厚度为100纳米的氧化硅膜。
在绝缘膜114上形成第三金属互连层92。
这样就构成了根据本修改例的半导体器件。
根据本修改例，除了在电容器44与第一金属互连层64之间形成的阻挡膜128以外，还分别在第一金属互连层64与第二金属互连层78之间以及第二金属互连层78与第三金属互连层92之间形成了阻挡膜138、146，从而确保防止氢和水到达电容器44。
修改例6
随后，将结合图34解释根据本实施例的一个修改(修改例6)的半导体器件。图34是根据本修改的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于堆叠的存储单元结构。
如图34所示，在半导体衬底10上形成用于限定器件区域的器件隔离区域12。在形成了器件隔离区域12的半导体衬底上形成阱14a、14b。
通过栅极绝缘膜16，在形成了阱14a、14b的半导体衬底上形成栅电极18。在栅电极18上形成氧化硅膜148。在栅电极18及氧化硅膜148的侧壁上形成侧壁绝缘膜20。
在形成了侧壁绝缘膜20的栅电极18的两侧都形成源/漏扩散层22。这样就形成了晶体管24，每个晶体管包含栅电极18及源/漏扩散层22。晶体管24的栅的长度设定为例如0.18μm。
在形成了晶体管24的半导体衬底10上，形成由氮氧化硅膜150及氧化硅膜152互相叠置而成的层间绝缘膜154。层间绝缘膜154的表面被平坦化。
在层间绝缘膜154上形成氢/水扩散阻止膜156，用于阻止氢和水的扩散。氢/水扩散阻止膜156是例如金属氧化物膜，诸如氧化铝膜、氧化钛膜或其它膜。
在氢/水扩散阻止膜156及层间绝缘膜154内形成下至源/漏扩散层22的接触孔28。
在接触孔28内形成由Ti膜及TiN膜互相叠置形成的阻挡金属膜(未示出)。
在形成了阻挡金属膜的接触孔28内掩埋钨的导电塞32。
在氢/水扩散阻止膜156上形成Ir(铱)膜158，其电连接到导电塞32。
在Ir膜158上形成电容器44的下电极38。在下电极38上形成电容器44的介电膜40。介电膜40为例如铁电膜，诸如PZT等。在介电膜40上形成电容器44的上电极42。上电极42、介电膜40、下电极38、及Ir膜158立即通过蚀刻被图案化，并且具有基本上相同的平面形状。
这样就构成了各个包含下电极38、介电膜40及上电极42的电容器44。电容器44的下电极38通过Ir膜158电连接到导电塞32。
在氢/水扩散阻止膜156表面上的没有形成Ir膜158的区域形成氮氧化硅膜160。
在电容器44及氮氧化硅膜160上形成具有防止氢和水扩散功能的阻挡膜48。阻挡膜48是例如金属氧化物膜，诸如氧化铝膜、氧化钛膜或其它膜。
在氢/水扩散阻止膜48上形成由氧化硅膜形成的层间绝缘膜50。层间绝缘膜50的表面被平坦化。
在平坦化的层间绝缘膜50上形成由氢/水扩散阻止膜52、应力减轻膜124及氢/水扩散阻止膜126互相叠置而成的阻挡膜128。由于是在层间绝缘膜50上形成阻挡膜128，所以阻挡膜128是平坦的。
在阻挡膜128上形成氧化硅膜54。
在氧化硅膜54、阻挡膜128、氧化硅膜50及氢/水扩散阻止膜48内形成下至电容器44的上电极42的接触孔56。在氧化硅膜54、阻挡膜128、氧化硅膜50、氢/水扩散阻止膜48及氮氧化硅膜160内形成下至导电塞32的接触孔58。
在接触孔56、58内形成由Ti膜与TiN膜互相叠置而成的阻挡金属膜(未示出)。
分别在形成了阻挡金属膜的接触孔56、58内掩埋钨的导电塞62。
在氧化硅膜54上形成电连接到导电塞62的互连件(第一金属互连层)64。
在形成了互连件64的氧化硅膜54上形成例如氧化硅膜的层间绝缘膜70。层间绝缘膜70的表面被平坦化。
在平坦化的层间绝缘膜70上形成由氢/水扩散阻止膜132、应力减轻膜134、及氢/水扩散阻止膜136组成的平坦阻挡膜138。
在阻挡膜138上形成氧化硅膜110。
在氧化硅膜110、阻挡膜138、及氧化硅膜70内形成下至互连件64的接触孔72。
在接触孔72内形成由Ti膜与TiN膜互相叠置而成的阻挡金属膜(未示出)。
在形成了阻挡金属膜的接触孔72内掩埋钨的导电塞76。
在氧化硅膜110上形成电连接到导电塞76的互连件78。
在形成了互连件78的氧化硅膜110上形成氧化硅膜的层间绝缘膜84。层间绝缘膜84表面被平坦化。
在平坦化的层间绝缘膜84上形成由氢/水扩散阻止膜140、应力减轻膜142、及氢/水扩散阻止膜144组成的平坦阻挡膜146。
在阻挡膜146上形成氧化硅膜114。
在氧化硅膜114上形成一个未示出的互连件(第三金属互连层)。
如本修改例所述，存储单元结构可以为堆叠型。
第三实施例
接下来将结合图35至图37解释根据本发明的第三实施例的半导体器件及制造该半导体器件的方法。图35是根据本实施例的半导体器件的截面图。图1至图34所示的根据第一与第二实施例的半导体器件及制造该半导体器件的方法中的相同构件用相同的附图标记来代表，将不再重复这些附图标记的解释或是简化其解释。
根据本实施例的半导体器件的主要特征在于，多个氢/水扩散阻止膜互相叠置，且其间形成有中间层，从而形成阻挡膜。
如图35所示，在层间绝缘膜50上形成具有防止氢和水扩散功能的氢/水扩散阻止膜52。氢/水扩散阻止膜52为例如金属氧化物膜。金属氧化物膜的氢/水扩散阻止膜52为例如氧化铝膜。氢/水扩散阻止膜52的膜厚为例如20至30纳米。氢/水扩散阻止膜52的膜厚设置得这么小是为了使氢/水扩散阻止膜52所致的应力较小。
这里，氢/水扩散阻止膜52为例如氧化铝膜，但是并不一定是氧化铝膜。例如，氢/水扩散阻止膜52可以为其它金属氧化物。例如，氢/水扩散阻止膜52可以为氧化钛膜或其它膜。
在氢/水扩散阻止膜52上形成介电物质的中间层162。中间层162为例如氧化硅膜。中间层162的厚度为例如大约20至30纳米。
这里，中间层162为例如氧化硅膜，但并不一定是氧化硅膜。例如，中间层162为例如氮氧化硅膜、氮化硅膜或其它膜。氮氧化硅膜与氮化硅膜可以具有前述应力减轻膜的作用，由氮氧化硅膜或氮化硅膜形成的中间层162可以减轻由氢/水扩散阻止膜52、164引起的应力。氮氧化硅膜与氮化硅膜可以起到水扩散阻止膜的作用，用于防止水的扩散，并且氮氧化硅膜或氮化硅膜的中间层162可以确保防止水到达电容器44。
在中间层162上形成具有防止氢和水扩散功能的氢/水扩散阻止膜164。如前所述，氢/水扩散阻止膜164为例如氧化铝膜。氢/水扩散阻止膜164的膜厚为例如大约20至30纳米。氢/水扩散阻止膜164的膜厚设置得这么小是为了使氢/水扩散阻止膜164所致的应力较小。
这里，氢/水扩散阻止膜164为氧化铝膜，但是并不一定是氧化铝膜。例如，氢/水扩散阻止膜164可以为其它金属氧化物。例如，氢/水扩散阻止膜164可以为氧化钛膜或其它膜。
在氢/水扩散阻止膜164上形成介电物质的中间层166。中间层166为例如氧化硅膜。中间层166的厚度为例如大约50至100纳米。
这里，中间层166为例如氧化硅膜，但并不一定是氧化硅膜。例如，中间层166为例如氮氧化硅膜或氮化硅膜。
在中间层166上形成具有防止氢和水扩散功能的氢/水扩散阻止膜168。如前所述，氢/水扩散阻止膜168为例如氧化铝膜。氢/水扩散阻止膜168的膜厚为例如大约20至30纳米。氢/水扩散阻止膜168的膜厚设置得相对较小是为了使氢/水扩散阻止膜168所致的应力较小。
这里，氢/水扩散阻止膜168为氧化铝膜，但是并不一定是氧化铝膜。例如氢/水扩散阻止膜168可以为其它金属氧化物。例如，氢/水扩散阻止膜168可以为氧化钛膜或其它膜。
这样，氢/水扩散阻止膜52、中间层162、氢/水扩散阻止膜164、中间层166、与氢/水扩散阻止膜168形成阻挡膜170。由于是在表面被平坦化的层间绝缘膜50上形成阻挡膜170，所以阻挡膜170是平坦的。
在本实施例中，多个氢/水扩散阻止膜52、164、168互相叠置，且其间形成有中间层162、166，其原因如下。
即，在表面通过CMP或其它方法平坦化的层间绝缘膜50的表面上通常会形成划痕。当在形成了划痕的层间绝缘膜50上形成氢/水扩散阻止膜52时，通常会由于划痕形成的台阶而在氢/水扩散阻止膜52内部分地形成裂纹。氢/水扩散阻止膜52内产生裂纹时，氢和水通常会穿过氢/水扩散阻止膜52内的裂纹到达电容器44，从而引起电容器44的电学特性的恶化。即使在氢/水扩散阻止膜52内没有形成由于层间绝缘膜50内划痕所致的裂纹，通常也会在氢/水扩散阻止膜52内形成针孔(pin hole)，氢和水会通过在氢/水扩散阻止膜52内形成的针孔到达电容器44。
在本实施例中，在氢/水扩散阻止膜52上放置氢/水扩散阻止膜164，并在氢/水扩散阻止膜52上形成氢/水扩散阻止膜164，其间形成中间层162，从而即使当氢/水扩散阻止膜52内形成裂纹时，恰好在另一个氢/水扩散阻止膜164内形成裂纹的可能性很小。针孔也可能形成于氢/水扩散阻止膜164内，但是，在氢/水扩散阻止膜52内形成的针孔与在氢/水扩散阻止膜164内形成的针孔的位置相互靠近的可能性很小。因此，根据本实施例，与形成一个氢/水扩散阻止膜相比，更能保证防止氢和水扩散。
此外，根据本实施例，在氢/水扩散阻止膜164上形成氢/水扩散阻止膜168，这样就可以更加确定地防止氢和水到达电容器44。
在电容器44上形成一个氢/水扩散阻止膜时，为了确保防止氢和水的扩散，氢/水扩散阻止膜的膜厚必须设置为50纳米或更高。氢/水扩散阻止膜的厚度相对较高，其引起的应力就相对较大，故施加于电容器上的应力较大，这导致了电容器的交换电荷数量QSW可能会减小的风险。
与此相反，在本实施例中，厚度为20纳米的较薄的氢/水扩散阻止膜52、164、168互相叠置，其间形成中间层162、166。与由较厚的氢/水扩散阻止膜引起的应力相比，由较薄的氢/水扩散阻止膜52、164、168引起的应力很小。由互相叠置的较薄的氢/水扩散阻止膜52、164、168及其间形成的中间层162、166而形成的阻挡膜170引起的应力小于由较厚的氢/水扩散阻止膜引起的应力。而且，氢/水扩散阻止膜52、164、168的总膜厚较厚。因此，根据本实施例，可以使氢/水扩散阻止膜52、164、168的总膜厚较厚，同时使阻挡膜170引起的应力较小。因此，在本实施例中，可以确保防止氢和水到达电容器44，同时可以防止电容器44的交换电荷数量QSW的减小。
在阻挡膜170上形成氧化硅膜54。氧化硅膜54的膜厚为例如大约50至100纳米。
这样就构成了根据本实施例的半导体器件。
如前所述，根据本实施例的半导体器件的主要特征在于，多个氢/水扩散阻止膜52、164、168互相叠置，且在其间形成有中间层162、166。
根据本发明，在氢/水扩散阻止膜52上形成氢/水扩散阻止膜164，其间形成中间层162，从而即使当氢/水扩散阻止膜52内形成裂纹时，恰在氢/水扩散阻止膜164内形成裂纹的可能性很小。在氢/水扩散阻止膜52内形成的针孔与在氢/水扩散阻止膜164内形成的针孔的位置相互靠近的可能性很小。因此，根据本实施例，与在电容器44上形成一个氢/水扩散阻止膜相比，更能保证防止氢和水扩散。此外，根据本实施例，在氢/水扩散阻止膜164上形成氢/水扩散阻止膜168，因而更能保证防止氢和水扩散。
根据本实施例，阻挡膜170是由互相叠置的较薄的氢/水扩散阻止膜52、184、168及在其间形成中间层162、166而形成的，从而可以使氢/水扩散阻止膜52、164、168的总膜厚较厚，同时使阻挡膜170引起的应力较小。因此，根据本实施例，可以确保防止氢和水到达电容器44，同时可以防止电容器44的交换电荷数量QSW的减小。
制造半导体器件的方法
随后将结合图36与图37解释根据本实施例的半导体器件的制造方法。图36与图37是制造半导体器件方法步骤中的半导体器件的截面示意图，其阐明该制造方法。
首先，直到平坦化层间绝缘膜50(包括平坦化层间绝缘膜50)这一步的所有步骤，与已经结合图5A至图12A解释的制造半导体器件方法的步骤相同，将不再重复解释这些步骤(见图36A)。
随后，在含氮气氛中进行热处理。含氮气氛为例如N2O等离子体。热处理温度为例如300至400℃。这里，热处理温度为例如350℃。热处理时间为例如2至6分钟。这里，热处理时间为例如2分钟。这个热处理的目的是除去层间绝缘膜50中的水，同时氮化层间绝缘膜50的表面。层间绝缘膜50的表面被氮化，从而可以防止水由外部侵入层间绝缘膜50，使得可以防止电容器42的电学特性的恶化。
然后，如图36B所示，采用例如溅射或CVD形成氢/水扩散阻止膜52。氢/水扩散阻止膜52为例如厚度为20至30纳米的金属氧化物膜。金属氧化物形成的氢/水扩散阻止膜52为例如氧化铝膜。
采用溅射形成氧化铝的氢/水扩散阻止膜52的条件与例如前述条件相同。由于是在平坦化的层间绝缘膜50上形成氢/水扩散阻止膜52，因此氢/水扩散阻止膜52是平坦的。
随后，采用例如CVD形成中间层162。中间层162为例如厚度为20至30纳米的氧化硅膜。形成中间层162的条件例如如下。提供到成膜腔的气体为TEOS气体与O2气体。TEOS气体的流速为例如1.8毫升/分钟。O2气体的流速为例如8升/分钟。成膜腔内的压力为例如2.2Torr。成膜温度为例如350℃。施加的射频电功率为例如350瓦。施加的低频电功率为例如650瓦。当中间层162膜厚为20纳米时，成膜时间为例如3.6秒。由于是在平坦化的氢/水扩散阻止膜52上形成中间层162，因此中间层162是平坦的。
然后，采用例如溅射或CVD形成氢/水扩散阻止膜164。氢/水扩散阻止膜164为例如厚度为20至30纳米的金属氧化物膜。金属氧化物膜的氢/水扩散阻止膜164为例如氧化铝膜。形成氢/水扩散阻止膜164的条件与例如形成氢/水扩散阻止膜52的条件相同。由于是在平坦的中间层162上形成氢/水扩散阻止膜164，因此氢/水扩散阻止膜164是平坦的。
随后，采用例如CVD形成中间层166。中间层166为例如厚度为20至30纳米的氧化硅膜。形成中间层166的条件与例如形成中间层162的条件相同。由于是在平坦的氢/水扩散阻止膜164上形成中间层166，因此中间层166是平坦的。
随后，采用例如溅射或CVD形成氢/水扩散阻止膜168。氢/水扩散阻止膜168为例如厚度为20至30纳米的氧化铝膜。形成氢/水扩散阻止膜168的条件与例如形成氢/水扩散阻止膜52的条件相同。采用溅射形成氧化铝膜的氢/水扩散阻止膜168的条件与例如如前所述的条件相同。
这样，由氢/水扩散阻止膜52、中间层162、氢/水扩散阻止膜164、中间层166、及氢/水扩散阻止膜168形成阻挡膜170。由于是在被平坦化的层间绝缘膜50上形成阻挡膜170，所以形成的阻挡膜170表面平坦。
随后，在阻挡膜170上形成绝缘膜54。
根据本实施例的制造半导体器件的方法的随后步骤与上述结合图13A至图21所描述的半导体器件制造方法是相同的，将不再重复对其的解释。
这样就制成了根据本实施例的半导体器件(见图37)。
修改例1
随后，将结合图38解释根据本实施例的一个修改(修改例1)的半导体器件。图38是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于，在第一金属互连层64与第二金属互连层78之间进一步形成阻挡膜182，并在第二金属互连层78与第三金属互连层92之间进一步形成阻挡膜194。
如图38所示，在平坦化的层间绝缘膜70上形成由氢/水扩散阻止膜172、中间层174、氢/水扩散阻止膜176、中间层178、及氢/水扩散阻止膜180互相叠置形成的阻挡膜182。氢/水扩散阻止膜172、176、180是例如厚度为20至30纳米的氧化铝膜。中间层174、178为例如厚度为20至30纳米的氧化硅膜。由于是在表面被平坦化的层间绝缘膜70上形成阻挡膜182，因此阻挡膜182是平坦的。
这里，氢/水扩散阻止膜172、176、180为例如氧化铝膜，但并不一定是氧化铝膜。氢/水扩散阻止膜172、176、180可以为例如其它金属氧化物。例如，氢/水扩散阻止膜172、176、180可以为氧化钛膜或其它膜。
中间层174、178为例如氧化硅膜，但并不一定是氧化硅膜。例如，中间层174、178可以是例如氮氧化硅膜或氮化硅膜。如前所述，氮氧化硅膜与氮化硅膜可以具有应力减轻膜及水扩散阻止膜的作用。
在阻挡膜182上形成绝缘膜110。绝缘膜110为例如厚度为100纳米的氧化硅膜。
在绝缘膜110上形成第二金属互连层78。
在平坦化的层间绝缘膜84上形成由氢/水扩散阻止膜184、中间层186、氢/水扩散阻止膜188、中间层190、及氢/水扩散阻止膜192互相叠置形成的阻挡膜194。氢/水扩散阻止膜184、188、192具有防止氢和水扩散的功能。氢/水扩散阻止膜184、188、192是例如厚度为20至30纳米的氧化铝膜。中间层186、190为例如厚度为20至30纳米的氧化硅膜。由于是在表面被平坦化的层间绝缘膜84上形成阻挡膜194，因此阻挡膜194是平坦的。
这里，氢/水扩散阻止膜184、188、192为氧化铝膜，但并不一定是氧化铝膜。例如，氢/水扩散阻止膜184、188、192可以为其它金属氧化物。例如，氢/水扩散阻止膜184、188、192可以是氧化钛等。
这里，中间层186、190为例如氧化硅膜，但并不一定是氧化硅膜。中间层186、190可以是例如氮氧化硅膜与氮化硅膜。如前所述，氮氧化硅膜与氮化硅膜可以具有应力减轻膜及水扩散阻止膜的作用。
在阻挡膜194上形成绝缘膜114。绝缘膜114为例如厚度为100纳米的氧化硅膜。
在绝缘膜114上形成第三金属互连层92。
这样就构成了根据本修改例的半导体器件。
根据本修改，在电容器44与第一金属互连层64之间形成阻挡膜170，并还在第一金属互连层64与第二金属互连层78之间以及第二金属互连层78与第三金属互连层92之间分别形成阻挡膜182、194，从而可以防止电容器44的交换电荷数量QSW的较小，同时可以确保防止氢和水到达电容器44。
修改例2
随后，将结合图39解释根据本实施例的一个修改例的半导体器件。图39是根据本修改例的半导体器件的截面图。
根据本修改例的半导体器件的主要特征在于堆叠的存储单元结构。
如图39所示，在平坦化的氧化硅膜50上形成由氢/水扩散阻止膜52、中间层162、氢/水扩散阻止膜164、中间层166、及氢/水扩散阻止膜168形成的阻挡膜170。
在阻挡膜170上形成氧化硅膜54。
在氧化硅膜54上形成互连件(第一金属互连层)64。
在平坦化的层间绝缘膜70上形成由氢/水扩散阻止膜172、中间层174、氢/水扩散阻止膜176、中间层178、及氢/水扩散阻止膜180互相叠置而成的阻挡膜182。
在阻挡膜182上形成氧化硅膜110。
在氧化硅膜110上形成互连件(第二金属互连层)78。
在平坦化的层间绝缘膜84上形成由氢/水扩散阻止膜184、中间层186、氢/水扩散阻止膜188、中间层190、及氢/水扩散阻止膜192互相叠置而成的阻挡膜194。
在阻挡膜194上形成氧化硅膜114。
在氧化硅膜114上形成一个未示出的互连件(第三金属互连层)。
如本修改例所述，该存储单元结构可以为堆叠类型。
修改的实施例
本发明不限于上述实施例，可以覆盖其它各种更改。
例如，在上述实施例中，形成介电膜40的铁电膜为PZT膜。然而，形成介电膜40的铁电膜并不一定是PZT膜，而可以为任何其它铁电膜。例如，形成介电膜40的铁电膜可以是Pb1-XLaXZr1-YTiYO3膜(PLZT膜)、SrBi2(TaXNb1-X)2O9膜、Bi4Ti2O12膜或其它膜。
在上述实施例中，介电膜40为例如铁电膜，但并不一定是铁电膜。例如，当形成DRAM等时，介电膜40可以为高介电常数膜。形成介电膜40的高介电常数膜可以为例如(BaSr)TiO3膜(BST膜)、SrTiO3膜(STO膜)、Ta2O5膜或其它膜。高介电常数膜是指介电常数(specific dielectric constant)高于氧化硅的介电膜。
在上述实施例中，上电极42是由IrOX膜、IrOY膜及Pt膜组成的层膜形成，但是并不一定是由这些材料形成。例如，上电极42可以由SrRuO(SRO膜)膜形成。
在第一实施例中，氢扩散阻止膜为氧化铝膜，但是并不一定是氧化铝膜。可以适当地使用具有阻挡氢扩散功能的膜作为氢扩散阻止膜。例如，可以适当地使用金属氧化物膜作为氢扩散阻止膜。金属氧化物的氢扩散阻止膜可以为例如氧化钽、氧化钛或其它。氢扩散阻止膜并不一定是金属氧化物。例如，可以使用氮化硅膜(Si3N4膜)、氮氧化硅膜(SiON膜)等作为氢扩散阻止膜。金属氧化物膜较致密，所以即使形成的膜较薄时，它们也可以确保防止氢的扩散。从微粉化的角度出发，使用金属氧化物作为氢扩散阻止膜是有利的。
在第二实施例中，氢/水扩散阻止膜为氧化铝膜，但是并不一定是氧化铝膜。具有阻挡氢和水扩散功能的膜可以用作氢/水扩散阻止膜。例如，可以适当地使用金属氧化物膜作为具有阻挡氢和水扩散功能的膜。金属氧化物的氢/水扩散阻止膜可以为例如氧化钛、氧化钽或其它。氢/水扩散阻止膜并不一定是金属氧化物，而可以为任何其它能防止氢和水扩散的材料。然而，金属氧化物膜较致密，即使形成的膜较薄时，它们也可以确保防止氢和水的扩散。从微粉化的角度出发，使用金属氧化物作为氢扩散阻止膜是有利的。
Claims (18)
1.一种半导体器件，包含：
电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜和形成在该介电膜上的上电极；
绝缘膜，其形成在该半导体衬底和该电容器上，该绝缘膜的表面被平坦化；
平坦阻挡膜，其形成在该绝缘膜上，用于阻止氢和水扩散；
该阻挡膜包含用于阻止氢和水扩散的第一膜及用于减轻由该第一膜所致的应力的第二膜。
2.根据权利要求1所述的半导体器件，其中该阻挡膜包含多个第一膜，且该第二膜是形成于所述多个第一膜之间。
3.根据权利要求1所述的半导体器件，其中该阻挡膜包含多个第二膜，且所述多个第二膜分别形成在该第一膜的上方和下方。
4.根据权利要求1所述的半导体器件，其中该第一膜由金属氧化物形成。
5.根据权利要求4所述的半导体器件，其中该金属氧化物为氧化铝或氧化钛。
6.根据权利要求1所述的半导体器件，其中该第二膜为氮化硅膜或氮氧化硅膜。
7.根据权利要求1所述的半导体器件，其中该半导体器件还包括形成在该电容器上且电连接至该下电极或该上电极的互连件；且其中，该阻挡膜形成在该电容器和该互连件之间。
8.根据权利要求1所述的半导体器件，其包括：
形成在该电容器上且电连接至该下电极或该上电极的第一互连件；以及
形成在该第一互连件上的第二互连件；
其中，该阻挡膜形成在该第一互连件与该第二互连件之间。
9.根据权利要求1所述的半导体器件，该半导体器件还包括：
形成在该电容器上且电连接至该下电极和该上电极的第一互连件；
形成在该第一互连件上的第二互连件；以及
形成在该第二互连件上的第三互连件；
其中，该阻挡膜形成在该第二互连件与该第三互连件之间。
10.根据权利要求1所述的半导体器件，该半导体器件还包括：
形成在该电容器上且电连接至该下电极或该上电极的第一互连件；
形成在该第一互连件上的第二互连件；以及
形成在该第二互连件上的第三互连件；
其中，该阻挡膜分别形成在该电容器和该第一互连件之间、该第一互连件与该第二互连件之间、及该第二互连件和该第三互连件之间。
11.一种制造半导体器件的方法，包括：在半导体衬底上形成电容器的步骤，该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；在该半导体衬底和该电容器上形成绝缘膜的步骤；抛光该绝缘膜的表面以平坦化该绝缘膜的表面的步骤；以及在该绝缘膜上形成用于防止氢和水扩散的阻挡膜的步骤；
形成阻挡膜的步骤包含：形成用于防止氢和水扩散的第一膜的步骤以及形成用于减轻由该第一膜所致应力的第二膜的步骤。
12.根据权利要求11所述的制造半导体器件的方法，其中，在平坦化该绝缘膜的表面的步骤之后且在形成该阻挡膜的步骤之前，还包括在含氮气氛中进行热处理以氮化该绝缘膜的表面的步骤。
13.一种半导体器件，包括：
电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；
绝缘膜，其形成在该半导体衬底及该电容器上，该绝缘膜的表面被平坦化；以及
平坦阻挡膜，其形成在该绝缘膜上，用于防止氢和水扩散；
其中，该阻挡膜由与介电物质的第二膜互相叠置的用于防止氢和水扩散的多个第一膜形成。
14.根据权利要求13所述的半导体器件，其中该第一膜由金属氧化物形成。
15.根据权利要求14的半导体器件，其中该金属氧化物为氧化铝或氧化钛。
16.根据权利要求13所述的半导体器件，其中该第二膜为氧化硅膜、氮化硅膜或氮氧化硅膜。
17.一种制造半导体器件的方法，包括：在半导体衬底上形成电容器的步骤，该电容器包含下电极、形成在该下电极上的介电膜及形成在该介电膜上的上电极；在该半导体衬底和该电容器上形成绝缘膜的步骤；抛光该绝缘膜的表面以平坦化该绝缘膜的表面的步骤；以及在该绝缘膜上形成用于防止氢和水扩散的平坦阻挡膜的步骤；
在形成阻挡膜的步骤中，用于防止氢和水扩散的多个第一膜与在所述多个第一膜之间形成的介电物质的第二膜互相叠置。
18.根据权利要求17所述的制造半导体器件的方法，其中在平坦化该绝缘膜的表面的步骤之后且在形成阻挡膜步骤之前，还包括在含氮气氛中进行热处理以氮化该绝缘膜的表面的步骤。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004-189365 | 2004-06-28 | ||
| JP2004189365 | 2004-06-28 | ||
| JP2004330438A JP4803995B2 (ja) | 2004-06-28 | 2004-11-15 | 半導体装置及びその製造方法 |
| JP2004-330438 | 2004-11-15 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100095712A Division CN100431155C (zh) | 2004-06-28 | 2005-02-25 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101299429A true CN101299429A (zh) | 2008-11-05 |
| CN101299429B CN101299429B (zh) | 2010-12-15 |
Family
ID=35822226
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100095712A Expired - Fee Related CN100431155C (zh) | 2004-06-28 | 2005-02-25 | 半导体器件及其制造方法 |
| CN2008101099150A Expired - Fee Related CN101299429B (zh) | 2004-06-28 | 2005-02-25 | 半导体器件及其制造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100095712A Expired - Fee Related CN100431155C (zh) | 2004-06-28 | 2005-02-25 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5381688B2 (zh) |
| CN (2) | CN100431155C (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935530A (zh) * | 2018-10-31 | 2019-06-25 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
| TWI795992B (zh) * | 2021-04-22 | 2023-03-11 | 南韓商三星電子股份有限公司 | 半導體元件 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981711B2 (ja) * | 2011-12-16 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| CN116782639A (zh) * | 2016-02-12 | 2023-09-19 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| WO2019221797A1 (en) * | 2018-05-17 | 2019-11-21 | Sandisk Technologies Llc | Three-dimensional memory device containing hydrogen diffusion blocking structures and method of making the same |
| CN112071268B (zh) | 2020-08-12 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板和显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3331334B2 (ja) * | 1999-05-14 | 2002-10-07 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3950290B2 (ja) * | 1999-09-10 | 2007-07-25 | 三星電子株式会社 | キャパシタ保護膜を含む半導体メモリ素子及びその製造方法 |
| DE10041685C2 (de) * | 2000-08-24 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines mikroelektronischen Bauelements |
| JP2003100994A (ja) * | 2001-09-27 | 2003-04-04 | Oki Electric Ind Co Ltd | 強誘電体メモリおよびその製造方法 |
| JP2003197878A (ja) * | 2001-10-15 | 2003-07-11 | Hitachi Ltd | メモリ半導体装置およびその製造方法 |
| JP2003152165A (ja) * | 2001-11-15 | 2003-05-23 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2003243626A (ja) * | 2002-02-19 | 2003-08-29 | Seiko Epson Corp | 強誘電体メモリ装置の製造方法 |
| JP2003273325A (ja) * | 2002-03-15 | 2003-09-26 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004039816A (ja) * | 2002-07-02 | 2004-02-05 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004095861A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6943398B2 (en) * | 2002-11-13 | 2005-09-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP4105656B2 (ja) * | 2004-05-13 | 2008-06-25 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2005
- 2005-02-25 CN CNB2005100095712A patent/CN100431155C/zh not_active Expired - Fee Related
- 2005-02-25 CN CN2008101099150A patent/CN101299429B/zh not_active Expired - Fee Related
-
2009
- 2009-12-24 JP JP2009292154A patent/JP5381688B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109935530A (zh) * | 2018-10-31 | 2019-06-25 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
| CN109935530B (zh) * | 2018-10-31 | 2023-05-12 | 湘潭大学 | 一种用于铁电器件中铁电薄膜可靠性评估的实验方法 |
| TWI795992B (zh) * | 2021-04-22 | 2023-03-11 | 南韓商三星電子股份有限公司 | 半導體元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101299429B (zh) | 2010-12-15 |
| JP5381688B2 (ja) | 2014-01-08 |
| JP2010135804A (ja) | 2010-06-17 |
| CN100431155C (zh) | 2008-11-05 |
| CN1716609A (zh) | 2006-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598557B2 (en) | Semiconductor device and method for fabricating a semicondutor device including first and second hydrogen diffusion preventing films | |
| KR100718267B1 (ko) | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP4946287B2 (ja) | 半導体装置及びその製造方法 | |
| US7232764B1 (en) | Semiconductor device fabrication method | |
| US7655531B2 (en) | Semiconductor device and method for fabricating the same | |
| US7803640B2 (en) | Semiconductor device and semiconductor product | |
| JP5672832B2 (ja) | 半導体装置とその製造方法 | |
| US9129853B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8633036B2 (en) | Manufacturing method of ferroelectric capacitor | |
| CN101299429B (zh) | 半导体器件及其制造方法 | |
| US7190015B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5168273B2 (ja) | 半導体装置とその製造方法 | |
| US7728370B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| US6764896B2 (en) | Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching | |
| JP4924035B2 (ja) | 半導体装置の製造方法 | |
| KR100847040B1 (ko) | 반도체 장치와 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081107 Address after: Tokyo, Japan, Japan Applicant after: Fujitsu Microelectronics Ltd. Address before: Kawasaki, Kanagawa, Japan Applicant before: Fujitsu Ltd. |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200730 Address after: Kanagawa Prefecture, Japan Patentee after: Fujitsu semiconductor storage solutions Co., Ltd Address before: Japan's Kanagawa Prefecture Yokohama Patentee before: Fujitsu Semiconductor Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101215 Termination date: 20210225 |