KR100333661B1 - 강유전체 캐패시터의 전극 형성 방법 - Google Patents
강유전체 캐패시터의 전극 형성 방법 Download PDFInfo
- Publication number
- KR100333661B1 KR100333661B1 KR1019990025791A KR19990025791A KR100333661B1 KR 100333661 B1 KR100333661 B1 KR 100333661B1 KR 1019990025791 A KR1019990025791 A KR 1019990025791A KR 19990025791 A KR19990025791 A KR 19990025791A KR 100333661 B1 KR100333661 B1 KR 100333661B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- capacitor
- forming
- ferroelectric
- ferroelectric capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004544 sputter deposition Methods 0.000 claims abstract description 10
- 239000000956 alloy Substances 0.000 claims abstract description 9
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910000583 Nd alloy Inorganic materials 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 28
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 229910045601 alloy Inorganic materials 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 229910052697 platinum Inorganic materials 0.000 abstract description 4
- 238000011084 recovery Methods 0.000 abstract description 3
- 229910052758 niobium Inorganic materials 0.000 abstract 1
- 239000010955 niobium Substances 0.000 abstract 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 캐패시터의 Pt 전극에서 힐락이 발생하는 것을 억제할 수 있는 강유전체 캐패시터의 전극 형성 방법에 관한 것으로, 강유전체 메모리 소자의 캐패시터 제조 공정에서 발생되는 백금 전극의 결정립 성장 및 작은 돌기(hillock)의 생성을 억제시켜 캐패시터의 누설전류 특성을 향상시키고 캐패시터의 전기적 단락을 방지시킬 수 있는 캐패시터의 전극 형성 방법에 관한 것으로, 니오듐(Nd)이 첨가된 백금 타겟(Pt-Nd alloy target)을 사용하여 Ar-O2분위기에서 스퍼터링하여 백금-니오듐(Pt-Nd) 박막으로 전극을 형성하는데 특징이 있다. 이와 같이 백금-니오듐(Pt-Nd) 전극은 고온 열처리 회복 과정에서 상, 하부 전극에서 발생하는 결정립 성장 및 작은 돌기의 생성에 의한 강유전체 캐패시터의 누설전류 증가 및 단락의 발생을 억제할 수 있다.
Description
본 발명은 반도체 메모리 소자 제조 방법에 관한 것으로, 특히 강유전체 캐패시터의 전극 형성 방법에 관한 것이다.
반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다.
SrBi2Ta2O9와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
강유전체 기억소자의 축전물질로는 SrBi2Ta2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.
도1은 종래 기술에 따라 반도체 기판(10) 상부에 SBT 또는 PZT 등과 같은 강유전체 물질을 유전체(12)로 이용하고 Pt 상,하부 전극(13, 11)을 형성한 것을 보이는 단면도이다.
이러한 상, 하부 전극(11, 13)의 형성 과정은 100 % Ar 가스 플라즈마를 이용하여 순수한 Pt 금속 타겟(target)을 스퍼터링(sputtering)하여 박막을 증착하는 공정으로 이루어진다.
Pt/SBT/Pt 구조의 캐패시터 제조 공정을 예로 들면, 하부전극을 이룰 Pt막과 SBT 강유전체막을 순차적으로 적층한 다음, 반응성 이온 에칭(reactive ion etching)법으로 강유전체 박막과 Pt막을 패터닝하고 플라즈마에 위한 식각 손상(etch damage)을 제거하기 위하여 600 ℃ 내지 850 ℃ 온도 범위의 산소 분위기에서 회복 열처리 공정을 실시하는데, 이와 같은 고온 산소 분위기의 열처리 과정에서 Pt 결정립 성장(grain growth)이 급격히 일어난다.
도2는 전술한 바와 같은 열처리 과정에서 Pt 결정립 성장에 따라 Pt 하부전극(13) 표면에 작은 돌기(hillock)가 생겨 강유전체 박막의 유효 두께가 얇아짐으로써, Pt/SBT/Pt 캐패시터의 동작에서 누설전류의 증가를 초래하고 심한 경우에는 캐패시터의 전기적 단락을 유발하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 강유전체 캐패시터의 Pt 전극에서 힐락이 발생하는 것을 억제할 수 있는 강유전체 캐패시터의 전극 형성 방법을 제공하는데 그 목적이 있다.
도1은 종래 기술에 따른 Pt 전극을 구비하는 강유전체 캐패시터의 단면도,
도2는 종래 기술에 따른 캐패시터 형성 공정에서 Pt 전극 표면에 발생하는 힐락을 보이는 TEM 사진,
도3a 및 도3b는 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 공정 단면도,
*도면의 주요부분에 대한 도면 부호의 설명*
21: Pt-Nd 하부전극 22: Nd2O3산화물 입자
23: 강유전체막 24: Pt-Nd 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 산소가 함유된 가스 분위기에서 Pt-Nd 합금 재료를 타겟으로 하여 스퍼터링법으로 Nd2O3산화물을 포함하는 Pt-Nd 하부전극을 형성하는 제1 단계; 상기 Pt-Nd 하부전극 상에 강유전체막을 형성하는 제2 단계; 및 상기 강유전체막 상에 상부전극을 형성하는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법을 제공한다.
본 발명은 강유전체 메모리 소자의 캐패시터 제조 공정에서 발생되는 백금 전극의 결정립 성장 및 작은 돌기(hillock)의 생성을 억제시켜 캐패시터의 누설전류 특성을 향상시키고 캐패시터의 전기적 단락을 방지시킬 수 있는 캐패시터의 전극 형성 방법에 관한 것으로, 니오듐(Nd)이 첨가된 백금 타겟(Pt-Nd alloy target)을 사용하여 Ar-O2분위기에서 스퍼터링하여 백금-니오듐(Pt-Nd) 박막으로 전극을 형성하는데 특징이 있다. 이와 같이 백금-니오듐(Pt-Nd) 전극은 고온 열처리 회복 과정에서 상, 하부 전극에서 발생하는 결정립 성장 및 작은 돌기의 생성에 의한 강유전체 캐패시터의 누설전류 증가 및 단락의 발생을 억제할 수 있다.
이하, 첨부된 도면 도3a 및 도3b를 참조하여 본 발명의 일실시예에 따른 강유전체 캐패시터 형성 방법을 설명한다.
먼저, 0.5% 내지 2%의 Nd이 첨가된 Pr-Nd 합금 타겟을 이용하여 도3a에 도시한 바와 같이 반도체 기판(20) 상부에 1500 Å 내지 2000 Å 두께의 하부 Pt-Nd 전극(21)을 증착한다. 이때, 전체 중 O2의 비가 10%인 Ar과 O2의 혼합가스 분위기에서 스퍼터링을 실시하면 하부 Pt-Nd 전극(21) 내에 Nd2O3산화물 입자(22)가 형성된다. 이와 같은 미세한 Nd2O3산화물 입자(22)는 보통 주상정(columnar grain)으로 성장하는 Pt 박막의 결정립계 또는 결정립 내부에 균일하게 분포된다.
종래 100 % Ar 가스 분위기에서 스퍼터링으로 형성된 Pt 전극 구조에서는 캐패시터 패터닝시에 발생하는 플라즈마 손상을 제거하기 위한 약 800 ℃의 고온 열처리 과정에서 Pt 결정립의 급격한 성장으로 인해 전극 표면 위에 돌기가 형성되어 누설전류의 증가 및 전기적 단락의 문제점을 유발하는데 반해, 본 발명에 따른 Pt-Nd 합금 전극 내에 형성된 Nd2O3산화물 입자는 고온에서 Pt 결정립의 이동을 방해하여 Pt 결정립 성장을 억제하게 되고 결국 전극 표면에 돌기가 생성되지 못하도록 함으로써 누설전류의 증가 및 전기적 단락 문제를 해결할 수 있다.
Pt-Nd 합금 타겟 내의 Nd 첨가량이 2% 이상이 되면 Nd2O3산화물 입자의 양이 많아져 Pt-Nd 합금 전극의 비저항이 증가되므로, Nd의 첨가량은 0.5% 내지 2%로 하여 전극의 비저항이 크게 변하지 않도록 한다.
다음으로, 도3a에 도시한 바와 같이 Pt-Nd 하부전극(21) 상에 강유전체막(23) 및 Pt-Nd 상부전극(24)을 형성하고 패터닝 공정을 실시한다. 이때, 강유전체막은 페롭스카이트 구조 또는 레이어드 초격자(layered superlattice) 구조를 갖는 막으로 형성하며, Pt-Nd 하부전극(21) 형성과 동일한 방법으로 Pt-Nd 상부전극(24)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 Pt-Nd 합금 타겟을 이용하여 산소분위기에서 스퍼터링 방법으로 강유전체 캐패시터의 전극을 형성함으로서 고온 열처리 공정에서 전극 표면에 힐락이 형성되는 것을 효과적으로 억제할 수 있다. 이에 따라 누설전류의 증가 및 단락의 발생을 방지할 수 있다.
Claims (5)
- 강유전체 캐패시터 형성 방법에 있어서,산소가 함유된 가스 분위기에서 Pt-Nd 합금 재료를 타겟으로 하여 스퍼터링법으로 내부에 Nd2O3산화물을 포함하는 Pt-Nd 하부전극을 형성하는 제1 단계;상기 Pt-Nd 하부전극 상에 강유전체막을 형성하는 제2 단계; 및상기 강유전체막 상에 상부전극을 형성하는 제3 단계를 포함하는 강유전체 캐패시터 형성 방법.
- 제 1 항에 있어서,상기 제3 단계에서,산소가 함유된 가스 분위기에서 Pt-Nd 합금 재료를 타겟으로 하여 스퍼터링법으로 내부에 Nd2O3산화물을 포함하는 Pt-Nd 상부전극을 형성하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제1 단계 및 상기 제3 단계에서,0.5% 내지 2%의 Nd이 첨가된 Pt-Nd 합금 타겟을 이용한 스퍼터링법을 실시하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 3 항에 있어서,상기 제1 단계 및 상기 제3 단계는,Ar과 O2의 혼합가스 분위기에서 실시하는 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
- 제 4 항에 있어서,상기 혼합가스 중 O2의 비는 10%인 것을 특징으로 하는 강유전체 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025791A KR100333661B1 (ko) | 1999-06-30 | 1999-06-30 | 강유전체 캐패시터의 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025791A KR100333661B1 (ko) | 1999-06-30 | 1999-06-30 | 강유전체 캐패시터의 전극 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010005009A KR20010005009A (ko) | 2001-01-15 |
| KR100333661B1 true KR100333661B1 (ko) | 2002-04-24 |
Family
ID=19597732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025791A KR100333661B1 (ko) | 1999-06-30 | 1999-06-30 | 강유전체 캐패시터의 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333661B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293510A (en) * | 1990-04-24 | 1994-03-08 | Ramtron International Corporation | Semiconductor device with ferroelectric and method of manufacturing the same |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| JPH10173142A (ja) * | 1996-12-06 | 1998-06-26 | Sharp Corp | 強誘電体キャパシタデバイスおよびその製造方法 |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
-
1999
- 1999-06-30 KR KR1019990025791A patent/KR100333661B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293510A (en) * | 1990-04-24 | 1994-03-08 | Ramtron International Corporation | Semiconductor device with ferroelectric and method of manufacturing the same |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| US5798903A (en) * | 1995-12-26 | 1998-08-25 | Bell Communications Research, Inc. | Electrode structure for ferroelectric capacitor integrated on silicon |
| JPH10173142A (ja) * | 1996-12-06 | 1998-06-26 | Sharp Corp | 強誘電体キャパシタデバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010005009A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3114916B2 (ja) | 層状構造酸化物薄膜の乾式エッチング方法 | |
| JP2011199071A (ja) | 半導体装置及びその製造方法 | |
| US20020117700A1 (en) | Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| KR19980018204A (ko) | 반도체 집적회로장치의 제조방법 | |
| JPH11233733A (ja) | 電子部品及びその製造方法 | |
| JP2002151656A (ja) | 半導体装置及びその製造方法 | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| KR100692436B1 (ko) | 강유전체 커패시터를 갖는 반도체 장치 및 그 제조 방법 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US20050070043A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100333661B1 (ko) | 강유전체 캐패시터의 전극 형성 방법 | |
| JP2005108876A (ja) | 半導体装置及びその製造方法 | |
| KR100324587B1 (ko) | 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법 | |
| US20230246063A1 (en) | Rapid thermal annealing (rta) methodologies for integration of perovskite-material based trench capacitors | |
| KR20030039893A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| KR100345666B1 (ko) | 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법 | |
| JP2002057299A (ja) | 半導体装置及びその製造方法 | |
| KR100772559B1 (ko) | 강유전체 메모리 소자의 캐패시터의 제조방법 | |
| JP2004080020A (ja) | 強誘電性半導体デバイスを形成するための方法 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| KR100517907B1 (ko) | 반도체 소자의 강유전체 캐패시터 제조방법 | |
| KR100573835B1 (ko) | 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |