JP4234234B2 - 薄膜の形成方法 - Google Patents
薄膜の形成方法 Download PDFInfo
- Publication number
- JP4234234B2 JP4234234B2 JP27130398A JP27130398A JP4234234B2 JP 4234234 B2 JP4234234 B2 JP 4234234B2 JP 27130398 A JP27130398 A JP 27130398A JP 27130398 A JP27130398 A JP 27130398A JP 4234234 B2 JP4234234 B2 JP 4234234B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous
- ion implantation
- oxygen
- pzt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000010409 thin film Substances 0.000 title claims description 23
- 230000015572 biosynthetic process Effects 0.000 title description 10
- 239000010408 film Substances 0.000 claims description 149
- 238000005468 ion implantation Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 20
- 238000002425 crystallisation Methods 0.000 claims description 18
- 230000008025 crystallization Effects 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 17
- 229910052746 lanthanum Inorganic materials 0.000 claims description 16
- 229910052745 lead Inorganic materials 0.000 claims description 8
- 229910052758 niobium Inorganic materials 0.000 claims description 8
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 description 42
- 239000001301 oxygen Substances 0.000 description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 39
- 239000003990 capacitor Substances 0.000 description 25
- 238000009826 distribution Methods 0.000 description 22
- 230000010287 polarization Effects 0.000 description 22
- 238000004544 sputter deposition Methods 0.000 description 14
- 230000007423 decrease Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910010252 TiO3 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に用いられる強誘電体膜を成膜する薄膜の形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)は、電荷蓄積メモリとして登場して以来、年々その集積度を増しつつ、半導体記憶装置として広く用いられている。集積化が進み素子寸法が小さくなっても、キャパシタの電気容量は約３０ｆＦ以上に保つ必要があり、素子の微細化に対して、キャパシタの有効面積を大きくする、誘電体膜を薄膜化するなどの検討がなされてきた。しかしながら、ギガビット世代に向けて求められる技術として、リソグラフィ技術によるものだけでなく、微細化時の性能を確保するために、キャパシタや配線などに新材料を導入する必要性が高まってきており、実用化に向けた開発が始まっている。
【０００３】
一方、情報記憶用キャパシタの電極間絶縁膜として、チタン酸塩ペロブスカイト化合物あるいはビスマス層状化合物などからなる強誘電体薄膜を用いた不揮発性強誘電体メモリ(FRAM:Ferroelectric RAM)セルおよびそのアレイを有するＦＲＡＭが注目を集めている。ＦＲＡＭは、大容量メモリの代表であるＤＲＡＭと比較すると、不揮発性であるためにデータ保持にリフレッシュ動作が不要であって、待機時の消費電力が不要であるという特徴を持つ。また、同じ不揮発性メモリであるフラッシュメモリと比較しても、データ書き換え回数が多く、かつデータ書き換え速度が著しく速いという特徴を併せ持っている。加えて、フラッシュメモリ，ＥＥＰＲＯＭ(Electrically Erasable Programmable Read Only Memory) には、その動作上、少なくとも３種類の電源電圧が必要で消費電力も増大すること、情報の記憶は、トンネル酸化膜と呼ばれる絶縁膜を介したフローティングゲートへの電子の注入・引き出しで行うが、その絶縁膜の破壊（疲労）により電気的特性の劣化が生じることなどの難点もある。さらに、メモリカードなどに使用される電源バックアップ可能なＳＲＡＭ(Static RAM)と比べても、消費電力が小さく、集積度においても大幅にセル面積を小さくすることができる特徴を持つ。
【０００４】
上記のような特徴を持つＦＲＡＭは、既存のフラッシュメモリ，ＳＲＡＭ，ＤＲＡＭとの置き換え、ロジック混載デバイスへの適用など、次世代メモリとしての期待は極めて大きい。また、ＦＲＡＭは、バッテリーレスで高速動作が可能という利点から、非接触カード(RF-ID:Radio Frequency-Identification)への展開が始まっている。
【０００５】
上記したＦＲＡＭなどの不揮発性メモリに用いられる誘電体膜としては、ペロブスカイト構造を持つＢＳＴ(Ba0.5 Sr0.5 TiO3 ) ，ＳｒＴｉＯ3 誘電体膜やＰＺＴ(Pb(Zrx Ti1-x )O3 ) ，ＰＬＺＴ((Pb,La)(Zr,Ti)O3 ) などのＰｂ含有の強誘電体膜、あるいは、ＳＢＴ(SrBi2 Ta2 O9 ) といったＢｉを含有する層状構造の強誘電体膜が知られており、その実用化が進んでいる。
【０００６】
しかし、これら強誘電体における製造上の大きな問題点は、ＰｂやＢｉの電極およびシリコンへの拡散や熱工程における蒸発である。これらの元素は融点が低く蒸気圧が高いのでスパッタリングやＣＶＤの膜形成プロセスにおいて、他の元素成分との組成比を制御することが極めて難しい。組成が化学両論比からずれることによって、格子欠陥や酸素空孔を生じ、ＰＺＴペロブスカイト構造の形成が阻害され、その結果、強誘電体膜のヒステリシス特性や疲労特性が大幅に劣化する原因になっている。
【０００７】
例えば、スパッタリング法の場合では、基板温度やプラズマ分布による基板へのイオンボンバートメントなどによって容易にＰｂが蒸発し、ターゲット組成より極めて少ない膜組成となり、膜厚方向の元素分布も不均一になりやすい。
【０００８】
ＰＺＴ膜の結晶化は、温度の安定性や再現性を考慮して、低温でアモルファス膜を堆積した後の熱処理により成されているが、上記のようにＰｂや酸素の欠損があるとエピタキシャルな膜になりづらく、このため、（１１１）優先配向やペロブスカイト構造そのものが得られず強誘電特性が現れない要因とも成り得る。また、Ｑswなどの初期特性が得られても疲労、インプリント、リテンション特性等が著しく悪化する。
【０００９】
以下、従来の強誘電体膜の製造方法の一例を図９を用いて説明する。まず、トランジスタを形成するプロセスを経たＳｉ基板１上にＳｉＯ2 膜２を形成する。次いで、このＳｉＯ2 膜２上に、接着層となるＴｉ接合層３と下部電極となるＰｔ電極４を形成した下地基板（Ｐｔ／Ｔｉ／ＳｉＯ2 ）を形成し、この下地基板上に、ＲＦスパッタリング法を用いて、結晶性のＰＺＴ膜５となるアモルファスＰＺＴ膜を２７０ｎｍ形成する。ターゲットは（Ｐｂ1.07，Ｌａ0.03）（Ｚｒ0. 3 ，Ｔｉ0.7 ）Ｏ3 組成で焼結したもので、Ａｒガス雰囲気下で０．５Ｐａに減圧し、スパッタ時の投入電力を１．５ｋＷとして成膜する。スパッタ開始時の基板温度は室温である。成膜中の基板温度を一定とし、アモルファスＰＺＴ膜中の組成分布を均一化することができたとしても、酸素雰囲気下で８５０℃、５ｓｅｃの結晶化アニールを施すと、アモルファスＰＺＴ膜の表面と、アモルファスＰＺＴ膜とＰｔ電極４との界面付近でＰｂの脱離・拡散が起こる。このようにＰｂの欠損したＰＺＴ膜５のＰｂ濃度の膜厚方向の分布を図２の実線に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂモル比率を示す。図２の実線（細線）に示すように、両界面付近だけＰｂ量の低い濃度プロファイルとなってＰｂのモル比が１０％低下した。これは、結晶化時におけるＰＺＴペロブスカイト構造の形成を阻害する。
【００１０】
このアモルファスＰＺＴ膜を結晶化させ、結晶化したＰＺＴ膜５上に上部電極となるＰｔ電極９１を形成することにより得られる強誘電体キャパシタのヒステリシス曲線を図１０に示す。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）である。書き換え回数０の初期特性では±２０μＣ／ｃｍ2 程度の分極量を示していたのが、書き換えを繰り返し行ったところ±５μＣ／ｃｍ2 程度まで減少し、良好な強誘電特性が得られないことが分かる。
【００１１】
【発明が解決しようとする課題】
以上説明したように従来のスパッタリング法などによるＰＺＴ膜の成膜方法では、蒸気圧の高いＰｂ、酸素が欠損しやすく、ターゲット組成とは異なる膜組成となり、膜厚方向の元素分布も不均一になりやすい。このようなターゲット組成とは異なる膜組成となる場合、良好なペロブスカイト構造の膜になりづらく、強誘電特性が現れない要因となる。
【００１２】
あるいは、組成ずれ起因によって現れる格子欠陥や酸素空孔は、分極疲労特性、リテンション、インプリントなどの強誘電体キャパシタの信頼性を著しく劣化させ得る。
【００１３】
本発明は上記課題を解決するためになされたもので、その目的とするところは、膜厚方向に均一な組成であって、かつ酸素空孔など結晶欠陥の少ない誘電体膜を形成することのできる薄膜の形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
本願の請求項１に係る薄膜の形成方法は、結晶化した膜の化学式がＡＢＯ3 で表されるアモルファス膜であって、ＡはＰｂ，Ｂａ，Ｓｒから選択される少なくとも一種類の元素を含み、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｗ，Ｆｅ，Ｃｏから選択される少なくとも一種類の元素を含む前記アモルファス膜を下地基板上に成膜する工程と、前記Ａを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、前記Ａの導入後、ランタンを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、前記ランタンの導入後、前記アモルファス膜を熱処理により結晶化させて薄膜を形成する工程とを含むことを特徴とする。
【００１５】
本発明の望ましい形態を以下に示す。
（１）Ａ、酸素、Ｌａ又はＮｂの導入は、アモルファス膜を熱処理した後の薄膜の膜厚方向の組成分布が均一になるように調整して導入する。
（２）Ａ、酸素、Ｌａ又はＮｂの導入にイオン注入法を用いる。
（３）イオン注入によりアモルファス膜に与えた損傷を回復するための熱処理と、結晶化のための熱処理とを併せて一度に行う。
（４）Ｐｂを含むＡを導入する場合、結晶化アニール前のＡとＢの組成比Ａ／Ｂが膜全体の平均で１．０〜１．５の範囲内とする。
（５）結晶化前のアモルファス膜の膜厚方向のＡ濃度分布に対して、熱処理を行うことによりＡ／Ｂの値が膜厚方向に均一に１．０となるような拡散距離の位置にピークを持つようにＡのイオン注入を行う。
（６）基板温度を３００〜４００℃に保ってＡのイオン注入を行う。
（７）成膜後のアモルファス膜の表面及び下地基板との界面への酸素の導入を、結晶化アニール前の工程で行う。
（８）酸素、Ａ双方のイオン注入を行い、酸素のイオン注入をＡのイオン注入より先に行う。
（９）酸素のイオン注入は、ドーズ量が結晶化アニール時の拡散およびＡのイオン注入時のノックオンで欠損する酸素の量分に相当するように、界面付近にピーク位置をもたせる。
（１０）アモルファス膜へＡ、酸素双方の導入を行い、アモルファス膜の表面に５ｎｍ以下のＡのメタル層あるいはＡの酸化物層を形成し、このＡのメタル層あるいはＡの酸化物層に向けて酸素あるいはＡのイオン注入を行う。
（１１）アモルファス膜の成膜をスパッタリング法により行い、ＡＢＯ3 組成のターゲット以外にＡまたはＡの酸化物からなるターゲットを同一チャンバ内に設置し、アモルファス膜の成膜前に下地基板表面に、あるいはアモルファス膜成膜後にアモルファス膜の表面にのみＡの酸化物をスパッタする。具体的には、例えばＰＺＴ組成のアモルファス膜を形成する場合、ＰＺＴ組成のターゲットと、ＰｂまたはＰｂＯからなるターゲットを設置する。
（１２）（１１）のアモルファス膜の成膜をＣＶＤ法により行い、Ａの酸化物の形成にＣＶＤ法を用い、Ａの酸化物の分圧を平衡蒸気圧以上にあげた状態で熱処理する。
【００１６】
（作用）
本発明では、結晶化すると化学式がＡＢＯ3 で表されるアモルファス膜において、結晶化した薄膜の膜厚方向の組成分布の不均一性を低減するために行うＡ、酸素の導入を、アモルファス膜を成膜した後に、アモルファス膜の下部界面および表面に対して選択的に行う。これにより、アモルファス膜の組成分布を測定した後にそのばらつきに応じて所望の元素を導入できるため、結晶化した後の薄膜の膜厚方向の組成分布をより均一化することができ、強誘電特性を向上させる。また、同様の条件でＬａ又はＮｂをアモルファス膜に導入することにより、このアモルファス膜を結晶化して得られる強誘電体キャパシタの疲労特性を改善することができる。
【００１７】
また、Ａ、酸素、Ｌａ又はＮｂの導入をイオン注入により行うことで、膜厚方向の組成制御をより正確に行うことができる。さらに、このイオン注入後のアモルファス膜に対する熱処理を結晶化アニールと併せて一度に行うことにより、工程を短縮することができる。
【００１８】
さらに、上記の酸素のイオン注入により、結晶化した際に現れる格子欠陥や酸素欠陥を補償するための酸素を効率よく導入することが可能である。あるいは、Ｚｒの下地界面へのイオン注入により、結晶化温度を低温化することが可能である。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を詳細に説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る薄膜の形成方法を説明するための図であり、本発明をＰＺＴ膜の形成に適用する場合を示す。
【００２０】
まず、トランジスタを形成するプロセスを経たＳｉ基板１にＳｉＯ2 膜２を形成する。次いで、このＳｉＯ2 膜２上に、下地電極となる１５０ｎｍ厚のＰｔ電極４をＤＣマグネトロンスパッタにより形成する。ＰｔはＳｉＯ2 膜２と密着性が良好ではないため、接合層３としてＴｉ（２０ｎｍ）をＰｔ成膜前に連続スパッタにて形成する。
【００２１】
次に、Ｐｔ電極４上にアモルファスのＰＺＴ膜をＲＦマグネトロンスパッタにより形成する。このスパッタは、Ｐｂの蒸発、再スパッタの影響を低減するため、スパッタ開始時の基板温度を室温にして成膜する。
【００２２】
スパッタ条件は次の通りである。スパッタ時の投入電力は１．５ｋＷ、ターゲットとして（Ｐｂ1.07，Ｌａ0.03）（Ｚｒ0.3 ，Ｔｉ0.7 ）Ｏ3 組成で焼結したものを用い、スパッタリング中の雰囲気にはＡｒガスを用いる。チャンバ内を真空排気した後、Ａｒガスを供給しつつチャンバ内の圧力を０．５Ｐａに設定する。この条件の下、アモルファスＰＺＴ膜を２７０ｎｍ形成する。
【００２３】
次いで、結晶化前のアモルファスＰＺＴ膜に対して、ドーズ量と加速電圧を５×１０14ｃｍ2 と２０ｋＶおよび５×１０15ｃｍ2 と２ＭＶの２種類に設定してＰｂ６のイオン注入を行う。膜厚方向の注入イオン濃度分布を図２に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂドープ量である。Ｐｂイオン注入によってドーピングされたＰｂ濃度分布は、図２の破線に示すアモルファスＰＺＴ膜表面付近、Ｐｔ電極４とアモルファスＰＺＴ膜の界面付近にピークをもつ濃度プロファイルとなり、両界面付近に選択的に行われていることが分かる。
【００２４】
このイオン注入後に酸素雰囲気下で８５０℃、５ｓｅｃ以上の熱処理（ＲＴＡ）を施すことにより、アモルファスＰＺＴ膜は結晶化してペロブスカイト構造が形成されたＰＺＴ膜５となる。なお、この結晶化の際、イオン注入によりアモルファスＰＺＴ膜に与えた損傷を回復するための熱処理も同時に行えば、アニール工程を一つに短縮することができる。
【００２５】
このアモルファスＰＺＴ膜の結晶化により、膜厚方向にＰｂモル比率が約１．０の均一なＰＺＴ膜５が得られる。このＰｂモル比率の膜厚方向の分布を図２に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂモル比率を示す。本実施形態によりＰｂイオン注入を行った場合を太線で、比較のためにＰｂイオン注入を行わない従来例を実線で示す。従来のＰＺＴ膜５の両界面において低下したＰｂモル比率が、イオン注入により約１．０の均一なプロファイルとなっていることが分かる。さらにＰＺＴ膜５上にＰｔからなる上部電極（図示せず）を形成し、熱処理を施すと強誘電体キャパシタが完成する。
【００２６】
このＰｂイオン注入を施したＰＺＴ膜５を持つ強誘電体キャパシタのヒステリシス特性を図３に示す。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）であり、図３（ａ）は初期特性を、図３（ｂ）は分極反転を繰り返し行った後の特性を示す。図３（ｂ）に示すように分極反転の疲労により分極量は初期特性と比較するとわずかに劣化しているが、図１０の従来のＰｂイオン注入を施さない場合の分極量の劣化と比較すると、格段に向上していることが分かる。また、飽和分極値の低下も少ない。
【００２７】
このように本実施形態によれば、アモルファスＰＺＴ膜の成膜後にＰｂを補償することができるので、膜厚方向のＰｂ濃度分布のばらつきを高精度に低減することができる。従って、アモルファスＰＺＴ膜の結晶化時にエピタキシャルな膜になりやすく、（１１１）面が優先配向したペロブスカイト構造を容易に得ることができる。また、Ｐｂ欠損により生ずる酸素空孔の発生を低減することができるため、酸素空孔による空間電荷の発生に起因した強誘電体キャパシタとしてのスイッチング電荷の減少を防止することができる。
【００２８】
なお、本発明は上記実施形態に限定されるものではない。上記イオン注入において、基板温度を結晶化の起らない３００〜４００℃としてＰｂのイオン注入を行うと、注入分布が広がり、Ｐｂの濃度は更に膜厚方向にフラットなプロファイルとなり易くなる。このようにして作製したＰＺＴ膜５も同等以上の良好な強誘電特性を得られる。また、アモルファスＰＺＴ膜表面にＰｂまたはＰｂＯ膜を１〜１０ｎｍ堆積し、このＰｂまたはＰｂＯ膜に対して酸素をイオン注入することでＰｂをノックオンすることにより、ＰＺＴ膜５のＰｂ濃度の膜厚方向の均一性を向上させることもできる。
【００２９】
また、Ｐｂのモル比１．０を膜厚方向で実現するため、ＺｒやＴｉなどをイオン注入法などで導入してもよい。
（第２実施形態）
本発明の第２実施形態は、第１実施形態に係る強誘電体膜の製造工程に加えて、酸素イオン注入工程を追加した形態に関する。第１実施形態と共通する部分は詳細な説明を省略する。
【００３０】
図１において、アモルファスＰＺＴ膜にＰｂのイオン注入を行った後、ドーズ量と加速電圧を５×１０14ｃｍ2 と１０ｋＶおよび５×１０15ｃｍ2 と２００ｋＶの２種類に設定して酸素をイオン注入する。これにより、Ｐｂイオン注入と同様に、アモルファスＰＺＴ膜の両界面付近にピークを持つ濃度プロファイルとなり、アモルファスＰＺＴ膜の両界面付近に選択にイオン注入が行われる。
【００３１】
次いで、酸素雰囲気下で８５０℃、５ｓｅｃ以上の熱処理（ＲＴＡ）を施す。熱処理後のＰＺＴ膜５上に上部電極形成して熱処理を行うと強誘電体キャパシタが完成する。
【００３２】
図５は本実施形態により形成された強誘電体キャパシタのヒステリシス曲線である。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）である。初期特性を示す図３（ａ）と比較してヒステリシス特性がほとんど劣化しておらず、従来技術により形成されたキャパシタのヒステリシス特性を示す図１０と比較しても、ヒステリシス特性が改善されているのが分かる。また、図３（ｂ）に示したＰｂのみのイオン注入を行った場合のヒステリシス特性に比較しても、分極量の減少がさらに抑えられることが分かる。これは、アモルファスＰＺＴ膜とＰｔ電極４、アモルファスＰＺＴ膜表面の両界面における酸素欠損を酸素のイオン注入により補償できるため、膜厚方向に組成分布の均一なＰＺＴ膜５を持つ強誘電体キャパシタが形成されるからである。
【００３３】
図６は本実施形態により形成された強誘電体キャパシタの疲労特性を示す図である。横軸は分極反転回数（ｌｏｇＮ）、縦軸は残留分極量（μＣ／ｃｍ2 ）であり、実線は酸素イオン注入を行った場合、破線は酸素イオン注入を行わない場合の疲労特性を示す。図６に示すように、酸素イオン注入を行わない場合、書き換え回数が１０5 回を越えた付近から分極量が急激に減少しているが、同じ反転回数でも酸素イオン注入を行うことにより分極量の減少を防ぐことができ、疲労特性を改善できることが分かる。これにより、キャパシタとしての信頼性を向上させることが分かる。
【００３４】
このように、アモルファス膜成膜後にＰｂのみならず酸素を補償することにより、酸素欠陥の少ない高品質なペロブスカイト構造の形成が容易になる。
なお、上記第１，２実施形態は、イオン注入法によりＰｂ又はＯ2 を導入する場合を示したが、イオン注入法に限定されるものではない。ＰＺＴ膜５表面と、ＰＺＴ膜５とＰｔ電極４との界面付近にあらかじめ、ＰｂＯが過剰になるような成膜スパッタを行ってＰｂやＯを導入してもよい。例えば、ＰＺＴ組成のターゲット以外にＰｂまたはＰｂＯターゲットを同一チャンバ内に設置してＰｂＯ／ＰＺＴ／ＰｂＯと成膜する。また、この積層膜の形成にＣＶＤ法を用い、アニールの際に、ＰｂＯ分圧を平衡蒸気圧以上に上げた状態でアニールして導入してもよい。
（第３実施形態）
本発明の第３実施形態は、第１実施形態に係る薄膜の形成工程に、ＬａあるいはＮｂを導入する工程を追加した形態に関する。第１実施形態と共通する部分は詳細な説明を省略する。
【００３５】
まず、第１実施形態と同様にアモルファスＰＺＴ膜５にＰｂのイオン注入を行う。次いで、膜厚方向に対して、アモルファス膜表面、および下部電極（Ｐｔ電極４）とアモルファスＰＺＴ膜との界面付近に濃度ピークをもつようにＬａのイオン注入を行う。このイオン注入の膜厚方向のドーズ量分布を図７に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＬａドープ量を示す。
【００３６】
次いで、これらＰｂ及びＬａのイオン注入に対する熱処理を行ってアモルファスＰＺＴ膜をペロブスカイト構造に結晶化させる。このようにして得られたＰＺＴ膜５上にＰｔからなる上部電極を形成し、強誘電体キャパシタが完成する。
【００３７】
この強誘電体キャパシタの疲労特性を図８に示す。横軸は分極反転回数（ｌｏｇＮ）、縦軸は残留分極量（μＣ／ｃｍ2 ）であり、実線は酸素及びＬａをイオン注入しない場合、破線はＬａをイオン注入した場合を示す。初期特性である疲労サイクル０から書き換え回数の増加と共に分極量が減少する。この分極量の減少はイオン注入の有無にかかわらず減少しているが、イオン注入を行うことで分極量の減少を低減できる。これにより、分極量の減少が始まる反転回数を大きくすることができ、疲労特性を飛躍的に向上することができる。
【００３８】
なお、本実施形態ではＬａ又はＮｂをアモルファスＰＺＴ膜の表面および下部界面に導入する場合を示したが、いずれかの界面付近のみに導入する場合でも同様の効果を奏する。
【００３９】
また、上記第１〜第３実施形態では薄膜としてＰＺＴ膜を用いたが、ＢＳＴ膜、ＳＢＴ膜等、結晶化した膜の化学式がＡＢＯ3 で表され、ＡはＰｂ，Ｂａ，Ｓｒから選択される少なくとも一種類の元素を含み、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｗ，Ｆｅ，Ｃｏから選択される少なくとも一種類の元素を含む膜であれば何でもよい。
【００４０】
【発明の効果】
以上説明したように本発明によれば、結晶化した膜の化学式がＡＢＯ3 で表されるアモルファス膜に対して、Ａ、酸素、Ｌａ又はＮｂの導入をアモルファス膜の両界面に対して選択的に行う。これにより、アモルファス膜の組成分布を測定した後にそのばらつきに応じてＡ、酸素、Ｌａ又はＮｂを導入できるため、結晶化した後の薄膜の膜厚方向の組成分布をより均一化し、格子欠陥や酸素欠陥の発生を抑えることができ、薄膜の強誘電体性あるいは信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る薄膜の形成方法により形成される薄膜を含む強誘電体キャパシタの横断面図。
【図２】同実施形態に係るＰｂモル比率の膜厚方向の分布を示す図。
【図３】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタのヒステリシス曲線を示す図。
【図４】本発明の第２実施形態に係る酸素モル比率の膜厚方向の分布を示す図。
【図５】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタのヒステリシス曲線を示す図。
【図６】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタの疲労特性を示す図。
【図７】本発明の第３実施形態に係るイオン注入におけるＬａドープ量の膜厚方向の分布を示す図。
【図８】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタの分極疲労特性を示す図。
【図９】従来の強誘電体キャパシタの横断面図。
【図１０】従来の強誘電体キャパシタのヒステリシス曲線を示す図。
【符号の説明】
１…Ｓｉ基板
２…ＳｉＯ2 膜
３…接合層
４…Ｐｔ電極
５…ＰＺＴ膜
６…Ｐｂ
【発明の属する技術分野】
本発明は、半導体装置に用いられる強誘電体膜を成膜する薄膜の形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ(Dynamic Random Access Memory)は、電荷蓄積メモリとして登場して以来、年々その集積度を増しつつ、半導体記憶装置として広く用いられている。集積化が進み素子寸法が小さくなっても、キャパシタの電気容量は約３０ｆＦ以上に保つ必要があり、素子の微細化に対して、キャパシタの有効面積を大きくする、誘電体膜を薄膜化するなどの検討がなされてきた。しかしながら、ギガビット世代に向けて求められる技術として、リソグラフィ技術によるものだけでなく、微細化時の性能を確保するために、キャパシタや配線などに新材料を導入する必要性が高まってきており、実用化に向けた開発が始まっている。
【０００３】
一方、情報記憶用キャパシタの電極間絶縁膜として、チタン酸塩ペロブスカイト化合物あるいはビスマス層状化合物などからなる強誘電体薄膜を用いた不揮発性強誘電体メモリ(FRAM:Ferroelectric RAM)セルおよびそのアレイを有するＦＲＡＭが注目を集めている。ＦＲＡＭは、大容量メモリの代表であるＤＲＡＭと比較すると、不揮発性であるためにデータ保持にリフレッシュ動作が不要であって、待機時の消費電力が不要であるという特徴を持つ。また、同じ不揮発性メモリであるフラッシュメモリと比較しても、データ書き換え回数が多く、かつデータ書き換え速度が著しく速いという特徴を併せ持っている。加えて、フラッシュメモリ，ＥＥＰＲＯＭ(Electrically Erasable Programmable Read Only Memory) には、その動作上、少なくとも３種類の電源電圧が必要で消費電力も増大すること、情報の記憶は、トンネル酸化膜と呼ばれる絶縁膜を介したフローティングゲートへの電子の注入・引き出しで行うが、その絶縁膜の破壊（疲労）により電気的特性の劣化が生じることなどの難点もある。さらに、メモリカードなどに使用される電源バックアップ可能なＳＲＡＭ(Static RAM)と比べても、消費電力が小さく、集積度においても大幅にセル面積を小さくすることができる特徴を持つ。
【０００４】
上記のような特徴を持つＦＲＡＭは、既存のフラッシュメモリ，ＳＲＡＭ，ＤＲＡＭとの置き換え、ロジック混載デバイスへの適用など、次世代メモリとしての期待は極めて大きい。また、ＦＲＡＭは、バッテリーレスで高速動作が可能という利点から、非接触カード(RF-ID:Radio Frequency-Identification)への展開が始まっている。
【０００５】
上記したＦＲＡＭなどの不揮発性メモリに用いられる誘電体膜としては、ペロブスカイト構造を持つＢＳＴ(Ba0.5 Sr0.5 TiO3 ) ，ＳｒＴｉＯ3 誘電体膜やＰＺＴ(Pb(Zrx Ti1-x )O3 ) ，ＰＬＺＴ((Pb,La)(Zr,Ti)O3 ) などのＰｂ含有の強誘電体膜、あるいは、ＳＢＴ(SrBi2 Ta2 O9 ) といったＢｉを含有する層状構造の強誘電体膜が知られており、その実用化が進んでいる。
【０００６】
しかし、これら強誘電体における製造上の大きな問題点は、ＰｂやＢｉの電極およびシリコンへの拡散や熱工程における蒸発である。これらの元素は融点が低く蒸気圧が高いのでスパッタリングやＣＶＤの膜形成プロセスにおいて、他の元素成分との組成比を制御することが極めて難しい。組成が化学両論比からずれることによって、格子欠陥や酸素空孔を生じ、ＰＺＴペロブスカイト構造の形成が阻害され、その結果、強誘電体膜のヒステリシス特性や疲労特性が大幅に劣化する原因になっている。
【０００７】
例えば、スパッタリング法の場合では、基板温度やプラズマ分布による基板へのイオンボンバートメントなどによって容易にＰｂが蒸発し、ターゲット組成より極めて少ない膜組成となり、膜厚方向の元素分布も不均一になりやすい。
【０００８】
ＰＺＴ膜の結晶化は、温度の安定性や再現性を考慮して、低温でアモルファス膜を堆積した後の熱処理により成されているが、上記のようにＰｂや酸素の欠損があるとエピタキシャルな膜になりづらく、このため、（１１１）優先配向やペロブスカイト構造そのものが得られず強誘電特性が現れない要因とも成り得る。また、Ｑswなどの初期特性が得られても疲労、インプリント、リテンション特性等が著しく悪化する。
【０００９】
以下、従来の強誘電体膜の製造方法の一例を図９を用いて説明する。まず、トランジスタを形成するプロセスを経たＳｉ基板１上にＳｉＯ2 膜２を形成する。次いで、このＳｉＯ2 膜２上に、接着層となるＴｉ接合層３と下部電極となるＰｔ電極４を形成した下地基板（Ｐｔ／Ｔｉ／ＳｉＯ2 ）を形成し、この下地基板上に、ＲＦスパッタリング法を用いて、結晶性のＰＺＴ膜５となるアモルファスＰＺＴ膜を２７０ｎｍ形成する。ターゲットは（Ｐｂ1.07，Ｌａ0.03）（Ｚｒ0. 3 ，Ｔｉ0.7 ）Ｏ3 組成で焼結したもので、Ａｒガス雰囲気下で０．５Ｐａに減圧し、スパッタ時の投入電力を１．５ｋＷとして成膜する。スパッタ開始時の基板温度は室温である。成膜中の基板温度を一定とし、アモルファスＰＺＴ膜中の組成分布を均一化することができたとしても、酸素雰囲気下で８５０℃、５ｓｅｃの結晶化アニールを施すと、アモルファスＰＺＴ膜の表面と、アモルファスＰＺＴ膜とＰｔ電極４との界面付近でＰｂの脱離・拡散が起こる。このようにＰｂの欠損したＰＺＴ膜５のＰｂ濃度の膜厚方向の分布を図２の実線に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂモル比率を示す。図２の実線（細線）に示すように、両界面付近だけＰｂ量の低い濃度プロファイルとなってＰｂのモル比が１０％低下した。これは、結晶化時におけるＰＺＴペロブスカイト構造の形成を阻害する。
【００１０】
このアモルファスＰＺＴ膜を結晶化させ、結晶化したＰＺＴ膜５上に上部電極となるＰｔ電極９１を形成することにより得られる強誘電体キャパシタのヒステリシス曲線を図１０に示す。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）である。書き換え回数０の初期特性では±２０μＣ／ｃｍ2 程度の分極量を示していたのが、書き換えを繰り返し行ったところ±５μＣ／ｃｍ2 程度まで減少し、良好な強誘電特性が得られないことが分かる。
【００１１】
【発明が解決しようとする課題】
以上説明したように従来のスパッタリング法などによるＰＺＴ膜の成膜方法では、蒸気圧の高いＰｂ、酸素が欠損しやすく、ターゲット組成とは異なる膜組成となり、膜厚方向の元素分布も不均一になりやすい。このようなターゲット組成とは異なる膜組成となる場合、良好なペロブスカイト構造の膜になりづらく、強誘電特性が現れない要因となる。
【００１２】
あるいは、組成ずれ起因によって現れる格子欠陥や酸素空孔は、分極疲労特性、リテンション、インプリントなどの強誘電体キャパシタの信頼性を著しく劣化させ得る。
【００１３】
本発明は上記課題を解決するためになされたもので、その目的とするところは、膜厚方向に均一な組成であって、かつ酸素空孔など結晶欠陥の少ない誘電体膜を形成することのできる薄膜の形成方法を提供することにある。
【００１４】
【課題を解決するための手段】
本願の請求項１に係る薄膜の形成方法は、結晶化した膜の化学式がＡＢＯ3 で表されるアモルファス膜であって、ＡはＰｂ，Ｂａ，Ｓｒから選択される少なくとも一種類の元素を含み、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｗ，Ｆｅ，Ｃｏから選択される少なくとも一種類の元素を含む前記アモルファス膜を下地基板上に成膜する工程と、前記Ａを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、前記Ａの導入後、ランタンを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、前記ランタンの導入後、前記アモルファス膜を熱処理により結晶化させて薄膜を形成する工程とを含むことを特徴とする。
【００１５】
本発明の望ましい形態を以下に示す。
（１）Ａ、酸素、Ｌａ又はＮｂの導入は、アモルファス膜を熱処理した後の薄膜の膜厚方向の組成分布が均一になるように調整して導入する。
（２）Ａ、酸素、Ｌａ又はＮｂの導入にイオン注入法を用いる。
（３）イオン注入によりアモルファス膜に与えた損傷を回復するための熱処理と、結晶化のための熱処理とを併せて一度に行う。
（４）Ｐｂを含むＡを導入する場合、結晶化アニール前のＡとＢの組成比Ａ／Ｂが膜全体の平均で１．０〜１．５の範囲内とする。
（５）結晶化前のアモルファス膜の膜厚方向のＡ濃度分布に対して、熱処理を行うことによりＡ／Ｂの値が膜厚方向に均一に１．０となるような拡散距離の位置にピークを持つようにＡのイオン注入を行う。
（６）基板温度を３００〜４００℃に保ってＡのイオン注入を行う。
（７）成膜後のアモルファス膜の表面及び下地基板との界面への酸素の導入を、結晶化アニール前の工程で行う。
（８）酸素、Ａ双方のイオン注入を行い、酸素のイオン注入をＡのイオン注入より先に行う。
（９）酸素のイオン注入は、ドーズ量が結晶化アニール時の拡散およびＡのイオン注入時のノックオンで欠損する酸素の量分に相当するように、界面付近にピーク位置をもたせる。
（１０）アモルファス膜へＡ、酸素双方の導入を行い、アモルファス膜の表面に５ｎｍ以下のＡのメタル層あるいはＡの酸化物層を形成し、このＡのメタル層あるいはＡの酸化物層に向けて酸素あるいはＡのイオン注入を行う。
（１１）アモルファス膜の成膜をスパッタリング法により行い、ＡＢＯ3 組成のターゲット以外にＡまたはＡの酸化物からなるターゲットを同一チャンバ内に設置し、アモルファス膜の成膜前に下地基板表面に、あるいはアモルファス膜成膜後にアモルファス膜の表面にのみＡの酸化物をスパッタする。具体的には、例えばＰＺＴ組成のアモルファス膜を形成する場合、ＰＺＴ組成のターゲットと、ＰｂまたはＰｂＯからなるターゲットを設置する。
（１２）（１１）のアモルファス膜の成膜をＣＶＤ法により行い、Ａの酸化物の形成にＣＶＤ法を用い、Ａの酸化物の分圧を平衡蒸気圧以上にあげた状態で熱処理する。
【００１６】
（作用）
本発明では、結晶化すると化学式がＡＢＯ3 で表されるアモルファス膜において、結晶化した薄膜の膜厚方向の組成分布の不均一性を低減するために行うＡ、酸素の導入を、アモルファス膜を成膜した後に、アモルファス膜の下部界面および表面に対して選択的に行う。これにより、アモルファス膜の組成分布を測定した後にそのばらつきに応じて所望の元素を導入できるため、結晶化した後の薄膜の膜厚方向の組成分布をより均一化することができ、強誘電特性を向上させる。また、同様の条件でＬａ又はＮｂをアモルファス膜に導入することにより、このアモルファス膜を結晶化して得られる強誘電体キャパシタの疲労特性を改善することができる。
【００１７】
また、Ａ、酸素、Ｌａ又はＮｂの導入をイオン注入により行うことで、膜厚方向の組成制御をより正確に行うことができる。さらに、このイオン注入後のアモルファス膜に対する熱処理を結晶化アニールと併せて一度に行うことにより、工程を短縮することができる。
【００１８】
さらに、上記の酸素のイオン注入により、結晶化した際に現れる格子欠陥や酸素欠陥を補償するための酸素を効率よく導入することが可能である。あるいは、Ｚｒの下地界面へのイオン注入により、結晶化温度を低温化することが可能である。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を詳細に説明する。
（第１実施形態）
図１は本発明の第１実施形態に係る薄膜の形成方法を説明するための図であり、本発明をＰＺＴ膜の形成に適用する場合を示す。
【００２０】
まず、トランジスタを形成するプロセスを経たＳｉ基板１にＳｉＯ2 膜２を形成する。次いで、このＳｉＯ2 膜２上に、下地電極となる１５０ｎｍ厚のＰｔ電極４をＤＣマグネトロンスパッタにより形成する。ＰｔはＳｉＯ2 膜２と密着性が良好ではないため、接合層３としてＴｉ（２０ｎｍ）をＰｔ成膜前に連続スパッタにて形成する。
【００２１】
次に、Ｐｔ電極４上にアモルファスのＰＺＴ膜をＲＦマグネトロンスパッタにより形成する。このスパッタは、Ｐｂの蒸発、再スパッタの影響を低減するため、スパッタ開始時の基板温度を室温にして成膜する。
【００２２】
スパッタ条件は次の通りである。スパッタ時の投入電力は１．５ｋＷ、ターゲットとして（Ｐｂ1.07，Ｌａ0.03）（Ｚｒ0.3 ，Ｔｉ0.7 ）Ｏ3 組成で焼結したものを用い、スパッタリング中の雰囲気にはＡｒガスを用いる。チャンバ内を真空排気した後、Ａｒガスを供給しつつチャンバ内の圧力を０．５Ｐａに設定する。この条件の下、アモルファスＰＺＴ膜を２７０ｎｍ形成する。
【００２３】
次いで、結晶化前のアモルファスＰＺＴ膜に対して、ドーズ量と加速電圧を５×１０14ｃｍ2 と２０ｋＶおよび５×１０15ｃｍ2 と２ＭＶの２種類に設定してＰｂ６のイオン注入を行う。膜厚方向の注入イオン濃度分布を図２に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂドープ量である。Ｐｂイオン注入によってドーピングされたＰｂ濃度分布は、図２の破線に示すアモルファスＰＺＴ膜表面付近、Ｐｔ電極４とアモルファスＰＺＴ膜の界面付近にピークをもつ濃度プロファイルとなり、両界面付近に選択的に行われていることが分かる。
【００２４】
このイオン注入後に酸素雰囲気下で８５０℃、５ｓｅｃ以上の熱処理（ＲＴＡ）を施すことにより、アモルファスＰＺＴ膜は結晶化してペロブスカイト構造が形成されたＰＺＴ膜５となる。なお、この結晶化の際、イオン注入によりアモルファスＰＺＴ膜に与えた損傷を回復するための熱処理も同時に行えば、アニール工程を一つに短縮することができる。
【００２５】
このアモルファスＰＺＴ膜の結晶化により、膜厚方向にＰｂモル比率が約１．０の均一なＰＺＴ膜５が得られる。このＰｂモル比率の膜厚方向の分布を図２に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＰｂモル比率を示す。本実施形態によりＰｂイオン注入を行った場合を太線で、比較のためにＰｂイオン注入を行わない従来例を実線で示す。従来のＰＺＴ膜５の両界面において低下したＰｂモル比率が、イオン注入により約１．０の均一なプロファイルとなっていることが分かる。さらにＰＺＴ膜５上にＰｔからなる上部電極（図示せず）を形成し、熱処理を施すと強誘電体キャパシタが完成する。
【００２６】
このＰｂイオン注入を施したＰＺＴ膜５を持つ強誘電体キャパシタのヒステリシス特性を図３に示す。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）であり、図３（ａ）は初期特性を、図３（ｂ）は分極反転を繰り返し行った後の特性を示す。図３（ｂ）に示すように分極反転の疲労により分極量は初期特性と比較するとわずかに劣化しているが、図１０の従来のＰｂイオン注入を施さない場合の分極量の劣化と比較すると、格段に向上していることが分かる。また、飽和分極値の低下も少ない。
【００２７】
このように本実施形態によれば、アモルファスＰＺＴ膜の成膜後にＰｂを補償することができるので、膜厚方向のＰｂ濃度分布のばらつきを高精度に低減することができる。従って、アモルファスＰＺＴ膜の結晶化時にエピタキシャルな膜になりやすく、（１１１）面が優先配向したペロブスカイト構造を容易に得ることができる。また、Ｐｂ欠損により生ずる酸素空孔の発生を低減することができるため、酸素空孔による空間電荷の発生に起因した強誘電体キャパシタとしてのスイッチング電荷の減少を防止することができる。
【００２８】
なお、本発明は上記実施形態に限定されるものではない。上記イオン注入において、基板温度を結晶化の起らない３００〜４００℃としてＰｂのイオン注入を行うと、注入分布が広がり、Ｐｂの濃度は更に膜厚方向にフラットなプロファイルとなり易くなる。このようにして作製したＰＺＴ膜５も同等以上の良好な強誘電特性を得られる。また、アモルファスＰＺＴ膜表面にＰｂまたはＰｂＯ膜を１〜１０ｎｍ堆積し、このＰｂまたはＰｂＯ膜に対して酸素をイオン注入することでＰｂをノックオンすることにより、ＰＺＴ膜５のＰｂ濃度の膜厚方向の均一性を向上させることもできる。
【００２９】
また、Ｐｂのモル比１．０を膜厚方向で実現するため、ＺｒやＴｉなどをイオン注入法などで導入してもよい。
（第２実施形態）
本発明の第２実施形態は、第１実施形態に係る強誘電体膜の製造工程に加えて、酸素イオン注入工程を追加した形態に関する。第１実施形態と共通する部分は詳細な説明を省略する。
【００３０】
図１において、アモルファスＰＺＴ膜にＰｂのイオン注入を行った後、ドーズ量と加速電圧を５×１０14ｃｍ2 と１０ｋＶおよび５×１０15ｃｍ2 と２００ｋＶの２種類に設定して酸素をイオン注入する。これにより、Ｐｂイオン注入と同様に、アモルファスＰＺＴ膜の両界面付近にピークを持つ濃度プロファイルとなり、アモルファスＰＺＴ膜の両界面付近に選択にイオン注入が行われる。
【００３１】
次いで、酸素雰囲気下で８５０℃、５ｓｅｃ以上の熱処理（ＲＴＡ）を施す。熱処理後のＰＺＴ膜５上に上部電極形成して熱処理を行うと強誘電体キャパシタが完成する。
【００３２】
図５は本実施形態により形成された強誘電体キャパシタのヒステリシス曲線である。横軸は印加電圧（Ｖ）、縦軸は分極量（μＣ／ｃｍ2 ）である。初期特性を示す図３（ａ）と比較してヒステリシス特性がほとんど劣化しておらず、従来技術により形成されたキャパシタのヒステリシス特性を示す図１０と比較しても、ヒステリシス特性が改善されているのが分かる。また、図３（ｂ）に示したＰｂのみのイオン注入を行った場合のヒステリシス特性に比較しても、分極量の減少がさらに抑えられることが分かる。これは、アモルファスＰＺＴ膜とＰｔ電極４、アモルファスＰＺＴ膜表面の両界面における酸素欠損を酸素のイオン注入により補償できるため、膜厚方向に組成分布の均一なＰＺＴ膜５を持つ強誘電体キャパシタが形成されるからである。
【００３３】
図６は本実施形態により形成された強誘電体キャパシタの疲労特性を示す図である。横軸は分極反転回数（ｌｏｇＮ）、縦軸は残留分極量（μＣ／ｃｍ2 ）であり、実線は酸素イオン注入を行った場合、破線は酸素イオン注入を行わない場合の疲労特性を示す。図６に示すように、酸素イオン注入を行わない場合、書き換え回数が１０5 回を越えた付近から分極量が急激に減少しているが、同じ反転回数でも酸素イオン注入を行うことにより分極量の減少を防ぐことができ、疲労特性を改善できることが分かる。これにより、キャパシタとしての信頼性を向上させることが分かる。
【００３４】
このように、アモルファス膜成膜後にＰｂのみならず酸素を補償することにより、酸素欠陥の少ない高品質なペロブスカイト構造の形成が容易になる。
なお、上記第１，２実施形態は、イオン注入法によりＰｂ又はＯ2 を導入する場合を示したが、イオン注入法に限定されるものではない。ＰＺＴ膜５表面と、ＰＺＴ膜５とＰｔ電極４との界面付近にあらかじめ、ＰｂＯが過剰になるような成膜スパッタを行ってＰｂやＯを導入してもよい。例えば、ＰＺＴ組成のターゲット以外にＰｂまたはＰｂＯターゲットを同一チャンバ内に設置してＰｂＯ／ＰＺＴ／ＰｂＯと成膜する。また、この積層膜の形成にＣＶＤ法を用い、アニールの際に、ＰｂＯ分圧を平衡蒸気圧以上に上げた状態でアニールして導入してもよい。
（第３実施形態）
本発明の第３実施形態は、第１実施形態に係る薄膜の形成工程に、ＬａあるいはＮｂを導入する工程を追加した形態に関する。第１実施形態と共通する部分は詳細な説明を省略する。
【００３５】
まず、第１実施形態と同様にアモルファスＰＺＴ膜５にＰｂのイオン注入を行う。次いで、膜厚方向に対して、アモルファス膜表面、および下部電極（Ｐｔ電極４）とアモルファスＰＺＴ膜との界面付近に濃度ピークをもつようにＬａのイオン注入を行う。このイオン注入の膜厚方向のドーズ量分布を図７に示す。横軸は下部電極（Ｐｔ電極４）からの高さ、縦軸はＬａドープ量を示す。
【００３６】
次いで、これらＰｂ及びＬａのイオン注入に対する熱処理を行ってアモルファスＰＺＴ膜をペロブスカイト構造に結晶化させる。このようにして得られたＰＺＴ膜５上にＰｔからなる上部電極を形成し、強誘電体キャパシタが完成する。
【００３７】
この強誘電体キャパシタの疲労特性を図８に示す。横軸は分極反転回数（ｌｏｇＮ）、縦軸は残留分極量（μＣ／ｃｍ2 ）であり、実線は酸素及びＬａをイオン注入しない場合、破線はＬａをイオン注入した場合を示す。初期特性である疲労サイクル０から書き換え回数の増加と共に分極量が減少する。この分極量の減少はイオン注入の有無にかかわらず減少しているが、イオン注入を行うことで分極量の減少を低減できる。これにより、分極量の減少が始まる反転回数を大きくすることができ、疲労特性を飛躍的に向上することができる。
【００３８】
なお、本実施形態ではＬａ又はＮｂをアモルファスＰＺＴ膜の表面および下部界面に導入する場合を示したが、いずれかの界面付近のみに導入する場合でも同様の効果を奏する。
【００３９】
また、上記第１〜第３実施形態では薄膜としてＰＺＴ膜を用いたが、ＢＳＴ膜、ＳＢＴ膜等、結晶化した膜の化学式がＡＢＯ3 で表され、ＡはＰｂ，Ｂａ，Ｓｒから選択される少なくとも一種類の元素を含み、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｗ，Ｆｅ，Ｃｏから選択される少なくとも一種類の元素を含む膜であれば何でもよい。
【００４０】
【発明の効果】
以上説明したように本発明によれば、結晶化した膜の化学式がＡＢＯ3 で表されるアモルファス膜に対して、Ａ、酸素、Ｌａ又はＮｂの導入をアモルファス膜の両界面に対して選択的に行う。これにより、アモルファス膜の組成分布を測定した後にそのばらつきに応じてＡ、酸素、Ｌａ又はＮｂを導入できるため、結晶化した後の薄膜の膜厚方向の組成分布をより均一化し、格子欠陥や酸素欠陥の発生を抑えることができ、薄膜の強誘電体性あるいは信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る薄膜の形成方法により形成される薄膜を含む強誘電体キャパシタの横断面図。
【図２】同実施形態に係るＰｂモル比率の膜厚方向の分布を示す図。
【図３】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタのヒステリシス曲線を示す図。
【図４】本発明の第２実施形態に係る酸素モル比率の膜厚方向の分布を示す図。
【図５】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタのヒステリシス曲線を示す図。
【図６】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタの疲労特性を示す図。
【図７】本発明の第３実施形態に係るイオン注入におけるＬａドープ量の膜厚方向の分布を示す図。
【図８】同実施形態における薄膜の形成方法を用いて作成された強誘電体キャパシタの分極疲労特性を示す図。
【図９】従来の強誘電体キャパシタの横断面図。
【図１０】従来の強誘電体キャパシタのヒステリシス曲線を示す図。
【符号の説明】
１…Ｓｉ基板
２…ＳｉＯ2 膜
３…接合層
４…Ｐｔ電極
５…ＰＺＴ膜
６…Ｐｂ
Claims (3)
- 結晶化した膜の化学式がＡＢＯ3 で表されるアモルファス膜であって、ＡはＰｂ，Ｂａ，Ｓｒから選択される少なくとも一種類の元素を含み、ＢはＺｒ，Ｔｉ，Ｔａ，Ｎｂ，Ｍｇ，Ｗ，Ｆｅ，Ｃｏから選択される少なくとも一種類の元素を含む前記アモルファス膜を下地基板上に成膜する工程と、
前記Ａを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、
前記Ａの導入後、ランタンを前記アモルファス膜の前記下地基板との界面又は前記アモルファス膜表面の少なくとも一方に導入する工程と、
前記ランタンの導入後、前記アモルファス膜を熱処理により結晶化させて薄膜を形成する工程とを含むことを特徴とする薄膜の形成方法。 - 前記Ａ、ランタンの導入にイオン注入法を用いることを特徴とする請求項１に記載の薄膜の形成方法。
- 前記Ａ、ランタンの導入後に行う熱処理であって、前記イオン注入法により前記アモルファス膜に与えた損傷を回復するための前記熱処理と、結晶化のための前記熱処理とを併せて一度に行うことを特徴とする請求項１に記載の薄膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27130398A JP4234234B2 (ja) | 1998-09-25 | 1998-09-25 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27130398A JP4234234B2 (ja) | 1998-09-25 | 1998-09-25 | 薄膜の形成方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000101033A JP2000101033A (ja) | 2000-04-07 |
| JP2000101033A5 JP2000101033A5 (ja) | 2005-04-07 |
| JP4234234B2 true JP4234234B2 (ja) | 2009-03-04 |
Family
ID=17498175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27130398A Expired - Fee Related JP4234234B2 (ja) | 1998-09-25 | 1998-09-25 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4234234B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4578774B2 (ja) * | 2003-01-08 | 2010-11-10 | 富士通株式会社 | 強誘電体キャパシタの製造方法 |
-
1998
- 1998-09-25 JP JP27130398A patent/JP4234234B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101033A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586792B2 (en) | Structures, methods, and systems for ferroelectric memory transistors | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| KR19990013720A (ko) | 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀 | |
| US20020153542A1 (en) | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric | |
| US6190924B1 (en) | Apparatus and method to form ferroelectric capacitors having low dielectric loss | |
| US7473565B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6608339B2 (en) | Ferroelectric memory element | |
| JP3745553B2 (ja) | 強誘電体キャパシタ、半導体装置の製造方法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP3638518B2 (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| US6441415B1 (en) | Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity | |
| JP4289843B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| JPH05343641A (ja) | 誘電体素子及びその製造方法 | |
| JP3246483B2 (ja) | 半導体装置の製造方法 | |
| JP2001028426A (ja) | 半導体装置およびその製造方法 | |
| JP2004080020A (ja) | 強誘電性半導体デバイスを形成するための方法 | |
| JPH10270651A (ja) | 半導体記憶装置 | |
| JP4167792B2 (ja) | 半導体装置及びその製造方法 | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| JP2011129719A (ja) | 半導体装置およびその製造方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 | |
| JP3872917B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081211 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |