KR100449072B1 - 강유전체 소자 및 그 제조 방법 - Google Patents

강유전체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100449072B1
KR100449072B1 KR10-2002-0028064A KR20020028064A KR100449072B1 KR 100449072 B1 KR100449072 B1 KR 100449072B1 KR 20020028064 A KR20020028064 A KR 20020028064A KR 100449072 B1 KR100449072 B1 KR 100449072B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
film
silicon nitride
nitride film
lower electrode
Prior art date
Application number
KR10-2002-0028064A
Other languages
English (en)
Other versions
KR20030090074A (ko
Inventor
이원재
류상욱
유인규
유병곤
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2002-0028064A priority Critical patent/KR100449072B1/ko
Publication of KR20030090074A publication Critical patent/KR20030090074A/ko
Application granted granted Critical
Publication of KR100449072B1 publication Critical patent/KR100449072B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 소자 및 그 제조 방법에 관한 것으로, 실리콘 기판 상부에 실리콘 질화막을 형성한 후 그 상부에 하부 전극, 강유전체막 및 상부 전극을 형성함으로써 실리콘 질화막이 하부 전극과 강유전체막에 인위적인 스트레스를 가하도록 하여 우수한 강유전체막 특성이 나타나게 하고, 이에 따라 강유전체막이 높은 잔류 분극 특성과 낮은 누설 전류 특성을 유지하는 우수한 전기적 특성을 갖게 되어 이 구조를 이용하여 DRO형 메모리 소자의 단위 소자 및 다양한 형태의 적외선 소자, 압전 소자 등에 사용될 수 있는 강유전체 소자 및 그 제조 방법이 제시된다.

Description

강유전체 소자 및 그 제조 방법{Ferroelectric device and method of manufacturing the same}
본 발명은 강유전체 소자 및 그 제조 방법에 관한 것으로, 특히 실리콘 질화막을 사용한 하부 구조에 레드 지르코늄 타이타늄 산화물 박막(Pb(Zr,Ti)O3; 이하 "PZT막"이라 함)을 형성하는 강유전체 소자 및 그의 제조 방법에 관한 것이다.
강유전체(ferroelectric) 소자는 다양한 응용 분야를 갖고 있는데, 금속막/강유전체막/금속막/절연막/실리콘 구조로 형성되는 DRO형 강유전체 메모리 소자, 적외선 감지 소자, 압전 소자 등에 사용된다.
강유전체 반도체 소자에서, 강유전체 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어 왔다. 강유전체 메모리 소자는 불휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억 소자로 각광받고 있다. 강유전체는 상온에서 유전 상수가 수백에서 수천에 이르며 두 개의 안정한 잔류 분극(remnant polarization) 상태를 갖는다. 따라서, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류 분극의 방향에 의해 디지털 신호 1과 0을 저장할 수 있다.
현재까지 강유전체 캐패시터에 사용되는 유전막으로는 PZT(Pb(ZrxTi1-x)O3)가가장 널리 이용된다. PZT막은 우수한 강유전 특성과 고집적소자 제조에 필수적인 저온 공정이 가능하고 다양한 소자에 응용이 가능하다는 장점을 갖고 있다. 특히 강유전체 메모리 소자뿐만 아니라 적외선 소자 및 압전 소자 등에도 우수한 특성을 갖고 있어 현재 많은 연구 개발이 진행되고 있다.
다양한 소자에 응용되는 강유전체 소자는 잔류 분극 특성이 높을수록 유리하고, 낮은 누설 전류 특성을 갖고 있어야 하며, 초전소자 등에서는 분극 처리 후에는 분극 방향이 바뀌지 않아야 한다.
본 발명은 상기와 같은 요구를 만족시키기 위해 실리콘 질화막을 하부 전극 구조에 사용하여 상대적으로 높은 잔류 분극 값과 낮은 누설 전류를 갖는 PZT막을 형성하는 강유전체 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 실시 예에 따른 강유전체 소자의 개략적인 단면도.
도 2는 본 발명에 따른 강유전체 소자와 일반적인 강유전체 소자의 잔류 분극 특성을 비교한 그래프.
도 3은 본 발명에 따른 강유전체 소자와 일반적인 강유전체 소자의 전류 누설 특성을 비교한 그래프.
도 4(a) 및 도 4(b)는 일반적인 강유전체 소자 구조의 결정 특성과 본 발명에 따른 강유전체 소자 구조의 결정 특성을 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11 : 실리콘 기판 12 : 실리콘 산화막
13 : 실리콘 질화막 14 : 탄탈륨 금속막
15 : 제 1 백금 박막
16 : 레드 지르코늄 타이타늄 산화막(Pb(Zr,Ti)O3; PZT막)
17 : 제 2 백금 박막
상술한 목적을 달성하기 위한 본 발명에 따른 강유전체 소자는 실리콘 기판 상부에 형성되어 강유전체막의 특성을 변화시키기 위한 실리콘 질화막과, 상기 실리콘 질화막 상부에 형성된 하부 전극과, 상기 하부 전극 상부에 형성된 강유전체막과, 상기 강유전체막 상부에 형성된 상부 전극을 포함하여 이루어진 것을 특징으로 한다.
또한, 상술한 목적을 달성하기 위한 본 발명에 따른 강유전체 소자의 제조 방법은 실리콘 기판 상부에 실리콘 질화막을 형성하는 단계와, 상기 실리콘 질화막 상부에 하부 전극을 형성하는 단계와, 상기 하부 전극 상부에 강유전체막을 형성하는 단계와, 상기 강유전체막 상부에 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 강유전체 소자의 개략적인 단면도로서, 그 구조 및 제조 방법을 설명하면 다음과 같다.
실리콘 기판(11) 상부에 실리콘 산화막(12)을 형성하고, 그 상부에 실리콘 질화막(13)을 형성한다. 실리콘 질화막(13)은 저압화학기상증착법(Low pressure chemical vapor deposition; LPCVD)으로 780℃ 정도의 온도에서 SiCl2H2, NH3소스를 이용하여 300∼500㎚ 정도의 두께로 형성한다. 이러한 방법으로 형성된 실리콘 질화막(13)은 매우 큰 신장 내력(tensile stress)을 박막 내에 갖고 있는데, 그 크기는 약 1×1010dynes/㎠ 이상으로, 이후 형성되는 강유전체막, 예를들어 PZT막에 인위적인 스트레스가 가해지도록 하여 강유전체막의 특성을 변화시킨다. 실리콘 질화막(13) 상부에 스퍼터링법을 이용하여 탄탈륨 박막(14)을 50㎚ 정도의 두께로 증착하고, 그 상부에 하부 전극으로 사용될 제 1 백금 박막(15)을 같은 방법으로 100㎚ 정도의 두께로 형성한다. 제 1 백금 박막(15) 상부에 PZT막(16)을 졸-겔 소스를 이용한 스핀 코팅법으로 형성한다. 그리고, 그 상부에 상부 전극으로 사용될 제 2 백금 박막(17)을 형성한다. [표 1]은 PZT 박막(16)을 스핀 코팅법으로 형성하고 열처리를 실시하여 상형성을 하는 조건들을 나타내고 있다. 사용한 소스는 PZT 졸-겔 소스이며 열처리는 급속 열처리로에서 실시하였으며, Zr과 Ti의 조성비 Zr/Ti는25/75에서 30/70의 범위가 되도록 한다.
소스 PZT sol-gel source
증착 방법 spin-coating
코팅 조건 3000rpm, 30초
건조 조건 450℃, 10분
코팅 횟수 3회
박막 두께 300㎚
RTA 조건 650℃, 1분, 산소 분위기
기판(하부 전극) Pt/Ta/Si3N4/SiO2/Si
상부 전극 Pt
상기와 같은 구조 및 방법으로 제조된 강유전체 소자는 DRO(Destructive read-out)형 소자, 적외선 소자 및 압전 소자등에 사용된다.
도 2는 본 발명에 따른 강유전체 소자와 일반적인 강유전체 소자의 잔류 분극 특성을 비교한 그래프이다. 일반적인 강유전체 소자의 잔류 분극이 약 30μC/㎠임에 비해 본 발명에 따른 강유전체 소자는 90μC/㎠ 이상의 높은 잔류 분극 값이 나오고 있다. 실리콘 질화막을 사용하지 않은 일반적인 강유전체 소자의 P-E 히스테리시스(hysteresis) 곡선(18)을 살펴보면, 잔류 분극값은 작지만 곡선이 좌우 대칭으로 구성되어 있어 분극 반전이 일정한 소자 특성을 보인다. 반면에 실리콘 질화막을 사용한 본 발명에 따른 강유전체 소자의 P-E 히스테리시스(hysteresis) 곡선(19)은 오른쪽 양의 전계 방향으로 치우쳐 있는 비대칭의 형태를 보인다. 이 특성은 한쪽 방향으로만 더 안정한 분극들이 형성됨을 의미하는 것이다. 이러한 특성은 특히 적외선 소자와 압전 소자의 응용에 유리한 특성을 보일 수 있다. 예를들어 초전형 소자, 압전 소자인 경우 분극 반전이 필요없고 한쪽 방향으로만 안정한 분극이 형성되어 있는 것이 더 유리하므로 본 발명의 구조를 갖는 소자가 장점을 갖고 있다.
도 3은 본 발명에 따른 강유전체 소자와 일반적인 강유전체 소자의 누설 전류 특성을 비교한 그래프이다. 실리콘 질화막을 사용하지 않은 일반적인 강유전체 소자로부터 측정된 누설 전류 특성 곡선(20)을 살펴보면, 누설 전류 밀도가 10-8A/㎠에서 전압이 5V로 올라가면서 약 10-6A/㎠ 정도로 증가하는 양상을 보이는 반면에, 실리콘 질화막을 사용한 본 발명에 따른 강유전체 소자로부터 측정된 누설 전류 특성 곡선(21)은 1V 이상의 전압 범위에서 완만하게 증가하면서 5V에서는 실리콘 질화막을 사용하지 않은 소자보다 약간 더 우수한 특성을 보인다. 일반적으로 사용되는 대부분의 소자에서는 누설 전류가 낮으면 낮을수록 우수한 특성을 나타내기 때문에 본 발명에서 제시한 소자가 누설 전류 측면에서도 뒤지지 않는 것을 볼 수 있다.
실리콘 질화막을 하부전극 구조에 사용한 강유전체 소자의 특성이 우수한 것으로 나왔는데, 이러한 우수한 특성의 원인을 살펴보기 위하여 결정 특성을 살펴보았다. 도 4(a)는 실리콘 질화막을 사용하지 않은 일반적인 강유전체 소자의 결정 특성을 나타낸 그래프이고, 도 4(b)는 본 발명에 따른 강유전체 소자의 결정 특성을 나타낸 그래프이다. 도 4(a)의 실리콘 질화막을 사용하지 않은 구조의 결정 특성을 보면, PZT 결정의 모든 방향, 즉 (100)(111)(001)이 대부분 다결정이 나오는 형태가 나타난다. 이러한 다결정질의 특성은 일반적인 PZT 강유전체 박막 소재에서 나올 수 있는 형태이지만, 도 4(b)의 실리콘 질화막을 이용한 구조에서는 다른 형태가 나타난다. PZT(100) 방향이 나타나지 않고 PZT(111) 방향도 상대적으로 매우 작은 배향성이 좋은 PZT(001) 결정성으로 나타나는데, 이는 도 4(a)와 매우 다른 형태가 된다. 이러한 PZT(001) 배향성이 좋은 박막 구조는 일반적으로 강유전 특성이 우수한 c-축 배향성을 갖는 것이고, 이로 인해 일반적인 구조보다 훨씬 우수한 강유전 특성이 나오게 되는 것이다. 이러한 우수한 강유전 특성은 실리콘 질화막의 매우 큰 신장 내력(tensile stress)이 강유전체 PZT막에 영향을 주어 우수한 배향성을 형성하게 되어 나타난다고 설명할 수 있다. 뿐만 아니라 P-E 히스테리시스 곡선이 한쪽으로 치우치게 되는, 즉 분극이 한쪽 방향으로는 안정하게 되는 형태를 얻게 하는 것이다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명에 의하면 실리콘 질화막을 하부 전극 구조에 사용하여 상대적으로 높은 잔류 분극과 낮은 누설 전류 특성을 갖는 강유전체 소자를 제조함으로써 강유전체 메모리 소자, 적외선 소자, 압전 소자 등에서 필요로 하는 전기적 특성을 향상시킬 수 있다. 또한, 실리콘 질화막의 높은 박막 스트레스를 이용하여 일반적으로 사용하는 소자 구조보다 우수한 전기적 특성 및 한쪽 방향으로의 분극 안정성을 달성하였다.

Claims (6)

  1. 실리콘 기판 상에 저압화학기상증착법으로 형성된 실리콘 질화막,
    상기 실리콘 질화막 상에 형성된 하부 전극,
    상기 하부 전극 상에 형성된 강유전체막,
    상기 강유전체막 상에 형성된 상부 전극을 포함하며,
    상기 실리콘 질화막이 가지는 신장 내력에 의한 스트레스에 의해 상기 강유전체막의 특성이 변화되도록 구성된 것을 특징으로 하는 강유전체 소자.
  2. 제 1 항에 있어서, 상기 강유전체막은 레드 지르코늄 타이타늄 산화물 박막(Pb(ZrxTi1-x)O3)을 포함하는 것을 특징으로 하는 강유전체 소자.
  3. 제 1 항에 있어서, 상기 레드 지르코늄 타이타늄 산화물 박막은 Zr과 Ti의 조성비(Zr/Ti)가 25/75 내지 30/70인 것을 특징으로 하는 강유전체 소자.
  4. 실리콘 기판 상에 저압화학기상증착법으로 실리콘 질화막을 형성하는 단계,
    상기 실리콘 질화막 상에 하부 전극을 형성하는 단계,
    상기 하부 전극 상에 강유전체막을 형성하는 단계,
    상기 강유전체막 상에 상부 전극을 형성하는 단계를 포함하며,
    상기 실리콘 질화막이 가지는 신장 내력에 의한 스트레스에 의해 상기 강유전체막의 특성이 변화되도록 하는 것을 특징으로 하는 강유전체 소자 제조 방법.
  5. 삭제
  6. 제 4 항에 있어서, 상기 강유전체막은 졸-겔 소스를 이용한 스핀 코팅법으로 형성하고 열처리를 실시하여 Zr과 Ti의 조성비(Zr/Ti)가 25/75 내지 30/70이 되도록 형성된 레드 지르코늄 타이타늄 산화물 박막(Pb(ZrxTi1-x)O3)을 포함하는 것을 특징으로 하는 강유전체 소자 제조 방법.
KR10-2002-0028064A 2002-05-21 2002-05-21 강유전체 소자 및 그 제조 방법 KR100449072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028064A KR100449072B1 (ko) 2002-05-21 2002-05-21 강유전체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028064A KR100449072B1 (ko) 2002-05-21 2002-05-21 강유전체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030090074A KR20030090074A (ko) 2003-11-28
KR100449072B1 true KR100449072B1 (ko) 2004-09-18

Family

ID=32383709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028064A KR100449072B1 (ko) 2002-05-21 2002-05-21 강유전체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100449072B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877977A (en) * 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
KR19990077506A (ko) * 1998-03-27 1999-10-25 윌리엄 비. 켐플러 개선된게이트유전체를위한Ｓｉ(111)상의초박결정실리콘질화물제조공정
KR20020001373A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 커패시터 제조 방법
KR20020015761A (ko) * 2000-08-23 2002-03-02 김지영 질화 처리를 이용한 단일 트랜지스터 구조의 강유전체메모리 소자 및 그 제조 방법
JP2003188356A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 金属、絶縁膜、強誘電体膜積層構造とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877977A (en) * 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
KR19990077506A (ko) * 1998-03-27 1999-10-25 윌리엄 비. 켐플러 개선된게이트유전체를위한Ｓｉ(111)상의초박결정실리콘질화물제조공정
KR20020001373A (ko) * 2000-06-28 2002-01-09 박종섭 반도체 소자의 커패시터 제조 방법
KR20020015761A (ko) * 2000-08-23 2002-03-02 김지영 질화 처리를 이용한 단일 트랜지스터 구조의 강유전체메모리 소자 및 그 제조 방법
JP2003188356A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 金属、絶縁膜、強誘電体膜積層構造とその製造方法

Also Published As

Publication number Publication date
KR20030090074A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
US5889696A (en) Thin-film capacitor device and RAM device using ferroelectric film
US5679969A (en) Ferroelectric based capacitor for use in memory systems and method for fabricating the same
KR100460595B1 (ko) 비휘발성 메모리에 사용되는 지르코늄 산화물 상의 단일 씨-축 납게르마늄산화물 박막과 그 제조방법
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JP3162718B2 (ja) 集積回路メモリー
US6376090B1 (en) Method for manufacturing a substrate with an oxide ferroelectric thin film formed thereon and a substrate with an oxide ferroelectric thin film formed thereon
JPH09162362A (ja) 不揮発性半導体記憶装置
JP4638232B2 (ja) 温度補償された強誘電キャパシタ装置およびその製造方法
US7183601B2 (en) Semiconductor device and method for manufacturing thereof
JP3159561B2 (ja) 結晶性薄膜用電極
KR100449072B1 (ko) 강유전체 소자 및 그 제조 방법
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JPH1056140A (ja) 強誘電体メモリ素子及びその製造方法
JP3138128B2 (ja) 誘電体薄膜構造物
US5892255A (en) Ferroelectric based capacitor for use in memory systems and method for fabricating the same
JP2001048645A (ja) 強誘電体薄膜及びその製造方法
JP2001338834A (ja) 誘電体キャパシタの製造方法
Kim Research overview and application trend in ferroelectric thin films
JPH0823073A (ja) 強誘電体薄膜キャパシタおよびその製造方法
KR101245293B1 (ko) 강유전체 메모리의 제조를 위한 강유전 물질
JP2000164818A (ja) 酸化物強誘電体薄膜被覆基板の製造方法及び酸化物強誘電体薄膜被覆基板
KR100277845B1 (ko) 비휘발성강유전체메모리소자및그제조방법
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
JPH10152398A (ja) 強誘電体薄膜の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100901

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee