KR20020001373A - 반도체 소자의 커패시터 제조 방법 - Google Patents
반도체 소자의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR20020001373A KR20020001373A KR1020000036047A KR20000036047A KR20020001373A KR 20020001373 A KR20020001373 A KR 20020001373A KR 1020000036047 A KR1020000036047 A KR 1020000036047A KR 20000036047 A KR20000036047 A KR 20000036047A KR 20020001373 A KR20020001373 A KR 20020001373A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- semiconductor device
- ruo
- manufacturing
- capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 27
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 33
- 229910052697 platinum Inorganic materials 0.000 claims description 31
- 229910019899 RuO Inorganic materials 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052741 iridium Inorganic materials 0.000 claims description 14
- 239000000203 mixture Substances 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052703 rhodium Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910004166 TaN Inorganic materials 0.000 claims description 3
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- 125000003545 alkoxy group Chemical group 0.000 claims description 3
- 229910052788 barium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000012805 post-processing Methods 0.000 claims 2
- 238000004381 surface treatment Methods 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 고유전율 값을 가지는 BST 유전체막을 이용한 커패시터를 제조 공정에서, 하부 전극을 형성하는 공정에서 확산 방지막이 산화되고, BST 유전체막에 포함된 산소가 하부 전극과 반응하여 BST 유전체막의 유전율이 저하되는 것을 방지하기 위하여, 하부전극 증착 시에는 산화기체 대신 NH3를 사용하여 하부 전극을 증착한 후 하부 전극의 표면을 얇게 산화 처리하고, 상부전극 증착 시에는 산화기체를 사용하여 상부 전극을 증착함으로써, 확산방지막과 접하는 하부전극의 표면은 산소가 거의 없는 전극으로 형성하고, BST 고유전체와 접하는 하부 및 상부전극 표면은 산소가 충분히 공급된 상태의 전극으로 형성할 수 있어, 확산 방지막 및 BST 유전체막의 막질을 향상시켜 우수한 전기적 특성을 가지는 커패시터를 제조할 수 있는 반도체 소자의 커패시터 제조 방법이 개시된다.
Description
본 발명은 반도체 소자의 커패시터 제조 방법에 관한 것으로, 특히 하부 전극과 BST 유전체막이 반응하여 BST 유전체막의 산소가 저하됨에 따라 커패시터의전기적 특성이 저하되는 것을 방지할 수 있는 커패시터 제조 방법에 관한 것이다.
최근 들어, 반도체 소자에서는 Pt, Ru, Ir 등의 귀금속류를 이용하여 BST(BaSrTiO3) 고유전체 커패시터의 전극으로 사용하는데, 전극과 BST 유전체막의 우수한 계면 특성을 확보하기 위해 이중전극을 사용하거나, 여러 가지 방법으로 전극의 표면을 후처리를 하고 있다. 그러나 종래의 방법으로 이중전극을 형성하기 위해서는 공정시간이 길뿐만 아니라, 이중전극 사이의 계면 특성(합금 형성 또는 adhesion 문제)도 조절해야 하는 어려움이 있다.
또한, DRAM의 집적도가 높아짐에 따라 우수한 단차 피복성을 확보하기 위해서는 MOCVD로 전극을 증착하는 것이 필수적이다.
종래의 MOCVD 전극 형성 기술은 전극 재료의 MO 소오스와 N2O, O2같은 산화기체가 유전율을 저하시키는 원인이 된다. 다시 말해, 하부전극 증착시 반응기체로 사용된 산소가 하부 전극 내에 소량으로 잔류하게 되는데, 후속 열처리 때 하부층으로 산소의 확산이 일어나 TiN 같은 확산방지막 또는 Si막을 산화시키는 문제가 발생하여 유전율 저하시킨다. 하부 전극을 형성하고 후속 열처리과정에서는, Ru, Ir 등의 하부 전극이 BST 유전체막의 성분인 산소를 빼앗아 산화물을 형성하게 됨에 따라 BST 유전체막의 산소가 줄어들어 유전율이 저하된다. 유전율의 저하는 커패시터의 전기적 특성이 저하되는 원인이 된다.
따라서, 본 발명은 하부 전극은 NH3가스를 반응 가스로 이용하여 형성한 후 표면만을 얇게 산화처리하고 상부 전극은 산화 가스를 이용하여 형성하므로, 확산 방지막과 접하는 하부전극의 계면에는 산소가 거의 없고 BST 유전체막과 접하는 상부 전극의 계면에는 산소가 충분한 상태로 형성되어, 확산 방지막의 산화 및 유전체막 산소성분 저하를 방지해 커패시터의 전기적 특성을 향상시킬 수 있는 반도체 소자의 커패시터 제조 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 소자의 커패시터 제조 방법을 설명하기 위하여 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 : 반도체 기판 2 : 층간 절연막
3 : 도프트 실리콘막 4 : 확산 방지막
5 : 하부 전극 5a : 하부 전극 산화층
6 : BST 유전체막 7 : 상부 전극
본 발명에 따른 반도체 소자의 커패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막 및 배선용 도프트 실리콘막을 형성하는 단계, 도프트 실리콘막 상에 확산 방지막을 형성하는 단계, 확산 방지막 상에 하부 전극을 형성하는 단계, 하부 전극의 표면을 후처리하여 하부 전극 산화층을 형성하는 단계, 하부 전극 산화층 상에 유전체막 및 상부 전극을 순차적으로 형성하는 단계를 포함하여 이루어진다.
상기의 단계에서, 층간 절연막은 SiO2, SiON 또는 표면만을 질화물 처리한 SiO2를 이용하여 1000 내지 10000Å의 두께로 형성한다.
확산 방지막은 CVD법 또는 PVD법으로 TiN, TaN, TiSiN, TaSiN, TiAIN 및 TaAIN 중 어느 하나를 이용하여 100 내지 2000Å의 두께로 형성한다.
하부 전극은 NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3중 어느 하나를 반응기체로 이용하여 RuR2, RuR3또는 Ru3(CO)12를 MO소오스로 하는 MOCVD법으로 형성한다. R은 H, C1-C8Alky1, C2-C10Alkeny1, C1-C8Alkoxy, C6-C10Ary1, β-diketonates, Cyclopentadieny1, C1-C8Alkylcyclopentadienyl, C1-C8Alkenylcyclopentadienyl 및 불소첨가된 유도체들을 의미한다. 또한, 하부 전극은 CVD법 또는 PVD법으로 Ru, lr, RuO2, lrO2, RuO2/Ru, lrO2/lr, Pd, Rh, Pt, BaxSr1-xRuO3/Ru(x=0 내지 1), CaxSr1-xRuO3/Ru(x=0 내지 1), lr/Ru, Ru/lr, Pt/Ru, Ru/Pt, RuO2/Pt, Pt/lr, lr/Pt 및 lrO2/Pt 중 어느 하나를 100 내지 2000Å의 두께로 형성할 수도 있다. 하부 전극을 형성한 후에는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위의 RTP 또는 퍼니스 방법으로 열처리를 실시한다.
하부 전극 산화층은 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 사용기체로 하는 플라즈마 방법 또는 RTP 방법으로 300 내지 900℃의 온도 범위에서 상기 하부 전극의 표면을 후처리하여 형성하거나, 300 내지 600℃의 온도범위에서 상기 하부 전극의 표면을 UV/O3처리하여 형성한다.
유전체막은 화학기상 증착법으로 BaxSr1-xTiO3또는 Ta2O5를 100 내지 1000Å의두께로 형성한다. 유전체막을 형성한 후에는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위 RTP 또는 퍼니스 방법으로 열처리를 실시하거나, 300 내지 600℃의 온도범위에서 UV/O3처리를 실시한다.
상부 전극은 NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3중 어느 하나를 반응기체로 이용하여, CVD법 또는 PVD법으로 Ru, Ir, RuO2, IrO2, Ru/RuO2, Ir/IrO2, Pd, Rh 및 Pt 등을 100 내지 2000Å 두께로 형성하거나, CVD법 또는 PVD법으로 Ru/BaxSr1-xRuO3(x=0∼1), Ru/CaxSr1-xRuO3(x=0∼1), Ir/Ru, Ru/Ir, Pt/Ru, Ru/Pt, Pt/RuO2, Pt/Ir, Ir/Pt 및 Pt/IrO2등을 100 내지 2000Å 두께로 형성한다. 상부 전극을 형성한 후에는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위에서 RTP 또는 퍼니스 방법으로 열처리를 실시한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 커패시터 제조 방법을 설명하기 위하여 도시한 단면도이다.
도 1을 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 SiO2, SiON 또는 표면만을 질화물 처리한 SiO2를 이용하여 1000 내지 10000Å의 두께로 층간 절연막(2)을 형성하고, 배선을 위해 도프트 실리콘막(3)을형성한다.
도프트 실리콘막(3)의 산화를 방지하기 위하여 도프트 실리콘막(3)위에 CVD법 또는 PVD법으로 TiN, TaN, TiSiN, TaSiN, TiAIN 및 TaAIN 중 어느 하나를 이용하여 100 내지 2000Å의 두께로 확산 방지막(4)을 형성한다.
확산 방지막(4) 상부에 RuR2, RuR3또는 Ru3(CO)12를 MO소오스로 하고, NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3중 어느 하나를 반응기체로 이용하는 MOCVD법으로 100 내지 2000Å 두께의 Ru 하부전극(5)을 형성한다. MO소오스의 화학기호에 포함된 R은 H, C1-C8Alky1, C2-C10Alkeny1, C1-C8Alkoxy, C6-C10Ary1, β-diketonates, Cyclopentadieny1, C1-C8Alkylcyclopentadienyl, C1-C8Alkenylcyclopentadienyl 및 불소첨가된 유도체들을 의미한다.
하부 전극(5)은 CVD법 또는 PVD법을 이용해 Ru, lr, RuO2, lrO2, RuO2/Ru, lrO2/lr, Pd, Rh, Pt, BaxSr1-xRuO3/Ru(x=0 내지 1), CaxSr1-xRuO3/Ru(x=0 내지 1), lr/Ru, Ru/lr, Pt/Ru, Ru/Pt, RuO2/Pt, Pt/lr, lr/Pt 및 lrO2/Pt 중 어느 하나를 100 내지 2000Å의 두께로 하여 형성할 수 있다.
상기 하부 전극(5)을 형성한 후에는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위의 RTP 또는 퍼니스 방법으로 열처리를 실시하여 하부 전극(5) 내의 불순물을 제거하고, 하부전극(5)을 결정화한다.
이후, 하부 전극(5)을 표면 처리하여 하부 전극 산화층(5a)을 형성하는데, 하부 전극 산화층(5a)은 N2, Ar, He, H2H2, O2, N2O, NH3, 또는 이들의 혼합기체를 사용기체로 하는 플라즈마 방법 또는 RTP 방법으로 300 내지 900℃의 온도 범위에서 상기 하부 전극의 표면을 후처리하여 형성한다. 또는, 300 내지 600℃의 온도범위에서 상기 하부 전극(5)의 표면을 UV/O3처리하여 형성한다.
하부 전극 산화층(5a)은 하부 전극(5) 상부에 형성되는 후속층과의 계면특성이 저하되는 것을 방지하기 위해서이다. 하부 전극 산화층(5a)을 형성하는 다른 이유는, 하부 전극(5) 형성 후 후속 열공정 등에서 하부 전극(5)의 표면에 심하게 산화되어 유효 산화막 두께가 증가하는 것을 방지하기 위하여 미리 얇은 산화층을 형성하는 것이다.
하부 전극 산화층(5a) 상부에 CVD법으로 BaxSr1-xTiO3또는 Ta2O5을 이용하여유전체막(6)을 100 내지 1000Å의 두께로 형성한 후, RTP 등의 열처리를 실시하여 유전체막(7)을 결정화하고, 유전체막(6) 내의 불순물을 제거한다.
유전체막(6)의 열처리는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위 RTP 또는 퍼니스 방법으로 실시하거나, 300 내지 600℃의 온도범위에서 UV/O3처리로 실시한다.
계속해서, 유전체막(6) 상에 상부전극(7)을 MOCVD 방법으로 증착하되, 산화 기체를 반응 기체로 이용하여 상부 전극(7)을 형성하므로써 유전체막(6)의 산소성분 저하를 방지하여 유전율을 향상시킨다. 상부 전극(7)을 형성한 후 RTP 등의 열처리를 통해 상부 전극(7)을 결정화하고 막내의 불순물을 제거한다.
상부 전극(7)은 NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3등의 산화기체로 이용하여 CVD법 또는 PVD법으로 Ru, Ir, RuO2, IrO2, Ru/RuO2, Ir/IrO2, Pd, Rh 및 Pt 등을 100 내지 2000Å 두께로 형성한다. 상부 전극(7)은 CVD법 또는 PVD법으로 Ru/BaxSr1-xRuO3(x=0∼1), Ru/CaxSr1-xRuO3(x=0∼1), Ir/Ru, Ru/Ir, Pt/Ru, Ru/Pt, Pt/RuO2, Pt/Ir, Ir/Pt 및 Pt/IrO2등을 100 내지 2000Å 두께로 형성할 수도 있다.
상부 전극(7)을 형성한 후의 열처리는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위에서 RTP 또는 퍼니스 방법으로 실시한다.
상기의 공정은 하부 전극 및 상부 전극의 형성 조건을 주변의 물질에 따라 각각의 조건에 맞게 최적화한다. 상기와 같은 방법으로 커패시터를 제조하면, 각각의 막 사이에서 확산이 최대한 방지되어 깨끗한 계면을 얻을 수 있기 때문에 우수한 누설전류 특성을 갖는 커패시터를 제조할 수 있다.
상술한 바와 같이, 본 발명은 하부 전극 및 상부 전극의 형성 조건을 다르게 해줌으로써 막과 막사이의 확산을 방지하고, 계면 특성을 향상시켜 커패시터의 전기적 특성을 향상시키는 효과가 있다.
Claims (17)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막 및 배선용 도프트 실리콘막을 형성하는 단계;상기 도프트 실리콘막 상에 확산 방지막을 형성하는 단계;상기 확산 방지막 상에 하부 전극을 형성하는 단계;상기 하부 전극의 표면을 후처리하여 하부 전극 산화층을 형성하는 단계;상기 하부 전극 산화층 상에 유전체막 및 상부 전극을 순차적으로 형성하는 단계로 이루어지는 것을 특징을 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 층간 절연막은 SiO2, SiON 또는 표면만을 질화물 처리한 SiO2를 이용하여 1000 내지 10000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 확산 방지막은 CVD법 또는 PVD법으로 TiN, TaN, TiSiN, TaSiN, TiAIN및 TaAIN 중 어느 하나를 이용하여 100 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극은 NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3중 어느 하나를 반응기체로 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극은 RuR2, RuR3또는 Ru3(CO)12를 MO소오스로 하는 MOCVD법으로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 5 항에 있어서,상기 R은 H, C1-C8Alky1, C2-C10Alkeny1, C1-C8Alkoxy, C6-C10Ary1, β-diketonates, Cyclopentadieny1, C1-C8Alkylcyclopentadienyl, C1-C8Alkenylcyclopentadienyl 및 불소첨가된 유도체들을 포함하는 것을 특징으로 하는반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극은 CVD법 또는 PVD법으로 Ru, lr, RuO2, lrO2, RuO2/Ru, lrO2/lr, Pd, Rh, Pt, BaxSr1-xRuO3/Ru(x=0 내지 1), CaxSr1-xRuO3/Ru(x=0 내지 1), lr/Ru, Ru/lr, Pt/Ru, Ru/Pt, RuO2/Pt, Pt/lr, lr/Pt 및 lrO2/Pt 중 어느 하나를 100 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극을 형성한 후, N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위의 RTP 또는 퍼니스 방법으로 열처리를 실시하는 것을 특징을 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극 산화층은 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 사용기체로 하는 플라즈마 방법 또는 RTP 방법으로 300 내지 900℃의 온도 범위에서 상기 하부 전극의 표면을 후처리하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 하부 전극 산화층은 300 내지 600℃의 온도범위에서 상기 하부 전극의 표면을 UV/O3처리하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 유전체막은 화학기상 증착법으로 BaxSr1-xTiO3또는 Ta2O5를 100 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 유전체막 열처리는 N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위 RTP 또는 퍼니스 방법으로 실시하는 것을 특징을 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 유전체막 열처리는 UV/O3처리로 300 내지 600℃의 온도범위에서 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 상부 전극은 NH3, O2, N2O, H2, N2+H2, O2, N2O 및 N2+NH3중 어느 하나를 반응기체로 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 상부 전극은 CVD법 또는 PVD법으로 Ru, Ir, RuO2, IrO2, Ru/RuO2, Ir/IrO2, Pd, Rh 및 Pt 등을 100 내지 2000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 상부 전극은 CVD법 또는 PVD법으로 Ru/BaxSr1-xRuO3(x=0∼1), Ru/CaxSr1-xRuO3(x=0∼1), Ir/Ru, Ru/Ir, Pt/Ru, Ru/Pt, Pt/RuO2, Pt/Ir, Ir/Pt 및 Pt/IrO2등을 100 내지 2000Å 두께로 형성하는 것을 특징을 하는 반도체 소자의 커패시터 제조 방법.
- 제 1 항에 있어서,상기 상부 전극을 형성한 후, N2, Ar, He, H2, O2, N2O, NH3, 또는 이들의 혼합기체를 이용하여 300 내지 900℃의 온도범위에서 RTP 또는 퍼니스 방법으로 열처리를 실시하는 것을 특징을 하는 반도체 소자의 커패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036047A KR100799048B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036047A KR100799048B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 커패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020001373A true KR20020001373A (ko) | 2002-01-09 |
| KR100799048B1 KR100799048B1 (ko) | 2008-01-28 |
Family
ID=19674487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036047A KR100799048B1 (ko) | 2000-06-28 | 2000-06-28 | 반도체 소자의 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100799048B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| KR100449072B1 (ko) * | 2002-05-21 | 2004-09-18 | 한국전자통신연구원 | 강유전체 소자 및 그 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100886699B1 (ko) * | 2002-10-31 | 2009-03-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
| KR20220037041A (ko) | 2020-09-16 | 2022-03-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058653A (ja) * | 1983-09-10 | 1985-04-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5820664A (en) * | 1990-07-06 | 1998-10-13 | Advanced Technology Materials, Inc. | Precursor compositions for chemical vapor deposition, and ligand exchange resistant metal-organic precursor solutions comprising same |
| US5164808A (en) * | 1991-08-09 | 1992-11-17 | Radiant Technologies | Platinum electrode structure for use in conjunction with ferroelectric materials |
| KR980006330A (ko) * | 1996-06-26 | 1998-03-30 | 김광호 | 반도체장치의 유전막 형성방법 |
| KR19980037953A (ko) * | 1996-11-22 | 1998-08-05 | 김광호 | 반도체 장치의 커패시터 제조방법 |
| KR19990012240A (ko) * | 1997-07-28 | 1999-02-25 | 윤종용 | 백금족 금속 전극을 구비하는 캐패시터 및 그 제조방법 |
| KR20010028836A (ko) * | 1999-09-27 | 2001-04-06 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
| KR20010113320A (ko) * | 2000-06-19 | 2001-12-28 | 박종섭 | 반도체 소자의 커패시터 제조 방법 |
-
2000
- 2000-06-28 KR KR1020000036047A patent/KR100799048B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| KR100449072B1 (ko) * | 2002-05-21 | 2004-09-18 | 한국전자통신연구원 | 강유전체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100799048B1 (ko) | 2008-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100624903B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP4399521B2 (ja) | キャパシタ、キャパシタ用電極、集積回路キャパシタ、及びそれらの製造方法 | |
| US6207561B1 (en) | Selective oxidation methods for metal oxide deposition on metals in capacitor fabrication | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US7371670B2 (en) | Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device | |
| KR20010035711A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100799048B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20030047372A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100673203B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100373161B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100503961B1 (ko) | 커패시터 제조 방법 | |
| KR100600333B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100671605B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100501636B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100379546B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조 방법 | |
| KR100646922B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100376257B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100646921B1 (ko) | 커패시터 제조 방법 | |
| KR20020002722A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20020047515A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100364804B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020050368A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20010016811A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20020002544A (ko) | 강유전체 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061123 Effective date: 20070627 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |