KR20010028836A - 반도체 장치의 커패시터 제조 방법 - Google Patents

반도체 장치의 커패시터 제조 방법 Download PDF

Info

Publication number
KR20010028836A
KR20010028836A KR1019990041311A KR19990041311A KR20010028836A KR 20010028836 A KR20010028836 A KR 20010028836A KR 1019990041311 A KR1019990041311 A KR 1019990041311A KR 19990041311 A KR19990041311 A KR 19990041311A KR 20010028836 A KR20010028836 A KR 20010028836A
Authority
KR
South Korea
Prior art keywords
film
lower electrode
aluminum oxide
metal
oxide film
Prior art date
Application number
KR1019990041311A
Other languages
English (en)
Inventor
원석준
유차영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990041311A priority Critical patent/KR20010028836A/ko
Publication of KR20010028836A publication Critical patent/KR20010028836A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치의 커패시터 제조 방법을 개시한다. 본 발명의 일 관점은, 반도체 기판 상에 알루미늄 원소, 질소 원소 및 알루미늄이 아닌 다른 금속 원소를 함유하는 도전막으로 하부 전극을 형성한다. 하부 전극 상에 상부 전극을 형성한다. 하부 전극을 산소 분위기에서 열처리하여 도전막에 함유된 알루미늄의 우선적인 산화를 이용하여 하부 전극과 상부 전극과의 계면에 알루미늄 산화물막을 형성한다.

Description

반도체 장치의 커패시터 제조 방법{Method of manufacturing capacitor for semiconductor device}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, MIM(Metal-Insulator-Metal) 구조의 커패시터(capacitor)를 제조하는 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 높은 정전 용량의 커패시터가 요구되고 있다. 이를 해결하는 방안으로 MIM 구조의 커패시터가 제시되고 있다. 그러나, MIM 구조로 커패시터를 형성하는 경우, 하부 전극에 금속 또는 금속 질화물막을 사용하고 있어, 유전막을 산소가 포함된 분위기에서 열처리할 경우 하부 전극이 불균일하게 산화되며 리키(leaky)한 물질을 형성할 수 있다.
예를 들어, 탄탈륨 질화물(TiN)과 실리콘 질화물(SiN)의 혼합물인 탄탈륨 실리콘 질화물(TaSiN)의 경우에, 대략 600℃ 이상의 온도 조건으로 산소 분위기에 열처리하면, 표면층에 이탄탈륨 오산화물(Ta2O5)의 막질이 형성되어 하부 전극과 유전막 구조가 이루어진다. 그러나, 이러한 전이 금속(transition metal)에 실리콘이 첨가된 형태의 화합물의 경우, 산화 분위기에 노출되면 표면에 실리콘 산화물(SiO2)이나 이탄탈륨 오산화물 또는 탄탈륨 이산화물(TaO2) 등과 같은 절연 물질의 상(phase)이 그다지 균일하게 형성되지 않아 산소의 막내로의 확산을 제어하기가 어렵다고 알려져 있다.
본 발명이 이루고자 하는 기술적 과제는, MIM 구조의 커패시터를 제조할 때 산소 분위기의 열처리를 이용하여 하부 전극 상에 균일하게 유전막을 형성할 수 있는 반도체 장치의 커패시터 제조 방법을 제공하는 데 있다.
도 1 및 도 2는 본 발명의 제1실시예에 의한 반도체 장치의 커패시터 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3은 본 발명의 제2실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
도 4 및 도 5는 본 발명의 제3실시예에 의한 반도체 장치의 커패시터 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 6 및 도 7은 본 발명의 제4실시예에 의한 반도체 장치의 커패시터 구조 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
＜도면의 주요 부호에 대한 간략한 설명＞
100; 하부 전극, 210; 알루미늄 산화물막,
230; 별도의 유전막, 250; 금속막,
300; 상부 전극.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 알루미늄 원소, 질소 원소 및 상기 알루미늄이 아닌 다른 금속 원소를 함유하는 도전막으로 하부 전극을 형성한다. 상기 하부 전극 상에 상부 전극을 형성한다. 상기 하부 전극을 산소 분위기에서 열처리하여 상기 도전막에 함유된 알루미늄의 우선적인 산화를 이용하여 상기 하부 전극과 상기 상부 전극과의 계면에 알루미늄 산화물막을 형성하는 단계를 포함한다.
상기 상부 전극을 형성하는 단계 이전에, 상기 알루미늄 산화물막과 상기 상부 전극의 계면에 별도의 유전막을 형성한다. 상기 알루미늄 산화물막을 형성하는 단계는 상기 하부 전극을 형성하는 단계 이후에 수행되거나 상기 별도의 유전막을 형성한다.
본 발명에 따르면, 하부 전극 상에 균일한 알루미늄 산화물막을 형성할 수 있어, 커패시터의 유전막을 균일하게 구현할 수 있다. 이에 따라, 커패시터의 정전 용량 증대를 구현할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 막이 개재되어질 수 있다.
도 1 내지 도 2는 본 발명의 제1실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 1은 하부 전극(100) 상에 알루미늄 산화물막(210)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 트랜지스터(도시되지 않음) 등이 형성된 반도체 기판(도시되지 않음) 상에 층간 절연막(도시되지 않음) 등을 개재하여 하부 전극(100)을 형성한다. 이러한 하부 전극(100)은 TiAlN, TaAlN 또는 WAlN 등과 같이 천이 금속(transition metal)의 질화물에 Al이 첨가된 형태, 즉, Al이 아닌 금속 원소, Al 및 질소(N)을 함유하는 도전막(이하 "M-Al-N막"이라 한다)으로 형성된다. 예를 들어, 대략 500Å 정도의 두께로 TiAlN막을 형성한다.
이러한 물질로 형성되는 도전막은 일반적으로 비정질상(amorphous phase)을 가지게 되어 비교적 우수한 내산화성을 가질 수 있다. 이러한 도전막은 TiN막 등이 칼럼 구조(columnar structure)를 갖는 데 반해 비정질상을 가지므로, 비정질상의 특성에 의해서 보다 우수한 내산화성을 나타낸다. 이와 같이 형성되는 도전막을 패터닝하여 하부 전극(100)을 형성한다.
한편, 하부 전극(100)은 다층 구조로 형성될 수 있으며, 이때, 상기한 바와 같은 M-Al-N막은 최상층에 위치하는 것이 바람직하다. 예를 들어, 상기한 바와 같은 M-Al-N막을 형성하고, M-Al-N막의 하부막으로 텅스텐(W)막, 탄탈륨(Ta)막 또는 티타늄(Ti)막 등을 도입하여 하부 전극(100)을 다층 구조로 형성할 수 있다. 또는, M-Al-N막의 하부막으로 TiN, TaN 또는 WN 등과 같은 금속 질화물로 이루어지는 막질이 도입될 수 있거나, TaON 또는 TiON 등과 같은 금속 질화산화물로 이루어지는 막질 또는 도핑된 실리콘막 등이 도입될 수 있다.
이후에, 하부 전극(100)을 산소 분위기로 열처리한다. 예를 들어, 건조 산소(Dry O2), 습한 산소(Wet O2) 등을 이용하거나, 급속 열적 산화법(raped thermal oxidation) 등을 이용하여 하부 전극(100)을 열처리한다. 이때, 열처리 온도는 대략 500℃ 내지 1000℃ 정도의 온도가 적절하다. 이러한 열처리는 플라즈마 산소(plasma-O2), 또는 오존(O3), 자외선 조사를 수반하는 오존 등을 이용하여 대략 200℃ 내지 대략 800℃ 정도의 온도로 열처리하는 공정으로 수행될 수 있다. 또는 열거한 열처리들은 연계 조합하여 다단계로 열처리를 수행할 수 있다.
이러한 열처리에 의해서 하부 전극(100)의 표면은 산화된다. 산화는 표면으로부터 이루어지며, 실질적으로 하부 전극(100)을 이루는 원소 중의 하나인 Al이 우선적으로 산화된다. 이는 알루미늄이 산소와의 결합 경향이 다른 원소, 예를 들어, Ta 또는 Ti 등에 비해 상대적으로 높기 때문이다.
일단, 하부 전극(100)의 표면에는 알루미늄 산화물(Al2O3)막(210)이 균일하게 형성되면, 알루미늄 산화물막(210)의 특성에 의해서 다른 원소의 산화는 억제될 수 있다. 보다 상세하게 설명하면, 알루미늄 산화물막(210)은 산소의 확산 또는 침입을 억제하는 특성을 가져, 하부 전극(100)의 내부로의 산화의 전파를 억제하는 역할을 할 수 있다. 따라서, 다른 금속 원소의 산화물, 예컨대, TiO2또는 Ta2O5등의 상이 형성되는 것이 억제될 수 있다. 이에 따라, 하부 전극(100)의 표면에는 알루미늄 산화물막(210)이 얇고 균일하게 형성될 수 있다.
상기한 열처리는 상술한 바와 같이 하부 전극(100)의 표면에 알루미늄 산화물막(210)을 형성하기 위해서 수행되므로, 알루미늄 산화물막(210)의 결정화 온도 이하의 온도 조건으로 수행되는 것이 바람직하다. 예를 들어, 대략 800℃ 이하의 온도에서 상기한 열처리를 수행함으로써, 비정질상으로 이루어지는 알루미늄 산화물막(210)을 얻는 것이 바람직하다. 이는, 비정질상의 알루미늄 산화물막(210)이 산소의 침입 또는 확산을 억제하는 데 보다 우수한 특성을 나타낼 수 있어 보다 균일한 알루미늄 산화물막(210)을 형성하는 데 유리하기 때문이다.
예를 들어, 상술한 바와 같이 하부 전극(100)을 대략 500Å 정도의 두께를 가지는 TiAlN막으로 형성할 때, 상기한 열처리는 산소 분위기에서 대략 650℃ 정도의 온도에서 수행될 수 있다. 이와 같은 열처리에 의해서 하부 전극(100)의 표면에 대략 50Å 정도 두께의 알루미늄 산화물막(210)이 균일하게 형성된다.
이와 같이 형성된 알루미늄 산화물막(210)은 상기한 바와 같이 비정질상을 가지므로, 알루미늄 산화물막(210)의 결정화 또는 불순물의 제거를 위해서 추가의 열처리를 수행할 수 있다. 이러한 추가의 열처리는 비활성 가스 분위기 또는 진공 분위기 등에서 수행되는 것이 바람직하다. 이와 같은 결정화를 통해서 알루미늄 산화물막(210)의 유전 상수의 증대를 구현할 수 있다.
이와 같이 형성되는 알루미늄 산화물막(210)은 그 자체의 유전 상수가 실리콘 산화물(SiO2)의 대략 2배 이상으로 크고, 우수한 누설 전류 특성을 나타낸다. 이에 따라, 커패시터의 유전막으로 이용될 수 있다.
도 2는 알루미늄 산화물막(210) 상에 상부 전극(300)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, Ru, Pt, Ir, W 또는 Ta 등과 같은 금속, TiN, TaN 또는 WN 등과 같은 금속 질화물, 또는 IrO2또는 RuO2등과 같은 전도성을 갖는 금속 산화물 등을 알루미늄 산화물막(210) 상에 증착하여 상부 전극(300)을 형성한다. 또는, 알루미늄 산화물막(210) 상에 금속 질화물에 산소 원소가 첨가된 형태인 TaON 또는 TiON 등과 같은 금속 질화산화물을 증착하거나 TaSiN, TaAlN, TiSiN 또는 TiAlN 등과 같은 삼원계 금속 질화물 또는 도핑된 실리콘 등을 증착하여 상부 전극(300)을 형성할 수 있다. 또는 이러한 물질막을 조합하여 다층 구조의 상부 전극(300)을 형성할 수 있다.
도 3은 본 발명의 제2실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.
제2실시예에서는 제1실시예에서와는 달리 알루미늄 산화물막(210) 상에 별도의 유전막(230)을 형성하는 단계를 더 포함한다. 제2실시예에서 제1실시예에서와 동일한 참조 부호는 동일한 부재를 의미한다.
도 3을 참조하면, 제1실시예의 도1을 참조하여 설명한 바와 같이 하부 전극(100) 상에 알루미늄 산화물막(210)을 형성한 후, 알루미늄 산화물막(210) 상에 별도의 유전막(230)을 더 형성한다. 별도의 유전막(230)은 고유전율 물질로 형성되어, 커패시터가 보다 높은 정전 용량을 구현하도록 한다.
보다 상세하게 설명하면, 도 1에서 설명한 바와 같이 하부 전극(100)을 산소 분위기로 제1열처리하여 알루미늄 산화물막(210)을 형성한다. 이후에, 알루미늄 산화물막(210) 상에 상기 알루미늄 산화물보다 높은 유전 상수를 가지는 고유전율 물질, 예컨대, Ta2O5또는 TiO2등과 같은 금속 산화물 계열이나 (Ba,Sr)TiO3또는 SrTiO3등과 같은 페로브스카이트(Perovskite) 구조를 가지는 유전 물질을 증착한다. 이와 같이 형성되는 별도의 유전막(230)은 정전 용량의 증가에 도움을 준다.
이후에, 상기한 별도의 유전막(230)의 유전 특성을 최대한 높이기 위해서, 상기 유전막(230)을 제2열처리한다. 바람직하게는 상기 별도의 유전막(230)을 이루는 유전 물질의 결정화 온도 이상에서 상기 제2열처리를 수행하여, 상기 유전막(250)을 결정화시킨다. 예를 들어, Ta2O5막을 별도의 유전막(230)으로 도입할 경우, 상기한 제2열처리는 대략 700℃ 이상의 온도에서 수행되는 것이 바람직하다. 또한, (Ba,Sr)TiO3을 별도의 유전막(230)으로 도입할 경우, 상기한 제2열처리는 대략 600℃ 이상의 온도에서 수행되는 것이 바람직하다. 이때, 상기한 제2열처리는 산소 분위기 또는 질소 등과 같은 비활성 가스를 포함하는 분위기 또는 진공 분위기에서 수행되는 것이 바람직하다.
이와 같이 별도의 유전막(230)을 형성한 이후에, 도 2를 참조하여 설명한 바와 같이 상부 전극(도 2의 300)을 형성하여 커패시터 구조를 완성한다.
도 4 내지 도 5는 본 발명의 제3실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
제3실시예에서 알루미늄이 아닌 금속 원소를 포함하는 금속막(250)을 하부 전극(100)의 표면과 접촉하도록 형성하고, 산소 분위기에서 열처리하여 금속막(250)을 금속 산화물막(250') 및 알루미늄 산화물막(210)을 형성한다. 그리고, 제2실시예에서 제1 및 제2실시예에서와 동일한 참조 부호는 동일한 부재를 의미한다.
도 4는 하부 전극(100) 상에 금속막(250)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 도 1을 참조하여 설명한 바와 같이 하부 전극(100)을 형성한다. 이후에, 하부 전극(100) 상에 알루미늄 이외의 전이 금속 원소 등으로 이루어지는 금속막(250)을 형성한다. 예를 들어, Ti, Ta 또는 W 등과 같은 전이 금속의 금속막(250)을 형성한다.
도 5는 금속막(250)을 산화시켜 금속 산화물막(250')을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 금속막(250)이 형성된 결과물을 산소 분위기를 수반하는 열처리한다. 예를 들어, 건조 산소 또는 습한 산소 등을 산소 분위기로 이용하거나, 급속 열적 산화법 등을 이용할 수 있다. 이때, 열처리 온도는 대략 500℃ 내지 1000℃ 정도의 온도가 적절하다. 이러한 열처리는 플라즈마 산소, 또는 오존, 자외선 조사를 수반하는 오존 등을 이용하여 대략 200℃ 내지 대략 800℃ 정도의 온도로 열처리를 수행할 수 있다. 또는 열거한 열처리들은 연계 조합하여 다단계로 열처리를 수행할 수 있다.
이에 따라, 금속막(250)은 산화되어 금속 산화물막(250')으로 전환된다. 예를 들어, TiO2또는 Ta2O5등으로 이루어지는 금속 산화물막(250')으로 전환된다. 이와 같은 금속 산화물막(250')은 비교적 높은 유전 상수를 나타내므로, 커패시터의 유전막으로 이용될 수 있다.
이때, 상기한 금속막(250)의 산화와 병행하여, 하부의 하부 전극(100)의 표면에도 산화 반응이 발생한다. 하부 전극(100)은 도 1을 참조하여 설명한 바와 같이 M-Al-N막으로 이루어지므로, 상기한 산화 반응에 의해서 앞서 설명한 바와 같이 그 표면에 알루미늄 산화물막(210)이 우선적으로 형성된다.
이와 같은 알루미늄 산화물막(210)은 도 1을 참조하여 설명한 바와 같이, 알루미늄 산화물의 우선적인 산화 및 산소의 확산 또는 침입 억제의 특성에 의해서 하부 전극(100)과 금속 산화물막(250')의 계면에 얇고 균일하게 형성될 수 있다.
이후에, 금속 산화물막(250') 상에 도 2를 참조하여 설명한 바와 같이 상부 전극을 형성한다.
도 6 내지 도 7은 본 발명의 제4실시예에 의한 반도체 장치의 커패시터 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
제4실시예에서는 제1 및 제3실시예에서와는 달리, 별도의 유전막(230)을 도입하고 있으며, 제2실시예에서와는 달리 별도의 유전막(230)을 형성한 후 알루미늄 산화물막(210)을 형성하는 열처리를 수행한다. 제4실시예에서 제1, 제2 및 제3실시예에서와 동일한 참조 부호는 동일한 부재를 의미한다.
도 6은 하부 전극(100) 상에 별도의 유전막(230)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 도 1을 참조하여 설명한 바와 같이 하부 전극(100)을 M-Al-N막 등으로 형성한다. 이후에, 하부 전극(100) 상에 도 3을 참조하여 설명한 바와 같이 별도의 유전막(230)을 형성한다. 이때, 도 3을 참조하여 설명한 바와는 달리 하부 전극(100)의 표면에 별도의 유전막(230)이 접촉하도록 형성한다.
즉, 알루미늄 산화물막(도 3의 210)의 개재 없이 하부 전극(100) 상에 알루미늄 산화물보다 높은 유전 상수를 가지는 고유전율 물질, 예컨대, Ta2O5또는 TiO2등과 같은 금속 산화물 계열이나 (Ba,Sr)TiO3또는 SrTiO3등과 같은 페로브스카이트 구조를 가지는 유전 물질을 증착하여 별도의 유전막(230)을 형성한다.
도 7은 산소 분위기의 열처리를 수행하여 알루미늄 산화물막(210)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 별도의 유전막(230)이 형성된 결과물 상에 산소 분위기의 열처리를 수행한다. 이와 같은 열처리에 의해서 유전막(230)과 하부 전극(100)의 계면에는 산소 반응에 의해서 하부 전극(100)에 함유된 알루미늄이 우선적으로 산화되어 균일한 알루미늄 산화물막(210)이 형성된다. 이후에, 유전막(230) 상에 상부 전극을 도 2를 참조하여 설명한 바와 같이 형성한다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 알루미늄을 함유하는 금속-알루미늄-질화물막으로 하부 전극을 형성하고, 하부 전극의 표면에 산소 분위기를 수반하는 열처리에 의한 균일한 알루미늄 산화물막을 형성할 수 있다. 알루미늄은 우선적인 산화 특성과 산소의 침입 또는 확산 억제 특성을 가지므로, 하부 전극에 함유된 다른 금속 원소의 산화를 억제하여 균일한 알루미늄 산화물막의 형성이 구현된다. 이에 따라, 보다 균일한 커패시터의 유전막을 구현할 수 있어, 커패시터의 정전 용량을 증대시킬 수 있다.

Claims (3)

  1. 반도체 기판 상에 알루미늄 원소, 질소 원소 및 상기 알루미늄이 아닌 다른 금속 원소를 함유하는 도전막으로 하부 전극을 형성하는 단계;
    상기 하부 전극을 산소 분위기에서 열처리하여 상기 도전막에 함유된 알루미늄의 우선적인 산화를 이용하여 상기 하부 전극 상에 알루미늄 산화물막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  2. 제1항에 있어서, 상기 상부 전극을 형성하는 단계 이전에,
    상기 알루미늄 산화물막과 상기 상부 전극의 계면에 별도의 유전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
  3. 제1항에 있어서, 상기 알루미늄 산화물막을 형성하는 단계는
    상기 하부 전극을 형성하는 단계 이후에 수행되거나 상기 별도의 유전막을 형성하는 단계 이후에 수행되는 것을 특징으로 하는 반도체 장치의 커패시터 제조 방법.
KR1019990041311A 1999-09-27 1999-09-27 반도체 장치의 커패시터 제조 방법 KR20010028836A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990041311A KR20010028836A (ko) 1999-09-27 1999-09-27 반도체 장치의 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041311A KR20010028836A (ko) 1999-09-27 1999-09-27 반도체 장치의 커패시터 제조 방법

Publications (1)

Publication Number Publication Date
KR20010028836A true KR20010028836A (ko) 2001-04-06

Family

ID=19612889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041311A KR20010028836A (ko) 1999-09-27 1999-09-27 반도체 장치의 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR20010028836A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799048B1 (ko) * 2000-06-28 2008-01-28 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
CN113314670A (zh) * 2020-02-26 2021-08-27 三星电子株式会社 电容器、包括其的半导体器件和电子设备、以及制造电容器的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799048B1 (ko) * 2000-06-28 2008-01-28 주식회사 하이닉스반도체 반도체 소자의 커패시터 제조 방법
CN113314670A (zh) * 2020-02-26 2021-08-27 三星电子株式会社 电容器、包括其的半导体器件和电子设备、以及制造电容器的方法
US11978761B2 (en) 2020-02-26 2024-05-07 Samsung Electronics Co., Ltd. Capacitor, semiconductor device including the same, and method of fabricating capacitor

Similar Documents

Publication Publication Date Title
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR101368147B1 (ko) 커패시터들을 형성하는 방법
US6586796B2 (en) Capacitor with high dielectric constant materials
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
KR20010020907A (ko) 내부 산소 소스를 가진 ｆｅｒａｍ 셀 및 산소 배출 방법
KR20090051634A (ko) 캐패시터 및 그 제조 방법
US6677217B2 (en) Methods for manufacturing integrated circuit metal-insulator-metal capacitors including hemispherical grain lumps
US20060154382A1 (en) Capacitor with high dielectric constant materials and method of making
US6828190B2 (en) Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant
US6849517B2 (en) Methods of forming capacitors including reducing exposed electrodes in semiconductor devices
JP4109304B2 (ja) 半導体装置およびその製造方法
KR20010028836A (ko) 반도체 장치의 커패시터 제조 방법
KR100459796B1 (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
KR100555483B1 (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법
KR19980037961A (ko) 반도체 소자의 커패시터 제조방법
KR19990080412A (ko) 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR20000043578A (ko) 캐패시터 제조방법
JP2001177075A (ja) 容量素子の製造方法および容量素子の製造装置
KR20010027082A (ko) 반도체 소자의 캐패시터 제조방법
KR20020043905A (ko) 캐패시터의 제조 방법
KR100611386B1 (ko) 탄탈륨산화막 커패시터의 제조방법
KR100671634B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100444305B1 (ko) 반도체소자의 캐패시터 형성방법
JP2002124647A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid