KR100373161B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents
반도체 소자의 캐패시터 제조 방법 Download PDFInfo
- Publication number
- KR100373161B1 KR100373161B1 KR10-1999-0039220A KR19990039220A KR100373161B1 KR 100373161 B1 KR100373161 B1 KR 100373161B1 KR 19990039220 A KR19990039220 A KR 19990039220A KR 100373161 B1 KR100373161 B1 KR 100373161B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- capacitor
- oxide film
- metal
- metal oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 24
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 24
- 229910000510 noble metal Inorganic materials 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 10
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 10
- 229910052703 rhodium Inorganic materials 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 10
- 239000010970 precious metal Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 239000013212 metal-organic material Substances 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 abstract description 11
- 238000007254 oxidation reaction Methods 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 하부 전극으로 Ru, Ir, Rh와 같은 귀금속(noble metal)을 사용하고 유전체막으로 Ta2O5를 사용하는 MIM(Metal Insulator Metal) 구조의 캐패시터에서 Ta2O5를 증착한 후에 실시하는 열처리 공정시 귀금속막의 표면이 산화되는 것을 방지하기 위하여, 하부 전극으로 Ru, Ir, Rh와 같은 귀금속으로 귀금속막을 형성한 후에 O2분위기에서 귀금속막 표면을 강제로 산화시켜 순도가 높고 도전성을 갖는 RuO2, IrO2, RhO2와 같은 금속 산화막(metal oxide film)을 얇게 형성하고, 이후 Ta2O5증착 및 열처리 공정을 실시하여 Ta2O5유전체막을 형성한다. 본 발명은 Ta2O5유전체막을 형성하기 전에 귀금속 표면에 도전성을 갖는 금속 산화막을 강제로 형성하므로, 후속 열처리시 귀금속막이 금속 산화막에 의해 더 이상의 산화가 방지되어 Ta2O5캐패시터의 누설 전류 특성을 개선할 수 있다.
Description
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 하부 전극으로 귀금속(noble metal)을 사용하고 유전체막으로 Ta2O5를 사용하는 MIM(Metal Insulator Metal) 구조의 캐패시터의 제조 공정에서, Ta2O5를 증착한 후에 실시하는 열처리 공정시 귀금속막 표면의 산화로 인한 유효 산화막 두께(Tox)의 증가를 방지하여 Ta2O5캐패시터의 누설 전류 특성을 개선시킬 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자의 제조 공정에서 Ta2O5와 같은 고 유전율의 물질을 이용한 캐패시터 제조에 있어서 소자의 고집적화에 따라 유전체막의 유효 산화막 두께(Tox) 감소 및 캐패시터의 누설 전류 특성의 개선이 요구되고 있다.
메모리 소자의 Ta2O5를 포함한 캐패시터 제조 공정시 하부 전극 물질로 폴리실리콘을 사용하는 경우 유효 산화막 두께를 30Å 이하로 감소시키는 것이 곤란하다. 그러나 금속 물질을 하부 전극으로 사용하는 경우 폴리실리콘과의 전기적 에너지 장벽 즉, 일 함수(work function)가 크므로 유효 산화막 두께를 감소시킬 수 있으며, 동일한 유효 산화막 두께에서의 누설 전류를 감소시킬 수 있다. 한편, 텅스텐과 같은 금속 물질을 하부 전극으로 이용하는 MIM(Metal Insulator Metal) 구조의 캐패시터 제조공정에서 텅스텐 하부 전극의 표면에 불순물이 함유된 산화막이 존재하게 되면 유전체막 증착 및 열처리 공정 후에 유전체막과 텅스텐 하부 전극사이에 막질이 나쁘고 절연체인 텅스텐 산화막에 의해 유효 산화막 두께가 증가하게 된다. 또한, 후속 열처리 온도에서도 텅스텐 산화막의 산소 확산에 의해 텅스텐 하부 전극의 산화가 추가로 발생하여 누설 전류 특성을 더욱 열화 시키는 문제가 있다.
이러한 문제로 인하여, 금속 물질을 상, 하부 전극으로 이용한 MIM 구조의 캐패시터 형성시 유전체막 증착 후의 열 공정에 의한 하부 전극의 표면 산화 방지, 캐패시터의 유효 산화막 두께 감소 및 누설 전류 특성이 개선된 신뢰성 있는 소자를 제조하기 위해서는 양질의 캐패시터 유전체막을 증착하는 방법과 함께 유전체막의 하부층인 하부 전극의 재료 선택과 그 표면 처리 방법도 매우 중요한 이슈(issue)로 대두되고 있다.
따라서, 본 발명은 MIM 구조의 캐패시터에서 하부 전극 재료로 Ru, Ir, Rh와 같은 귀금속을 사용하고, 유전체막으로 Ta2O5를 증착하기 전에 귀금속막의 표면을 강제로 산화시켜 순도가 높고 도전성을 갖는 금속 산화막을 형성시켜, 후속 Ta2O5증착 후 후속 열처리 공정을 진행하여도 하부 전극인 귀금속막이 산화되는 것이 방지되어 캐패시터의 누설 전류 특성을 개선시킬 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는 데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 하부 구조가 형성된 반도체 기판에 하부 전극으로 Ru, Ir 및 Rh중 어느 하나의 귀금속을 사용하여 귀금속막을 형성하는 단계; 상기 귀금속막의 표면에 도전성의 금속 산화막을 형성하는 단계; 상기 금속 산화막 상에 Ta2O5유전체막을 형성하는 단계; 및 상기 Ta2O5유전체막 상에 상부 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명에 따른 캐패시터 제조 방법을 설명하기 위해 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판 2: 실리콘 산화막
3: 제 1 폴리실리콘층 4: Ti막
5: TiN막 6: 귀금속막
7: 금속 산화막 8: Ta2O5유전체막
9: TiN막 10: 제 2 폴리실리콘층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 캐패시터 제조 방법을 설명하기 위해 도시한 단면도이다.
도 1a를 참조하면, 하부 구조가 형성된 반도체 기판(1) 상부에 실리콘 산화막(2)을 형성하고, 실리콘 산화막(2)상부에는 도핑된 제 1 폴리실리콘층(3)을 형성한다. 도핑된 제 1 폴리실리콘층(3) 상부에는 장벽 금속층(barrier metal layer)으로 Ti막(4)과 TiN막(5)을 순차적으로 형성한다.
상기에서, Ti막(4)은 스퍼터링(Sputtering)법으로 Ti를 100 내지 200Å 두께로 증착하여 형성한다. TiN막(5)은 원료물질로 Ti(N(CH3)2)4(TDMAT)를 이용하고 운반가스로는 He 와 Ar 을 사용하는 금속 유기 화학기상증착(MOCVD)법으로 100 내지 200Å 두께로 증착하여 형성한다. 이때 증착 조건은 원료물질의 유량을 200 내지 500 sccm으로 하고, 운반가스인 He 와 Ar의 유량을 각각 100 내지 300 sccm으로 하며, 반응로 내의 압력을 2 내지 10 Torr로 유지하고, 반응로 내부 온도를 300 내지 500℃의 온도로 한다. 이후, 500 내지 1000W 의 파워로 20 내지 50초 정도 플라즈마 처리를 수행한다.
도 1b를 참조하면, TiN막(5) 상부에 귀금속인 Ru, Ir 및 Rh중 어느 하나를 이용하여 귀금속막(6)을 형성하여 캐패시터의 하부 전극을 완성한다.
상기에서, 귀금속막(6)은 스퍼터링법이나 금속 유기물성 소오스를 이용하는 화학기상증착법으로 400 내지 600Å의 두께로 증착하여 형성한다.
도 1c를 참조하면, 귀금속막(6)의 표면에 생성된 불순물이 함유된 산화막을 세정 공정으로 제거한 후, 산화 공정을 실시하여 귀금속막(6)의 표면에 금속 산화막(7)을 강제로 형성시킨다.
상기에서, 세정 공정은 HF 용액을 사용한다. 금속 산화막(7)은 귀금속막(6)이 Ru일 경우 산화 공정에 의해 순도가 높고 도전성을 갖는 RuO2막이 되고, Ir일 경우 산화 공정에 의해 순도가 높고 도전성을 갖는 IrO2막이 되고, Rh일 경우 산화 공정에 의해 순도가 높고 도전성을 갖는 RhO2막이 된다. RuO2막, IrO2막 및 RhO2막과 같은 금속 산화막(7)은 10 내지 30Å의 두께로 형성한다. 금속 산화막(7)은 다음 3가지 방법 중 어느 하나를 적용하여 형성할 수 있다. 첫째, 350 내지 400℃의 온도에서 500W의 플라즈마 파워(plasma power)로 O2플라즈마 처리하는 방법이다. 둘째, 귀금속막(6) 표면에 O3가스를 불어넣은 상태에서 자외선을 조사하여 산소를 활성화시키는 방법으로서, 그 조건은 350 내지 400℃의 온도에서 25 내지 30 mW/㎠ 의 인텐시티 파워(intensity power)의 UV 램프를 사용한다. 셋째, O2분위기에서 550 내지 600℃의 온도로 급속 열처리(Rapid thermal annealing; RTA)하는 방법이다.
도 1d를 참조하면, 금속 산화막(7) 상에 Ta2O5유전체막(8)을 형성한다. Ta2O5 유전체막(8) 상에 TiN 막(9) 및 도핑된 제 2 폴리실리콘층(10)을 순차적으로 형성하여 캐패시터의 상부 전극을 완성한다. 이러한 일련의 공정에 의해 MIM 구조의 Ta2O5캐패시터가 제조된다.
상기에서, Ta2O5유전체막(8)은 원료물질로 Ta(C2H5O)5를 사용하고, 운반가스 및 산화제로 각각 N2가스와 O2가스를 이용하며, 이때 N2가스의 유량을 350 내지 450 sccm으로 유지하고, O2가스의 유량을 20 내지 50 sccm으로 유지하며, 반응로 내의 압력을 0.1 내지 0.6 Torr로 유지하고, 반응로 내의 온도를 350 내지 450℃의 온도로 하여 Ta2O5를 증착한 후, 600 내지 670℃의 온도에서 20 내지 60초 동안 N2가스 또는 O2가스를 이용하여 O2분위기로 급속 열처리 공정(Rapid thermal process; RTP)을 실시하거나, 350℃ 이하의 온도에서 O2플라즈마 어닐 공정을 수행하여 형성한다. TiN 막(9)은 화학기상증착법으로 형성한다.
상기한 본 발명의 기본적인 원리는 MIM 구조의 Ta2O5캐패시터의 하부 전극으로 산화 공정에 의해 도전성의 금속 산화물을 얻을 수 있는 재료인 Ru, Ir 또는 Rh를 사용하는 것이다. Ru, Ir 및 Rh 각각을 산화 공정에 의해 산화시켰을 때 얻어지는 금속 산화물인 RuO2, IrO2및 RhO2각각은 도전성 물질로서 하부 전극의 재료로도 사용가능하며, 또한 유전체막을 형성하기 위한 Ta2O5증착 및 열처리 공정시 산화 억제 역할을 한다.
상술한 바와 같이, 본 발명은 MIM 구조의 Ta2O5캐패시터 제조공정에서 산화 공정에 의해 도전성의 금속 산화물을 얻을 수 있는 재료인 Ru, Ir 또는 Rh를 사용하여 하부 전극을 형성하고, 이 하부 전극의 표면을 산화시켜 RuO2, IrO2및 RhO2와 같은 도전성의 금속 산화막을 형성하므로써, 유전체막 형성을 위한 Ta2O5증착 및 열처리 공정시 하부 전극이 더 이상 산화되는 것이 방지되어 캐패시터의 누설 전류 특성을 개선시킬 수 있다.
Claims (8)
- 하부 구조가 형성된 반도체 기판 상부에 하부 전극으로 Ru, Ir 및 Rh중 어느 하나의 귀금속을 사용하여 귀금속막을 형성하는 단계;산소 플라즈마 처리, 오존 가스 처리 및 급속 열처리 공정중 어느 하나의 공정을 실시하여 상기 귀금속막의 표면에 금속 산화막을 형성하는 단계;상기 금속 산화막 상부에 Ta2O5유전체막을 형성하는 단계; 및상기 Ta2O5유전체막 상부에 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 귀금속막은 스퍼터링법이나 금속 유기물성 소오스를 이용하는 화학기상증착법으로 400 내지 600Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 금속 산화막을 형성하기 전에 상기 귀금속막의 표면에 생성되는 불순물이 함유된 산화막을 제거하기 위하여 HF 용액으로 세정 공정을 실시하는 단계를 더추가하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 금속 산화막은 10 내지 30Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 금속 산화막은 상기 귀금속막이 상기 Ru, Ir 및 Rh중 어느 것으로 형성되느냐에 따라 RuO2막, IrO2막 및 RhO2막중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 산소 플라즈마 처리는 350 내지 400℃의 온도에서 500W의 플라즈마 파워로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 오존 가스 처리는 350 내지 400℃의 온도에서 25 내지 30 mW/㎠ 의 인텐시티 파워의 UV 램프를 사용하고, 상기 귀금속막 표면에 O3가스를 불어넣은 상태에서 자외선을 조사하여 산소를 활성화시키는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
- 제 1 항에 있어서,상기 급속 열처리 공정은 O2분위기에서 550 내지 600℃의 온도로 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0039220A KR100373161B1 (ko) | 1999-09-14 | 1999-09-14 | 반도체 소자의 캐패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0039220A KR100373161B1 (ko) | 1999-09-14 | 1999-09-14 | 반도체 소자의 캐패시터 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010027459A KR20010027459A (ko) | 2001-04-06 |
| KR100373161B1 true KR100373161B1 (ko) | 2003-02-25 |
Family
ID=19611392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0039220A KR100373161B1 (ko) | 1999-09-14 | 1999-09-14 | 반도체 소자의 캐패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100373161B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012002971A (ja) | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
| JP2012002972A (ja) * | 2010-06-16 | 2012-01-05 | Seiko Epson Corp | 偏光素子及びその製造方法、液晶装置、電子機器 |
| JP5760388B2 (ja) * | 2010-11-01 | 2015-08-12 | セイコーエプソン株式会社 | 偏光素子とその製造方法、プロジェクター、液晶装置、電子機器 |
| DE102018126804B4 (de) * | 2018-10-26 | 2020-09-24 | RF360 Europe GmbH | Verfahren zur Herstellung eines elektroakustischen Resonators und elektroakustische Resonatorvorrichtung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036154A (ko) * | 1995-03-20 | 1996-10-28 | 김광호 | 강유전성 캐패시터 |
-
1999
- 1999-09-14 KR KR10-1999-0039220A patent/KR100373161B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036154A (ko) * | 1995-03-20 | 1996-10-28 | 김광호 | 강유전성 캐패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010027459A (ko) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420847B1 (ko) | 박막커패시터의 제조방법 | |
| JPH0869998A (ja) | 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法 | |
| KR19980079665A (ko) | 반도체 장치의 커패시터 제조방법 | |
| JPH08335682A (ja) | 電子デバイス製造方法 | |
| KR20010078553A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100351238B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100373161B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100308131B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100387264B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100588888B1 (ko) | 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법 | |
| KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
| KR100799048B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| JP2002368086A (ja) | 半導体素子の配線形成方法 | |
| KR100646921B1 (ko) | 커패시터 제조 방법 | |
| KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100673187B1 (ko) | 커패시터 제조 방법 | |
| KR20010027082A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100347534B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100600333B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR970067859A (ko) | 반도체장치의 커패시터 형성방법 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100349693B1 (ko) | 강유전체 캐패시터의 형성 방법 | |
| KR20020011229A (ko) | 커패시터 제조 방법 | |
| KR20020002722A (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |