JPH0823073A - 強誘電体薄膜キャパシタおよびその製造方法 - Google Patents
強誘電体薄膜キャパシタおよびその製造方法Info
- Publication number
- JPH0823073A JPH0823073A JP6153197A JP15319794A JPH0823073A JP H0823073 A JPH0823073 A JP H0823073A JP 6153197 A JP6153197 A JP 6153197A JP 15319794 A JP15319794 A JP 15319794A JP H0823073 A JPH0823073 A JP H0823073A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- bismuth
- capacitor
- film capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inorganic Compounds Of Heavy Metals (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 基板面内および基板間の電気的特性のばらつ
きがなく不揮発性半導体記憶回路に適用可能な強誘電体
薄膜キャパシタおよびその製造方法を提供する。 【構成】 主として＜１０５＞軸が厚さ方向に配向した
ＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１）の
薄膜および該薄膜を挟む一対の電極９，１１からなるこ
とを特徴とする薄膜キャパシタである。この薄膜１０
は、下部電極９上にストロンチウム，ビスマス，タンタ
ル，ニオブのアルコキシドまたは有機金属塩を原料とし
た溶液を塗布後乾燥し、乾燥後の膜厚が２０〜８０nmの
範囲で６００〜８５０℃で結晶化させることを繰り返す
ことで形成する。
きがなく不揮発性半導体記憶回路に適用可能な強誘電体
薄膜キャパシタおよびその製造方法を提供する。 【構成】 主として＜１０５＞軸が厚さ方向に配向した
ＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１）の
薄膜および該薄膜を挟む一対の電極９，１１からなるこ
とを特徴とする薄膜キャパシタである。この薄膜１０
は、下部電極９上にストロンチウム，ビスマス，タンタ
ル，ニオブのアルコキシドまたは有機金属塩を原料とし
た溶液を塗布後乾燥し、乾燥後の膜厚が２０〜８０nmの
範囲で６００〜８５０℃で結晶化させることを繰り返す
ことで形成する。
Description
【０００１】
【産業上の利用分野】本発明は小型電子回路装置、特に
不揮発性半導体記憶装置に用いる強誘電体薄膜キャパシ
タに関する。
不揮発性半導体記憶装置に用いる強誘電体薄膜キャパシ
タに関する。
【０００２】
【従来の技術】従来より強誘電体薄膜を用いた薄膜キャ
パシタは開発されている。特に強誘電体としてチタン酸
ジルコン酸鉛（ＰＺＴ）を用いた強誘電体薄膜キャパシ
タは広く研究されている。しかしＰＺＴは分極反転を繰
り返すと特性が劣化する、いわゆる疲労現象が指摘され
ている。したがってＰＺＴ薄膜キャパシタを不揮発性半
導体記憶装置に適用した場合、読み出し・書き込み回数
が１０8 回に制限される（日経マイクロデバイス１９９
２年６月号Ｐ．８０）。
パシタは開発されている。特に強誘電体としてチタン酸
ジルコン酸鉛（ＰＺＴ）を用いた強誘電体薄膜キャパシ
タは広く研究されている。しかしＰＺＴは分極反転を繰
り返すと特性が劣化する、いわゆる疲労現象が指摘され
ている。したがってＰＺＴ薄膜キャパシタを不揮発性半
導体記憶装置に適用した場合、読み出し・書き込み回数
が１０8 回に制限される（日経マイクロデバイス１９９
２年６月号Ｐ．８０）。
【０００３】ＰＺＴ以外の強誘電体材料としてビスマス
系酸化物も研究されている。例えばジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス、第３２巻、４
０８６ページ（ＪＡＰＡＮＥＳＥ ＪＯＵＲＮＡＬ Ｏ
Ｆ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ， ＶＯＬ．３
２，Ｐ．４０８６）にはチタン酸ビスマス薄膜をＣＶＤ
法により作製した薄膜キャパシタが述べられている。ま
たインターナショナル・パブリケーション・ナンバーＷ
Ｏ９３／１２５４２（ＩＮＴＥＲＮＡＴＩＯＮＡＬ Ｐ
ＵＢＬＩＣＡＴＩＯＮ ＮＵＭＢＥＲ ＷＯ９３／１２
５４２）にはＳｒＢｉ2 Ｔａ2 Ｏ9 等のビスマス系酸化
物薄膜キャパシタと電荷転送用トランジスタよりなるメ
モリセルを用いた不揮発性半導体記憶装置が述べられて
おり、ビスマス系酸化物の疲労特性がきわめて優れてい
ることが指摘されている。
系酸化物も研究されている。例えばジャパニーズ・ジャ
ーナル・オブ・アプライド・フィジクス、第３２巻、４
０８６ページ（ＪＡＰＡＮＥＳＥ ＪＯＵＲＮＡＬ Ｏ
Ｆ ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ， ＶＯＬ．３
２，Ｐ．４０８６）にはチタン酸ビスマス薄膜をＣＶＤ
法により作製した薄膜キャパシタが述べられている。ま
たインターナショナル・パブリケーション・ナンバーＷ
Ｏ９３／１２５４２（ＩＮＴＥＲＮＡＴＩＯＮＡＬ Ｐ
ＵＢＬＩＣＡＴＩＯＮ ＮＵＭＢＥＲ ＷＯ９３／１２
５４２）にはＳｒＢｉ2 Ｔａ2 Ｏ9 等のビスマス系酸化
物薄膜キャパシタと電荷転送用トランジスタよりなるメ
モリセルを用いた不揮発性半導体記憶装置が述べられて
おり、ビスマス系酸化物の疲労特性がきわめて優れてい
ることが指摘されている。
【０００４】
【発明が解決しようとする課題】この従来のビスマス系
酸化物薄膜キャパシタは、ビスマス系酸化物が著しい異
方性を示すため、ビスマス系酸化物薄膜の配向性の不均
一性により薄膜キャパシタの電気的特性がばらついてし
まうという課題がある。すなわちビスマス系酸化物は層
状構造をもちａ軸ないしｂ軸方向には大きな自発分極を
有するが、ｃ軸方向の自発分極は極めて小さい。したが
って薄膜の配向が不均一な場合、自発分極量は薄膜キャ
パシタを作製した基板面内または基板ごとに変化する。
そのため自発分極の量により情報の１，０を記憶する不
揮発メモリを実現するには、重大な障害となる。
酸化物薄膜キャパシタは、ビスマス系酸化物が著しい異
方性を示すため、ビスマス系酸化物薄膜の配向性の不均
一性により薄膜キャパシタの電気的特性がばらついてし
まうという課題がある。すなわちビスマス系酸化物は層
状構造をもちａ軸ないしｂ軸方向には大きな自発分極を
有するが、ｃ軸方向の自発分極は極めて小さい。したが
って薄膜の配向が不均一な場合、自発分極量は薄膜キャ
パシタを作製した基板面内または基板ごとに変化する。
そのため自発分極の量により情報の１，０を記憶する不
揮発メモリを実現するには、重大な障害となる。
【０００５】
【課題を解決するための手段】本発明は、基板面内およ
び基板間の電気的特性のばらつきがなく不揮発性半導体
記憶回路に適用可能な強誘電体薄膜キャパシタおよびそ
の製造方法を提供するものである。このため本発明の薄
膜キャパシタは、主として＜１０５＞軸が厚さ方向に配
向したＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 の薄膜およ
び該薄膜を挟む一対の電極から構成されることにより上
記目的を達成している。
び基板間の電気的特性のばらつきがなく不揮発性半導体
記憶回路に適用可能な強誘電体薄膜キャパシタおよびそ
の製造方法を提供するものである。このため本発明の薄
膜キャパシタは、主として＜１０５＞軸が厚さ方向に配
向したＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 の薄膜およ
び該薄膜を挟む一対の電極から構成されることにより上
記目的を達成している。
【０００６】又、その製造方法としては、基板上に下部
電極層を形成し、ストロンチウム，ビスマス，タンタ
ル，ニオブのアルコキシドまたは有機金属塩を原料とし
た溶液を電極上に塗布後乾燥し、乾燥後の膜厚が２０〜
８０nmの範囲で６００〜８５０℃で結晶化させることを
繰り返してＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝
０〜１）の薄膜を形成し、さらに上部電極を形成するこ
とを特徴としている。
電極層を形成し、ストロンチウム，ビスマス，タンタ
ル，ニオブのアルコキシドまたは有機金属塩を原料とし
た溶液を電極上に塗布後乾燥し、乾燥後の膜厚が２０〜
８０nmの範囲で６００〜８５０℃で結晶化させることを
繰り返してＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2 Ｏ9 （ｘ＝
０〜１）の薄膜を形成し、さらに上部電極を形成するこ
とを特徴としている。
【０００７】
【実施例】図１は本発明の薄膜キャパシタの一実施例を
示す半導体記憶装置の断面図である。１はシリコン基
板、２は素子分離用のフィールド酸化膜、３はゲート絶
縁膜、４はポリシリコン等のワード線、５、５′は電荷
転送用トランジスタのソースまたはドレインになる不純
物拡散領域、６は層間絶縁膜、７はポリシリコン、８は
シリコン拡散バリアメタル層となる窒化チタン層、９は
白金層である。白金層はパターニングされて個々の独立
した強誘電体キャパシタの一方の電極となる。
示す半導体記憶装置の断面図である。１はシリコン基
板、２は素子分離用のフィールド酸化膜、３はゲート絶
縁膜、４はポリシリコン等のワード線、５、５′は電荷
転送用トランジスタのソースまたはドレインになる不純
物拡散領域、６は層間絶縁膜、７はポリシリコン、８は
シリコン拡散バリアメタル層となる窒化チタン層、９は
白金層である。白金層はパターニングされて個々の独立
した強誘電体キャパシタの一方の電極となる。
【０００８】次にこの基板上にＳｒＢｉ2 Ｔａ2 Ｏ9 の
強誘電体薄膜層１０を作製する方法を説明する。ジイソ
プロポキシストロンチウム０．１ｍｏｌ，硝酸ビスマス
０．２ｍｏｌ，テトラエトキシタンタル０．２ｍｏｌを
氷酢酸１００ｍｌに溶解し１００℃で２４時間加熱攪拌
する。この溶液をキシレンで０．１Ｍに希釈した後、上
記した基板上に３０００ｒｐｍで１分間スピンコート
し、２５０℃で１０ｍｉｎ乾燥する。乾燥後の膜厚は約
３０nmである。この膜厚が８０nm以下の範囲にあればク
ラック等を生じることなく成膜することができる。また
膜厚が２０nm以下では膜が不連続になり実用的でない。
これを乾燥後酸素雰囲気中で８００℃で１０分間熱処理
する。熱処理の温度としては、６００℃以下であると結
晶化せず、８５０℃以上であると、ビスマスが揮発する
ため（酸化ビスマスの融点は８３０℃である）、好まし
くない。この熱処理により薄膜は結晶化する。その際基
板との界面より結晶化が起こるため、結晶がエピタキシ
ャルに成長し＜１０５＞に配向した膜を得ることができ
る。結晶化の際の膜厚が８０nm以上になると膜中で結晶
化がランダムに起こり、配向した膜は得られない。この
塗布および熱処理を繰り返すことにより最初に得られた
配向を維持し、より大きな膜厚をもった膜を得ることが
できる。本実施例では合計６回繰り返し膜厚約２００nm
の＜１０５＞に配向したＳｒＢｉ2 Ｔａ2 Ｏ9 膜１０を
作製した。ビスマスを５％から１５％過剰にすることに
より、より緻密に結晶化することができる。このような
通常の熱処理法以外に赤外線ランプによる急速加熱によ
り熱処理を行うこともできる。この上に上部電極白金層
１１が形成される。
強誘電体薄膜層１０を作製する方法を説明する。ジイソ
プロポキシストロンチウム０．１ｍｏｌ，硝酸ビスマス
０．２ｍｏｌ，テトラエトキシタンタル０．２ｍｏｌを
氷酢酸１００ｍｌに溶解し１００℃で２４時間加熱攪拌
する。この溶液をキシレンで０．１Ｍに希釈した後、上
記した基板上に３０００ｒｐｍで１分間スピンコート
し、２５０℃で１０ｍｉｎ乾燥する。乾燥後の膜厚は約
３０nmである。この膜厚が８０nm以下の範囲にあればク
ラック等を生じることなく成膜することができる。また
膜厚が２０nm以下では膜が不連続になり実用的でない。
これを乾燥後酸素雰囲気中で８００℃で１０分間熱処理
する。熱処理の温度としては、６００℃以下であると結
晶化せず、８５０℃以上であると、ビスマスが揮発する
ため（酸化ビスマスの融点は８３０℃である）、好まし
くない。この熱処理により薄膜は結晶化する。その際基
板との界面より結晶化が起こるため、結晶がエピタキシ
ャルに成長し＜１０５＞に配向した膜を得ることができ
る。結晶化の際の膜厚が８０nm以上になると膜中で結晶
化がランダムに起こり、配向した膜は得られない。この
塗布および熱処理を繰り返すことにより最初に得られた
配向を維持し、より大きな膜厚をもった膜を得ることが
できる。本実施例では合計６回繰り返し膜厚約２００nm
の＜１０５＞に配向したＳｒＢｉ2 Ｔａ2 Ｏ9 膜１０を
作製した。ビスマスを５％から１５％過剰にすることに
より、より緻密に結晶化することができる。このような
通常の熱処理法以外に赤外線ランプによる急速加熱によ
り熱処理を行うこともできる。この上に上部電極白金層
１１が形成される。
【０００９】図２は上記の方法で得たＳｒＢｉ2 Ｔａ2
Ｏ9 薄膜のＸ線回折を示す曲線図である。このようにほ
ぼ完全に＜１０５＞に配向した膜を得ることができる。
Ｏ9 薄膜のＸ線回折を示す曲線図である。このようにほ
ぼ完全に＜１０５＞に配向した膜を得ることができる。
【００１０】図３はそれぞれ１０枚の８ｉｎｃｈシリコ
ンウェハー基板上に作製した本発明による配向膜と従来
の無配向膜による該薄膜キャパシタの自発分極を、基板
１枚につきランダムに選択した１０点での測定値、すな
わちそれぞれ計１００点での測定値の分布を測定値の平
均を１００として示した分布図である。このように本発
明による薄膜キャパシタの基板面内、および基板間での
自発分極の分布は非常に小さい。
ンウェハー基板上に作製した本発明による配向膜と従来
の無配向膜による該薄膜キャパシタの自発分極を、基板
１枚につきランダムに選択した１０点での測定値、すな
わちそれぞれ計１００点での測定値の分布を測定値の平
均を１００として示した分布図である。このように本発
明による薄膜キャパシタの基板面内、および基板間での
自発分極の分布は非常に小さい。
【００１１】なお本実施例はＳｒＢｉ2 Ｔａ2 Ｏ9 につ
いて述べたが、ＳｒＢｉ2 Ｎｂ2 Ｏ9 および両者の固溶
体ＳｒＢｉ2 （Ｔａ，Ｎｂ）2 Ｏ9 にも全く同様に適用
でき同様の効果を得ることができる。
いて述べたが、ＳｒＢｉ2 Ｎｂ2 Ｏ9 および両者の固溶
体ＳｒＢｉ2 （Ｔａ，Ｎｂ）2 Ｏ9 にも全く同様に適用
でき同様の効果を得ることができる。
【００１２】
【発明の効果】以上述べてきたように、本発明の薄膜キ
ャパシタおよびその製造方法によれば、基板面内および
基板間の電気的特性のばらつきがなく不揮発性半導体記
憶回路に適用可能な薄膜キャパシタを得ることができ
る。
ャパシタおよびその製造方法によれば、基板面内および
基板間の電気的特性のばらつきがなく不揮発性半導体記
憶回路に適用可能な薄膜キャパシタを得ることができ
る。
【図１】本発明の実施例による半導体記憶装置の断面図
である。
である。
【図２】本発明の実施例による強誘電体薄膜のＸ線回折
像である。
像である。
【図３】本発明の実施例による薄膜キャパシタの自発分
極の測定値の分布を示す分布図である。
極の測定値の分布を示す分布図である。
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ワード線 ５，５′ 不純物拡散領域 ６ 層間絶縁膜 ７ ポリシリコン ８ 下部電極バリアメタル層 ９ 下部電極 １０ 強誘電体 １１ 上部電極 １２ 層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108 27/10 ４５１
Claims (2)
- 【請求項１】主として＜１０５＞軸が厚さ方向に配向し
たＳｒＢｉ2 （Ｔａx Ｎｂ1-x ）2Ｏ9 （ｘ＝０〜１）
の薄膜および該薄膜を挟む一対の電極からなることを特
徴とする薄膜キャパシタ。 - 【請求項２】基板上に下部電極層を形成し、ストロンチ
ウム，ビスマス，タンタル，ニオブのアルコキシドまた
は有機金属塩を原料とした溶液を電極上に塗布後乾燥
し、乾燥後の膜厚が２０〜８０nmの範囲で６００〜８５
０℃で結晶化させることを繰り返してＳｒＢｉ2 （Ｔａ
x Ｎｂ1-x ）2 Ｏ9 （ｘ＝０〜１）の薄膜を形成し、さ
らに上部電極を形成することを特徴とする薄膜キャパシ
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153197A JP2658878B2 (ja) | 1994-07-05 | 1994-07-05 | 強誘電体薄膜キャパシタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6153197A JP2658878B2 (ja) | 1994-07-05 | 1994-07-05 | 強誘電体薄膜キャパシタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823073A true JPH0823073A (ja) | 1996-01-23 |
| JP2658878B2 JP2658878B2 (ja) | 1997-09-30 |
Family
ID=15557170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6153197A Expired - Fee Related JP2658878B2 (ja) | 1994-07-05 | 1994-07-05 | 強誘電体薄膜キャパシタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658878B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008255A1 (fr) * | 1996-08-20 | 1998-02-26 | Hitachi, Ltd. | Procede de fabrication de dispositif a oxyde dielectrique et memoire et semi-conducteur utilisant ce dispositif |
| KR100321699B1 (ko) * | 1998-12-30 | 2002-03-08 | 박종섭 | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
| US6855973B2 (en) | 2001-09-21 | 2005-02-15 | Sharp Kabushiki Kaisha | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation |
-
1994
- 1994-07-05 JP JP6153197A patent/JP2658878B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998008255A1 (fr) * | 1996-08-20 | 1998-02-26 | Hitachi, Ltd. | Procede de fabrication de dispositif a oxyde dielectrique et memoire et semi-conducteur utilisant ce dispositif |
| US6548342B1 (en) * | 1996-08-20 | 2003-04-15 | Hitachi, Ltd. | Method of producing oxide dielectric element, and memory and semiconductor device using the element |
| KR100321699B1 (ko) * | 1998-12-30 | 2002-03-08 | 박종섭 | 니오비움-탄탈륨합금접착막을이용한강유전체캐패시터형성방법 |
| US6855973B2 (en) | 2001-09-21 | 2005-02-15 | Sharp Kabushiki Kaisha | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation |
| JP2004296923A (ja) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658878B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| JP3258899B2 (ja) | 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法 | |
| WO2001024265A1 (fr) | Memoire non volatile | |
| JPWO2007116442A1 (ja) | 半導体装置及びその製造方法 | |
| JP2002535838A (ja) | 強誘電体薄膜を有する強誘電体メモリおよび製造方法 | |
| JPH09162362A (ja) | 不揮発性半導体記憶装置 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| JPH10270654A (ja) | 半導体記憶装置 | |
| JP2003258202A (ja) | 半導体装置の製造方法 | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JP2004319651A (ja) | メモリの素子及びその製造方法 | |
| JPH1012832A (ja) | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 | |
| JP2878986B2 (ja) | 薄膜キャパシタ及び半導体記憶装置 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| JP3641142B2 (ja) | 強誘電体メモリ | |
| JP2658878B2 (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP2004296681A (ja) | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタおよび強誘電体キャパシタの製造方法ならびに強誘電体メモリ | |
| JPH104181A (ja) | 強誘電体素子及び半導体装置 | |
| JP2003060168A (ja) | 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法 | |
| JP3244311B2 (ja) | 半導体装置の製造方法 | |
| JP3261735B2 (ja) | 誘電体素子の製造方法 | |
| JPH08340084A (ja) | 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜 | |
| JP3116048B2 (ja) | 強誘電体層を有する半導体素子及びその製法 | |
| JP3105378B2 (ja) | 結晶性薄膜の成形法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970506 |
|
| LAPS | Cancellation because of no payment of annual fees |