JP3105378B2 - 結晶性薄膜の成形法 - Google Patents
結晶性薄膜の成形法Info
- Publication number
- JP3105378B2 JP3105378B2 JP05122756A JP12275693A JP3105378B2 JP 3105378 B2 JP3105378 B2 JP 3105378B2 JP 05122756 A JP05122756 A JP 05122756A JP 12275693 A JP12275693 A JP 12275693A JP 3105378 B2 JP3105378 B2 JP 3105378B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- ferroelectric
- substrate
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】本発明は金属酸化物薄膜などの薄膜の形成
法に関する。さらに詳しくは、強誘電体膜を使用した半
導体記憶装置、圧電素子、電気光学素子などに用いられ
る結晶性の薄膜の形成法に関する。
法に関する。さらに詳しくは、強誘電体膜を使用した半
導体記憶装置、圧電素子、電気光学素子などに用いられ
る結晶性の薄膜の形成法に関する。
【０００２】
【従来の技術】近年、強誘電体を集積回路のメモリやキ
ャパシタに応用する研究が盛んになっている。中でも強
誘電体を使用したメモリは、ＤＲＡＭと同等またはそれ
以下にセル面積を小さくすることができ、ＥＥＰＲＯＭ
のような不揮発性を付加することにより不揮発性ＤＲＡ
Ｍとして使用されうる。
ャパシタに応用する研究が盛んになっている。中でも強
誘電体を使用したメモリは、ＤＲＡＭと同等またはそれ
以下にセル面積を小さくすることができ、ＥＥＰＲＯＭ
のような不揮発性を付加することにより不揮発性ＤＲＡ
Ｍとして使用されうる。
【０００３】このような強誘電体膜を用いた不揮発性半
導体記憶装置の構造としては、たとえば図６（ａ）〜
（ｃ）に示すように、金属膜−強誘電体膜−半導体層構
造のＦＥＴ（以下、ＭＦＳ−ＦＥＴという）、金属膜−
強誘電体膜−絶縁膜−半導体層構造のＦＥＴ（以下、Ｍ
ＦＩＳ−ＦＥＴという）、金属膜−強誘電体膜−金属膜
−絶縁膜−半導体層構造のＦＥＴ（以下、ＭＦＭＩＳ−
ＦＥＴという）が考えられている。
導体記憶装置の構造としては、たとえば図６（ａ）〜
（ｃ）に示すように、金属膜−強誘電体膜−半導体層構
造のＦＥＴ（以下、ＭＦＳ−ＦＥＴという）、金属膜−
強誘電体膜−絶縁膜−半導体層構造のＦＥＴ（以下、Ｍ
ＦＩＳ−ＦＥＴという）、金属膜−強誘電体膜−金属膜
−絶縁膜−半導体層構造のＦＥＴ（以下、ＭＦＭＩＳ−
ＦＥＴという）が考えられている。
【０００４】まず、図６（ａ）はＭＦＳ−ＦＥＴ構造の
例で、たとえばｐ型の半導体基板21の表面に強誘電体膜
27およびゲート電極28が形成され、該強誘電体膜27の下
側の半導体基板21の表面のチャネル領域26の両側にたと
えばｎ+ 型の不純物領域が形成されてソース領域22、ド
レイン領域23が形成され、ＭＦＳ−ＦＥＴが構成されて
いる。ここで、強誘電体膜27は酸化物ペロブスカイト構
造を有するＰＺＴ（Ｐｂ（Ｚｒ1-x Ｔｉx ）Ｏ3 ）、Ｐ
ＬＺＴ（Ｐｂ1-x Ｌａx （Ｚｒ1-y Ｔｉy ）
1-x/4 Ｏ3 ）、ＰｂＴｉＯ3 、ＢａＴｉＯ3 などを用い
ることが強誘電体の分極特性の点から考えられている。
また、ゲート電極28は強誘電体膜27との整合性の点から
白金を用いることが考えられている。
例で、たとえばｐ型の半導体基板21の表面に強誘電体膜
27およびゲート電極28が形成され、該強誘電体膜27の下
側の半導体基板21の表面のチャネル領域26の両側にたと
えばｎ+ 型の不純物領域が形成されてソース領域22、ド
レイン領域23が形成され、ＭＦＳ−ＦＥＴが構成されて
いる。ここで、強誘電体膜27は酸化物ペロブスカイト構
造を有するＰＺＴ（Ｐｂ（Ｚｒ1-x Ｔｉx ）Ｏ3 ）、Ｐ
ＬＺＴ（Ｐｂ1-x Ｌａx （Ｚｒ1-y Ｔｉy ）
1-x/4 Ｏ3 ）、ＰｂＴｉＯ3 、ＢａＴｉＯ3 などを用い
ることが強誘電体の分極特性の点から考えられている。
また、ゲート電極28は強誘電体膜27との整合性の点から
白金を用いることが考えられている。
【０００５】図６（ｂ）はＭＦＩＳ−ＦＥＴ構造の例で
強誘電体膜27と半導体基板21とのあいだにたとえばＣａ
Ｆ2 やＳｉＯ2 などの絶縁膜25を介在させることによ
り、強誘電体膜27であるＰＺＴのＰｂ、Ｔｉなどが半導
体基板21に溶け込むのを防止するためのものである。
強誘電体膜27と半導体基板21とのあいだにたとえばＣａ
Ｆ2 やＳｉＯ2 などの絶縁膜25を介在させることによ
り、強誘電体膜27であるＰＺＴのＰｂ、Ｔｉなどが半導
体基板21に溶け込むのを防止するためのものである。
【０００６】また、図６（ｃ）はＭＦＭＩＳ−ＦＥＴ構
造の例で（ｂ）の強誘電体膜27と絶縁膜25とのあいだに
さらに白金などの電極膜24を介在させたもので、この電
極膜24は強誘電体膜27の配向性を向上させるものであ
る。すなわち、ＳｉＯ2 などの絶縁膜25はアモルファス
であり、ＰＺＴなどの強誘電体膜27は結晶質であり、ア
モルファス上に強誘電体膜27を形成すると配向性のない
膜となる。しかし白金膜は（１１１）配向性を有する膜
がえられ、その上に形成されるＰＺＴも配向性を有する
結晶膜になるからである。
造の例で（ｂ）の強誘電体膜27と絶縁膜25とのあいだに
さらに白金などの電極膜24を介在させたもので、この電
極膜24は強誘電体膜27の配向性を向上させるものであ
る。すなわち、ＳｉＯ2 などの絶縁膜25はアモルファス
であり、ＰＺＴなどの強誘電体膜27は結晶質であり、ア
モルファス上に強誘電体膜27を形成すると配向性のない
膜となる。しかし白金膜は（１１１）配向性を有する膜
がえられ、その上に形成されるＰＺＴも配向性を有する
結晶膜になるからである。
【０００７】このＭＦＳ−ＦＥＴのゲート電極28と半導
体基板21とのあいだに、ゲート電極28が正電圧となるよ
うに充分な分極がえられる電圧が印加されると、図６
（ｄ）に示すように分極され、半導体基板21のチャネル
領域26に電子が誘起されて空乏層が形成される。そのた
め、あらかじめゲート電極に抗電界以上の電圧を印加す
るばあいと印加しないばあいの２通りに記憶状態を区分
けしておくことにより、抗電界以上の電圧が印加されて
いるばあいには、ゲート電極が０Ｖであっても、ｎ+ 型
領域のソース領域22、ドレイン領域23に電圧が印加され
ていると導通状態になり、ソース領域22に連結されたセ
ンスアンプ（図示せず）などを通じて強誘電体膜27の記
憶状態を読み出すことができる。
体基板21とのあいだに、ゲート電極28が正電圧となるよ
うに充分な分極がえられる電圧が印加されると、図６
（ｄ）に示すように分極され、半導体基板21のチャネル
領域26に電子が誘起されて空乏層が形成される。そのた
め、あらかじめゲート電極に抗電界以上の電圧を印加す
るばあいと印加しないばあいの２通りに記憶状態を区分
けしておくことにより、抗電界以上の電圧が印加されて
いるばあいには、ゲート電極が０Ｖであっても、ｎ+ 型
領域のソース領域22、ドレイン領域23に電圧が印加され
ていると導通状態になり、ソース領域22に連結されたセ
ンスアンプ（図示せず）などを通じて強誘電体膜27の記
憶状態を読み出すことができる。
【０００８】
【発明が解決しようとする課題】前述のＭＦＳ構造のよ
うにシリコンなどの半導体層上に酸化物強誘電体膜を直
接成膜しようとすると、強誘電体膜と半導体層の界面に
ＳｉＯ2 などの不要な膜が生成されてしまう。このよう
な膜が生成されると動作電圧が増大するだけでなく、ト
ラップ準位の発生により膜中に電子がトラップされ、残
留分極による電荷を打ち消してしまうなどの問題があ
る。
うにシリコンなどの半導体層上に酸化物強誘電体膜を直
接成膜しようとすると、強誘電体膜と半導体層の界面に
ＳｉＯ2 などの不要な膜が生成されてしまう。このよう
な膜が生成されると動作電圧が増大するだけでなく、ト
ラップ準位の発生により膜中に電子がトラップされ、残
留分極による電荷を打ち消してしまうなどの問題があ
る。
【０００９】また、バッファ層を設けたＭＦＩＳ構造で
はバッファ層としてあげられる物質、たとえばＣａ
Ｆ2 、ＺｒＯ2 、ＳｉＯ2 などはどれも強誘電体と比べ
て比誘電率が３〜７程度と小さく、強誘電体膜との積層
キャパシタ構造になると電界の大部分がバッファ層にと
られてしまい、強誘電体膜に充分な電界を印加するため
には大きな電圧を印加する必要がある。この対策として
バッファ層を薄くすることが考えられるが、ＣａＦ2 や
ＺｒＯ2 などの薄膜化技術は進んでいないうえ、薄膜化
することにより、絶縁破壊が小さくなるという背反現象
が起る。さらにＳｉＯ2 上には強誘電体薄膜を密着性よ
く形成することができず信頼性が低下し、バッファ層を
設ける構造も実用化に至っていない。
はバッファ層としてあげられる物質、たとえばＣａ
Ｆ2 、ＺｒＯ2 、ＳｉＯ2 などはどれも強誘電体と比べ
て比誘電率が３〜７程度と小さく、強誘電体膜との積層
キャパシタ構造になると電界の大部分がバッファ層にと
られてしまい、強誘電体膜に充分な電界を印加するため
には大きな電圧を印加する必要がある。この対策として
バッファ層を薄くすることが考えられるが、ＣａＦ2 や
ＺｒＯ2 などの薄膜化技術は進んでいないうえ、薄膜化
することにより、絶縁破壊が小さくなるという背反現象
が起る。さらにＳｉＯ2 上には強誘電体薄膜を密着性よ
く形成することができず信頼性が低下し、バッファ層を
設ける構造も実用化に至っていない。
【００１０】さらに、ＭＦＭＩＳ構造にしても前述の低
誘電率の誘電体膜に印加電圧の大部分がとられ、強誘電
体膜の分極反転に充分な電界を印加するためには、高い
電圧を印加しなければならないという問題がある。
誘電率の誘電体膜に印加電圧の大部分がとられ、強誘電
体膜の分極反転に充分な電界を印加するためには、高い
電圧を印加しなければならないという問題がある。
【００１１】さらに、これら強誘電体薄膜などのとくに
異方性の強い結晶性の薄膜を成膜するばあいには、基板
となる下地の材料により基板表面との格子定数や付着性
などの整合性の欠如に基づく結晶配向性が低下し、膜質
が非常にわるくなるという問題がある。
異方性の強い結晶性の薄膜を成膜するばあいには、基板
となる下地の材料により基板表面との格子定数や付着性
などの整合性の欠如に基づく結晶配向性が低下し、膜質
が非常にわるくなるという問題がある。
【００１２】また、前述の半導体記憶装置などに用いら
れる強誘電体膜としては、前述のようにＰＺＴなどの鉛
系の酸化物強誘電体の使用が検討されているが、これら
鉛系強誘電体は比誘電率が300 〜1000程度とかなり大き
く、抗電界が大きいため、動作電圧が高くなり、最近の
集積回路の微細化、動作電圧の低減化に適合しにくい。
しかし、比誘電率が大きく、抗電界が小さい材料を半導
体などの基板上に結晶性よく成膜することができないと
いう問題がある。
れる強誘電体膜としては、前述のようにＰＺＴなどの鉛
系の酸化物強誘電体の使用が検討されているが、これら
鉛系強誘電体は比誘電率が300 〜1000程度とかなり大き
く、抗電界が大きいため、動作電圧が高くなり、最近の
集積回路の微細化、動作電圧の低減化に適合しにくい。
しかし、比誘電率が大きく、抗電界が小さい材料を半導
体などの基板上に結晶性よく成膜することができないと
いう問題がある。
【００１３】本発明はこのような問題を解決して、基板
との整合性にかかわらず、結晶性の薄膜を良質な膜とし
て形成する方法を提供することを目的とする。
との整合性にかかわらず、結晶性の薄膜を良質な膜とし
て形成する方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の結晶性薄膜の形
成法は、基板上に結晶性薄膜を形成する方法であって、
該結晶性薄膜の成分元素からなり構造相転移を伴うバッ
ファ層を成膜し、さらに温度を変化させて前記結晶性薄
膜を成膜すると共に前記バッファ層を相転移させること
により単一相の薄膜とすることを特徴とするものであ
る。
成法は、基板上に結晶性薄膜を形成する方法であって、
該結晶性薄膜の成分元素からなり構造相転移を伴うバッ
ファ層を成膜し、さらに温度を変化させて前記結晶性薄
膜を成膜すると共に前記バッファ層を相転移させること
により単一相の薄膜とすることを特徴とするものであ
る。
【００１５】前記結晶性薄膜は強誘電体膜であってもよ
い。
い。
【００１６】前記バッファ層がＢｉ2 Ｔｉ2 Ｏ7 で前記
結晶性薄膜がＢｉ4 Ｔｉ3 Ｏ12であることが、抗電界が
小さくて半導体記憶装置などに用いる強誘電体膜として
好ましい。
結晶性薄膜がＢｉ4 Ｔｉ3 Ｏ12であることが、抗電界が
小さくて半導体記憶装置などに用いる強誘電体膜として
好ましい。
【００１７】本発明の半導体記憶装置の製法は、チャネ
ル領域と、該チャネル領域の両側に設けられたソース／
ドレイン領域と、前記チャネル領域上に設けられた強誘
電体膜とからなる半導体記憶装置の製法であって、該強
誘電体膜の形成を請求項１記載の方法により形成するこ
とを特徴とするものである。
ル領域と、該チャネル領域の両側に設けられたソース／
ドレイン領域と、前記チャネル領域上に設けられた強誘
電体膜とからなる半導体記憶装置の製法であって、該強
誘電体膜の形成を請求項１記載の方法により形成するこ
とを特徴とするものである。
【００１８】ここに構造相転移を伴うバッファ層とは、
たとえばＢｉ2 Ｔｉ2 Ｏ7 のような常誘電体の結晶構造
から温度により同じ成分元素で異なる結晶構造の強誘電
体であるＢｉ4 Ｔｉ3 Ｏ12に転移するような材料で、か
つ、基板と所望の結晶性薄膜（たとえばＢｉ4 Ｔｉ3 Ｏ
12）の双方と整合性のよい材料からなる中間層をいう。
たとえばＢｉ2 Ｔｉ2 Ｏ7 のような常誘電体の結晶構造
から温度により同じ成分元素で異なる結晶構造の強誘電
体であるＢｉ4 Ｔｉ3 Ｏ12に転移するような材料で、か
つ、基板と所望の結晶性薄膜（たとえばＢｉ4 Ｔｉ3 Ｏ
12）の双方と整合性のよい材料からなる中間層をいう。
【００１９】
【作用】本発明によれば基板と整合性のわるい結晶方向
を有する結晶性薄膜を形成するのに、基板および所望の
結晶性薄膜の両方と整合性の良いバッファ層を介在させ
て成膜しているため、緻密で質の良い結晶性薄膜を形成
することができる。しかもバッファ層はのちの熱処理に
より相転移を起し結晶性薄膜と同一相になるため、誘電
率の小さい膜は存在しなくなり、抗電界特性に何ら悪影
響を及ぼさない。
を有する結晶性薄膜を形成するのに、基板および所望の
結晶性薄膜の両方と整合性の良いバッファ層を介在させ
て成膜しているため、緻密で質の良い結晶性薄膜を形成
することができる。しかもバッファ層はのちの熱処理に
より相転移を起し結晶性薄膜と同一相になるため、誘電
率の小さい膜は存在しなくなり、抗電界特性に何ら悪影
響を及ぼさない。
【００２０】
【実施例】つぎに本発明の結晶性薄膜の形成法について
説明する。
説明する。
【００２１】本発明者は前述の強誘電体膜を利用した半
導体記憶装置の動作電圧を下げる観点から抗電界が低
く、しかも比誘電率が大きくてある程度の残留分極がえ
られる強誘電体膜としてＢｉ4 Ｔｉ3 Ｏ12のビスマス層
状構造強誘電体に着目し、その成膜化に鋭意検討を重ね
た。
導体記憶装置の動作電圧を下げる観点から抗電界が低
く、しかも比誘電率が大きくてある程度の残留分極がえ
られる強誘電体膜としてＢｉ4 Ｔｉ3 Ｏ12のビスマス層
状構造強誘電体に着目し、その成膜化に鋭意検討を重ね
た。
【００２２】Ｂｉ4 Ｔｉ3 Ｏ12は一種の変形ペロブスカ
イト構造で、異方性が非常に強い結晶で、自発分極Ｐｓ
はａｃ面内でａ軸より約５°傾いた方向にある。そのた
めａ軸に比べてｃ軸の自発分極は１／10以下と小さくな
るが、抗電界Ｅｃも同様に小さくなるため、大きな残留
分極を必要としない用途においては反転電圧が小さくな
る分ｃ軸方向の方が有利といえる。ｃ軸方向の抗電界は
４kV／cm、残留分極は４μＣ／cm2 、比誘電率は130 で
ある。
イト構造で、異方性が非常に強い結晶で、自発分極Ｐｓ
はａｃ面内でａ軸より約５°傾いた方向にある。そのた
めａ軸に比べてｃ軸の自発分極は１／10以下と小さくな
るが、抗電界Ｅｃも同様に小さくなるため、大きな残留
分極を必要としない用途においては反転電圧が小さくな
る分ｃ軸方向の方が有利といえる。ｃ軸方向の抗電界は
４kV／cm、残留分極は４μＣ／cm2 、比誘電率は130 で
ある。
【００２３】このＢｉ4 Ｔｉ3 Ｏ12のｃ軸配向膜は非常
に分極反転電圧が小さくなり、低電圧動作のＬＳＩなど
に応用できる。しかしＢｉ4 Ｔｉ3 Ｏ12は非常に複雑な
結晶構造をとり、異方性が非常に強い結晶であるため、
良質なｃ軸配向膜はえられていない。そこで本発明者が
鋭意検討した結果、ビスマス層状構造体では500 ℃以下
の低温で成膜すると非常に緻密で(111) 方向に強く配向
したＢｉ2 Ｔｉ2 Ｏ7薄膜がえられ、このＢｉ2 Ｔｉ2
Ｏ7 薄膜はＯ2 雰囲気中で基板温度を約630 ℃以上にす
るとＢｉ4 Ｔｉ3 Ｏ12に相転位し、Ｂｉ2 Ｔｉ2 Ｏ7 上
に成膜したＢｉ4 Ｔｉ3 Ｏ12と共に単一相のＢｉ4 Ｔｉ
3 Ｏ12の良質な膜がえられることを見出した。
に分極反転電圧が小さくなり、低電圧動作のＬＳＩなど
に応用できる。しかしＢｉ4 Ｔｉ3 Ｏ12は非常に複雑な
結晶構造をとり、異方性が非常に強い結晶であるため、
良質なｃ軸配向膜はえられていない。そこで本発明者が
鋭意検討した結果、ビスマス層状構造体では500 ℃以下
の低温で成膜すると非常に緻密で(111) 方向に強く配向
したＢｉ2 Ｔｉ2 Ｏ7薄膜がえられ、このＢｉ2 Ｔｉ2
Ｏ7 薄膜はＯ2 雰囲気中で基板温度を約630 ℃以上にす
るとＢｉ4 Ｔｉ3 Ｏ12に相転位し、Ｂｉ2 Ｔｉ2 Ｏ7 上
に成膜したＢｉ4 Ｔｉ3 Ｏ12と共に単一相のＢｉ4 Ｔｉ
3 Ｏ12の良質な膜がえられることを見出した。
【００２４】この(111) 方向に配向したＢｉ2 Ｔｉ2 Ｏ
7 はＰｔ／ＳｉＯ2 ／Ｓｉ(100) 基板表面のＰｔと格子
定数や付着性などの整合性がよく成膜することができる
と共に、Ｂｉ4 Ｔｉ3 Ｏ12とも整合性よく成膜する。す
なわち、Ｂｉ2 Ｔｉ2 Ｏ7 は格子定数がａ＝ 20.68Åの
立法晶であり、酸素−酸素間距離は5.17Åとなる。ゆえ
に、（１１１）面における酸素−酸素間距離は5.17×２
1/2 ＝7.311 Åとなる。
7 はＰｔ／ＳｉＯ2 ／Ｓｉ(100) 基板表面のＰｔと格子
定数や付着性などの整合性がよく成膜することができる
と共に、Ｂｉ4 Ｔｉ3 Ｏ12とも整合性よく成膜する。す
なわち、Ｂｉ2 Ｔｉ2 Ｏ7 は格子定数がａ＝ 20.68Åの
立法晶であり、酸素−酸素間距離は5.17Åとなる。ゆえ
に、（１１１）面における酸素−酸素間距離は5.17×２
1/2 ＝7.311 Åとなる。
【００２５】Ｂｉ4 Ｔｉ3 Ｏ12は格子定数がａ＝5.51Å
（ｂ＝ 1.007ａ）であるから、Ｂｉ4 Ｔｉ3 Ｏ12の(00
1) 面とＢｉ2 Ｔｉ2 Ｏ7 の(111) 面の格子定数のミス
マッチは45°ずれて成長するとすると約６％、ずれずに
成長するとＢｉ4 Ｔｉ3 Ｏ12のＯ−Ｏ４個とＢｉ2 Ｔｉ
2 Ｏ7 のＯ−Ｏ３個（単位格子だとＢｉ4 Ｔｉ3 Ｏ12４
個に対してＢｉ2 Ｔｉ2 Ｏ7 ３／４個）がミスマッチ0.
7 ％以下になり、いずれにしてもミスマッチは非常に小
さくなる。さらに、Ｂｉ2 Ｔｉ2 Ｏ7 は比誘電率が約10
〜20と小さいが、630 ℃付近まで温度をあげるとＢｉ4
Ｔｉ3 Ｏ12に転移するため、Ｂｉ2 Ｔｉ2 Ｏ7 は残ら
ず、この部分で電界を消耗することはない。
（ｂ＝ 1.007ａ）であるから、Ｂｉ4 Ｔｉ3 Ｏ12の(00
1) 面とＢｉ2 Ｔｉ2 Ｏ7 の(111) 面の格子定数のミス
マッチは45°ずれて成長するとすると約６％、ずれずに
成長するとＢｉ4 Ｔｉ3 Ｏ12のＯ−Ｏ４個とＢｉ2 Ｔｉ
2 Ｏ7 のＯ−Ｏ３個（単位格子だとＢｉ4 Ｔｉ3 Ｏ12４
個に対してＢｉ2 Ｔｉ2 Ｏ7 ３／４個）がミスマッチ0.
7 ％以下になり、いずれにしてもミスマッチは非常に小
さくなる。さらに、Ｂｉ2 Ｔｉ2 Ｏ7 は比誘電率が約10
〜20と小さいが、630 ℃付近まで温度をあげるとＢｉ4
Ｔｉ3 Ｏ12に転移するため、Ｂｉ2 Ｔｉ2 Ｏ7 は残ら
ず、この部分で電界を消耗することはない。
【００２６】本発明は、このように基板とも所望の強誘
電体膜であるＢｉ4 Ｔｉ3 Ｏ12とも整合性のよいバッフ
ァ層を介在させて成膜することに特徴があるもので、Ｂ
ｉ系層状構造体は、480 ℃でバッファ層として緻密なＢ
ｉ2 Ｔｉ2 Ｏ7 薄膜ができ、630 ℃付近でバッファ層の
Ｂｉ2 Ｔｉ2 Ｏ7 がＢｉ4 Ｔｉ3 Ｏ12に転移することを
利用して成膜時の温度プロファイルを、たとえば図１に
示すように、低温でバッファ層を成膜したのち、さらに
成膜しながら温度を上昇することにより本来の結晶質膜
を成膜するとともに、相転移以上の温度にすることによ
り、バッファ層を本来の結晶質膜に転移させ緻密で良質
な単一相の膜を形成するものである。
電体膜であるＢｉ4 Ｔｉ3 Ｏ12とも整合性のよいバッフ
ァ層を介在させて成膜することに特徴があるもので、Ｂ
ｉ系層状構造体は、480 ℃でバッファ層として緻密なＢ
ｉ2 Ｔｉ2 Ｏ7 薄膜ができ、630 ℃付近でバッファ層の
Ｂｉ2 Ｔｉ2 Ｏ7 がＢｉ4 Ｔｉ3 Ｏ12に転移することを
利用して成膜時の温度プロファイルを、たとえば図１に
示すように、低温でバッファ層を成膜したのち、さらに
成膜しながら温度を上昇することにより本来の結晶質膜
を成膜するとともに、相転移以上の温度にすることによ
り、バッファ層を本来の結晶質膜に転移させ緻密で良質
な単一相の膜を形成するものである。
【００２７】なお、膜の生成は通常用いられるＭＯＣＶ
Ｄ法やＣＶＤ法、その他スパッタリング法やレーザアブ
レーション法などによっても生成することができる。
Ｄ法やＣＶＤ法、その他スパッタリング法やレーザアブ
レーション法などによっても生成することができる。
【００２８】また、Ｂｉ2 Ｔｉ2 Ｏ7 の基板との整合性
はそれ程問題にならず、Ｐｔ／ＳｉＯ2 ／Ｓｉ(100) 基
板に限らず、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ(100) 、Ｓｉ
Ｏ2／Ｓｉ(100) またはＳｉ(100) 基板などにも緻密に
成膜することもできる。
はそれ程問題にならず、Ｐｔ／ＳｉＯ2 ／Ｓｉ(100) 基
板に限らず、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ(100) 、Ｓｉ
Ｏ2／Ｓｉ(100) またはＳｉ(100) 基板などにも緻密に
成膜することもできる。
【００２９】前述の説明では強誘電体膜としてＢｉ系層
状構造強誘電体の例で説明したが、この例に限らず、ペ
ロブスカイト構造の誘電体膜にはこのように低温で成膜
した薄膜を高温にすると相転移する性質があり、たとえ
ばＰＺＴでは約 400℃程度でＰｂ2 Ｔｉ2 Ｏ7 の膜が成
膜され、約 600℃以上になるとＰｂＴｉＯ3 に転移して
緻密な膜を成膜でき、良質な強誘電体膜を形成できる。
状構造強誘電体の例で説明したが、この例に限らず、ペ
ロブスカイト構造の誘電体膜にはこのように低温で成膜
した薄膜を高温にすると相転移する性質があり、たとえ
ばＰＺＴでは約 400℃程度でＰｂ2 Ｔｉ2 Ｏ7 の膜が成
膜され、約 600℃以上になるとＰｂＴｉＯ3 に転移して
緻密な膜を成膜でき、良質な強誘電体膜を形成できる。
【００３０】なお、Ｂｉ4 Ｔｉ3 Ｏ12の成膜の検討に当
り、種々の成膜を行った結果、Ｐｔ／ＳｉＯ2 ／Ｓｉ(1
00) 基板において530 〜650 ℃範囲でＢｉ4 Ｔｉ3 Ｏ12
の単一相がえられ、550 〜630 ℃においてはｃ軸に配向
したＢｉ4 Ｔｉ3 Ｏ12の薄膜がえられたが、膜質がわる
く、表面が非常にあれていた。また530 ℃より低い温度
では(111) に配向したパイロクロア相（Ｂｉ2 Ｔｉ2 Ｏ
7 ）が、650 ℃より高い温度では無配向のパイロクロア
相がえられた。
り、種々の成膜を行った結果、Ｐｔ／ＳｉＯ2 ／Ｓｉ(1
00) 基板において530 〜650 ℃範囲でＢｉ4 Ｔｉ3 Ｏ12
の単一相がえられ、550 〜630 ℃においてはｃ軸に配向
したＢｉ4 Ｔｉ3 Ｏ12の薄膜がえられたが、膜質がわる
く、表面が非常にあれていた。また530 ℃より低い温度
では(111) に配向したパイロクロア相（Ｂｉ2 Ｔｉ2 Ｏ
7 ）が、650 ℃より高い温度では無配向のパイロクロア
相がえられた。
【００３１】さらに基板にサファイアを使用したばあい
は650 〜700 ℃付近でＢｉ4 Ｔｉ3Ｏ12の単一相がえら
れ、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ(100) 基板やＳｉ基板
上では750 ℃以下でＢｉ4 Ｔｉ3 Ｏ12単一相にならず、
Ｂｉ2 Ｔｉ2 Ｏ7 の単一相かＢｉ2 Ｔｉ2 Ｏ7 とＢｉ4
Ｔｉ3 Ｏ12の混合相となったが、滑らかな膜質のよいも
のがえられた。
は650 〜700 ℃付近でＢｉ4 Ｔｉ3Ｏ12の単一相がえら
れ、Ｐｔ／Ｔｉ／ＳｉＯ2 ／Ｓｉ(100) 基板やＳｉ基板
上では750 ℃以下でＢｉ4 Ｔｉ3 Ｏ12単一相にならず、
Ｂｉ2 Ｔｉ2 Ｏ7 の単一相かＢｉ2 Ｔｉ2 Ｏ7 とＢｉ4
Ｔｉ3 Ｏ12の混合相となったが、滑らかな膜質のよいも
のがえられた。
【００３２】また、前述のバッファ層としてＢｉ
2 Ｏ3 、ＴｉＯ2 の薄膜を使用したものではＢｉ4 Ｔｉ
3 Ｏ12のｃ軸配向性が少し向上したものの大きな膜質の
改善には至らなかった。
2 Ｏ3 、ＴｉＯ2 の薄膜を使用したものではＢｉ4 Ｔｉ
3 Ｏ12のｃ軸配向性が少し向上したものの大きな膜質の
改善には至らなかった。
【００３３】つぎに具体的な実施例により図面を参照し
ながらさらに詳細に説明する。
ながらさらに詳細に説明する。
【００３４】実施例１ 図１は本発明の結晶性薄膜の形成法の一実施例の温度プ
ロファイルを示す図、図２はその薄膜を形成するＭＯＣ
ＶＤ装置の概略図、図３は薄膜のＸ線回折チャート、図
４はＢｉ4 Ｔｉ3 Ｏ12(006) 面のロッキングカーブ、図
５は本実施例の薄膜のＤ−Ｅヒステリシスループを示
す。
ロファイルを示す図、図２はその薄膜を形成するＭＯＣ
ＶＤ装置の概略図、図３は薄膜のＸ線回折チャート、図
４はＢｉ4 Ｔｉ3 Ｏ12(006) 面のロッキングカーブ、図
５は本実施例の薄膜のＤ−Ｅヒステリシスループを示
す。
【００３５】まず図２に示すＭＯＣＶＤ装置の反応炉１
のサセプタ２上に、結晶方向が(100) のシリコン基板表
面にシリコン酸化膜と白金が設けられたＰｔ／ＳｉＯ2
／Ｓｉ(100) 基板３を載置し、Ｔｉ材料源５およびＢｉ
材料源６として35℃程度に設定されたＴｉ（ｉ−ＯＣ3
Ｈ7 ）4 ガスおよび120 〜170 ℃に設定されたＢｉＰｈ
3 ガスをそれぞれ用い、キャリヤガス源７からのＡｒガ
スと共にリボンヒータ９で覆われた配管10、11を経由し
て反応炉１内に導入した。Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 ガ
スの配管10はリボンヒータ９により50℃程度に保ち、Ｂ
ｉＰｈ3 ガスの配管11はリボンヒータ９により170 〜20
0 ℃に保った。なお、キャリヤガスであるＡｒガスの流
量はＴｉ（ｉ−ＯＣ3 Ｈ7 ）4 ガスのキャリヤガスとし
ては約20sccm、ＢｉＰｈ3 ガスのキャリヤガスとしては
約80sccmで、酸素ガスの流量は約200sccm 、反応炉内の
圧力は５Torrにした。なお図２において４は排気ポン
プ、ＭＦＣは流量調整器（マスフローコントローラ）で
ある。
のサセプタ２上に、結晶方向が(100) のシリコン基板表
面にシリコン酸化膜と白金が設けられたＰｔ／ＳｉＯ2
／Ｓｉ(100) 基板３を載置し、Ｔｉ材料源５およびＢｉ
材料源６として35℃程度に設定されたＴｉ（ｉ−ＯＣ3
Ｈ7 ）4 ガスおよび120 〜170 ℃に設定されたＢｉＰｈ
3 ガスをそれぞれ用い、キャリヤガス源７からのＡｒガ
スと共にリボンヒータ９で覆われた配管10、11を経由し
て反応炉１内に導入した。Ｔｉ（ｉ−ＯＣ3 Ｈ7 ）4 ガ
スの配管10はリボンヒータ９により50℃程度に保ち、Ｂ
ｉＰｈ3 ガスの配管11はリボンヒータ９により170 〜20
0 ℃に保った。なお、キャリヤガスであるＡｒガスの流
量はＴｉ（ｉ−ＯＣ3 Ｈ7 ）4 ガスのキャリヤガスとし
ては約20sccm、ＢｉＰｈ3 ガスのキャリヤガスとしては
約80sccmで、酸素ガスの流量は約200sccm 、反応炉内の
圧力は５Torrにした。なお図２において４は排気ポン
プ、ＭＦＣは流量調整器（マスフローコントローラ）で
ある。
【００３６】本実施例では、図１に温度プロファイルを
示すように、まず基板温度を480 ℃にして前述のガスを
反応炉１内に導入し10〜30分間薄膜を成長させた。その
ときの薄膜はＢｉ2 Ｔｉ2 Ｏ7 で膜厚が約10〜30nmであ
った。そののち約10分間かけて基板温度を640 ℃まで上
げた。このとき、約530 〜630 ℃ではＢｉ2 Ｔｉ2 Ｏ7
薄膜の上にＢｉ4 Ｔｉ3 Ｏ12薄膜を成長させていること
になる。そして630 ℃以上になるとＢｉ2 Ｔｉ2 Ｏ7 が
Ｂｉ4 Ｔｉ3 Ｏ12に相転移するため、Ｂｉ4 Ｔｉ3 Ｏ12
の単一相の膜を形成することができた。すなわち、Ｂｉ
4 Ｔｉ3 Ｏ12の成長の初期段階における各成長はＢｉ2
Ｔｉ2 Ｏ7 (111) 面上で行われるため、結晶性よく成長
でき、そののち約640 ℃で約５時間程成膜した結果、Ｂ
ｉ4 Ｔｉ3 Ｏ12の単一膜が約250nm の厚さでえられた。
なお図１で、Ａは温度により成長する膜の種別を示し、
Ｂは相転移の起る温度を示している。
示すように、まず基板温度を480 ℃にして前述のガスを
反応炉１内に導入し10〜30分間薄膜を成長させた。その
ときの薄膜はＢｉ2 Ｔｉ2 Ｏ7 で膜厚が約10〜30nmであ
った。そののち約10分間かけて基板温度を640 ℃まで上
げた。このとき、約530 〜630 ℃ではＢｉ2 Ｔｉ2 Ｏ7
薄膜の上にＢｉ4 Ｔｉ3 Ｏ12薄膜を成長させていること
になる。そして630 ℃以上になるとＢｉ2 Ｔｉ2 Ｏ7 が
Ｂｉ4 Ｔｉ3 Ｏ12に相転移するため、Ｂｉ4 Ｔｉ3 Ｏ12
の単一相の膜を形成することができた。すなわち、Ｂｉ
4 Ｔｉ3 Ｏ12の成長の初期段階における各成長はＢｉ2
Ｔｉ2 Ｏ7 (111) 面上で行われるため、結晶性よく成長
でき、そののち約640 ℃で約５時間程成膜した結果、Ｂ
ｉ4 Ｔｉ3 Ｏ12の単一膜が約250nm の厚さでえられた。
なお図１で、Ａは温度により成長する膜の種別を示し、
Ｂは相転移の起る温度を示している。
【００３７】このようにしてＢｉ2 Ｔｉ2 Ｏ7 のバッフ
ァ層を設けてＰｔ／ＳｉＯ2 ／Ｓｉ(100) 基板上に成長
させたＢｉ4 Ｔｉ3 Ｏ12の薄膜のＸ線回折チャート、Ｂ
ｉ4Ｔｉ3 Ｏ12(006) 面のロッキングカーブをそれぞれ
図３（ａ）および図４（ａ）に示す。なお、バッファ層
を設けないで、Ｐｔ／ＳｉＯ2 ／Ｓｉ(100) 基板上に直
接Ｂｉ4 Ｔｉ3 Ｏ12を成長させたときのＸ線回折チャー
トおよびＢｉ4 Ｔｉ3Ｏ12(006) 面のロッキングカーブ
をそれぞれ図３（ｂ）および図４（ｂ）に示した。図３
より明らかなように、本実施例によりバッファ層を設け
たのち成膜したＢｉ4 Ｔｉ3 Ｏ12の薄膜はＸ線回折強度
が大きく、（００ｋ）の強度の和とそれ以外の方位の強
度の和の比であるｃ軸配向性が向上していることがわか
る。また、図４において、半値幅が小さい方が結晶性が
良いことを示しているが、図４より明らかなように、本
実施例によるバッファ層を設けた方がはるかに優れてい
ることを示している。さらに表面モフォロジーも本実施
例によるバッファ層を設けたものが非常に滑らかな表面
であった。
ァ層を設けてＰｔ／ＳｉＯ2 ／Ｓｉ(100) 基板上に成長
させたＢｉ4 Ｔｉ3 Ｏ12の薄膜のＸ線回折チャート、Ｂ
ｉ4Ｔｉ3 Ｏ12(006) 面のロッキングカーブをそれぞれ
図３（ａ）および図４（ａ）に示す。なお、バッファ層
を設けないで、Ｐｔ／ＳｉＯ2 ／Ｓｉ(100) 基板上に直
接Ｂｉ4 Ｔｉ3 Ｏ12を成長させたときのＸ線回折チャー
トおよびＢｉ4 Ｔｉ3Ｏ12(006) 面のロッキングカーブ
をそれぞれ図３（ｂ）および図４（ｂ）に示した。図３
より明らかなように、本実施例によりバッファ層を設け
たのち成膜したＢｉ4 Ｔｉ3 Ｏ12の薄膜はＸ線回折強度
が大きく、（００ｋ）の強度の和とそれ以外の方位の強
度の和の比であるｃ軸配向性が向上していることがわか
る。また、図４において、半値幅が小さい方が結晶性が
良いことを示しているが、図４より明らかなように、本
実施例によるバッファ層を設けた方がはるかに優れてい
ることを示している。さらに表面モフォロジーも本実施
例によるバッファ層を設けたものが非常に滑らかな表面
であった。
【００３８】また、本実施例によりえられたＢｉ4 Ｔｉ
3 Ｏ12薄膜の印加電界に対する分極（μＣ／cm2 ）特性
であるＤ−Ｅヒステリシスループを図５に示した。この
ときの膜の厚さは230nm 、面積は 2.3×10-4μｍ2 で、
周波数は10ｋＨｚであった。また、この薄膜の比誘電率
は約180 であった。
3 Ｏ12薄膜の印加電界に対する分極（μＣ／cm2 ）特性
であるＤ−Ｅヒステリシスループを図５に示した。この
ときの膜の厚さは230nm 、面積は 2.3×10-4μｍ2 で、
周波数は10ｋＨｚであった。また、この薄膜の比誘電率
は約180 であった。
【００３９】実施例２ 前述の図６に示したように、たとえばｐ型半導体基板上
にゲート絶縁膜とＰｔ膜をそれぞれＣＶＤ法およびスパ
ッタリング法により成膜し、ついで前述の方法でＢｉ2
Ｔｉ2 Ｏ7 およびＢｉ4 Ｔｉ3 Ｏ12を温度を変化させな
がら順次成膜し、最終的にＢｉ4 Ｔｉ3 Ｏ12の単相膜を
1500〜3000Å程度に形成した。そののち再度Ｐｔ膜を成
膜しパターニングし、さらにイオン注入によりソース／
ドレイン領域を形成して、半導体記憶装置を形成した。
にゲート絶縁膜とＰｔ膜をそれぞれＣＶＤ法およびスパ
ッタリング法により成膜し、ついで前述の方法でＢｉ2
Ｔｉ2 Ｏ7 およびＢｉ4 Ｔｉ3 Ｏ12を温度を変化させな
がら順次成膜し、最終的にＢｉ4 Ｔｉ3 Ｏ12の単相膜を
1500〜3000Å程度に形成した。そののち再度Ｐｔ膜を成
膜しパターニングし、さらにイオン注入によりソース／
ドレイン領域を形成して、半導体記憶装置を形成した。
【００４０】半導体記憶装置の構造はＭＦＭＩＳ構造の
みならず、ＭＦＩＳ構造およびＭＦＳ構造についても行
ったが同様に高特性の半導体記憶装置がえられた。
みならず、ＭＦＩＳ構造およびＭＦＳ構造についても行
ったが同様に高特性の半導体記憶装置がえられた。
【００４１】
【発明の効果】本発明によれば基板の性質にかかわら
ず、基板と整合性のよいヘロブスカイト構造の強誘電体
膜など、結晶性の薄膜を高品質でうることができる。
ず、基板と整合性のよいヘロブスカイト構造の強誘電体
膜など、結晶性の薄膜を高品質でうることができる。
【００４２】しかも、強誘電体膜としてＢｉ4 Ｔｉ3 Ｏ
12の成膜もでき、抗電界を小さくすることができ、小型
化、動作電圧低減化の半導体記憶装置に大いに寄与す
る。
12の成膜もでき、抗電界を小さくすることができ、小型
化、動作電圧低減化の半導体記憶装置に大いに寄与す
る。
【図１】本発明の薄膜形成法の一実施例における温度条
件の時間変化と薄膜の結晶構造の変化を示す図である。
件の時間変化と薄膜の結晶構造の変化を示す図である。
【図２】本発明の薄膜形成法において用いられるＭＯＣ
ＶＤ装置の概略説明図である。
ＶＤ装置の概略説明図である。
【図３】本発明の薄膜形成法の一実施例によりえられた
薄膜のＸ線回折のパターンを示す図である。
薄膜のＸ線回折のパターンを示す図である。
【図４】本発明の薄膜形成法の一実施例によりえられた
薄膜の（００６）面のロッキングカーブを示す図であ
る。
薄膜の（００６）面のロッキングカーブを示す図であ
る。
【図５】本発明の薄膜形成法の一実施例によりえられた
薄膜のＤ−Ｅヒステリシスループを示す図である。
薄膜のＤ−Ｅヒステリシスループを示す図である。
【図６】強誘電体を使用した半導体記憶装置の説明図で
ある。
ある。
３ 基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) C30B 1/00 - 35/00 ＣＡ（ＳＴＮ) ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (4)
- 【請求項１】 基板上に結晶性薄膜を形成する方法であ
って、該結晶性薄膜の成分元素からなり構造相転移を伴
うバッファ層を成膜し、さらに温度を変化させて前記結
晶性薄膜を成膜すると共に前記バッファ層を相転移させ
ることにより単一相の薄膜とすることを特徴とする結晶
性薄膜の形成法。 - 【請求項２】 前記結晶性薄膜が強誘電体膜である請求
項１記載の結晶性薄膜の形成法。 - 【請求項３】 前記バッファ層がＢｉ2 Ｔｉ2 Ｏ7 で前
記結晶性薄膜がＢｉ4 Ｔｉ3 Ｏ12である請求項１または
２記載の結晶性薄膜の形成法。 - 【請求項４】 チャネル領域と、該チャネル領域の両側
に設けられたソース／ドレイン領域と、前記チャネル領
域上に設けられた強誘電体膜とからなる半導体記憶装置
の製法であって、該強誘電体膜の形成を請求項１記載の
方法により形成することを特徴とする半導体記憶装置の
製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05122756A JP3105378B2 (ja) | 1993-05-25 | 1993-05-25 | 結晶性薄膜の成形法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05122756A JP3105378B2 (ja) | 1993-05-25 | 1993-05-25 | 結晶性薄膜の成形法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06329497A JPH06329497A (ja) | 1994-11-29 |
| JP3105378B2 true JP3105378B2 (ja) | 2000-10-30 |
Family
ID=14843838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05122756A Expired - Fee Related JP3105378B2 (ja) | 1993-05-25 | 1993-05-25 | 結晶性薄膜の成形法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105378B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3113141B2 (ja) * | 1993-12-28 | 2000-11-27 | シャープ株式会社 | 強誘電体結晶薄膜被覆基板、その製造方法及び強誘電体結晶薄膜被覆基板を用いた強誘電体薄膜デバイス |
| US6958900B2 (en) * | 2003-02-26 | 2005-10-25 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
| US6977806B1 (en) * | 2003-02-26 | 2005-12-20 | Tdk Corporation | Multi-layered unit including electrode and dielectric layer |
-
1993
- 1993-05-25 JP JP05122756A patent/JP3105378B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 増本博ほか，"ＥＣＲプラズマスパッタリング法によりチタン酸ビスマス膜の作製と光学特性"，粉体および粉末冶金，第３９巻，第２号，ｐ．１０９−１１２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06329497A (ja) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363301B2 (ja) | 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ | |
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| JP3133922B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JP3472087B2 (ja) | 膜構造体、電子デバイス、記録媒体および酸化物導電性薄膜の製造方法 | |
| US6197600B1 (en) | Ferroelectric thin film, manufacturing method thereof and device incorporating the same | |
| JP3480624B2 (ja) | 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子 | |
| JPH11251593A (ja) | ゲルマニウム層を使用した大誘電率ゲートの構造と方法 | |
| JPH05235370A (ja) | 電界効果トランジスタ | |
| WO1998053506A1 (en) | Ferroelectric memory element and method of producing the same | |
| KR100378276B1 (ko) | 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자 | |
| JPH1041486A (ja) | 半導体装置の強誘電体膜及びその形成方法 | |
| JPH09232532A (ja) | 強誘電体メモリの製造方法 | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| JP3105378B2 (ja) | 結晶性薄膜の成形法 | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| US6890768B2 (en) | Method of making layered superlattice material with ultra-thin top layer | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP3277097B2 (ja) | 強誘電体薄膜の製造方法 | |
| JP2002083937A (ja) | 強誘電体膜、半導体装置及びこれらの製造方法 | |
| JPH1197630A (ja) | 強誘電体薄膜の製造方法及び強誘電体メモリ素子 | |
| JPH0823073A (ja) | 強誘電体薄膜キャパシタおよびその製造方法 | |
| JP3400218B2 (ja) | 誘電体キャパシタ | |
| KR100389894B1 (ko) | 씨.비.엔을 이용한 금속-강유전체-반도체 트랜지스터 | |
| JP2002270785A (ja) | 半導体装置及びその製造方法 | |
| JPH10214945A (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| LAPS | Cancellation because of no payment of annual fees |