KR100562731B1 - 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스 - Google Patents

고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스 Download PDF

Info

Publication number
KR100562731B1
KR100562731B1 KR1020020072327A KR20020072327A KR100562731B1 KR 100562731 B1 KR100562731 B1 KR 100562731B1 KR 1020020072327 A KR1020020072327 A KR 1020020072327A KR 20020072327 A KR20020072327 A KR 20020072327A KR 100562731 B1 KR100562731 B1 KR 100562731B1
Authority
KR
South Korea
Prior art keywords
layer
ferroelectric
forming
temperature
thin film
Prior art date
Application number
KR1020020072327A
Other languages
English (en)
Other versions
KR20030051224A (ko
Inventor
리팅카이
수성텅
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030051224A publication Critical patent/KR20030051224A/ko
Application granted granted Critical
Publication of KR100562731B1 publication Critical patent/KR100562731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)

Abstract

고유전율층상에 강유전체 박막을 형성하는 방법으로서, 실리콘 기판을 준비하는 단계; 그 기판상에 고유전율층을 형성하는 단계; 그 고유전율층상에 상대적으로 고온에 강유전체 물질의 시드층을 성막하는 단계; 상대적으로 저온에 시드층상에 강유전체 물질의 상부층을 성막하는 단계, 및 기판, 고유전율층, 및 강유전체층들을 어닐링하여 강유전체 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
고유전율, 게이트 산화막, 강유전체, MOCVD, 시드층

Description

고유전율 게이트 산화막상의 강유전체 박막의 ＭＯＣＶＤ용 시드층 프로세스{SEED LAYER PROCESSES FOR MOCVD OF FERROELECTRIC THIN FILMS ON HIGH-K GATE OXIDES}
도 1 은 시드층이 없는, 성막한 PGO 박막을 나타낸 도면.
도 2 는 어닐링후의 도 1 의 PGO 박막을 나타낸 도면.
도 3 은 어닐링후의 성장한 PGO 시드층 및 PGO 박막의 X-레이 패턴을 나타낸 도면.
도 4 는 시드층이 있는 고유전율층상에 성막한, 성장한 PGO 박막을 나타낸 도면.
도 5 는 어닐링후의 도 4 의 PGO 박막을 나타낸 도면.
도 6 은 본 발명의 방법에 따라서 구성한 PGO MFOS 캐패시터의 C-V 곡선을 나타낸 도면.
삭제
본 발명은 강유전체 박막 프로세스, 강유전체 메모리 장치 구조, 및 강유전체 비휘발성 메모리 장치용 집적 프로세스에 관한 것으로, 특히 고유전율 게이트 산화막상에 형성한 강유전체 박막을 제조하는 방법에 관한 것이다.
관련 응용분야에는 금속, 강유전체, 산화물, 및 실리콘 (MFOS) 트랜지스터 강유전체 메모리 장치가 제안되어 있다. 원하는 특성을 갖는 MFOS 트랜지스터 메모리 장치를 제공하기 위하여, 산화물은 강유전체 및 실리콘 기판과 반응하지도 않고 그것으로 확산하지도 않아야 한다. 반면, 산화물층상에 성막하는 강유전체 박막은 메모리 트랜지스터에 사용하기 위해서 우수한 강유전체 특성을 갖는다. 원하는 강유전체 특성을 갖는 균질 강유전체 박막은, 고유전율 게이트 산화막과 강유전체 물질간의 인터페이스 부정합으로 인하여 게이트 산화막상에 성막하는 것이 어렵다. 부정합은 PGO 등의 강유전체 박막을 랜덤하게 하고 더 거친 표면 거칠기를 유발한다. 인터페이스 부정합을 해결하기 위하여, MFOS 트랜지스터 강유전체 메모리 응용에 대하여 시드층 프로세스를 개발하였다.
고유전율층상에 강유전체 박막을 형성하는 방법으로서, 실리콘 기판을 준비하는 단계; 그 기판상에 고유전율층을 형성하는 단계; 그 고유전율층상에 상대적으로 고온에 강유전체 물질의 시드층을 성막하는 단계; 상대적으로 저온에 시드층상에 강유전체 물질의 상부층을 성막하는 단계, 및 기판, 고유전율층, 및 강유전체층들을 어닐링하여 강유전체 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 방법이 제공된다.
본 발명의 목적은 FE 성막 프로세스를 개선시키기 위하여 FE 물질의 시드층을 제공하는 것이다.
본 발명의 다른 목적은 인터페이스 부정합에 의해 열화되지 않은 FE 장치를 제공하는 것이다.
본 발명의 다른 목적은 MFOS 트랜지스터 강유전체 메모리 응용에서 ZrO2, HfO2, 및 (Zrx, Hf1-x)O2 등의 고유전율 게이트 산화막상에 균질 강유전체 박막을 성막하는 시드층 프로세스를 제공하는 시드층 프로세스를 사용하는 FE 장치를 제공하는 것이다.
본 발명의 다른 목적은 MFOS 원 트랜지스터 장치 (MFOS one transistor device) 를 제공하는 것이다.
이런 본 발명의 요약과 목적은 본 발명의 특성의 빠른 이해가 가능하도록 제공한 것이다. 도면과 관련하여 본 발명의 바람직한 실시형태의 하기 상세한 설명은 참조하면, 본 발명을 보다 완전하게 이해할 것이다.
고유전율층상에 강유전체층을 제조하는 것을 설명하기 위해서, 본 발명의 방법의 일예인 원 트랜지스터 메모리 장치에 강유전체 (FE) 박막 금속-강유전체-산화물-실리콘 (MFOS) 구조가 내장되는 것을 선택하였다. MFOS 트랜지스터 메모리 장치에서 적당한 전기적 특성을 얻기 위해서, MFOS 트랜지스터 강유전체 메모리 응용에 대한 본 발명의 방법에 따라서 시드층을 제조한다. 평탄한 강유전체 납 게르마늄 산화물 (Pb5Ge3O11)(PGO) 박막을 ZrO2, HfO2, 또는 (Zrx, Hf1-x)O2 등의 고유전율 게이트 산화막상에 성막할 수 있으며, 이 PGO 박막은 본 발명의 시드층 MOCVD 법을 이용하여 낮은 표면 거칠기와 균일한 두께를 갖게 된다.
본 발명의 방법
본 발명의 방법의 바람직한 실시형태에서는, MFOS 원 트랜지스터 메모리셀의 기판으로서 P형 실리콘 웨이퍼를 사용한다. 실리콘 웨이퍼를 SC1 + SC2 를 사용하여 세정하며; 여기서 SC1 은 5500ml 의 탈이온수, 1100ml 의 NH4OH 및 1100ml 의 H2O2 의 혼합물이며, SC2 는 6000ml 의 탈이온수, 1000ml 의 HCl, 및 1000ml 의 H2O2 의 혼합물이다. 표면 산화막을 HF 딥 에칭에 의해 제거한다. 본 발명의 바람직한 실시형태에서는, 스퍼터링에 의해 약 3.5nm 내지 15nm 의 두께를 갖는 HfO2 와 (Zr0.5, Hf0.5)O2 박막 등의 고유전율 물질층을 실리콘 기판상에 성막한다. 완전 산화를 달성하기 위해서 HfO2 및 (Zr0.5, Hf0.5)O2 층을 갖는 실리콘 웨이퍼를 순수산소환경에서 약 500℃ 내지 550℃ 의 온도로 어닐링한다. (Zr0.5, Hf0.5)O2 층상에 대략 200nm 내지 300nm 의 두께의 c축 배향 Pb5Ge3O11 (PGO) 박막을 갖는 층을 성장시키기 위하여 산화물 MOCVD 반응기를 사용한다. 약 100nm 의 두께를 갖는 플라티늄의 상부전극을 전기빔 증착 기술에 의해 성막한다.
FE 물질의 MOCVD 성막을 위해서, 5.0:3 내지 5.5:3 의 분자비인, thd 가 C11H19O2 이고 ETO 가 OC2H5 인 [Pb(thd)2] 과 [Ge(ETO)4] 을, 약 8:2:1 의 분자비인 부틸 에테르나 테트라하이드로퓨란, 이소프로판올, 및 테트라글림의 혼합 용액에 용해시켜서, 전구체 용액을 형성한다. 전구체 용액은 약 0.1M/L 의 PGO 농도를 갖는다. 펌프에 의해서 약 0.05ml/min 내지 0.20ml/min 의 유량으로 그리고 약 180℃ 내지 240℃ 범위의 온도로 용액을 기화기 (vaporizer) 에 주입하여, 전구체 가스를 형성한다. 공급라인은 185℃ 내지 245℃ 의 온도로 유지한다.
바람직한 실시형태에서, FE 시드층 MOCVD 및 어닐링 프로세스는, 다음과 같이, 고유전율 (Zr0.5, Hf0.5)O2 상에 성막한 c축 배향 PGO 박막층의 성막을 포함한다. 성막 온도는 약 500℃ 내지 540℃ 이고; 압력은 1 torr 내지 5 torr 이고; 산소 분압은 약 20% 내지 30% 이고; 기화기 온도는 약 180℃ 내지 200℃ 이고; 용액 공급속도는 약 0.05ml/min 내지 0.1 ml/min 이고; 성막 시간은 약 5분 내지 20분이다.
PGO 본체 또는 상부 FE 층을, 다음과 같이, 상대적으로 저온에서 시드층상에 성막한다. 성막 온도는 약 380℃ 내지 420℃ 이고; 압력은 약 5 torr 내지 10 torr 이고; 산소 분압은 약 30% 내지 40% 이고; 기화기 온도는 200℃ 내지 240℃ 이고; 용액 공급속도는 약 0.1ml/min 내지 0.2 ml/min 이고; 성막 시간은 원하는 막두께에 따라서 약 1시간 내지 3시간이다.
후성막 어닐링 온도는, 순수 산소 환경에서 30분 내지 1시간 동안 약 520℃ 내지 560℃ 이다. 막의 상은 x-레이 회절을 이용하여 식별한다. PGO MFOS 캐패시터의 용량은 Keithley 182 CV 분석기를 사용하여 측정한다.
결과
낮은 표면 거칠기를 갖고 상대적으로 작은 입자를 함유하는 평탄한 PGO 박막을 형성하기 위하여, 상대적으로 낮은 성막온도에서 PGO 박막을 성막한 후, 균일한 입자성장을 촉진하기 위하여 상대적으로 높은 온도에서 어닐링해야 한다. 실험 결과는 도 1 과 도 2 의 SEM 사진에 나타난 바와 같이, 평탄한 무정형 PGO 박막이 고온 어닐링 후에는 매우 거칠게 되었다. 표면이 거칠어지는 이유는 저온에서 성막한 PGO 박막에는 균일한 입자 성장을 촉진하기에 충분한 결정핵이 존재하지 않기 때문에 높은 표면 거칠기가 발생되는 것이다.
이러한 문제점을 해결하기 위하여 본 발명의 방법의 시드층 MOCVD 프로세스를 개발하였다. 상대적으로 고온에서 그리고 상대적으로 낮은 성막 압력에서 PGO 시드층을 성막한다. 결과적으로 낮은 성막 속도와 상대적으로 낮은 산소 분압은, 소망하지 않는 입자의 형성을 발생시킬 수 있는 임의의 기상 반응을 방지한다. 후속 박막 성장 단계에서는 균질이며 연속적인 c축 배향 PGO 시드층의 형성이 필요하다. 도 3 은 PGO 시드층의 x-레이 패턴을 나타내며 일반적으로 (10) 에서 단일위상 c축 PGO 시드층의 존재를 나타낸다.
본 발명의 방법의 다음 단계는 상대적으로 낮은 성막 온도로 시드층 상에 무정형 PGO 박막을 성장시킨 후, 상대적으로 높은 온도로 PGO 박막을 어닐링하여 완전 결정화된 PGO 박막을 제조하는 것이다. PGO 시드층은 어닐링 공정동안 PGO 입자 성장에 대하여 균질 결정핵을 제공하기 때문에, 평탄하고 완전 결정화된 PGO 박막을 형성한다. 또한, 도 3 은 어닐링 (14) 후의 성장한 (12) PGO 박막의 x-레이 패턴을 나타낸다.
도 4 는 (Zrx, Hf1-x)O2 상에 성장한 PGO 박막의 SEM 사진이며, 도 5 는 어닐링후의 PGO 박막의 SEM 사진이다. 성장한 PGO 박막은 매우 평탄하며 매우 낮은 표면 거칠기를 갖는다. 약 540℃ 의 온도로 어닐링한 후에, 본 발명의 방법에 따라서 형성한 PGO 박막의 입자크기는 증가하지만, PGO 박막은 여전히 평탄하며, 어닐링은 박막의 표면 거칠기에 거의 영향을 미치지 않는다.
본 발명의 방법의 시드층 MOCVD 프로세스에 의해 제조한 PGO 박막상에 플라티늄 상부 전극을 성막하여 MFOS 캐패시터를 형성한다. 도 6 은 본 발명의 방법의 시드층 MOCVD 프로세스에 따라서 형성한 PGO MFOS 캐패시터의 C-V 곡선을 나타낸다. 1.5V 내지 2.0 V 의 메모리 윈도우를 쉽게 측정한다.
본 발명의 시드층에 따른 우수한 강유전체 특성을 유지하면서 균질 강유전체 박막을 고유전율 게이트 산화막상에 성막할 수 있다. 시드층을 MOCVD, 스퍼터링, MOD, 및 졸-겔 등의 방법으로 성막할 수 있다. 낮은 표면 거칠기와 균일한 두께를 갖는, 균질이고 평탄한 PGO 박막을, 본 발명의 시드층 MOCVD 프로세스 방법을 사용하여 (Zrx, Hf1-x)O2 층상에 성막한다. PGO MFOS 캐패시터의 메모리 윈도우는 약 1.5V 내지 2.0V 의 범위로 측정된다.
이상, 고유전율 게이트 산화막상에 성막한 MOCVD 강유전체 박막용 시드층 프로세스를 개시하였다. 청부된 청구범위에서 정의한 본 발명의 범위를 벗어나지 않고 추가적인 변형과 변경을 수행할 수 있음은 명백하다.
상기와 같은 본 발명에 따르면, 원하는 강유전체 특성을 갖는 균질 강유전체 박막에서 게이트 산화막상에 성막하는 것을 보다 용이하게 할 수 있다.
또한, 강유전체 박막이 랜덤하게 되고 더 거칠어지는 문제를 감소시킬 수 있다.

Claims (21)

  1. 고유전율층상에 강유전체 박막을 형성하는 방법으로서,
    실리콘 기판을 준비하는 단계;
    상기 실리콘 기판 상에 고유전율층을 형성하는 단계;
    상기 고유전율층 상에 강유전체 물질의 시드층을 상대적 고온에서 성막하는 단계;
    상기 시드층 상에 강유전체 물질의 상부층을 상대적으로 저온에서 성막하는 단계; 및
    상기 실리콘 기판, 상기 고유전율층 및 상기 강유전체층을 어닐링하여 강유전체 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체층의 형성 방법.
  2. 제 1 항에 있어서,
    상기 시드층을 성막하는 단계는, 약 500℃ 내지 540℃ 의 온도로, 약 1 torr 내지 5 torr 의 압력으로, 약 20% 내지 30% 의 산소 분압을 갖는 분위기 중에서, 약 180℃ 내지 200℃ 의 기화기 온도로, c축 배향 PGO 박막층을 성막하는 단계를 포함하며,
    전구체 용액은 약 5분 내지 20분의 성막시간 동안 약 0.05ml/min 내지 0.1ml/min 의 공급 속도를 갖는 것을 특징으로 하는 강유전체층의 형성 방법.
  3. 제 1 항에 있어서,
    상기 상부 강유전체층을 성막하는 단계는, 약 380℃ 내지 420℃ 의 성막 온도에서 PGO 박막을 성막하는 단계를 포함하며,
    성막 압력은, 약 30% 내지 40% 의 산소 분압을 갖는 분위기 중에서, 약 200℃ 내지 240℃ 의 기화기 온도에서, 약 5 torr 내지 10 torr 의 압력이며,
    전구체 용액 공급 속도는 약 0.1ml/min 내지 0.2ml/min 이며,
    성막시간은 약 1시간 내지 3시간인 것을 특징으로 하는 강유전체층의 형성 방법.
  4. 제 1 항에 있어서,
    MOCVD 에 의한 성막용 강유전체 전구체를 준비하는 단계를 더 포함하고,
    5.0:3 내지 5.5:3 의 분자비인, thd 가 C11H19O2 이고 ETO 가 OC2H5 인 [Pb(thd)2] 과 [Ge(ETO)4] 의 용액이, 부틸 에테르, 테트라하이드로퓨란, 및 이소프로판올과 테트라글림으로 이루어진 용매군으로부터 선택한 용매로 이루어진 혼합 용매에 약 8:2:1 의 분자비로 용해되며,
    용액은 약 0.1M/L 의 PGO 농도를 가지며,
    용액은 펌프에 의해서 약 0.05ml/min 내지 0.20ml/min 의 유량으로 약 180℃ 내지 240℃ 범위의 온도로 기화기에 주입되어, 전구체 가스를 형성하며,
    MOCVD 공급 라인은 약 185℃ 내지 245℃ 의 온도로 유지되는 것을 특징으로 하는 강유전체층의 형성 방법.
  5. 제 1 항에 있어서,
    상기 고유전율층을 형성하는 단계는, HfO2 와 (Zr0.5, Hf0.5)O2 으로 이루어진 물질군으로부터 선택한 물질층을 약 3.5nm 내지 15nm 의 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체층의 형성 방법.
  6. 제 1 항에 있어서,
    상기 어닐링 단계는, 순수 산소 분위기 중에서 약 30분 내지 한시간 동안 약 520℃ 내지 560℃ 의 온도에서 기판을 어닐링하는 단계를 포함하는 것을 특징으로 하는 강유전체층의 형성 방법.
  7. 제 1 항에 있어서,
    상기 실리콘 기판을 준비하는 단계는, SC1 + SC2 를 사용하여 기판을 세정하는 단계를 포함하며,
    SC1 은 5500ml 의 탈이온수, 1100ml 의 NH4OH, 및 1100ml 의 H2O2의 혼합물이고, SC2 는 6000ml 의 탈이온수, 1000ml 의 HCl, 및 1000ml 의 H2O2 의 혼합물이며,
    표면 산화막을 HF 딥 에칭에 의해 제거하는 단계를 더 포함하는 것을 특징으로 하는 강유전체층의 형성 방법.
  8. 제 1 항에 있어서,
    강유전체 시드층을 성막하는 단계는, MOCVD, 스퍼터링, 및 졸-겔로 이루어진 기술군으로부터 선택한 성막 기술에 의해 시드층을 성막하는 것을 특징으로 하는 강유전체층의 형성 방법.
  9. 고유전율층상에 강유전체 박막을 형성하는 방법으로서,
    실리콘 기판을 준비하는 단계;
    상기 실리콘 기판 상에 고유전율층을 형성하고, 상기 고유전율층을 어닐링하여 산화물층을 형성하는 단계;
    PGO 전구체 용액을 준비하는 단계;
    상기 고유전율 산화물층 상에 강유전체 물질의 시드층을 성막하는 단계;
    상기 시드층 상에 강유전체 물질의 상부층을 상대적으로 저온에서 성막하는 단계; 및
    상기 실리콘 기판, 상기 고유전율층 및 상기 강유전체층을 어닐링하여 강유전체 박막을 형성하는 단계를 포함하며,
    상기 시드층을 성막하는 단계는, 약 500℃ 내지 540℃ 의 온도로, 약 1 torr 내지 5 torr 의 압력으로, 약 20% 내지 30% 의 산소 분압을 갖는 분위기중에, 약 180℃ 내지 200℃ 의 기화기 온도로, c축 배향 PGO 박막을 성막하는 단계를 포함하며, 전구체 용액은 약 5분 내지 20분의 성막시간동안 약 0.05ml/min 내지 0.1ml/min 의 공급속도를 가지며,
    상기 상부 강유전체층을 성막하는 단계는, 약 380℃ 내지 420℃ 의 성막 온도로 PGO 박막층을 성막하는 단계를 포함하고, 성막 압력은, 약 30% 내지 40% 의 산소 분압을 갖는 분위기 중에서, 약 200℃ 내지 240℃ 의 기화기 온도에서, 약 5 torr 내지 10 torr 의 압력이며, 전구체 용액 공급속도는 약 0.1ml/min 내지 0.2ml/min 이고, 성막시간은 약 1시간 내지 3시간이며,
    상기 어닐링 단계는 순수 산소 분위기중에서 약 30분 내지 한시간 동안, 약 520℃ 내지 560℃ 의 온도에서 어닐링하는 단계를 포함하는 것을 특징으로 하는 강유전체 박막의 형성 방법.
  10. 제 9 항에 있어서,
    MOCVD 에 의한 성막용 강유전체 전구체 용액을 준비하는 단계를 더 포함하고,
    5.0:3 내지 5.5:3 의 분자비인, thd 가 C11H19O2 이고 ETO 가 OC2H5 인 [Pb(thd)2] 과 [Ge(ETO)4] 용액이, 부틸 에테르, 테트라하이드로퓨란, 및 이소프로판올과 테트라글림으로 이루어진 용매군으로부터 선택한 용매로 이루어진 혼합용매에, 약 8:2:1 의 분자비로 용해되며,
    용액은 약 0.1M/L 의 PGO 농도를 가지며,
    용액은 펌프에 의해서 약 0.05ml/min 내지 0.20ml/min 의 유량으로 약 180℃ 내지 240℃ 범위의 온도로 기화기에 주입되어, 전구체 가스를 형성하며,
    MOCVD 공급 라인은 약 185℃ 내지 245℃ 의 온도로 유지되는 것을 특징으로 하는 강유전체 박막의 형성 방법.
  11. 제 9 항에 있어서,
    상기 고유전율층을 형성하는 단계는, HfO2 와 (Zr0.5, Hf0.5)O2 로 이루어진 물질의 군으로부터 선택한 물질층을 약 3.5 nm 내지 15 nm 의 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 강유전체 박막의 형성 방법.
  12. 제 9 항에 있어서,
    상기 실리콘 기판을 준비하는 단계는 SC1 + SC2 를 사용하여 기판을 세정하는 단계를 포함하며,
    SC1 은 5500ml 의 탈이온수, 1100ml 의 NH4OH 및 1100ml 의 H2O2의 혼합물이고, SC2 는 6000ml 의 탈이온수, 1000ml 의 HCl 및 1000ml 의 H2O2 의 혼합물이며,
    표면 산화막을 HF 딥 에칭에 의해 제거하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 박막의 형성 방법.
  13. 고유전율층 상에 성막된 강유전체 박막을 갖는 MFOS 캐패시터를 제조하는 방법으로서,
    실리콘 기판을 준비하는 단계;
    상기 실리콘 기판 상에 고유전율층을 형성하는 단계;
    상기 고유전율층 상에 강유전체 물질의 시드층을 상대적으로 고온에서 성막하는 단계;
    상기 시드층 상에 강유전체 물질의 상부층을 상대적으로 저온에서 성막하는 단계;
    상기 실리콘 기판, 상기 고유전율층, 및 상기 강유전체층을 어닐링하여 강유전체 박막을 형성하는 단계;
    상기 강유전체 박막 상에 전극을 형성하는 단계; 및
    MFOS 캐패시터를 금속화하여 완성하는 단계를 포함하는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  14. 제 13 항에 있어서,
    MFOS 캐패시터는 약 1.5V 내지 2.0 V 범위의 메모리 윈도우를 갖는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  15. 제 13 항에 있어서,
    상기 시드층을 성막하는 단계는, 약 500℃ 내지 540℃ 의 온도로, 약 1 torr 내지 5 torr 의 압력으로, 약 20% 내지 30% 의 산소 분압을 갖는 분위기중에, 약 180℃ 내지 200℃ 의 기화기 온도에서, c축 배향 PGO 박막층을 성막하는 단계를 포함하고,
    전구체 용액은 약 5분 내지 20분의 성막 시간동안 약 0.05ml/min 내지 0.1 ml/min 의 공급속도를 갖는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  16. 제 13 항에 있어서,
    상기 상부 강유전체층을 성막하는 단계는, 약 380℃ 내지 420℃ 의 성막 온도에서 PGO 박막을 성막하는 단계를 포함하며,
    성막 압력은 약 30% 내지 40% 의 산소 분압을 갖는 분위기중에, 약 200℃ 내지 240℃ 의 기화기 온도로, 약 5 torr 내지 10 torr 의 압력이며,
    전구체 용액 공급속도는 약 0.1ml/min 내지 0.2ml/min 이며,
    성막시간은 약 1시간 내지 3시간인 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  17. 제 13 항에 있어서,
    MOCVD 에 의한 성막용 강유전체 전구체를 준비하는 단계를 더 포함하고,
    5.0:3 내지 5.5:3 의 분자비인, thd 가 C11H19O2 이고 ETO 가 OC2H5 인 [Pb(thd)2] 과 [Ge(ETO)4] 용액이, 부틸 에테르, 테트라하이드로퓨란, 및 이소프로판올과 테트라글림으로 이루어진 용매군으로부터 선택한 용매로 이루어진 혼합용매에, 약 8:2:1 의 분자비로 용해되며,
    용액은 약 0.1M/L 의 PGO 농도를 가지며,
    용액은 펌프에 의해서 약 0.05ml/min 내지 0.20ml/min 의 유량으로 약 180℃ 내지 240℃ 범위의 온도로 기화기에 주입되어, 전구체 가스를 형성하며,
    MOCVD 공급 라인은 약 185℃ 내지 245℃ 의 온도로 유지되는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  18. 제 13 항에 있어서,
    상기 고유전율층을 형성하는 단계는, HfO2 와 (Zr0.5, Hf0.5)O2 으로 이루어진 물질군으로부터 선택한 물질층을 약 3.5nm 내지 15nm 의 두께로 형성하는 단계를 포함하는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  19. 제 13 항에 있어서,
    상기 어닐링 단계는, 순수 산소 분위기중에 약 30분 내지 한시간 동안 약 520℃ 내지 560℃ 의 온도로 기판을 어닐링하는 단계를 포함하는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  20. 제 13 항에 있어서,
    상기 실리콘 기판을 준비하는 단계는, SC1 + SC2 를 사용하여 기판을 세정하는 단계를 포함하며,
    SC1 은 5500ml 의 탈이온수, 1100ml 의 NH4OH, 및 1100ml 의 H2O2의 혼합물이고, SC2 는 6000ml 의 탈이온수, 1000ml 의 HCl, 및 1000ml 의 H2O2 의 혼합물이며,
    표면 산화막을 HF 딥 에칭에 의해 제거하는 단계를 더 포함하는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
  21. 제 13 항에 있어서,
    상기 강유전체 시드층을 성막하는 단계는, MOCVD, 스퍼터링, 및 졸-겔로 이루어진 기술군으로부터 선택한 성막기술에 의해 시드층을 성막하는 것을 특징으로 하는 MFOS 캐패시터의 제조 방법.
KR1020020072327A 2001-12-12 2002-11-20 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스 KR100562731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/020,868 US6664116B2 (en) 2001-12-12 2001-12-12 Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US10/020,868 2001-12-12

Publications (2)

Publication Number Publication Date
KR20030051224A KR20030051224A (ko) 2003-06-25
KR100562731B1 true KR100562731B1 (ko) 2006-03-20

Family

ID=21801019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072327A KR100562731B1 (ko) 2001-12-12 2002-11-20 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스

Country Status (6)

Country Link
US (3) US6664116B2 (ko)
EP (2) EP1643000A1 (ko)
JP (1) JP2003203910A (ko)
KR (1) KR100562731B1 (ko)
DE (1) DE60210912T2 (ko)
TW (1) TW567541B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060112056A (ko) * 2005-04-26 2006-10-31 주식회사 리 첼 유기금속 화학기상 증착장치를 이용한 아연산화물 박막형성방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
JP2004140292A (ja) * 2002-10-21 2004-05-13 Tokyo Electron Ltd 誘電体膜の形成方法
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US20060068099A1 (en) * 2004-09-30 2006-03-30 Sharp Laboratories Of America, Inc. Grading PrxCa1-xMnO3 thin films by metalorganic chemical vapor deposition
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
KR100890609B1 (ko) * 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
CN102460663B (zh) * 2009-06-25 2015-01-28 朗姆研究公司 用于处理半导体晶片的方法
US10276697B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Negative capacitance FET with improved reliability performance
DE112020001796T5 (de) 2019-04-08 2022-02-17 Kepler Computing, Inc. Dotierte polare Schichten und Halbleitervorrichtung enthaltend dieselben
CN113539812B (zh) * 2021-07-14 2024-04-26 湘潭大学 一种同质种子层调控氧化铪基铁电薄膜电学性能的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218303A (ja) * 1991-11-06 1993-08-27 Ramtron Internatl Corp 半導体キャパシタおよびその製造方法
JPH10247724A (ja) * 1997-03-05 1998-09-14 Nec Corp 半導体メモリの製造方法
KR20000028681A (ko) * 1998-10-30 2000-05-25 포만 제프리 엘 다층 구조의 강유전성 커패시터
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275726B1 (ko) * 1997-12-31 2000-12-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
US6590243B2 (en) * 1999-04-28 2003-07-08 Sharp Laboratories Of America, Inc. Ferroelastic lead germanate thin film and deposition method
EP1049149A3 (en) * 1999-04-28 2002-05-29 Sharp Kabushiki Kaisha Multi-phase lead germanate film and deposition method
US6410343B1 (en) * 1999-04-28 2002-06-25 Sharp Laboratories Of America, Inc. C-axis oriented lead germanate film and deposition method
US6190925B1 (en) * 1999-04-28 2001-02-20 Sharp Laboratories Of America, Inc. Epitaxially grown lead germanate film and deposition method
KR20010061172A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 강유전체 캐패시터 제조 방법
US6303502B1 (en) * 2000-06-06 2001-10-16 Sharp Laboratories Of America, Inc. MOCVD metal oxide for one transistor memory
US6503314B1 (en) * 2000-08-28 2003-01-07 Sharp Laboratories Of America, Inc. MOCVD ferroelectric and dielectric thin films depositions using mixed solvents
US6372034B1 (en) * 2000-10-12 2002-04-16 Sharp Laboratories Of America, Inc. PGO solutions for the preparation of PGO thin films via spin coating
KR100379941B1 (ko) * 2001-03-06 2003-04-11 주승기 거대 단결정립 강유전체 박막의 제조방법 및 이를 이용한강유전체 기억소자의 제조방법
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6531324B2 (en) * 2001-03-28 2003-03-11 Sharp Laboratories Of America, Inc. MFOS memory transistor & method of fabricating same
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6537361B2 (en) * 2001-03-30 2003-03-25 Sharp Laboratories Of America, Inc. Method of the synthesis and control of PGO spin-coating precursor solutions
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US20030082909A1 (en) * 2001-10-30 2003-05-01 Tingkai Li High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6664116B2 (en) * 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US6728093B2 (en) * 2002-07-03 2004-04-27 Ramtron International Corporation Method for producing crystallographically textured electrodes for textured PZT capacitors
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
US6825519B2 (en) * 2003-03-27 2004-11-30 Sharp Laboratories Of America, Inc. Selectively deposited PGO thin film and method for forming same
US6794198B1 (en) * 2003-06-25 2004-09-21 Sharp Laboratories Of America, Inc. MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7157111B2 (en) * 2003-09-30 2007-01-02 Sharp Laboratories Of America, Inc. MOCVD selective deposition of C-axis oriented PB5GE3O11 thin films on In2O3 oxides
US7531207B2 (en) * 2004-02-17 2009-05-12 Sharp Laboratories Of America, Inc. MOCVD PGO thin films deposited on indium oxide for feram applications
US6897074B1 (en) * 2004-03-03 2005-05-24 Sharp Laboratories Of America, Inc. Method for making single-phase c-axis doped PGO ferroelectric thin films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218303A (ja) * 1991-11-06 1993-08-27 Ramtron Internatl Corp 半導体キャパシタおよびその製造方法
JPH10247724A (ja) * 1997-03-05 1998-09-14 Nec Corp 半導体メモリの製造方法
KR20000028681A (ko) * 1998-10-30 2000-05-25 포만 제프리 엘 다층 구조의 강유전성 커패시터
US6281022B1 (en) * 1999-04-28 2001-08-28 Sharp Laboratories Of America, Inc. Multi-phase lead germanate film deposition method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060112056A (ko) * 2005-04-26 2006-10-31 주식회사 리 첼 유기금속 화학기상 증착장치를 이용한 아연산화물 박막형성방법

Also Published As

Publication number Publication date
TW567541B (en) 2003-12-21
EP1320125A2 (en) 2003-06-18
DE60210912D1 (de) 2006-06-01
DE60210912T2 (de) 2007-04-26
EP1320125B1 (en) 2006-04-26
US20030207473A1 (en) 2003-11-06
EP1643000A1 (en) 2006-04-05
US20030109069A1 (en) 2003-06-12
JP2003203910A (ja) 2003-07-18
TW200300966A (en) 2003-06-16
KR20030051224A (ko) 2003-06-25
US6664116B2 (en) 2003-12-16
US20060035390A1 (en) 2006-02-16
EP1320125A3 (en) 2004-06-16
US7008801B2 (en) 2006-03-07
US7153708B2 (en) 2006-12-26

Similar Documents

Publication Publication Date Title
US7153708B2 (en) Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
US7183186B2 (en) Atomic layer deposited ZrTiO4 films
US8154066B2 (en) Titanium aluminum oxide films
KR100433819B1 (ko) 초격자재료층및이를포함하는전자소자제조방법
US6483137B2 (en) Capacitor utilizing c-axis oriented lead germanate film
JP3683158B2 (ja) 鉛ゲルマニウム酸化物膜の成長方法およびキャパシタ
WO2001045864A1 (en) Low temperature process for high density thin film integrated capacitors, and amorphously frustrated ferroelectric materials therefor
KR100479518B1 (ko) 고 유전율 재료를 가진 ｍｆｍｏｓ 커패시터 및 그 제조방법
WO2004010466A2 (en) Metal organic chemical vapor deposition and atomic layer deposition of metal oxynitride and metal silicon oxynitride
TW557576B (en) MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US6495378B2 (en) Ferroelastic lead germanate thin film and deposition method
US6794198B1 (en) MOCVD selective deposition of c-axis oriented Pb5Ge3O11 thin films on high-k gate oxides
US7531207B2 (en) MOCVD PGO thin films deposited on indium oxide for feram applications
US20030082909A1 (en) High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
KR100365038B1 (ko) 다상 납게르마네이트막 및 퇴적 방법
EP1734151A1 (en) A method and system for metalorganic chemical vapour deposition (MOCVD) and annealing of lead germanite (PGO) thin films films
KR100382247B1 (ko) 반도체 소자용 탄탈륨 산화막 형성방법
Li et al. Selective Deposition of C-axis Oriented Pb5Ge3O11 on the Patterned High k Gate Oxide by MOCVD Processes
Cooper et al. SYMPOSIUM NN
KR20050020758A (ko) 금속 유기 화학 기상 증착 및 금속 유기 옥시니트라이드및 금속 실리콘 옥시니트라이드의 원자층 증착

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110223

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee