KR100890609B1 - 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스 - Google Patents

강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스 Download PDF

Info

Publication number
KR100890609B1
KR100890609B1 KR1020060079717A KR20060079717A KR100890609B1 KR 100890609 B1 KR100890609 B1 KR 100890609B1 KR 1020060079717 A KR1020060079717 A KR 1020060079717A KR 20060079717 A KR20060079717 A KR 20060079717A KR 100890609 B1 KR100890609 B1 KR 100890609B1
Authority
KR
South Korea
Prior art keywords
film
ferroelectric
dielectric
ferroelectric film
thickness
Prior art date
Application number
KR1020060079717A
Other languages
English (en)
Other versions
KR20080017904A (ko
Inventor
황철성
이현주
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020060079717A priority Critical patent/KR100890609B1/ko
Priority to US11/830,227 priority patent/US7575940B2/en
Publication of KR20080017904A publication Critical patent/KR20080017904A/ko
Application granted granted Critical
Publication of KR100890609B1 publication Critical patent/KR100890609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31637—Deposition of Tantalum oxides, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Abstract

유전체막, 그 제조방법, 및 그 유전체막을 포함하는 반도체 캐패시터를 개시한다. 개시된 반도체 캐패시터는, 하부 전극, 상기 하부 전극 상부에 형성되는 강유전체막, 상기 강유전체막 표면에 형성되는 상유전체막, 및 상기 상유전체막 상부에 형성되는 상부 전극을 포함한다.
강유전체막, 상유전체막, 잔류 분극, 항전압

Description

강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ＭＥＭＳ 디바이스{A ferroeletrics, method of manufacturing the same, and a semiconductor capacitor and MEMS device having the ferroeletrics}
도 1은 본 발명의 실시예에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 반도체 캐패시터의 단면도이다.
도 2는 본 발명의 실시예에 따른 상유전체막 형성방법을 설명하기 위한 타이밍도이다.
도 3은 종래와 같이 단일의 강유전체막을 캐패시터 유전체막으로 이용하는 경우, 캐패시터의 분극-전압 이력 곡선을 나타낸 것이다.
도 4는 본 발명의 실시예에 따른 강유전체막 및 상유전체막의 적층막을 캐패시터의 유전체막으로 사용한 경우로서, 상기 상유전체막을 44Å 두께로 증착하였을 때의 캐패시터의 분극-전압 이력 곡선을 나타낸 것이다.
도 5는 본 발명의 실시예에 따른 강유전체막 및 상유전체막의 적층막을 캐패시터의 유전체막으로 사용한 경우로서, 상기 상유전체막을 69Å 두께로 증착하였을 때의 캐패시터의 분극-전압 이력 곡선을 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 강유전체막 및 상유전체막 적층막을 캐패시터의 유전체막으로 사용한 경우로서, 상기 상유전체막을 92Å 두께로 증착하였을 때의 캐패시터의 분극-전압 이력 곡선을 나타낸 것이다.
도 7은 본 발명의 실시예에 따른 강유전체막 및 상유전체막의 적층막을 캐패시터의 유전체막으로 사용한 경우로서, 상기 상유전체막을 117Å 두께로 증착하였을 때의 캐패시터의 분극-전압 이력 곡선을 나타낸 것이다.
도 8은 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 캐패시터의 외부 전압에 대한 잔류 분극을 보여주는 곡선이다.
도 9는 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 캐패시터의 외부 전압에 대한 항전압을 보여주는 곡선이다.
도 10은 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 유전체막으로 이용하는 캐패시터의 외부 전압에 따른 누설 전류를 보여주는 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 반도체 캐패시터의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 접착층 120 : 하부 전극
130 : 유전체막 135 : 강유전체막 137 : 상유전체막
140 : 상부 전극 150 : 캐패시터
본 발명은 유전체막, 그 제조방법, 및 그 유전체막을 포함하는 반도체 캐패시터 에 관한 것으로, 보다 구체적으로는 강유전체막을 포함하는 유전체막, 그 제 조방법, 및 그 유전체막을 포함하는 반도체 캐패시터에 관한 것이다.
Pb 성분을 포함하는 페로브스카이트(perovskite)형 화합물은 뛰어난 유전, 강유전, 압전 및 광전 특성을 갖는다. 이러한 페로브스카이트형 화합물은 FRAM(ferroelectric random access memory)과 같은 메모리 소자, 압전 저항 센서, 액츄에이터(actuator) 및 집적 광학 기기 등에 널리 이용되고 있다.
현재 대표적인 페로브스카이트형 화합물로는 BaTiO3보다 전자기계 결합계수가 높고, 넓은 온도 범위에 걸쳐 온도 안정성이 높은 PZT(Pb(Zr,Ti)O3)막이 주로 이용되고 있다. 이와 같은 Pb(Zr,Ti)O3막은 높은 잔류 분극 특성, 구동력, 절연 파괴 전압, 항전압 및 외부 환경에 대한 내구성을 확보하기 위하여 적어도 2000Å 정도의 두께가 요구된다.
그런데, 상기 메모리 소자 뿐만 아니라, 대부분의 전자기계소자들의 소형화되어 감에 따라, Pb(Zr,Ti)O3막 역시 우수한 유전 특성을 확보하면서도 박막화될 것이 요구되고 있다. 하지만, 상기 Pb(Zr,Ti)O3막의 두께를 박막화시키게 되면, 높은 잔류 분극 특성, 구동력, 절연 파괴 전압, 항전압 및 외부 환경에 대한 내구성 등을 확보하지 못하게 되어, 원하는 소자 특성을 얻을 수 없다.
특히, 캐패시터의 용량은 유전체의 두께와 반비례하므로, 상기와 같이 2000Å 이상의 두께를 갖는 강유전체가 전극 사이에 개재되면, 원하는 캐패시터 용량을 확보하기 어렵게 된다.
그러므로 상기 Pb(Zr,Ti)O3막과 같은 페로브스카이트형 강유전체는 유전체 특성과 캐패시터의 용량 사이에서 트레이드 오프(trade off) 관계에 놓여있어, 이 둘을 동시에 만족하기 어렵다.
따라서, 본 발명의 목적은 높은 잔류 분극 특성 및 항전압 특성을 확보하면서도 박막화된 강유전체막을 포함하는 유전체막을 제공하는 것이다.
본 발명의 다른 목적은 상기한 유전체막의 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기한 높은 잔류 분극 특성 및 항전압 특성을 확보하면서도 높은 용량을 확보할 수 있는 반도체 캐패시터를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 유전체막은, 강유전체막, 및 상기 강유전체막 표면에 형성되는 상유전체막을 포함한다.
또한, 본 발명에 따른 유전체막 제조방법은, 강유전체막을 형성하는 단계와, 상기 강유전체막 상부에 상유전체막을 형성하는 단계를 포함한다. 상기 강유전체막은 졸-겔(sol-gel)법, 단원자 증착(ALD)법, 화학기상 증착(CVD)법 또는 스퍼터링(sputtering)법으로 형성할 수 있으며, 상기 상유전체막은 단원자 증착법 또는 화학기상 증착법으로 형성할 수 있다.
또한, 상기 강유전체막을 형성하는 단계와, 상기 상유전체막을 형성하는 단계 사이에, 상기 강유전체막에 결정성을 부여하기 위해 400 내지 700℃의 온도에서 1 내지 300분간, 바람직하게는 10 내지 50분간 열처리하는 단계를 더 포함할 수 있다.
또한, 본 발명에 따른 반도체 캐패시터는, 하부 전극, 상기 하부 전극 상부에 형성되는 강유전체막, 상기 강유전체막 표면에 형성되는 상유전체막, 및 상기 상유전체막 상부에 형성되는 상부 전극을 포함한다.
상기 강유전체막은 PZT(Pb(Zr,Ti)O3)막, SBT(SrBi2Ta2O9)막, BLT((Bix,La1-x)4Ti3O12)막, SBTN(SrBi2(Ta,Nb)O9)막, 및 BST(BaxSr(1-x)TiO3)막과 같은 페로브스카이트(perovskite)형의 막 중 적어도 어느 하나가 이용될 수 있으며, 상기 강유전체막은 (111) 결정 방향으로 결정화되어 있을 수 있다. 또한, 상기 강유전체막은 100-10000Å 두께를 가질 수 있으며, 본 발명에서는 500 내지 2000Å 두께를 가져도 구동력, 절연 파괴 전압 및 내구성, 나아가, 잔류 분극 특성 및 항전압 특성이 우수하다.
또한, 상기 상유전체막은 Al2O3막, HfO2막, TiO2막, ZrO2막, Ta2O5막, 및 Nb2O5막과 같은 고유전율 막 중 선택되는 적어도 어느 하나로 형성될 수 있고, 5-200Å 두께로 형성될 수 있다.
본 발명에 의하면, 캐패시터 유전체막으로서 강유전체막 및 상유전체막의 적층막을 사용한다. 상유전체막은 강유전체막을 1000Å 이하로 박막화하여도, 후막(약 2000Å) 수준의 우수한 구동력, 절연 파괴 전압 및 내구성, 나아가, 잔류 분극 특성 및 항전압 특성을 갖게 한다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태 로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 발명은 강유전체막 상부에 상유전체막을 적층시키므로써, 강유전체막의 특성을 확보하면서 강유전체막의 두께를 박막화할 수 있는 것이다. 상기 강유전체막은 졸-겔 방식 또는 스퍼터링법으로 형성될 수 있으며, 그 상부에 형성되는 상유전체막은 단원자 증착 방식, 즉, 원자층 증착 방식으로 형성될 수 있다. 어떠한 특정 이론에 얽매이려는 것은 아니지만, 강유전체막의 특성을 확보하면서 그 두께를 감축시킬 수 있는 것은, 상유전체막을 단원자 증착 방식으로 증착시 강유전체막의 내부 결함을 치유하기 때문으로 예측된다. 이에 의해, 강유전체막의 두께를 박막화하면서도, 후막 수준의 유전 특성을 확보할 수 있으므로, 대용량의 캐패시터를 얻을 수 있고, 누설 전류 특성을 확보할 수 있다. 뿐만 아니라, 상기한 박막의 우수한 유전 특성을 갖는 유전체막은 높은 항전압을 가지므로 큰 항전압을 필요로 하는 미세전자기계기술(MEMS)에 특히 적합하다.
도 1은 본 발명의 일 실시예에 따른 반도체 캐패시터의 단면도이다.
도 1을 참조하면, 반도체 기판(100) 상부에 하부 전극(120), 유전체막(130) 및 상부 전극(140)으로 구성되는 캐패시터(150)가 형성된다.
상기 하부 전극(120)은 Pt, Ru 및 Ir과 같은 귀금속, Ti, Ta 및 W과 같은 내열 금속, TiN, TaN 및 WN과 같은 내열 금속 질화막, 또는 RuO2, IrO2 또는 SrRuO3 도전성 산화막으로 형성될 수 있다. 또한, 반도체 기판(100)과 하부 전극(120) 사이에는 상기 캐패시터(150)를 억세스시키기 위한 트랜지스터(도시되지 않음) 및 상기 트랜지스터와 캐패시터(150)간을 전기적으로 절연시키기 위한 절연물(도시되지 않음)이 개재될 수 있으며, 상기 절연물과 캐패시터(150)간의 접착력 강화를 위하여, 반도체 기판(100), 바람직하게는 절연물과 상기 하부 전극(120) 사이에 접착층(110)이 개재될 수 있다. 접착층(110)은 예를 들어 Ti막으로 형성될 수 있다. 본 실시예에서는 하부 전극(120)으로 Pt가 이용되었다.
또한, 본 도면에서 개시된 하부 전극(120)은 스택 형태로 도시되었지만, 이는 상면, 외면 및 내면이 모두 캐패시터 영역으로 이용되는 실린더(cylinder) 형태, 상면 및 내면만 캐패시터 영역으로 이용되는 콘케이브(concave) 형태의 일부를 보여주는 것일 수 있다.
본 실시예에서 유전체막(130)은 강유전체막(135)과 상유전체막(137)의 적층막으로 구성된다. 즉, 하부 전극(120) 상부에 강유전체막(135)과 상유전체막(137)이 순차적으로 적층되어, 캐패시터 유전체막(130)을 구성한다.
이때, 상기 강유전체막(135)으로는 PZT(Pb(Zr,Ti)O3)막, SBT(SrBi2Ta2O9)막, BLT((Bix,La1-x)4Ti3O12)막, SBTN(SrBi2(Ta,Nb)O9)막, 및 BST(BaxSr(1-x)TiO3)막과 같은 페로브스카이트(perovskite)형 강유전체막 중 적어도 어느 하나가 이용될 수 있다. 따라서, 상기 강유전체막(135)은 단일막으로 형성할 수도 있고 여러 종류의 막이 적층된 다층막으로 형성할 수도 있다. 상기 강유전체막(135)은 100 내지 10000Å 두께로, 바람직하게는 500 내지 2000Å 두께로 졸-겔 방식을 이용한 스핀 코팅(spin coating)으로 도포되거나 스퍼터링법으로 형성될 수 있다. 또한, 도포 공정 후, 상기 강유전체막(135)에 결정성을 부여하기 위하여, 예컨대, 400 내지 700℃의 온도에서 1 내지 300분간, 바람직하게는 10 내지 50분간, 더욱 바람직하게는 20 내지 40분간 열처리가 수행될 수 있다. 상기 강유전체막(135), 특히 PZT막은 이러한 열처리에 의해 (111) 방향의 결정성을 갖게 된다. 상기 강유전체막(135)은 잘 알려진 단원자 증착법 또는 화학기상 증착법에 의해 형성될 수도 있다.
강유전체막(135) 상부에 상유전체막(137)으로서, Al2O3막, HfO2막, TiO2막, ZrO2막, Ta2O5막, 및 Nb2O5막과 같은 고유전율 막 중 선택되는 적어도 어느 하나가 형성된다. 따라서, 상기 상유전체막(137)은 단일막으로 형성할 수도 있고 여러 종류의 막이 적층된 다층막으로 형성할 수도 있다. 상기 상유전체막(137)은 5 내지 200Å 두께로 형성될 수 있으며, 단원자 증착법 또는 잘 알려진 화학기상 증착법으로 형성될 수 있다.
여기서, 상유전체막(137)을 단원자 증착 방식에 의해 Al2O3막으로 형성하는 경우에 대해 예를 들어 상세히 설명하면 다음과 같다.
도 2를 참조하여, 강유전체막(135) 상부에 반응 가스로서, 알루미늄 소오스 가스를 일정 주기로 공급한다[(a)]. 이때, 상기 알루미늄 소오스 가스는 Al(CH3)3 가스 일 수 있다. 알루미늄 원자는 강유전체막(135) 표면에 화학적으로 흡착되며 그 위에는 물리적으로 흡착된다. 그 후, N2 또는 Ar과 같은 퍼지 가스를 공급하여, 물리적으로 흡착된 알루미늄 원자를 제거한 다음[(b)], 산소 포함 가스, 예컨대, O3, O2 또는 H2O 가스를 일정 주기로 공급하여, 상기 화학적으로 흡착되어 있는 알루미늄 원자와 반응시킨다[(c)]. 그 후, 반응되지 않은 산소 원자를 퍼지 가스 공급에 의해 제거하여, 상유전체막(137)을 형성한다[(d)]. 이와 같은 (a) 내지 (d)로 이루어지는 1 사이클을 원하는 두께의 상유전체막(137)을 얻을 때까지 반복한다.
이와 같이 형성하는 상유전체막(137)은 강유전체막(135) 내부에 발생된 결함을 치유하는 역할을 하므로써, 강유전체막(135)을 박막(500 내지 2000Å)으로 형성하여도, 후막 수준의 유전 특성(예컨대, 구동력 특성, 잔류 분극 특성, 항전압 특성 및 누설 전류 특성 등)을 갖게 한다. 또한, 상유전체막(137)은 강유전체막(135)과 후술하는 상부 전극(140) 사이에 삽입되어 전기적인 기능을 하며, 단순히 캐패시터의 전기적 특성이 변화되는 것을 방지하는 보호막의 기능을 하는 것과는 차별화된다.
다시 도 1을 참조하여, 상유전체막(137) 상부에 상부 전극(140)을 형성한다. 상부 전극(140)은 하부 전극(120)과 마찬가지로 Pt, Ru 및 Ir과 같은 귀금속, Ti, Ta 및 W과 같은 내열 금속, TiN, TaN 및 WN과 같은 내열 금속 질화막, 또는 RuO2, IrO2 또는 SrRuO3 도전성 산화막으로 형성될 수 있다.
이와 같은 본 발명의 강유전체막을 포함하는 캐패시터(150)는 강유전체막(135) 상부 표면에 상유전체막(137)을 형성함으로써, 강유전체막(135) 내에 내재되어 있는 결함이 치유된다. 이에 따라, 강유전체막(135)의 두께를 감소시키더라도, 후막 수준의 유전 특성을 유지할 수 있게 된다.
이와 같이 우수한 특성을 확보하면서도, 강유전체막의 박막화를 실현할 수 있어, 대용량 캐패시터를 제작할 수 있다. 또한, 후술하는 실험예에서 더 자세히 보는 바와 같이 이렇게 강유전체막(135)과 상유전체막(137)의 적층막으로 된 본 발명의 유전체막(130)은 특히 큰 잔류 분극 및 항전압을 가지게 되므로, MEMS 분야에서 큰 항전압을 필요로 하는 소자에 적용될 수 있다. 구체적으로, PZT의 압전특성을 이용하는 RF 스위치, 마이크로-미러 어레이(micro-mirror array), 피에조-레지스티브 센서(Piezo-resistive sensor), 기타 MEMS 응용처들 중에서 잔류 분극과 항전압이 동시에 큰 성질을 요구하는 곳에 본 발명에 따른 유전체막(130)을 적용할 수 있다. 즉, 한번 폴링(poling)을 해두면 동작 전압에 의해 분극 스위칭(polarization switching)이 일어나지 않는 것이 요구되는 소자 응용에 적합하다.
<실험예 1>
도 3 내지 도 7은 강유전체막을 포함하는 캐패시터의 분극-전압 이력 곡선을 보여준다. 도 3은 단일의 강유전체막을 캐패시터 유전체막으로 사용하였을 때의 분극-전압 이력 곡선을 나타내고, 도 4 내지 도 7은 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 캐패시터 유전체막으로 사용하였을 때의 분극- 전압 이력 곡선을 나타낸다. 본 도면에서는 강유전체막으로는 Pb(Zr,Ti)O3막을 이용하였고, 상유전체막으로는 Al2O3막을 이용하였다. 또한, 도 4의 상유전체막의 두께는 44Å, 도 5의 상유전체막의 두께는 69Å, 도 6의 상유전체막의 두께는 92Å, 도 7의 상유전 체막 두께는 117Å으로 설정한 후, 외부 전압에 대한 분극 특성을 측정하였다.
단일의 강유전체막을 캐패시터 유전체막으로 사용하는 경우, 캐패시터는 도 3에 도시된 바와 같이, 약 20.99μC/㎠의 분극과 1.33V의 항전압을 나타내었다.
반면, 본 발명에 따라 상유전체막인 Al2O3막을 강유전체막인 Pb(Zr,Ti)O3막 상부에 적층하는 경우, 도 4 내지 도 7에서와 같이 단일 강유전체막을 유전체막으로 사용하는 경우보다 2배 이상인 45μC/㎠ 정도의 높은 분극 특성을 얻을 수 있었으며, 항전압은 Al2O3의 두께에 비례하여 점차 증가하는 양상을 보였다.
즉, 상기 실험의 결과, 강유전체막 상부에 상유전체막을 증착하는 경우의 캐패시터의 분극 특성은 단일의 강유전체막을 유전체막으로 이용하는 경우보다 약 2배 이상 개선되는 효과를 보였으며, 상유전체막(Al2O3)의 두께에 따라 항전압도 점차 증대되었다.
<실험예 2>
도 8은 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 캐패시터의 외부 전압에 대한 잔류 분극을 보여주는 곡선이다. 여기서, 상기 강유전체막으로는 Pb(Zr,Ti)O3막을 사용하였고, 상유전체막으로는 Al2O3막을 사용하였으며, 상기 Al2O3막은 각각 44Å, 69Å, 92Å, 및 117Å로 두께를 변경하여 가며 외부 전압에 대한 잔류 분극을 측정하였다.
도 8을 참조하면, 단일의 강유전체막을 캐패시터 유전체막으로 사용하는 경 우(도면에서 -■-)보다, 강유전체막과 상유전체막의 적층막을 캐패시터 유전체막으로 사용하는 경우(도면에서 -●-, -▲-, -◆-, -★-), 잔류 분극이 전체적으로 약 25μC/㎠ 증대되었음을 확인할 수 있다. 잔류 분극은 상유전체막의 두께와 직접적인 연관은 없으며, 상유전체막의 형성만으로도 잔류 분극을 개선시킬 수 있다.
<실험예 3>
도 9는 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 캐패시터의 외부 전압에 대한 항전압을 보여주는 곡선이다. 여기서, 상기 강유전체막으로는 Pb(Zr,Ti)O3막을 사용하였고, 상유전체막으로는 Al2O3막을 사용하였으며, 상기 Al2O3막은 각각 44Å, 69Å, 92Å, 및 117Å로 두께를 변경시켜 가며 외부 전압에 대한 항전압 특성을 측정하였다.
도 9를 참조하면, 상기 상유전체막, 즉 상기 Al2O3막의 두께가 증대됨에 따라, 상기 항전압 역시 점차 증대되는 것을 확인할 수 있다. 즉, 단일의 강유전체막을 캐패시터 유전체막으로 사용하는 경우(도면에서 -■-), 약 1.33V의 항전압을 갖는 한편, Al2O3막의 두께가 44Å인 경우(도면에서 -●-) 약 6.7V의 항전압을, Al2O3막의 두께가 69Å인 경우(도면에서 ▲-) 약 8.8V의 항전압을, Al2O3막의 두께가 92Å인 경우(도면에서 -◆-) 11.5V의 항전압을, Al2O3막의 두께가 117Å인 경우(도면에서 -★-) 약 14.8V의 항전압을 갖는 것으로 측정되었다. 이러한 실험 결과는 상유전체막의 두께에 의해 항전압을 조절할 수 있음을 보여준다.
<실험예 4>
도 10은 본 발명에 따른 강유전체막 및 상유전체막의 적층막을 포함하는 캐패시터의 외부 전압에 따른 누설 전류를 보여주는 그래프이다. 도 10에서도 역시, 강유전체막으로는 Pb(Zr,Ti)O3막을 사용하였고, 상유전체막으로는 Al2O3막을 사용하였으며, 상기 Al2O3막을 각각 44Å, 69Å, 92Å, 및 117Å로 두께를 변경하여 누설 전류를 측정하였다.
도 10에 의하면, 단일의 강유전체막을 캐패시터 유전체막으로 사용한 경우(도면에서 -■-)보다 강유전체막 및 상유전체막의 적층막을 캐패시터 유전체막으로 형성한 경우(도면에서 -●-, -▲-, -◆-, -★-), 보다 안정적인 누설 전류를 나타내었고, 특히 상유전체막의 두께가 증대될수록 더욱 작은 누설 전류를 나타내었다.
본 발명은 상기한 실시예에 국한되는 것만은 아니다. 본 실시예에서는 캐패시터 유전체막으로서, 강유전체막 및 상유전체막의 적층막을 이용하였는데, 이와 같은 적층 순서에 한정되지 않고, 도 11에 도시된 바와 같이, 하부 전극(120) 상부에 상유전체막(137) 및 강유전체막(135)가 순차적으로 적층된 예 역시 본 발명에 포함됨은 물론이다.
또한, 본 실시예에서는 강유전체막 및 상유전체막으로 구성된 적층막을 캐패시터 유전체막에 적용하였지만, 상술한 바와 같이, 상유전체막에 의해 강유전체막을 박막화하면서 항전압을 개선시킬 수 있으므로, 본 발명에 따른 유전체막은 잔류 분극과 항전압이 동시에 큰 성질을 요구하는 곳에 적용할 수 있다.
이상에서는 본 발명의 실시예에 대하여 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니고 다양한 변경이나 변형이 가능하다. 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 사상 및 범주 내에 포함될 수 있는 대안, 변형 및 등가를 포함한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 캐패시터 유전체막으로서 강유전체막 및 상유전체막의 적층막을 사용한다. 상유전체막은 강유전체막을 1000Å 이하로 박막화하여도, 후막(약 2000Å) 수준의 우수한 구동력, 절연 파괴 전압 및 내구성, 나아가, 잔류 분극 특성 및 항전압 특성을 갖게 한다.
이에 따라, 후막 수준의 우수한 특성을 가지면서도 캐패시터의 유전체막의 두께를 감축시킬 수 있어, 캐패시터의 대용량을 확보할 수 있다. 뿐만 아니라, 본 발명에 따른 유전체막은 MEMS 분야에서 큰 항전압을 필요로 하는 소자, 즉 RF 스위치, 마이크로-미러 어레이, 피에조-레지스티브 센서, 기타 MEMS 응용처들 중에서 잔류 분극과 항전압이 동시에 큰 성질을 요구하는 곳에 다양하게 적용할 수 있다.

Claims (14)

  1. 강유전체막과, 상기 강유전체막 표면에 형성되는 상유전체막을 포함하여 이루어진 강유전체로서,
    상기 강유전체의 잔류 분극(remanent polarization)과 항전계(coercive field)가 상기 강유전체막의 잔류 분극과 항전계보다 크게 되는 두께로 상기 강유전체막과 상기 상유전체막이 형성되며, 상기 상유전체막의 두께가 상기 강유전체막의 두께보다 얇은 것을 특징으로 하는 강유전체.
  2. 제 1 항에 있어서, 상기 강유전체막은 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), SBTN(SrBi2(Ta,Nb)O9), BLT((Bix,La1-x)4Ti3O12) 및 BST(BaxSr(1-x)TiO3) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 강유전체.
  3. 제 1 항에 있어서, 상기 상유전체막은 Al2O3, HfO2, TiO2, ZrO2, Ta2O5 및 Nb2O5 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 강유전체.
  4. 강유전체막을 형성하는 단계와, 상기 강유전체막 표면에 상유전체막을 형성하는 단계를 포함하여 이루어진 강유전체 제조방법으로서,
    상기 강유전체의 잔류 분극과 항전계가 상기 강유전체막의 잔류 분극과 항전계보다 크게 되도록 상기 강유전체막과 상기 상유전체막의 두께를 설정하며, 상기 상유전체막의 두께가 상기 강유전체막의 두께보다 얇게 되도록 상기 상유전체막을 형성하는 것을 특징으로 하는 강유전체 제조방법.
  5. 제 4 항에 있어서, 상기 강유전체막은 졸-겔법, 단원자 증착법, 화학기상 증착법 또는 스퍼터링법으로 형성하는 것을 특징으로 하는 강유전체 제조방법.
  6. 제 4 항에 있어서, 상기 상유전체막은 단원자 증착법 또는 화학기상 증착법으로 형성하는 것을 특징으로 하는 강유전체 제조방법.
  7. 제 4 항에 있어서, 상기 강유전체막을 형성하는 단계와, 상기 상유전체막을 형성하는 단계 사이에, 상기 강유전체막에 결정성을 부여하기 위해 400 내지 700℃의 온도에서 1 내지 300분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 제조방법.
  8. 하부 전극;
    상기 하부 전극 상에 형성되며, 강유전체막과 상기 강유전체막 표면에 상기 강유전체막의 두께보다 얇은 두께를 갖도록 형성된 상유전체막으로 이루어진 강유전체층;
    상기 강유전체층 상에 형성되는 상부 전극;을 포함하며,
    상기 강유전체의 잔류 분극과 항전계가 상기 강유전체막의 잔류 분극과 항전계보다 크게 되는 두께로 상기 강유전체막과 상기 상유전체막이 형성되는 것을 특징으로 하는 반도체 캐패시터.
  9. 제 8 항에 있어서, 상기 강유전체막은 PZT(Pb(Zr,Ti)O3), SBT(SrBi2Ta2O9), SBTN(SrBi2(Ta,Nb)O9), BLT((Bix,La1-x)4Ti3O12) 및 BST(BaxSr(1-x)TiO3) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 반도체 캐패시터.
  10. 제 9 항에 있어서, 상기 강유전체막은 100 내지 10000Å 두께를 갖는 것을 특징으로 하는 반도체 캐패시터.
  11. 제 8 항에 있어서, 상기 상유전체막은 Al2O3, HfO2, TiO2, ZrO2, Ta2O5 및 Nb2O5 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 반도체 캐패시터.
  12. 제 11 항에 있어서, 상기 상유전체막은 5 내지 200Å 두께를 갖는 것을 특징으로 하는 반도체 캐패시터.
  13. 제 8 항에 있어서, 상기 강유전체막은 상기 강유전체막은 졸-겔법, 단원자 증착법, 화학기상 증착법 또는 스퍼터링법으로 형성되고 상기 상유전체막은 단원자 증착법 또는 화학기상 증착법으로 형성된 것을 특징으로 하는 반도체 캐패시터.
  14. 강유전체막과, 상기 강유전체막 표면에 형성되는 상유전체막을 포함하여 이루어진 강유전체를 이용하는 MEMS 디바이스로서,
    상기 강유전체의 잔류 분극과 항전계가 상기 강유전체막의 잔류 분극과 항전계보다 크게 되는 두께로 상기 강유전체막과 상기 상유전체막이 형성되며, 상기 상유전체막의 두께는 상기 강유전체막의 두께보다 얇게 형성되는 것을 특징으로 하는 강유전체를 이용하는 MEMS 디바이스.
KR1020060079717A 2006-08-23 2006-08-23 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스 KR100890609B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060079717A KR100890609B1 (ko) 2006-08-23 2006-08-23 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
US11/830,227 US7575940B2 (en) 2006-08-23 2007-07-30 Dielectric film, method of manufacturing the same, and semiconductor capacitor having the dielectric film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079717A KR100890609B1 (ko) 2006-08-23 2006-08-23 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020080116395A Division KR20080104253A (ko) 2008-11-21 2008-11-21 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체캐패시터와 ｍｅｍｓ 디바이스

Publications (2)

Publication Number Publication Date
KR20080017904A KR20080017904A (ko) 2008-02-27
KR100890609B1 true KR100890609B1 (ko) 2009-03-27

Family

ID=39112542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079717A KR100890609B1 (ko) 2006-08-23 2006-08-23 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스

Country Status (2)

Country Link
US (1) US7575940B2 (ko)
KR (1) KR100890609B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139741A (ko) * 2018-06-08 2019-12-18 이화여자대학교 산학협력단 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스
US11309446B2 (en) 2018-06-08 2022-04-19 EWHA University—Industry Collaboration Foundation Resistive switching element and photovoltaic device including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024978B2 (en) * 2009-01-21 2011-09-27 Honeywell International Inc. Media isolated pressure transducer having boss comprising single metal diaphragm
WO2011043794A2 (en) * 2009-09-29 2011-04-14 Yale University Ferroelectric devices including a layer having two or more stable configurations
JP6488468B2 (ja) * 2014-12-26 2019-03-27 アドバンストマテリアルテクノロジーズ株式会社 圧電膜及び圧電セラミックス
US20190319108A1 (en) * 2018-04-16 2019-10-17 Samsung Electronics Co., Ltd. Mos device with strong polarization coupling
US10614868B2 (en) 2018-04-16 2020-04-07 Samsung Electronics Co., Ltd. Memory device with strong polarization coupling
KR102645021B1 (ko) 2019-03-06 2024-03-06 삼성전자주식회사 반도체 장치
WO2024020415A1 (en) * 2022-07-20 2024-01-25 Versum Materials Us, Llc Optimization of bottom electrode for the enhancement of ferroelectric performance in hafnia-based oxide with back-end-of-line (beol) compatible process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051224A (ko) * 2001-12-12 2003-06-25 샤프 가부시키가이샤 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스
KR20030094499A (ko) * 2002-06-04 2003-12-12 샤프 가부시키가이샤 강유전체 메모리 트랜지스터 및 그의 제조방법
KR20050028748A (ko) * 2003-09-19 2005-03-23 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986724A (en) * 1996-03-01 1999-11-16 Kabushiki Kaisha Toshiba Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
JP3989414B2 (ja) * 2003-06-30 2007-10-10 沖電気工業株式会社 強誘電体キャパシタ、強誘電体キャパシタを具える半導体装置、強誘電体キャパシタの製造方法及び半導体装置の製造方法
KR100651724B1 (ko) * 2004-12-13 2006-12-01 한국전자통신연구원 수평 구조의 가변 축전기 및 이를 구비한 초고주파 가변소자
JP4671037B2 (ja) * 2005-12-20 2011-04-13 セイコーエプソン株式会社 記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030051224A (ko) * 2001-12-12 2003-06-25 샤프 가부시키가이샤 고유전율 게이트 산화막상의 강유전체 박막의ｍｏｃｖｄ용 시드층 프로세스
KR20030094499A (ko) * 2002-06-04 2003-12-12 샤프 가부시키가이샤 강유전체 메모리 트랜지스터 및 그의 제조방법
KR20050028748A (ko) * 2003-09-19 2005-03-23 삼성전자주식회사 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190139741A (ko) * 2018-06-08 2019-12-18 이화여자대학교 산학협력단 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스
KR102102845B1 (ko) * 2018-06-08 2020-04-22 이화여자대학교 산학협력단 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스
US11309446B2 (en) 2018-06-08 2022-04-19 EWHA University—Industry Collaboration Foundation Resistive switching element and photovoltaic device including the same

Also Published As

Publication number Publication date
US7575940B2 (en) 2009-08-18
KR20080017904A (ko) 2008-02-27
US20080048227A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
KR100890609B1 (ko) 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 ｍｅｍｓ 디바이스
US6172385B1 (en) Multilayer ferroelectric capacitor structure
US6855974B2 (en) Ferroelectric capacitor, process for production thereof and semiconductor device using the same
KR100460595B1 (ko) 비휘발성 메모리에 사용되는 지르코늄 산화물 상의 단일 씨-축 납게르마늄산화물 박막과 그 제조방법
JPH11204746A (ja) 強誘電体メモリ装置及びその製造方法
JP2002176149A (ja) 半導体記憶素子およびその製造方法
KR20030071586A (ko) 반도체장치의 제조방법
US20110183440A1 (en) Semiconductor device and manufacturing method thereof, and thin film device
US20070040198A1 (en) Semiconductor device and manufacturing method thereof, and thin film device
US7031138B2 (en) Ferroelectric capacitor and process for its manufacture
JP4438963B2 (ja) 強誘電体キャパシタ
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
US20080019075A1 (en) Dielectric capacitor
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
KR20080104253A (ko) 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체캐패시터와 ｍｅｍｓ 디바이스
US6441415B1 (en) Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
JP3138128B2 (ja) 誘電体薄膜構造物
JPH11330389A (ja) 誘電体メモリの製造方法
JP2009076571A (ja) 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
US6218231B1 (en) Methods for fabricating high dielectric capacitors of semiconductor devices
KR20030039893A (ko) 반도체 소자의 캐패시터 및 그 제조방법
JP2002334969A (ja) 誘電体記憶素子及びその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP2009076573A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee