KR102102845B1 - 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스 - Google Patents

저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스 Download PDF

Info

Publication number
KR102102845B1
KR102102845B1 KR1020180164591A KR20180164591A KR102102845B1 KR 102102845 B1 KR102102845 B1 KR 102102845B1 KR 1020180164591 A KR1020180164591 A KR 1020180164591A KR 20180164591 A KR20180164591 A KR 20180164591A KR 102102845 B1 KR102102845 B1 KR 102102845B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
polarization
layer
mos
semiconductor material
Prior art date
Application number
KR1020180164591A
Other languages
English (en)
Other versions
KR20190139741A (ko
Inventor
조윌렴
진혜진
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to US16/434,685 priority Critical patent/US11309446B2/en
Publication of KR20190139741A publication Critical patent/KR20190139741A/ko
Application granted granted Critical
Publication of KR102102845B1 publication Critical patent/KR102102845B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

강유전체 층의 분극과 2 차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상을 유도하는 저항 스위칭성 소자, 및 상기 소자를 포함하는 태양 전지 등 광전 디바이스에 관한 것이다.

Description

저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스 {RESISTIVE SWITCHING DEVICE AND PHOTOVOLTAIC DEVICE INCLUDING THE SAME}
본원은, 강유전체 층의 분극과 2 차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상을 유도하는 저항 스위칭성 소자, 및 상기 소자를 포함하는 태양 전지 등 광전 디바이스에 관한 것이다.
강유전체들의 자발적인 분극 및 스위칭 거동들로 인해, 강유전체들은 메모리, 엑츄에이터(actuators) 및 센서와 같은 많은 전자 디바이스들에 적용되어 왔다. 또한, 반도체 물질들인 ZnO, GaN와 강유전체 물질의 통합이 연구되어왔다.
강유전체-반도체 헤테로접합은 광전 시스템에 응용된다. 이러한 광전 디바이스들에서, 강유전체 분극은 전자-정공(hole) 쌍의 안정한 분리를 초래하는 반도체들에서 광-생성 캐리어의 물리적 분리를 돕는 헤테로접합에서 외부장이다. 강유전체 분극은 또한 광전기화학 공정 및 압전촉매(piezocatalysis) 작용에 또한 사용될 수 있다. 자외선에 의한 강유전체들의 광 스위칭 특성들을 도입함으로써 전하 분포는 또한 광학적으로 제어될 수 있다. 저항 스위칭 효과의 제어는 전도 상태의 광학적 제어를 통해 광학적으로 수득될 수 있고 광-감응 멤리스터 또는 광전자공학(optoelectronic) 저항 스위칭 메모리를 수득할 수 있다.
Scott, J. F. & Paz De Araujo, C. A. "Ferroelectric memories" Science 246, 1400 (1989).
본원은, 강유전체 층의 분극과 2 차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상을 유도하는 저항 스위칭성 소자, 및 상기 소자를 포함하는 태양 전지 등 광전 디바이스에 관한 것이다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본원의 제 1 측면은, 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성된 배향된 강유전체 층; 상기 강유전체 층 상에 형성된 2차원 반도체 물질 층; 및 상기 2차원 반도체 물질 층 상에 형성된 상부 전극을 포함하는 저항 스위칭성 소자로서, 상기 강유전체 층의 분극과 상기 2차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상이 유도되는 것인, 저항 스위칭성 소자를 제공한다.
본원의 제 2 측면은, 제 1 측면에 따른 저항 스위칭성 소자를 포함하는, 광전 디바이스를 제공한다.
본원의 구현예들에 따르면, 강유전체-기반 헤테로구조에 2D 반도체 층들을 삽입함으로써 분극-의존 계면 커플링 효과를 수득하는 것이 가능하고, 2D 반도체 층들의 전하 분포는 강유전체 분극에 의해 제어될 수 있어, 유도 쌍극자 효과의 결과를 가져온다. 종래 반도체 물질들을 2D 반도체 물질들로 대체함으로써, 전자 디바이스들의 소형화(miniaturization)를 달성할 수 있다. 따라서, 헤테로접합(heterojunction)에서 강유전체 분극은 전기적 성능을 제어하는 효과적인 방법이 될 수 있다.
본원의 구현예들에 따르면, 강유전체-2D 반도체 헤테로접합은 광전 시스템에 응용될 수 있다. 이러한 광전 디바이스들에서, 강유전체 분극은 전자-정공(hole) 쌍의 안정한 분리를 초래하는 2D 반도체들에서 광-생성 캐리어의 물리적 분리를 돕는 헤테로접합에서 외부장이다. 강유전체 분극은 또한 광전기화학 공정 및 압전촉매(piezocatalysis) 작용에 또한 사용될 수 있다. 자외선에 의한 강유전체들의 광 스위칭 특성들을 도입함으로써 전하 분포는 또한 광학적으로 제어될 수 있다. 저항 스위칭 효과의 제어는 전도 상태의 광학적 제어를 통해 광학적으로 수득될 수 있고 광-감응 멤리스터 또는 광전자공학(optoelectronic) 저항 스위칭 메모리를 수득할 수 있다.
본원의 구현예들에 따르면, 강유전체 PbTiO3 박막을 n-형 MoS2p-형 WSe2의 2D 반도체 원자 시트들과 통합하여 저항 스위칭 효과의 향상을 조사하였다. 본 발명자들은 또한 2D 반도체들의 사용으로 분극-의존 계면 커플링 효과의 수득을 조사하고, 강유전체 분극 상태를 제어함으로써 광전 성능을 수득 및 향상시킬 수 있다.
본원의 구현예들에 따르면, 강유전체는 자발 분극을 이용하여 2D 반도체 물질 내의 전하 캐리어의 효과적인 전하 분리를 유도할 수 있다.
본원의 구현예들에 따르면, 강유전체는 2D 반도체 특성들과 커플링 함으로써 광전 효과를 향상시킬 수 있다.
본원의 구현예들에 따르면, 광전 디바이스는 강유전체를 사용함으로써 외부 전압 인가의 부담 감소 및 분극 유지 특성을 이용하여 효율 안정성을 개선할 수 있다.
본원의 구현예들에 따르면, 강유전체 층과 2D 반도체 층의 헤테로접합을 포함하는 저항성 스위칭 소자는 상기 2D 반도체 시트들에서 자유 전하들과 강유전체 분극의 속박 전하들 사이의 상호작용 관계를 이용하여 신규 광전 디바이스들을 생성하는데 사용될 수 있다.
본원의 구현예들에 따르면, 빛의 흡수에 따른 전자-정공 분리 현상을 2 차원 반도체 내에서 유도하고, 배향된 강유전체의 분극 반전 특성을 이용하여 광전 디바이스로 사용가능한 방법을 구현할 수 있다.
도 1은, 본원의 구현예들에 따른 강유전체와 2 차원 반도체 물질의 헤테로접합을 포함하는 광전 디바이스의 개략도이다.
도 2는, 본원의 일 실시예에 있어서, (a) MoS2/PTO/LNO/STO (200 nm 스케일 바), (b) MoS2/PTO/LNO/STO (20 nm 스케일 바), (c) WSe2/PTO/LNO/STO (200 nm 스케일 바), 및 (d) WSe2/PTO/LNO/STO(20 nm 스케일 바)로 형성된 헤테로구조의 단면 TEM 이미지들을 나타낸 것이다. 개별적으로 성장된 PTO 그레인들(grains)은 (a)와 (c)에서 빨간색 원으로 표시된 2D 층에서 굽힘(bending) 특성을 유도한다.
도 3은, 본원의 일 실시예에 있어서, (a) MoS2/PTO/LNO/STO 및 (b) WSe2/PTO/LNO/STO 헤테로구조들의 라만 산란 스펙트럼을 나타낸 것으로서, MoS2 및 WSe2(노란색 영역)을 나타내고 PTO, LNO, 및 STO(파란색 영역)을 나타낸다.
도 4는, 본원의 일 실시예에 있어서, (a) 2D 층이 없는 헤테로구조, (b) MoS2의 2D 층이 있는 헤테로구조와 (c) WSe2의 전류-전압 특성들을 나타낸 것이고, 상기 n-형 반도체 2D 층과 (d) 상향(upward) 분극 및 (e) 하향(downward) 분극을 나타내는 PTO 박막들 사이의 상호작용에 대한 개략도를 나타낸 것이다.
도 5는, 본원의 일 실시예에 있어서, 양성 폴링(주황색 삼각형), 폴링이 없는 경우(검은색 원), 및 음성 폴링(파란색 역 삼각형) 후의 (a) MoS2 층 및 (d) WSe2 층의 폴링 과정에 따른 스위칭 특성들을 나타낸 것이고; (b) 및 (c) MoS2 층에서 강유전체 분극 방향의 방향에 따른 밴드 정렬을 나타낸 것이고; (e) 및 (f) WSe2 층에서 강유전체 분극 방향의 방향에 따른 밴드 정렬을 나타낸 것이다. 강유전체 분극 방향에 따라 2차원 반도체 물질 내의 자유 전하의 움직임이 크게 영향을 받게 되면서 밴드 정렬 상태에 변화가 나타난다.
도 6은, 본원의 일 실시예에 있어서, (a) 레이저 광-조사에 따른 전류-전압(I-V) 특성들의 개략도(λ= 532 nm 또는 640 nm)를 나타낸 것이고, (b) MoS2 층 및 (c) WSe2 층에 대한 어두운 환경 및 두 가지 레이저 타입들을 이용한 광-조사의 조건 하에서의 I-V 특성들을 나타낸 것이다.
도 7은, 본원의 일 실시예에 있어서, (a) 어두운 환경 및 두 가지 레이저 타입(λ= 532 nm 또는 640 nm)의 광-조사의 조건에서 표면 전위 맵을 나타낸 것이고, (b) MoS2 및 (c) PTO에 대한 각 영역의 표면 전위의 히스토그램을 나타낸 것이다. 표면 전위 변화는 PTO 영역보다 상기 MoS2 층에서 더 크다.
도 8은, 본원의 일 실시예에 있어서, (a) 레이저 광-조사(λ= 532 nm 또는 640 nm)를 이용한 표면 광전압 맵을 나타낸 것이고, (b) MoS2 및 PTO 영역에서 표면 전위의 라인 프로파일을 나타낸 것이고, (c) MoS2와 PTO 사이의 계면에서, 전위차에 의해 유도된 계면 쌍극자를 나타낸 것이다.
도 9는, 본원의 일 실시예에 있어서, (a) 및 (c)는 레이저 광-조사(λ= 532 nm 또는 640 nm) 하에서 MoS2/PTO 및 WSe2/PTO 헤테로구조들의 양성 폴링 과정을 나타낸 것이고 (b) 및 (d)는 음성 폴링 과정 후의 전류-전압(I-V) 특성들을 나타낸 것이다.
도 10은, 본원의 일 실시예에 있어서, 강유전체 및 2D 반도체 층을 포함하는 태양 전지 디바이스의 개략도를 나타낸 것이다.
아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본원 명세서 전체에서, 어떤 부분이 다른 부분과 “연결”되어 있다고 할 때, 이는 “직접적으로 연결”되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 “전기적으로 연결”되어 있는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
본원 명세서 전체에서, 어떤 부분이 어떤 구성 요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 “~(하는) 단계” 또는 “~의 단계”는 “~ 를 위한 단계”를 의미하지 않는다.
본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.
본원 명세서 전체에서, “A 및/또는 B”의 기재는 “A 또는 B, 또는 A 및 B”를 의미한다.
이하, 첨부된 도면을 참조하여 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원이 이러한 구현예 및 실시예와 도면에 제한되지 않을 수 있다.
본원의 제 1 측면은, 기판 상에 형성된 하부 전극; 상기 하부 전극 상에 형성된 배향된 강유전체 층; 상기 강유전체 층 상에 형성된 2차원 반도체 물질 층; 및 상기 2차원 반도체 물질 층 상에 형성된 상부 전극을 포함하는, 저항 스위칭성 소자로서, 상기 강유전체 층의 분극과 상기 2차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상이 유도되는 것인, 저항 스위칭성 소자를 제공한다.
본원의 일 구현예에 있어서, 상기 강유전체 층과 상기 2차원 반도체 물질 층 사이에 헤테로접합이 형성된다. 상기 강유전체-2D 반도체 헤테로접합은 광전 시스템에 응용될 수 있다. 이러한 광전 디바이스들에서, 강유전체 분극은 전자-정공(hole) 쌍의 안정한 분리를 초래하는 2D 반도체들에서 광-생성 캐리어의 물리적 분리를 돕는 헤테로접합에서 외부장이다
본원의 일 구현예에 있어서, 상기 강유전체는 PbTiO3, BaTiO3, BiFeO3, PbZrxTi1-xO3(PZT), 또는 LiNbO3 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 강유전체 층은 (111) 또는 (001) 방향으로 성장된 육각형 구조의 결정 형태를 갖는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 강유전체 층은 상향 또는 하향으로 폴링(poling)된 것일 수 있으나, 이에 제한되는 것은 아니다. 폴링을 통해 강유전체의 분극 상태를 일정한 방향으로 정렬시킬 경우, 수송 특성이 달라진다.
본원의 일 구현예에 있어서, 상기 2차원 반도체 물질은 MoS2, MoSe2, WSe2, ReS2, ReSe2, MoTe2, WS2, 또는 WTe2 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 반도체 특성을 가지는 물질을 사용함에 따라 강유전체 분극이 가지는 속박 전하와 반도체 내의 자유 전하의 상호작용을 이용하여 전기적 특성을 얻을 수 있다. 반도체 특성을 띠는 2차원 물질에서 n-형 반도체를 사용할 경우 대표적으로 MoS2를 사용할 수 있고, p-형 반도체를 사용할 경우 대표적으로 WSe2를 사용할 수 있다.
본원의 일 구현예에 있어서, 상기 강유전체 층의 두께는 약 50 nm 내지 약 100 nm이고, 상기 2차원 반도체 물질 층의 두께는 약 3 nm 내지 약 15 nm이고, 또는 상기 2차원 반도체 물질층의 층수는 약 4 층 내지 약 20 층일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 강유전체 층의 두께는 약 50 nm 내지 약 100 nm, 약 50 nm 내지 약 80 nm, 약 50 nm 내지 약 60 nm, 약 70 nm 내지 약 100 nm, 또는 약 70 nm 내지 약 80 nm일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 2차원 반도체 물질 층의 두께는 약 3 nm 내지 약 15 nm, 약 3 nm 내지 약 10 nm, 약 3 nm 내지 약 5 nm, 약 6 nm 내지 약 15 nm, 약 6 nm 내지 약 10 nm, 약 9 nm 내지 약 15 nm, 또는 약 9 nm 내지 약 10 nm일 수 있으나, 이에 제한되는 것은 아니다. 상기 2차원 반도체 물질층의 층수는 약 4 층 내지 약 20 층, 약 4 층 내지 약 15 층, 약 4 층 내지 약 10 층, 약 4 층 내지 약 8 층, 약 8 층 내지 약 20 층, 약 8 층 내지 약 15 층, 약 10 층 내지 약 20 층, 약 12 층 내지 약 20 층, 또는 약 12 층 내지 약 15 층일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 상부 전극은 Pt, Au, Ag, Pd, Al, Co 등 금속, 또는 그래핀과 같은 2 차원 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 하부 전극은 금속 또는 전도성 산화물을 포함하는 것이고, 투명 또는 불투명 전극인 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 금속으로는 Fe, Mn, Ni, V, Co, Ti, Mg, Ca, Cu, Nb, 또는 Zr 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 전도성 산화물은 SrRuO3, (La,Sr)CoO3, ITO, FTO, 산화루테늄(예를 들어, RuO2 등), 니켈산화물(예를 들어, NiO 등), 산화이리듐(예를 들어, IrO2 등), 주석산화물(예를 들어, SnO2 등), 인듐산화물(예를 들어, In2O3 등), 또는 바나듐산화물(예를 들어, V2O5 등) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 기판은 유연성, 투명성, 또는 유연 투명성인 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 금속, 금속 산화물, 고분자 (PET 등), 또는 유리 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 SrTiO3, GaN 등의 단결정 기판을 사용하는 것을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본원의 구현예들에 따르면, 강유전체-반도체 헤테로접합은 광전 시스템에 응용된다. 이러한 광전 디바이스들에서, 강유전체 분극은 전자-정공(hole) 쌍의 안정한 분리를 초래하는 반도체들에서 광-생성 캐리어의 물리적 분리를 돕는 헤테로접합에서 외부장이다. 강유전체 분극은 또한 광전기화학 공정 및 압전촉매(piezocatalysis) 작용에 또한 사용될 수 있다. 자외선에 의한 강유전체들의 광 스위칭 특성들을 도입함으로써 전하 분포는 또한 광학적으로 제어될 수 있다. 저항 스위칭 효과의 제어는 전도 상태의 광학적 제어를 통해 광학적으로 수득될 수 있고 광-감응 멤리스터 또는 광전자공학(optoelectronic) 저항 스위칭 메모리를 수득할 수 있다.
강유전체 PbTiO3 박막을 n-형 MoS2p-형 WSe2의 반도체 원자 시트들과 통합하여 저항 스위칭 효과의 향상을 달성할 수 있다. 본원의 일부 구현예들에 따르면, 또한 2D 반도체들의 사용으로 상기 강유전체가 분극-의존 계면 커플링 효과를 수득할 수 있다. 특히, 강유전체 분극 상태를 제어함으로써 광전 성능을 달성하고 향상시킬 수 있다.
본원의 제 2 측면은, 제 1 측면에 따른 저항 스위칭성 소자를 포함하는, 광전 디바이스를 제공한다.
본원의 일 구현예에 있어서, 상기 광전 디바이스는, 투명 기판 상에 형성된 투명 전극; 상기 투명 전극 상에 형성된 배향된 강유전체 층; 상기 강유전체 층 상에 형성된 2차원 반도체 물질 층; 및 상기 2차원 반도체 물질 층 상에 형성된 상부 전극을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 강유전체 층의 분극에 의하여 광 조사 시 상기 2차원 반도체 물질 층에 형성되는 전자-정공 분리가 증가하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 투명 전극을 사용함에 따라 빛의 흡수를 증대시킬 수 있다. 예를 들어, 상기 투명 전극은 AZO (Al-도핑된 ZnO), TiO2 (타이타늄 디옥사이드), GZO (Ga-도핑된 ZnO), ITO, 인듐산화물(예를 들어, In2O3 등), 또는 산화물-금속-산화물 구조의 다층박막을 사용할 수 있으나, 이에 제한되는 것은 아니다. 투명 전극을 위한 기판으로는 유리 기판을 사용할 수 있다.
본원의 일 구현예에 있어서, 상기 상부 전극은 Pt, Au, Ag Pd, Al, Co 등 금속 또는 그래핀과 같은 2 차원 금속을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 강유전체는 PbTiO3, BaTiO3, BiFeO3, PbZrxTi1-xO3(PZT) 또는 LiNbO 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
본원의 일 구현예에 있어서, 상기 2차원 반도체 물질은 MoS2, MoSe2, WSe2, ReS2, ReSe2, MoTe2 WS2, 또는 WTe2 등을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 이러한 2차원 반도체 특성을 가지는 물질을 사용함에 따라 강유전체 분극이 가지는 속박 전하와 반도체 내의 자유 전하의 상호작용을 이용하여 전기적 특성을 얻을 수 있다. 반도체 특성을 띠는 2차원 물질에서 n-형 반도체를 사용할 경우 대표적으로 MoS2를 사용할 수 있고, p-형 반도체를 사용할 경우 대표적으로 WSe2를 사용할 수 있다.
본원의 일 구현예에 따른 광전 디바이스에 있어서, 빛의 흡수에 따른 전자-정공 분리 현상을 2 차원 반도체 내에서 유도하고, 배향된 강유전체의 분극 반전 특성을 이용하여 광전 디바이스로 사용가능한 방법을 구현할 수 있고 상기 전자-정공 분리 효율을 현저히 증가시켜 광전 효율을 향상시킬 수 있다.
본원의 일 구현예에 따른 광전 디바이스에 있어서, 빛의 유무에 따라 개방 전압 및 단락 전류가 변화하는 점을 이용하여 태양 전지로서 응용이 가능하다.
이하, 본원의 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 본원의 이해를 돕기 위하여 예시하는 것 일뿐, 본원의 내용이 하기 실시예에 한정되는 것은 아니다.
[실시예]
샘플 제조
본원에서 펄스 레이저 증착을 사용하여 강유전체 PbTiO3(PTO) 박막을 제조하였다. 단결정(111)-배향된 SrTiO3(STO)을 기판으로서 사용하였고, 하부 전극으로서 LaNiO3(LNO)를 증착하였고, PTO 박막을 LNO/STO 박막 상에서 성장시켰다. 육각형 구조의 결정을 유도하기 위해 (111) 방향의 박막을 성장시킨다. 이를 위해 (111) 방향의 SrTiO3 단결정 기판을 사용할 수 있다. (111) 방향의 박막 성장을 위해서는 기판온도는 530℃에서 산소 부분 압력 300 mTorr의 조건을 이용할 수 있다. 하부 전극으로는 LaNiO3을 사용할 때 (001) 방향으로의 증착을 위해서는 (001) 방향의 SrTiO3 단결정 기판을 사용할 수 있다. (001) 방향의 LaNiO3 박막 증착을 위해서는 기판온도는 600℃에서 산소 부분 압력 350 mTorr 의 조건을 이용할 수 있다.
하부 전극으로는 LaNiO3 이외에도 SrRuO3와 같이 산화물 중에서 전도성을 가지는 물질로 대체될 수 있다. 하부 전극은 투명성을 띠는 전극으로 대체될 수 있으며, 투명전극을 사용함에 따라 빛 흡수를 증대시킬 수 있다. 투명 전극을 사용하는 동시에 배향성을 위하여 알루미늄이 도핑된 ZnO (Al:ZnO)를 투명전극으로 사용할 수 있다. 투명 전극을 위한 기판으로는 유리기판을 사용할 수 있다. 투명전극을 사용하면서, 유연소자로서 사용하기 위해 유리 기판은 PET 기판으로 대체될 수 있다.
PTO/LNO/STO 헤테로구조를 위해 사용된 상기 증착 조건의 자세한 사항은 앞서 설명되었다[Jin, H. J., Oh, S. H. & Jo, W. Hetero-epitaxial growth and large piezoelectric effects in (001) and (111) oriented PbTiO3-LaNiO3 multilayers. J. Phys. D: Appl. Phys. 49, 125305 (2016)]. (111) 방향을 나타내는 SrTiO3 단결정 기판을 이용하고, 펄스 레이저 증착법을 이용하여 PTO/LNO/STO 헤테로구조를 제조하였다. 전도성을 나타내는 LaNiO3 박막을 증착하기 위해서는 기판 온도 530℃에서 산소 부분 압력 350 mTorr의 조건을 형성하여 박막을 성장시켰다. (111) 방향을 가지는 LaNiO3 증착 후, 강유전체인 PbTiO3 박막 성장을 위해서는 기판온도 530℃에서 산소 부분 압력 200 mTorr의 조건을 형성하여 박막을 성장시켰다.
PbTiO3 뿐만 아니라 BaTiO3, BiFeO3와 같이 비납계 강유전체를 (111) 방향으로 성장시켜 이용할 수 있다. 또한 (0001) 방향의 LiNbO3를 증착하여서 육각형 구조의 결정을 유도할 수 있다. LaNiO3 전극층을 (001) 방향으로 성장시킬 경우, PbTiO3 박막 성장을 위해서는 530℃에서 산소 부분 압력 200 mTorr의 조건을 형성하여 박막을 성장시킬 수 있다.
그 후, 반도체 원자 시트들을 SiO2(300 nm)/Si 기판 상에서 박리하였고 습식(wet) 전사 방법을 사용하여 상기 PTO/LNO/STO 박막 헤테로구조 상으로 전사하였다.
도 1은, 본원의 구현예들에 따른 강유전체와 2 차원 반도체 물질을 포함하는 광전 디바이스의 개략도이다. 강유전체와 2 차원 반도체 물질로 이루어진 광전 디바이스의 기본 구조, 2차원-3차원 산화물 포함, 투명 전극 사용, 및 유연 기판 형태를 나타낸 것이다. 여기에서, 2 차원 반도체 물질을 사용하여 소자의 스케일을 감소하고, 강유전체를 사용함으로써 외부 전압 인가의 부담 감소 및 분극 유지 특성을 이용하여 효율 안정성을 개선할 수 있다.
TEM 특성 분석
이중 빔 집속 이온 빔(focused ion beam):(FIB, FEI Helios 650)을 사용하여 모든 단면-투과 전자 현미경(transmission electron microscopy, TEM) 샘플들을 제조하였고 80 kV에서 작동하는 TEM(FEI Titan Cubed G2)을 사용하여 이미지들을 수득하였다.
스택킹(stacking) 구성과 헤테로구조의 구조를 직접 확인하기 위해, 상기 헤테로구조의 TEM 이미지들을 수득하였고 도 2에 나타내었다. 도 2는 구조 형성의 구성을 나타내는 것이다. 도 2(a) 및 도 2(b)는 MoS2/PTO/LNO/STO, 도 2(c) 및 도 2(d)는 WSe2/PTO/LNO/STO을 구성하는 헤테로구조의 단면 TEM 이미지들을 나타낸 것이다. 개별적으로 성장된 PTO 그레인들(grains)은 도 2(a) 및 도 2(c)에서 빨간색 원으로 표시된 2D 층에서 굽힘(bending) 특성을 유도한다. PTO 박막에서, PTO 그레인들(grains)은 개별적으로 성장되었고 컬럼형(columnar) 구조를 나타내었다. 상기 PTO 박막의 거칠기(roughness) 때문에, MoS2 또는 WSe2 층들은 도 2(a) 및 도 2(c)에서 나타낸 굽힘(bending)을 나타내었다. MoS2 및 WSe2 층들의 층 수는 각각, 약 6 및 30이었다. 상기 2D 반도체 층들의 굽힘 특성은 상대적으로 더 얇은 층 샘플들에 대해 더 명백하였다. 본 발명자들은 또한 에너지 분산 분광법(energy dispersive spectroscopy)(데이터 표시되지 않음)을 사용하여 원소 분석을 수행하였다. 이러한 결과들을 기반으로, 강유전체 박막 상에서 반도체 원자 시트들의 구축을 성공적으로 달성하였다. 중간 층 두께(10 nm 내지 20 nm)가 굽힘 없이 수직 전달 특성들을 조사하는데 적합하다는 것이 상기 결과로부터 추론되었다.
라만 산란 스펙트럼 실험
질소-냉각된 전하-커플링-디바이스(charge-coupled-device, CCD) 어레이 검출기가 장착된 McPherson 207 분광기를 사용하여 PTO/LNO/STO 박막 상의 MoS2와 WSe2의 실온 라만 산란 스펙트럼을 수득하였다. 샘플들을 532 nm(2.33 eV) 현미경 대물 렌즈(x 50)를 사용하여 ~ 1 μm 직경 지점에 초점을 맞춘 DPSS(diode-pumped solid state) 레이저로 여기시켰다. 레이저 가열을 방지하기 위해 상기 여기 전력(excitation power)은 5 mW 미만이었다. 노출 시간은 30 초였다.
라만 산란 분광법(Raman scattering spectroscopy)을 다른 방법으로 사용하여, 샘플의 높은 결정질 특성을 확인하였다. 도 3은 헤테로구조의 상 형성, 각 샘플의 라만 스펙트럼을 나타내며, 도 3(a)는 MoS2/PTO/LNO/STO 및 도 3(b)는 WSe2/PTO/LNO/STO 헤테로구조들 각각의 라만 산란 스펙트럼을 나타낸 것으로서, MoS2는 빨간색 영역, STO는 노란색 영역, LNO는 초록색 영역, PTO는 파란색 영역, 및 WSe2는 노란색 영역을 나타낸다. 여기서 잘 정의된 MoS2 및 WSe2 포논 피크들(phonon peaks)이 각각, 도 3(a) 및 도 3(b)에서 관찰된다. PTO, LNO, 및 STO 기판들에 기인된 피크들 또한 관찰되었으며 각 스펙트럼 피크의 설명은 표 1 및 표 2에 주어진다.
표 1은 도 3에 나타낸 것과 같이 라만 산란 스펙트럼에서의 PTO, LNO, 및 STO의 피크 위치들을 나타낸 것이다.
<표 1>
Figure 112018127511381-pat00001
표 2는 도 3에 나타낸 것과 같이 라만 산란 스펙트럼에서 MoS2, 및 WSe2의 피크 위치들 및 상응하는 진동 모드들을 나타낸 것이다.
<표 2>
Figure 112018127511381-pat00002
전기적 특성 분석
헤테로구조의 전달 특성들을 조사하기 위해, 전도성-원자력 현미경 분석(conductive-atomic force microscopy, C-AFM)을 수행하였다. C-AFM을 사용하여, 레이저(λ= 532 nm 및 640 nm)에 의해 유도된 광전류를 측정하였다. 폴링 과정을 적용함으로써 강유전체 분극-의존 전류-전압(I-V) 특성들을 수득하였다. 폴링을 통해 강유전체의 분극 상태를 일정한 방향으로 정렬시킬 경우, 수송 특성이 달라진다. 분극이 MoS2를 향해 정렬될 경우 양의 분극 전하가 MoS2 내의 전자의 축적을 강하게 나타내게 된다. 따라서 양의 전압에서 전류 특성이 크게 향상되는 경향을 나타내며 다이오드 특성이 강하게 나타난다. 상기 폴링 과정 동안, +10 V(-10 V) DC 바이어스를 상기 샘플에 인가하여 양성(음성) 폴링을 나타내는 상향(하향) 분극을 유도하였다. 켈빈 프로브 힘 현미경 분석(Kelvin probe force microscopy, KPFM)을 또한 수행하여, 헤테로구조의 광전압을 분석하였고, 여기에서, Pt/Ir-코팅 팁을 60 kHz의 주파수 및 1 V의 AC-바이어스 전압(피크에서 피크)에서 사용하였다. 상기 광전압을 수득하기 위해, 어두운 환경 조건 및 상기 C-AFM 측정에 사용된 것과 동일한 파장을 보유한 레이저를 통한 광 조사에서 상기 KPFM 측정을 수득하였다.
도 4는 헤테로구조에서의 저항 스위칭 거동을 나타낸 것이다. 도 4(a)는 2D 층이 없는 헤테로구조(PTO/LNO/STO), 도 4(b)는 MoS2의 2D층이 있는 헤테로구조(MoS2/PTO/LNO/STO)와, 도 4(c)는 WSe2의 전류-전압 특성들을 나타낸 것이다. 도 4(b)에서 MoS2는 n-형 반도체로서, 전자가 주된 캐리어이기 때문에 양의 전압 범위에서 전류가 두드러지게 나타난다. 이때 강유전 분극 스위칭 효과로 인해 이력 곡선 형태를 나타낸다. 도 4(d)는 상향(upward) 분극 및 도 4(e)는 하향(downward) 분극을 나타내는 n-형 반도체 2D 층과 PTO 박막들 사이의 상호작용에 대한 개략도를 나타낸 것이다. 상기 2D 층이 n-형 반도체인 경우, 강유전체 박막의 상향(하향) 분극 상태로 인해 전자(검은색 원)가 축적(결핍)된다.
이러한 반도체 원자 시트들을 사용하여, 향상된 저항 스위칭(resistive switching, RS) 거동을 수득하였고(도 4(a) 내지 도 4(c)); PTO 박막 상에서, RS의 거동은 수득되지 않았다(도 4(b) 및 도 4(c)). 전기적 성능의 변화는 상기 MoS2 또는 WSe2 층들의 존재에 의존하였고, 이것은 강유전체 분극의 속박 전하들과 반도체 원자 시트의 자유 전하들 사이의 상호작용 관계를 나타낸다. 이것은 분극-의존 계면 커플링 효과의 가능성을 의미한다. 도 4(d) 및 도 4(e)는 n-형 MoS2 층들에서의 자유 전하들 사이의 상호작용의 개략도를 나타내고, 여기에서 상기 MoS2 층들에서 전자 축적은 도 4(c)에 나타낸 것과 같이 양성 속박 전하들이 상기 MoS2 층과 상기 PTO 박막 사이의 계면에 위치할 때 발생하고, 도 4(e)에 나타낸 것과 같이 음성 속박 전하들이 상기 계면에 위치할 때 반대 상황이 발생한다. WSe2/PTO 헤테로구조의 경우, 상기 WSe2 층들은 p-형 특성들을 나타내며, 도 4(c)에 나타낸 것과 같이 반대 극성이 상기 MoS2/PTO 헤테로구조에 대해 RS 효과에서 발생한다. 상기 MoS2/PTO 헤테로구조에 대한 자유 전하들과 분극 사이의 상호작용 관계는 반대의 상황을 나타내었고; 여기에서 상기 분극이 각각, 하향(downward) 또는 상향(upward) 방향일 때 전자 축적 또는 결핍이 발생하였다. 따라서, 상기 MoS2/PTO와 WSe2/PTO 헤테로구조들을 비교하면, 각 2D 층에서 상이한 캐리어 타입 때문에 그것들의 전달 곡선 모양은 서로 반대가 되었다. 또한, 정류(rectifying) 특성들은 전류 흐름의 명확한 경향을 나타내는 상기 MoS2/PTO 헤테로구조에서 더 명확해졌으며 여기에서 큰 전류 흐름은 양성 바이어스(bias) 영역에 있고 작은 전류 흐름은 음성 바이어스 영역에 있다. 그러나, 상기 WSe2/PTO 헤테로구조에서, 모든 바이어스 영역들에서 전류 흐름이 발생하였고, 양성 바이어스 영역 및 음성 바이어스 영역에서 상대적으로 대칭적인 전류 값들을 나타낸다. 또한, 하기에서 논의되는 것과 같이, 폴링(poling) 또는 광 조사가, 상기 WSe2/PTO 헤테로구조에 적용될 때, 상기 전류는 현저하게 증가되었다.
분극 효과를 확인하기 위해, 본 발명자들은 분극 상태의 의존을 규명해야 한다. 따라서, 이러한 목적을 위해, 상기 폴링 과정 후에 전달 특성들을 수득하였다. 상기 폴링 과정을 이용하여, 본 발명자들은 상기 분극의 방향을 제어할 수 있었고, 이것은 계면에서 상기 속박 전하들의 극성이 제어될 수 있음을 나타낸다. 도 5는 전달 특성들에 대한 분극 효과를 나타낸 것이다. 강유전체 분극의 속박 전하들은 정류(rectifying) 특성들의 변화를 유도하고 다이오드 방향의 스위칭(switching)을 야기한다. 도 5(a) 및 도 5(d)는 양성 폴링(주황색 삼각형), 폴링이 없는 경우(검은색 원), 및 음성 폴링(파란색 역 삼각형) 후의 (a) MoS2 층 및 (d) WSe2 층의 폴링 과정에 따른 스위칭 특성들을 나타낸 것이다. 도 5(b), 도 5(c), 도 5(e), 및 도 5(f)는 다이오드 스위칭을 발생시키는 강유전체 분극 방향의 방향에 따른 밴드 정렬을 나타낸 것이다.
전류의 변화는 도 5에 나타낸 것과 같이 폴링 과정에 따라 수득되었다. 상기 전달 특성들에 대한 상기 분극 효과는 도 5(a)에 나타낸 것과 같이 상기 MoS2/PTO 헤테로구조에서 매우 명확하게 나타났다. 도 5(b)에 나타낸 것과 같이 양성 폴링 과정이 적용되어 상향 분극 상태(P↑)를 유도하였을 때, 양성 속박 전하들이 계면에 위치되었고 분극 상태는 폴링 후에 유지되었다. 따라서, 상기 MoS2 층들에서 전자 축적은 상기 폴링 과정 이전의 초기 상태에 비해 향상되었다. 도 5(c)에 나타낸 것과 같이 음성 폴링 과정을 적용하여 하향 분극 상태(P↓)를 유도하였을 때, 음성 속박 전하들이 계면에 위치되었고 상기 MoS2 층의 소수 캐리어들(minor carriers) [즉, 정공(hole)]이 상기 속박 전하들에 매우 끌리게 되고, 이것은 초기 상태에 대하여 변화되었다. 도 5(d)에 나타낸 것과 같이, 분극 효과를 또한 상기 WSe2/PTO 헤테로구조에 대해 조사하였다. WSe2 의 경우 MoS2 층과 반대 극성의 캐리어를 가지기 때문에 도 5(e), 및 5(f)에 나타난 것과 같이 상향 분극 상태에서는 정공이 밀려나게 되고, 하향 분극 상태에서는 정공이 축적되는 현상이 나타나게 된다. 상기 폴링 과정 후에, 전류는 음성 바이어스 영역에서 현저히 증가되었다. 그러나, 상기 MoS2 층보다, 상기 WSe2 층에서, 상기 폴링 과정의 극성의 의존성을 결정하는 것이 더 어렵다. 그러나, 상기 폴링 과정을 통한 전기적 특성들의 변경이 분극-의존 계면 커플링 효과를 지지할 수 있음이 밝혀졌다. 또한, 전위 프로파일이 분극 상태의 방향의 함수로서 변화하는 것으로 밝혀져, 도 5(b), 도 5(c), 도 5(e), 및 도 5(f)에 나타낸 것과 같이 향상된 전달 특성들을 유도한다. 따라서, 상기 강유전체 분극은 속박 전하들과 자유 전하들 사이의 상호작용을 제어함으로써 전달 특성들을 조절할 수 있다. 이것은 분극-의존 계면 커플링 효과의 존재에 대한 강한 증거를 제공한다.
상기 전달 특성들에 대한 상기 분극의 효과에 추가하여, 광 조사는 또한 반도체 층에 대한 여기 원(excitation source)이기 때문에 상기 전달 특성들을 변화 시킬 수 있다. 도 6은 레이저 조사를 이용한 광전류 관찰을 나타낸 것이다. 도 6(a)는 레이저 광-조사시에 따른 전류-전압(I-V) 특성들의 개략도(λ= 532 nm 또는 640 nm). 도 6(b)는 MoS2 층 및 도 6(c)는 WSe2 층에 대한 어두운 환경 및 두 가지 레이저 타입들을 이용한 광-조사의 조건 하에서의 I-V 특성들을 나타낸 것이다.
본 명세서에서, 도 6(a)에 나타낸 것과 같이, 532 nm 및 640 nm의 파장을 갖는 레이저를 광-조사를 위해 사용하였다. 광 조사 하에서, 도 6(b) 및 도 6(c)에 나타낸 것과 같이 전류의 증가가 수득되었다. 상기 MoS2/PTO 헤테로구조에서, 전류 흐름의 경향은 잘 유지되었고 도 6(b)에 나타낸 것과 같이 음성 바이어스 영역 및 양성 바이어스 영역에서 증가된 전류를 나타내었고 더 짧은 레이저 파장을 이용한 경우 더 많은 수의 광여기된 캐리어들이 생성되었다. 광-조사 하의 상기 WSe2/PTO 헤테로구조에서, 음성 바이어스 영역에서 전류는 현저하게 증가하였고, 도 6(c)에 나타낸 것과 같이 640 nm 레이저를 이용한 경우 전류가 추가로 증가되었다. 본 발명자들은, 상기 WSe2/PTO 헤테로구조에서 안정한 광응답이 음성 바이어스 영역에서 수득되었지만 광-조사 파장에 대한 전류의 의존성을 이해하기 어렵다고 생각하였다. 따라서, 본 발명자들은 상기 MoS2/PTO 헤테로구조가 광-조사 하에서의 전달 메커니즘을 이해하는데 더 적합하다고 생각하였다.
도 7은 레이저 조사를 이용한 KPFM 측정을 나타낸 것이다. 도 7(a)는 어두운 환경 및 두 가지 레이저 타입(λ= 532 nm 또는 640nm)의 광-조사의 조건에서 표면 전위 맵을 나타낸 것이고 도 7(b)는 MoS2 및 도 7(c)는 PTO에 대한 각 영역의 표면 전위의 히스토그램을 나타낸 것이다. 표면 전위 변화는 PTO 영역보다 상기 MoS2 층에서 더 크다.
상기 광-조사 효과와 전달 변화 사이의 관계를 결정하기 위해, 도 7에서 나타낸 것과 같이 KPFM을 이용하여 상기 MoS2/PTO 헤테로구조에서 표면 광전압 측정을 수득하였다. 광-조사 하에서 표면 전위 맵(map)을 도 7(a)에 나타내었고, 여기에서 상기 MoS2 층의 표면 전위가 광-조사에 따라 감소하며, 이것은 상기 헤테로구조에서의 페르미(Fermi) 준위의 변위(shift)를 나타냄을 알 수 있다. 도 7(b)에서, 각 영역에서의 표면 전위의 히스토그램이 제시되어 있고, 여기에서 상기 표면 전위의 현저한 변화가 상기 MoS2 층에서만 관찰되었다. 또한, 도 7(a)에 나타낸 것과 같이 광-조사 레이저 파장이 감소하면 상기 표면 전위가 감소하였다.
광-조사 전후의 하에서 상기 표면 전위 사이의 차이를 계산함으로써 표면 전위 맵으로부터 표면 광전압 맵이 유도될 수 있다. 도 8은 광전압 관찰 및 전위 분포를 나타낸 것이다. 도 8(a)는 레이저 광-조사(λ= 532 nm 또는 640 nm)를 이용한 표면 광전압 맵을 나타낸 것이고, 도 8(b)는 MoS2 및 PTO 영역에서 표면 전위의 라인 프로파일, 도 8(c)는 MoS2와 PTO 사이의 계면에서, 전위차에 의해 유도된 계면 쌍극자를 나타낸 것이다. 광-조사에 따라, 진공 수준이 재 정렬되고 페르미(Fermi) 준위 변이가 계면에서 내장 전위를 유도하여, 계면 광전압을 발생시킨다. 레이저 에너지를 증가시킴에 따라, 상기 계면 광전압도 또한 증가한다. 도 8(a)에 나타낸 것과 같이 표면 광전압 맵에서, 더 짧은 파장의 레이저를 이용한 광-조사에 따라 더 높은 광전압이 수득되었다. 도 8(b)에 나타낸 것과 같이 상기 MoS2와 PTO 영역들 사이에 나타낸 전위차는 상기 헤테로구조에서 전하 분리를 도울 수 있다. 광조사를 하지 않는 조건 하에서, 두 물질들이 서로 접촉한 후 페르미 준위의 변이는 도 8c에 나타낸 것과 같이 계면 쌍극자를 유도한다. 광 조사 후, 각 면의 페르미 준위의 변이가 발생할 때 진공 수준들이 거의 정렬되었고, 이것은 상기 헤테로구조에서 전하 분리를 일으킬 수 있는 내장(built-in) 전위를 유도한다. 따라서, 각 영역에서의 전위차는 계면 광전압을 유도할 수 있다.
상기 강유전체와 반도체 특성들을 커플링함으로써, 상기 광전 효과는 상기 분극-의존 계면 커플링 효과로 인하여 향상될 수 있다. 상기 광전 거동의 이러한 향상을 수득하기 위해, 상기 강유전체 분극을 외부 전기장으로서 사용할 수 있다. 상기 계면에서, 상기 폴링 과정을 적용함에 따라 속박 전하들은 자유 전하들을 강하게 잡아 당기기 때문에, 이것은 강하게 정렬된 분극 분포들을 생성한다. 상기 속박 전하들의 분포 때문에, 상기 반도체 원자 시트들에서 전자-정공 쌍들의 분리가 수득될 수 있다. 도 9는 광전 응답을 위한 물리적-도프(dope) 전극으로서의 분극을 나타낸 것이다. 도 9(a) 및 도 9(b)는 폴링을 통하여 강유전체 내에서 분극 방향을 정렬한 후, 빛에 따른 반응을 관찰한 결과 강유전 분극의 방향에 따라 변화가 나타나고, 개방 전압 및 단락 전류가 개선됨을 나타내었다. 도 9(a) 및 도 9(c)는 레이저 광-조사(λ= 532 nm 또는 640 nm) 하에서 MoS2/PTO 및 WSe2/PTO 헤테로구조들의 양성 폴링 과정 및 도 9(b) 및 도 9(d)는 음성 폴링 과정 후의 전류-전압(I-V) 특성들을 나타낸 것이다. 폴링 과정 후의 I-V 특성들은 광-생성 캐리어들의 효율적인 전하 분리를 위해 강유전체 분극이 외부 전기장으로서 작용함을 나타낸다. 도 9에 나타낸 것과 같이 I-V 특성들을 광-조사를 이용한 폴링 과정 후 수득하였다. 상기 MoS2/PTO 헤테로구조에서, 양성(음성) 바이어스 영역에서의 단락 전류는 도 9(a) 및 도 9(b)에 나타낸 것과 같이, 양성(음성) 폴링 과정 후에 개선된 것으로 나타났다. 또한, 양성 폴링 과정 또는 음성 폴링 과정의 경우, 각각, 도 9(a) 및 도 9(b)에 나타낸 것과 같이, 양성 바이어스 영역 및 음성 바이어스 영역에서 전류 증가가 발생하였다. 유사하게, 상기 WSe2/PTO 헤테로구조에서, 도 9(c) 및 도 9(d)에 나타낸 것과 같이, 전류 증가가 발생하였고 메모리 윈도우(window)가 현저하게 확대되었다. 특히, 음성 폴링 과정 후에 상기 메모리 윈도우가 더 현저하게 증가하였으며, 이것은 WSe2p-형 특성들로 인한 것일 수 있다. p-형 WSe2 층들의 대부분의 캐리어들은 정공이므로, 전류 흐름은 음성 바이어스 영역에서 더 명백해지고 음성 폴링은 계면에서 정공의 축적을 돕는다.
도 10은, 광전을 위한 가능한 디바이스 구조. 강유전체 및 2D 반도체 층을 포함하는 태양 전지 디바이스의 개략도를 나타낸 것이다. 양성(음성) 속박 전하들은 광-조사에 의해 2D 반도체 층에서 전자(정공) 캐리어들을 끌어 당긴다.
결과적으로, 광-생성 캐리어들이 강유전체 분극에 의해 효과적으로 분리되었고, 이것은, 도 10에 나타낸 것과 같이, 비-PN 접합 태양 전지가 달성될 수 있다는 것을 의미한다. 이러한 관점에서, 상기 광전 효과를 이용한 메모리 디바이스를 기능성 원자 시트들과 강유전체 박막을 커플링함으로써 신규 기능성 디바이스로 제안할 수 있다. 또한, 본 발명자들은 다른 2D 물질들과 강유전체를 선택할 수 있고 이들 각각의 다양한 물질들을 고려함으로써 유사한 특성들을 수득할 수 있다.
본원에서, 본 발명자들은 강유전체 PbTiO3 박막을 n-형 MoS2p-형 WSe2의 반도체 원자 시트들과 통합하여 저항 스위칭 효과의 향상을 조사하였다. 본 발명자들은 또한 2D 반도체들의 사용으로 분극-의존 계면 커플링 효과의 수득을 조사하였다. 특히, 강유전체 분극 상태를 제어함으로써 광전 성능을 수득하였다. 본원은 반도체 원자 시트들과 커플링된 강유전체가 신규 광전 디바이스들에서 유용할 수 있음을 입증하는 것을 목적으로 한다.
요약하면, 강유전체 산화물들 상의 2-차원(two-dimensional, 2D) 반데르 발스 물질들에서 자유 전하들과 속박 전하들 사이의 상호작용은 시스템의 특유의 광전자 특성들을 유도하는 3 개의 단극자(monopole)들의 신규 조합을 기술한다. 본원에서, 2D 층상 반도체 물질들(n-형 MoS2p-형 WSe2)을 강유전체(PbTiO3) 산화물들과 수직적으로 혼입시켜, 계면 전달 특성들을 제어하였다. 영구 쌍극자로서, 강유전체 분극은, 반도체 층상 물질들에서 축적(accumulation) 또는 결핍(depletion)을 유도하는 것으로 밝혀졌으며, 분극-의존 계면 커플링 효과가 실현되었다. 따라서 상기 헤테로구조에서 향상된 저항 스위칭(resistive switching) 효과가 수득되었다. 본원에서 계면에서의 상기 분극은 조정가능한 내장(built-in) 계면 전기장으로 인해 상기 2D 층들에서 광-생성 캐리어들의 효율적인 전하 분리를 촉진할 수 있음이 증명되었다. MoS2 층들의 경우, 저항 스위칭 및 광전 효과를 이용한 광-멤리스터(photo-memristor)를 이러한 결과들을 사용하여 제안하며, 이것은 메모리와 광전 디바이스들을 위한 반도체-강유전체 시스템의 신규 플랫폼을 제안한다.
반도체 원자 시트들과 강유전체 박막들 사이의 자유 전하-속박 전하 상호작용을 본 명세서에서 조사하였다. 수직형 헤테로구조에서, 강유전체 PTO 박막들 상에서 상기 반도체 원자 시트들을 사용하여 RS 효과를 수득하였다. 분극-의존 계면 커플링을 상기 헤테로구조에서 조사하였고, 강유전체 분극이 상기 반도체 층에서 축적 또는 결핍을 유도할 수 있음을 나타내었다. 상기 강유전체 분극 효과 이외에, 광전 효과 또한 상기 헤테로구조에서 수득되었다. 강유전체를 반도체 특성들과 커플링함으로써, 광전 효과가 향상되었다. 또한, 상기 두 물질들 사이의 내장 필드는 상기 헤테로구조에서 계면 광전압을 유도할 수 있다. 따라서, 강유전체 및 반도체 원자 시트들은 반도체 시트들에서 전하 캐리어의 자유 전하들과 강유전체 분극의 속박 전하들 사이의 상호작용 관계를 이용하는 신규 광전 디바이스들을 생성하는데 사용될 수 있다.
또한, 강유전체-반도체 헤테로접합은 광전 시스템에 응용된다. 이러한 광전 디바이스들에서, 강유전체 분극은 전자-정공(hole) 쌍의 안정한 분리를 초래하는 반도체들에서 광-생성 캐리어의 물리적 분리를 돕는 헤테로접합에서 외부장이다. 강유전체 분극은 또한 광전기화학 공정 및 압전촉매(piezocatalysis) 작용에 또한 사용될 수 있다. 자외선에 의한 강유전체들의 광 스위칭 특성들을 도입함으로써 전하 분포는 또한 광학적으로 제어될 수 있다. 저항 스위칭 효과의 제어는 전도 상태의 광학적 제어를 통해 광학적으로 수득될 수 있고 광-감응 멤리스터 또는 광전자공학(optoelectronic) 저항 스위칭 메모리를 수득할 수 있다.
전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.

Claims (10)

  1. 기판 상에 형성된 하부 전극;
    상기 하부 전극 상에 형성된 배향된 강유전체 층;
    상기 강유전체 층 상에 형성된 2차원 반도체 물질 층; 및
    상기 2차원 반도체 물질 층 상에 형성된 상부 전극
    을 포함하는, 저항 스위칭성 소자로서,
    상기 강유전체 층은 (111) 또는 (001) 방향으로 성장된 육각형 구조의 결정 형태를 갖고,
    상기 강유전체 층은 상향 또는 하향으로 폴링(poling)되는 것이며,
    상기 강유전체 층의 분극과 상기 2차원 반도체 물질 층의 전자(electron)-정공(hole) 분리 현상이 결합되어 저항 스위칭 현상이 유도되는 것인,
    저항 스위칭성 소자.
  2. 제 1 항에 있어서,
    상기 강유전체는 PbTiO3, BaTiO3, BiFeO3, PbZrxTi1-xO3(PZT), 또는 LiNbO3을 포함하는 것인, 저항 스위칭성 소자.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 2차원 반도체 물질은 MoS2, MoSe2, WSe2, ReS2, ReSe2, MoTe2, WS2, 또는 WTe2을 포함하는 것인, 저항 스위칭성 소자.
  6. 제 1 항에 있어서,
    상기 하부 전극은 금속, 또는 전도성 산화물을 포함하는 것이고 투명 또는 불투명 전극인 것인, 저항 스위칭성 소자.
  7. 제 1 항에 있어서,
    상기 기판은 유연성, 투명성, 또는 유연 투명성인 것인, 저항 스위칭성 소자.
  8. 제 1 항, 제 2 항, 제 5 항 내지 제 7 항 어느 한 항에 따른 저항 스위칭성 소자를 포함하는, 광전 디바이스.
  9. 제 8 항에 있어서,
    투명 기판 상에 형성된 투명 전극;
    상기 투명 전극 상에 형성된 배향된 강유전체 층;
    상기 강유전체 층 상에 형성된 2차원 반도체 물질 층; 및
    상기 2차원 반도체 물질 층 상에 형성된 상부 전극
    을 포함하는 것인, 광전 디바이스.
  10. 제 9 항에 있어서,
    상기 강유전체 층의 분극에 의하여 광 조사 시 상기 2차원 반도체 물질 층에 형성되는 전자-정공 분리가 증가하는 것인, 광전 디바이스.
KR1020180164591A 2018-06-08 2018-12-18 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스 KR102102845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/434,685 US11309446B2 (en) 2018-06-08 2019-06-07 Resistive switching element and photovoltaic device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180066062 2018-06-08
KR1020180066062 2018-06-08

Publications (2)

Publication Number Publication Date
KR20190139741A KR20190139741A (ko) 2019-12-18
KR102102845B1 true KR102102845B1 (ko) 2020-04-22

Family

ID=69052392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180164591A KR102102845B1 (ko) 2018-06-08 2018-12-18 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스

Country Status (1)

Country Link
KR (1) KR102102845B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890609B1 (ko) * 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 mems 디바이스
US20150179933A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. TiOx Based Selector Element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060010785A (ko) * 2003-05-08 2006-02-02 마쯔시다덴기산교 가부시키가이샤 전기 스위치 및 그것을 사용한 기억 소자
KR20110072921A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 메모리소자 및 그 동작방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890609B1 (ko) * 2006-08-23 2009-03-27 재단법인서울대학교산학협력재단 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 mems 디바이스
US20150179933A1 (en) * 2013-12-20 2015-06-25 Intermolecular, Inc. TiOx Based Selector Element

Also Published As

Publication number Publication date
KR20190139741A (ko) 2019-12-18

Similar Documents

Publication Publication Date Title
US11309446B2 (en) Resistive switching element and photovoltaic device including the same
Alaie et al. Recent advances in ultraviolet photodetectors
TWI550895B (zh) 使用磊晶剝離以製備撓性光伏打裝置及使用在磊晶生長以保存生長基材完整性之方法
CN109923687B (zh) 包含金属氧化物缓冲层的太阳能电池和制造方法
KR20190119073A (ko) 다접합형 광기전 디바이스
Pintilie et al. Ferroelectric schottky diode behavior from a SrRuO 3-Pb (Zr 0.2 Ti 0.8) O 3-Ta structure
US10043922B2 (en) Back contact layer for photovoltaic cells
Yu et al. Ultraviolet photodetector based on sol–gel synthesized MgZnO nanoparticle with photoconductive gain
Cui et al. Double perovskite Bi2FeMoxNi1-xO6 thin films: Novel ferroelectric photovoltaic materials with narrow bandgap and enhanced photovoltaic performance
CN112823420B (zh) 基于胶体量子点的成像装置
JP2019507954A (ja) グローバル電子シャッタを提供する画像センサを含む、画像センサ
EP2946407A2 (en) Graphene-based detector
CN110600560A (zh) 量子点异质结及其应用
US9455365B1 (en) Optoelectronic switch having a photovoltaic response and associated method of use
Papadimitriou Structural, optical, electrical properties, and strain/stress of electrochemically deposited highly doped ZnO layers and nanostructured ZnO antireflective coatings for cost-effective photovoltaic device technology
Tu et al. Enhancing photovoltaic and photosensing performances in bismuth ferrite via polar order engineering
CN113678268A (zh) 肖特基势垒型红外光电探测器
KR102102845B1 (ko) 저항 스위칭성 소자 및 상기 소자를 포함하는 광전 디바이스
JP6463937B2 (ja) 光電変換素子、及び、光電変換素子の製造方法
DE102008060179A1 (de) Solarzelle mit elektrostatischen Lokalfeldern im photoaktiven Bereich
JP2010512013A (ja) 光学デバイス
Jin et al. Photo-response in 2D metal chalcogenide-ferroelectric oxide heterostructure controlled by spontaneous polarization
US20150255637A1 (en) Photovoltaic devices incorporating thin chalcogenide film electrically interposed between pnictide-containing absorber layer and emitter layer
CN115621353A (zh) 一种具有栅压调控光电转化效率的硒氧铋/二碲化钼异质结光电晶体管及其制备方法和应用
Chakrabarty et al. Current controlled switching in Si/PS/a-Si heterostructure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant