JP4671037B2 - 記憶装置 - Google Patents
記憶装置 Download PDFInfo
- Publication number
- JP4671037B2 JP4671037B2 JP2005366925A JP2005366925A JP4671037B2 JP 4671037 B2 JP4671037 B2 JP 4671037B2 JP 2005366925 A JP2005366925 A JP 2005366925A JP 2005366925 A JP2005366925 A JP 2005366925A JP 4671037 B2 JP4671037 B2 JP 4671037B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- polarization
- capacitor
- write
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Description
,2T2C型のFeRAMが知られている。
1T型FeRAMとしては、MFS(Metal Ferroelectric Semiconductor)構造、M
FIS(Metal Ferroelectric Insulator Semiconductor)構造およびMFMIS(Metal Ferroelectric Metal Insulator Semiconductor)構造が知られている。これら
の構造を有するFeRAMでは、ゲート絶縁膜を構成する強誘電体の分極状態がトランジスタのしきい値電圧を変化させるので、あるゲート電圧でのドレイン電流の大小を記憶情報として利用する。しかしながら、これらのいずれの1T型FeRAMも、多くの課題を有する。たとえば、MFS構造の場合、シリコンあるいはゲルマニウムからなるIV族半導体基板の表面が酸化されやすいため、該基板の表面上に酸化物強誘電体層を形成することが非常に困難であり、実用化に至っていない。MFIS構造およびMFMIS構造のFeRAMにおいても、同様の問題を有する。
下部電極と、
前記下部電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成され、前記強誘電体層と異なる組成の酸化物からなる電荷補償層と、
前記電荷補償層の上方に形成された上部電極と、を含み、
前記上部電極は、
前記強誘電体層の所定領域に、所定の方向に飽和分極したドメインを形成するための飽和分極形成電極と、
前記飽和分極形成電極と離れて配置される書込み電極と、
前記書込み電極と離れて配置される読出し電極と、
を含む。
まず、本発明の原理を分かりやすくするために、従来の強誘電体メモリの原理について説明する。
また、下部電極1,強誘電体層2および上部電極3bで第2キャパシタC2が構成される。これらのキャパシタC1,C2がそれぞれメモリセルを構成する。
構成される。また、下部電極1,強誘電体層2,電荷補償層7および上部電極3bで第2キャパシタC2が構成される。
タC1で分極が反転する。そして、図1Cに示すように、強誘電体層2上に上部電極3a,3bが形成されていない領域においても分極反転が伝播する。さらに、図1Cに示すように、分極反転が強誘電体層2の全域に拡がり、右側の第2キャパシタC2においても、分極反転が生じる。つまり、図1A〜図1Cに示したメモリセルでは、電荷補償層7を有することにより、分極壁を生じることがなく、第1キャパシタC1で形成されたドメインの分極状態が隣の第2キャパシタC2に伝搬する。この点は、図3A〜図3Cに示す強誘
電体メモリの場合と全く異なる。
、第1キャパシタC1で生じた特定方向の分極を強誘電体層2内に伝搬させることができることを見出し、本発明を完成するに至った。電荷補償層7を設けることにより、このような分極の伝搬(分極壁の移動)が行われる理由は、現在のところ解明されていない。
せると、この分極反転は強誘電体層2に拡がる。しかし、この分極反転は、第1キャパシタC1と逆極性の電圧が印加されている第2キャパシタC2で止められる。つまり、本発明の記憶装置では、キャパシタに印加する電界で、分極の拡がりを制御できる。
特定の方向に分極したドメインを形成するための電極である。この第1キャパシタC1では、飽和分極が起きていれば良く、そのヒステリシスは開いた状態でなくてもよい。したがって、飽和分極形成電極22には、第1キャパシタC1の分極を完全に飽和させるのに必要な電界が印加される。このような電界は、パルス信号によって印加することができる。
込み電極24にパルス信号によって分極反転を起こさない程度の電界をかけると、読出し電極26を有する第3キャパシタC3での分極量が変化する。この変化量を分極量や誘起電流量として検出することで、情報を読み出すことができる。この動作については、後の実験例で詳細に説明する。
極量を誘起電流量として検出することで、情報を読み出すことができる。
シタC1での飽和分極を強誘電体層12内に伝搬させる機能を有する。
2.2.第1の実験例
図9および図10A,図10Bに、本発明の記憶装置に関する実験例の結果を示す。
図11は、本実験例に用いたサンプルを示す図である。実験に用いたサンプルは、白金からなる下部電極10と、下部電極10上に形成されたPZTN(Pb(Zr,Ti,Nb)O3)からなる強誘電体層2と、酸化ニッケルからなる電荷補償層14と、電荷補償層14上に形成された白金からなる上部電極(飽和分極形成電極22,書込み電極24および読出し電極26)を有する。強誘電体層2の膜厚は150nm、電荷補償層14の膜厚は20nmであった。また、各上部電極22,24,26は、100μm角であり、各上部電極の間隔は20μmであった。
Claims (4)
- 下部電極と、
前記下部電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成され、前記強誘電体層と異なる組成の酸化物であって酸化ニッケルからなる電荷補償層と、
前記電荷補償層の上方に形成された上部電極と、を含み、
前記上部電極は、
前記強誘電体層の所定領域に、所定の方向に飽和分極したドメインを形成するための飽和分極形成電極と、
前記飽和分極形成電極と離れて配置される書込み電極と、
前記書込み電極と離れて配置される読出し電極と、
を含み、
前記電荷補償層を有することにより、前記強誘電体層に分極壁を生じることなく、前記飽和分極形成電極を有する第1キャパシタによって形成された分極状態が、前記書込電極を有する第2キャパシタに伝搬可能な記憶装置。 - 請求項1において、
前記電荷補償層の上方に、前記飽和分極形成電極、前記書込み電極および前記読出し電極と離れた状態でこれらを取り囲んで配置される終端電極を有する、記憶装置。 - 請求項1または2において、
前記書込み電極と前記読出し電極とは兼用できる、記憶装置。 - 請求項1ないし3のいずれかにおいて、
前記飽和分極形成電極、前記書込み電極および前記読出し電極は、ストライプ状に配置される、記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366925A JP4671037B2 (ja) | 2005-12-20 | 2005-12-20 | 記憶装置 |
US11/639,174 US7428162B2 (en) | 2005-12-20 | 2006-12-14 | Memory device including a plurality of capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366925A JP4671037B2 (ja) | 2005-12-20 | 2005-12-20 | 記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007173395A JP2007173395A (ja) | 2007-07-05 |
JP4671037B2 true JP4671037B2 (ja) | 2011-04-13 |
Family
ID=38172456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366925A Expired - Fee Related JP4671037B2 (ja) | 2005-12-20 | 2005-12-20 | 記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7428162B2 (ja) |
JP (1) | JP4671037B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100890609B1 (ko) * | 2006-08-23 | 2009-03-27 | 재단법인서울대학교산학협력재단 | 강유전체, 그 제조방법, 및 그 강유전체를 포함하는 반도체 캐패시터와 mems 디바이스 |
WO2011111305A1 (ja) * | 2010-03-10 | 2011-09-15 | パナソニック株式会社 | 排他的論理和回路として不揮発論理回路を駆動する方法 |
WO2012029211A1 (ja) * | 2010-09-02 | 2012-03-08 | パナソニック株式会社 | 不揮発性論理回路を駆動する方法 |
DE102014105639B3 (de) | 2014-03-07 | 2015-03-05 | Helmholtz-Zentrum Dresden - Rossendorf E.V. | Kapazitätsdiode, Verfahren zum Herstellen einer Kapazitätsdiode, sowie Speicher und Detektor mit einer solchen Kapazitätsdiode |
JP6543727B2 (ja) * | 2015-01-24 | 2019-07-10 | ▲復▼旦大学Fundan University | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 |
US10217522B2 (en) * | 2016-05-23 | 2019-02-26 | Regents Of The University Of Minnesota | Fast magnetoelectric device based on current-driven domain wall propagation |
KR102007391B1 (ko) * | 2018-11-02 | 2019-08-06 | 브이메모리 주식회사 | 변동 저저항 라인 비휘발성 메모리 소자 및 이의 동작 방법 |
CN112307661B (zh) * | 2020-10-30 | 2023-04-28 | 湘潭大学 | 超快电脉冲下氧化铪基铁电薄膜畴和畴壁运动的分析方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2680849B2 (ja) * | 1988-08-29 | 1997-11-19 | オリンパス光学工業株式会社 | 三次元メモリ素子およびその制御方法 |
JP3424427B2 (ja) * | 1995-07-27 | 2003-07-07 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
-
2005
- 2005-12-20 JP JP2005366925A patent/JP4671037B2/ja not_active Expired - Fee Related
-
2006
- 2006-12-14 US US11/639,174 patent/US7428162B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043538A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20070138522A1 (en) | 2007-06-21 |
US7428162B2 (en) | 2008-09-23 |
JP2007173395A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4671037B2 (ja) | 記憶装置 | |
CN109378313B (zh) | 一种低功耗三维非易失性存储器及其制备方法 | |
KR100663310B1 (ko) | 불휘발성 메모리 | |
CN107123648B (zh) | 一种面内读/写操作铁电忆阻器及其制备方法 | |
CN107481751B (zh) | 一种铁电存储集成电路 | |
JP6543727B2 (ja) | 非破壊読み出し強誘電体メモリ及びその製造方法並びに操作方法 | |
CN107230676B (zh) | 高读出电流的非挥发铁电存储器及其操作方法 | |
KR100430656B1 (ko) | 비휘발성 반도체 기억 장치 | |
JP4724258B2 (ja) | 半導体記憶装置を駆動する方法 | |
KR100332511B1 (ko) | 강유전체 메모리 장치와 그 구동 방법 | |
US7266007B2 (en) | Device structure of ferroelectric memory and nondestructive reading method | |
US6222756B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
JP4545133B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4381964B2 (ja) | 電荷−双極子の結合された情報保存媒体 | |
JP2005503632A (ja) | 強誘電体メモリおよびその動作方法 | |
JPH02154389A (ja) | 強誘電体メモリ | |
US6205048B1 (en) | Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same | |
JP4124010B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4083276B2 (ja) | 半導体記憶装置及び記憶情報の読み出し書き込み方法 | |
JP3541749B2 (ja) | 半導体記憶装置及びその製造方法 | |
US20080102290A1 (en) | Ferroelectric recording medium and method of manufacturing the same | |
JPH0547172A (ja) | 強誘電体メモリ | |
JP3210292B2 (ja) | 強誘電体メモリ装置とその駆動方法 | |
Kim | Research overview and application trend in ferroelectric thin films | |
KR100991378B1 (ko) | 플라즈마 손상에 의한 강유전체 캐패시터의 유효 정전용량감소를 방지할 수 있는 강유전체 캐패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090831 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |