JP2680849B2 - 三次元メモリ素子およびその制御方法 - Google Patents

三次元メモリ素子およびその制御方法

Info

Publication number
JP2680849B2
JP2680849B2 JP63214169A JP21416988A JP2680849B2 JP 2680849 B2 JP2680849 B2 JP 2680849B2 JP 63214169 A JP63214169 A JP 63214169A JP 21416988 A JP21416988 A JP 21416988A JP 2680849 B2 JP2680849 B2 JP 2680849B2
Authority
JP
Japan
Prior art keywords
film
conductive film
dimensional memory
charge storage
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63214169A
Other languages
English (en)
Other versions
JPH0263159A (ja
Inventor
正倫 森本
義行 三村
靖雄 磯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optic Co Ltd filed Critical Olympus Optic Co Ltd
Priority to JP63214169A priority Critical patent/JP2680849B2/ja
Priority to US07/398,271 priority patent/US4972370A/en
Priority to EP19890115861 priority patent/EP0356968A3/en
Publication of JPH0263159A publication Critical patent/JPH0263159A/ja
Application granted granted Critical
Publication of JP2680849B2 publication Critical patent/JP2680849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主にエレクトロニクスの分野において用い
られ、電荷の三次元的な転送および記憶を可能にした三
次元メモリ素子およびその制御方法に関する。
〔従来の技術〕
近年のエレクトロニクス分野におけるLSI技術は、超
微細化の方向へと研究開発が進められて来た。しかし超
微細化への技術開発が限界に達しつつある今日、メモリ
の高密度化，多機能化，高速化を目的として、集積回路
を三次元化する研究開発が盛んに行なわれるようになっ
ている。三次元集積回路を実現するための技術として
は、LB膜を応用した技術が有望視されている。LB膜と
は、有機超薄膜作成法の一つであるLB法（ラングミュア
・ブロジェット法）を用いて、常温，常圧の条件下で、
分子オーダー、すなわちオングストロームオーダーで分
子を規則正しく配列して成膜した膜の総称である。
ここで、LB法による成膜原理について説明する。一般
に、親水性基を持った有機化合物は、水面上では単分子
膜に展開できる。特に、セッケン等のように一端に親水
性基が付加され、他端に疎水性基が付加され、この両者
の強さが等しい有機化合物は、親水基を水に浸した状態
で単分子の厚さで水面上に展開できる。このような単分
子膜に適当な圧力を加えて常に一定の表面圧を保ち、基
板を液中で上下運動させることにより、基板上に単分子
膜を何層にも累積させることができる。
このLB膜を三次元立体方式の記録媒体に適用して、メ
モリの大容量化，小型化を図る試みがE.G.ウィルソンら
によりなされており、その技術内容が特開昭58−141495
号公報に開示されている。
第18図は、E.G.Wilsonらの提案した三次元メモリ素子
の概略的な構成を示す図である。同図に示す三次元メモ
リ素子１は、トンネルホッピング現象を利用して三次元
的に電荷の転送およびメモリを行なわせる機能を有して
いる。電荷蓄積部２と絶縁膜３とを積層状に形成してな
る有機単分子累積膜（LB膜）４の上下両端には、上部電
極５および下部電極６が設けられている。上部電極側に
は、光パルス入力発生装置７が設置されている。この光
パルス発生装置７は、LED等の光子エネルギーソウス８
と光子出力調整装置９とから構成されている。また、11
は電圧電源,12は増幅フィードバック装置を兼ねた電圧
印加装置である。
第19図は、第18図に示す三次元メモリ素子１の有機単
分子累積膜の分子構造および電圧電源11を抜き出して示
す図である。同図に示すように、有機単分子累積膜４は
単分子層13が上部電極５と下部電極６との対向方向に積
層した構造をしている。
第20図（ａ）〜（ｃ）は、有機単分子累積膜４の具体
的な結合状態および化学式を示す図である。同図（ａ）
は、派生体有機分子（モノマー）が重合したポリマーの
結合状態を示している。同図（ｂ）は、モノマーの具体
的な化学式を示しており、このモノマーは有機分子に電
子親和率の比較的大きなアルキル基（CH2）ｎとカルボ
キシル基COOHとを付加しものである。同図（ｃ）は、ポ
リマーの共役結合部分の分子式を示している。この共役
結合部分は、電子親和率が大きく電荷蓄積作用がある。
第21図は有機単分子累積膜４の電気的なポテンシャル
を示す図である。有機単分子累積膜４のポテンシャル
は、山14と谷15とが連なり、井戸型ポテンシャル列を形
成している。山14の部分は、第20図（ｂ）に示す単分子
層13中のアルキル基およびカルボキシル基の部分が相当
しており、ポテンシャル障壁部を形成している。また、
谷15の部分は、第20図（ｃ）に示すポリマーの共役結合
部分が相当しており、電荷が蓄積される電荷蓄積部を形
成している。
このような構成の三次元メモリ素子１は次のように作
動する。電圧印加装置12または光入力装置７のいずれか
の装置を用いて、有機単分子累積膜４中に電荷の注入を
行なう。電圧印加装置12による電荷の注入は、上部電極
５と下部電極６との間にパルス電圧を印加することによ
り行なう。また光入力装置７による電荷の注入は、上部
電極５に光電荷を発生させるための光を照射することに
より行なわれる。有機単分子累積膜４中に注入された電
荷は、最も上部電極４よりの電荷蓄積部に蓄積される。
そして上部電極５と下部電極６との間に電圧を印加す
る。そうすると、谷15の部分に蓄積されている電荷は、
山14（絶縁部）を順次トンネルホッピングして、上部電
極４寄りの最上層からより深い電荷蓄積部へ電荷が転送
される。有機単分子累積膜４に電荷を注入した状態で、
上部電極５と下部電極６との間に印加している電圧を断
つと、電荷はそのときの状態のまま各蓄積部に保持さ
れ、電荷の担う情報が記憶されることになる。このよう
にして記憶された情報の出力は、下部電極６に最も近接
している電荷蓄積部から下部電極５へ放出された電荷を
電流として取出すか、または下部電極６を発光性の導電
性材料で形成し、電荷蓄積部に蓄積されている電荷を光
として出力させる。
第22図は、有機単分子累積膜４を金属と半導体とで挟
んでMIS構造としたときの、電気的なポテンシャルを示
す図である。LB膜を構成する分子中の親水基部分と疎水
基部分とは電子に対するポテンシャルが異なっている。
そのため、このような分子を累積して作成したLB膜中の
ポテンシャルは、山と谷を交互に繰返す構造になる。こ
のようなLB膜を、金属電極Mto半導体基板Ｓとで挟み電
界Ｅを印加する。そうすると、山−谷が連なったポテン
シャルは、半導体基板Ｓ側に傾いた状態になる。この状
態で、金属電極Ｍ側から光を照射してLB膜に電子を注入
する。注入された電子は、第１の谷a1,第２の谷a2…の
順に、平均時間τtn（トンネルホッピングタイム）の間
隔で順次転送されていく。そこで電子の注入およびその
中止を、電子を転送するタイミングに合せて制御するこ
とにより、電子の蓄積されている谷と蓄積されていない
谷とができ、有限時間内であれば、この電子密度のコン
トラストは保たれたまま転送されていく。また転送の途
中で電界Ｅの印加を止めると、電子の転送が止まり、入
力された情報が電子密度のコントラストとしてLB膜中に
記憶されるものとなる。
〔発明が解決しようとする課題〕
従来は、ポテンシャルの山における電荷のトンネルホ
ッピング現象を利用して、電荷の転送および各ポテンシ
ャルの谷間における電荷の混ざり合いを防いでいた。こ
のようなトンネルホッピング現象を利用した電荷スイッ
チング機構は、LB膜の両端に電圧を印加して、全てのポ
テンシャルの山を等しい確率で電荷をトンネルホッピン
グさせて電荷の転送を行なう。すなわち、全ての層間を
連動してON−OFF動作させる。E.G.ウィルソンらが提案
した三次元メモリ媒体は、トンネルホッピングの際に印
加する電圧を一定値以上の大きさにして、LB膜中の電荷
密度の分布をLB膜の単分子膜内に制限した状態で電荷の
転送を行なわせるものである。しかしトンネルホッピン
グ現象は「ゆらぎ」を持った確率論的な現象であるの
で、電荷が転送方向に確率分布をもって広がることにな
る。その広がりは、透過した山（トンネルスイッチ部）
14の総数をｎとして、 程度である。これは、厳密にはｎ番目の層を中心とし
た、第23図に示す如きポアソン分布になる。なお、図
中、τtnはトンネルホッピング時間、ｌは分子長を示し
ている。このような現象はいわゆる拡散現象と呼ばれる
現象であり、確実な記憶および転送情報の乱れを抑える
ためには、この拡散を極力小さくする必要がある。拡散
を防止する手段としては、二種類以上の膜を交互に積層
したLBヘテロ膜を用いることが考えられる。この様なLB
ヘテロ膜をメモリ装置に適用したものが特開昭62−1633
64号公報，特開昭62−189746号公報に開示されている。
ところが、LBヘテロ膜は拡散を抑えるという点で非常に
有益な手段となるが、実際に素子を作り込む場合に膜作
成工程が極めて煩雑になるという欠点を有している。ま
たLBヘテロ膜の場合、材質の異なる膜を積層することか
ら、隣接する膜どうしが物理的，化学的に大きな影響を
及ぼし合う可能性が高く、膜材料の組み合せによって
は、ヘテロ累積化が不可能の場合や、最適条件の許容範
囲が極めて狭い場合が生じてしまう。さらに、電荷の転
送用には、極めて煩雑なパルス波形を用いなければなら
ないという欠点を有している。
また、LB膜中に情報転送に大きな影響を及ぼす電荷ト
ラップが発生するという問題がある。このような問題に
関し、昭和61粘度秋季応用物理学会講演会（30aZk4,森
本氏ら）の講演で、「LB膜にパルスを印加した時の出力
電流の過渡応答特性の観測を行なった結果、電流波形の
乱れはトラップに起因していた」という報告がされてい
る。この報告からも明らかなように、電荷が転送方向に
広がる現象は、拡散だけに起因したものではなく、電荷
のトラップも関係しているものと考えられる。LB膜中か
ら電荷トラップを減少させるためには、不純物除去や膜
欠陥を減少させるための手段を講じる必要があるが、現
在のLB膜作成技術では、電気伝導に影響を与えずに電荷
トラップを減少させることは難しい。特に、ヘテロ膜を
作成する場合は、電荷トラップの数が増加する経口にあ
るため、LBヘテロ膜による電荷拡散防止策は、同時に電
荷トラップを増加させてしまうという欠点がある。
そこで本発明の目的は、電荷の広がりを伴うことなく
電荷を転送でき、蓄積されている電荷の漏れ出しが非常
に少なく、メモリの安定性および保持性に優れた三次元
メモリ素子およびその制御方法を提供することにある。
〔課題を解決するための手段〕
本発明は上記課題を解決し目的を達成するために次の
ような手段を講じた。すなわち、導電膜と絶縁膜とを交
互に積層し、最上部及び最下部を絶縁膜とした積層トン
ネルスイッチ部と、この積層トンネルスイッチ部の最上
部および最下部の絶縁膜にそれぞれ積層して設けられた
上部電極および下部電極と、上記積層部の全ての導電膜
にそれぞれ接続された電荷蓄積用コンデンサとを備えて
構成した。
また、導電膜としてAu,Ag,Cr等の金属膜，ポリピロー
ル，電荷移動錯体等の有機導電体膜および無機セラミッ
クス導電膜のいずれかを用いるようにした。
また、絶縁膜としてポリイミド，不飽和脂肪酸等から
なる有機絶縁薄膜を用いるようにした。
また、上部電極と積層トンネルスイッチ部の最上部の
導電膜との間に、電圧パルスまたは光パルスを印加する
ことにより、前記最上部の導電膜またはこの導電膜に接
続された電荷蓄積用コンデンサに電荷を蓄積させるよう
にした。
また、下部電極と最上部の導電膜との間に電圧パルス
を印加することにより、前記最下部の導電膜またはこの
導電膜に接続された電荷蓄積用コンデンサに蓄積された
電荷を下部電極から電気または光のパルスとして読み出
すようにした。
また、積層トンネルスイッチ部の各導電膜に対し、電
荷蓄積用コンデンサを介して正の電圧パルスおよび負の
電圧パルスを順次印加することにより、前記導電膜また
は電荷蓄積用コンデンサに蓄えられた電荷を順次隣接す
る導電膜または電荷蓄積用コンデンサに転送するように
した。
また、正の電圧パルスを印加する導電膜と負の電圧パ
ルスを印加する導電膜との間に、パルスを印加しない導
電膜を介在させ、前記三つの導電膜を一単位として各単
位間で電荷の転送を行なうようにした。
また、上部電極と下部電極との間に常に一定の直流電
圧を印加しつつ、正の電圧パルスを印加する導電膜に隣
接する導電膜に負の電圧パルスを印加し、前記二つの導
電膜を一単位として、各単位間の電荷の転送を行なうよ
うにした。
また、一対の導電膜と、この一対の導電膜に挟持され
た絶縁膜とからなり、この絶縁膜が電荷を低いエネルギ
ー状態にトラップする層を有する電荷蓄積用コンデンサ
とした。
また、絶縁膜をSiO2と、Si3N4,ポリエチレンまたはポ
リパラキシリレンのいずれかとを組合せた多層絶縁膜と
し、この多層絶縁膜の界面近傍に生じるトラップ準位に
より電荷を低いエネルギー状態にトラップする層を備え
た電荷蓄積用コンデンサとした。
また、一対の導電膜と、この一対の導電膜に挟持され
た絶縁膜とからなり、この絶縁膜が強誘電体である電荷
蓄積用コンデンサとした。
〔作用〕
上記手段を講じたことにより、次のような作用を呈す
る。導電膜と絶縁膜とを積層してなる積層トンネルスイ
ッチ部の最上部に設けた上部電極に電圧パルスまたは光
パルスを印加する。そうすると、上部電極から最上部の
絶縁膜を介して電荷が導電膜に転送される。そしてこの
導電膜に接続している電荷蓄積用コンデンサが充電され
て、情報が読み込まれる。そして、積層トンネルスッチ
部の各導電膜に対し、電荷蓄積用コンデンサを介して正
の電圧パルスおよび負の電圧パルスが順次印加される
と、導電膜または電荷蓄積用コンデンサに蓄えられてい
た電荷は、順次隣接する導電膜または電荷蓄積用コンデ
ンサに転送される。そして、最下部の導電膜およびこの
導電膜に接続している電荷蓄積用コンデンサに電荷が蓄
積されたところで下部電極に電圧を印加する。そうする
と、最下部の導電膜に蓄積されていた電荷が絶縁膜を介
して下部電極に転送され、電圧または光のパルスとして
情報が読み出される。
また、正の電圧パルスを印加する導電膜と負の電圧パ
ルスを印加する導電膜との間にパルスを印加しない導電
膜を介在させて、前記三つの導電膜を一つの単位とし
て、各単位間で電荷の転送を行なうようにしたので、隣
接した導電膜間の電荷の混じり合いが防止され、電荷が
各導電膜間を確実に転送される。
また、上部電極と下部電極との間に常に一定の直流電
圧を印加すると共に、正の電圧パルスを印加する導電膜
に隣接する導電膜に負の電圧パルスを印加し、この二つ
の導電膜を一単位として電荷を転送するようにしたの
で、隣接した導電膜間の電荷の混じり合いが防止され、
電荷が各導電膜間を確実に転送されると共に電荷の逆戻
しが防止される。
また、電荷蓄積用コンデンサは、電荷を低いエネルギ
ー状態に落とし込んで蓄積する素子構成としたので、電
荷の漏れ出しが非常に少ない。
〔実施例〕
以下に説明する本発明の実施例は、次のような概念に
基づいて構成されている。従来の問題点である電荷転送
方向への拡散を抑え、かつ確実に電荷の転送を行なうた
め、電荷転送時には電荷を転送させる層間（ポテンシャ
ルの谷と谷との間）だけスイッチングを可能にし、その
他の層間はスイッチングを困難な状態になるようにして
いる。すわなち、第16図に示すように、二種類のスイッ
チ機構A,Bと電荷蓄積部Ｃとを用い、スイッチ機構A,Bを
交互に配置し、各スイッチ機構Ａとスイッチ機構Ｂとの
間に電荷蓄積部Ｃを配置する。そして、スイッチ機構Ａ
とＢとを交互に開閉する。そうすると、第17図に示すよ
うに、いわゆる“バケツリレー式”に電荷が順次転送さ
れる。そして電荷の蓄積されていない電荷蓄積部Ｃには
積極的にクリアパルスを印加してポテンシャルを上げる
ようにする。
第１図は第１実施例の三次元メモリ素子の構成を示す
断面図である。ガラスまたはSi等の半導体ウェーハから
なる基板21上に、下部電極22を形成している。下部電極
22上には、厚さ50〜200Åの絶縁膜としてのトンネルス
イッチ膜23と厚さ300〜1000Åの導電体膜24とを交互に
積層した（MIM）ｎ構造の積層トンネルスイッチ部Ｈを
形成している。積層トンネルスイッチ部Ｈの最上部に
は、上部電極25が形成されており、この上部電極25には
電圧印加用の端子25aを設けている。導電体膜24は二方
向へ交互に引き伸されており、この延長部分の一定領域
に対し対向面を有する導電部材25a,25bが配置されてい
る。導電体膜24の延長部分と導電部材26との対向部分
は、電荷の蓄積を行なう電荷蓄積用コンデンサ27a,27b
となっている。そして、電荷蓄積用コンデンサが図中上
下に積層されて電荷蓄積領域A,Bが形成されている。電
荷蓄積用コンデンサ27a,27bは、ポリパラキシリレン等
の高分子膜で400〜500Å程度の厚さに形成されており、
その成膜法は蒸着法,CVD法等の方法が挙げられる。また
各電荷蓄積領域A,Bにおける電荷蓄積用コンデンサ間に
は、厚さ1000Åの層間絶縁膜28a,28bが形成されてい
る。そして各導電部材26a,26bには、導電体膜24に容量
（電荷蓄積用コンデンサ）を介して電圧パルスを印加す
るための端子29a,29bが設けてある。また下部電極22に
は、出力用パルス電圧印加装置30が設けてある。この出
力用パルス電圧印加装置30は、パルス電圧入力用の端子
31とコンデンサ32と出力スイッチ33と電流計34とから構
成されている。なお有機材料を用いたトンネルスイッチ
膜23と導電体膜24とを積層構造をなすように成膜する典
型的な方法としてLB法がある。このLB法を用いた場合、
層数は５〜20層程度となり、一層あたりの膜厚は、ポリ
イミド等の最も薄い膜の場合であれば、４Å程度の厚さ
であり、不飽和脂肪酸（ωトリコセン酸等）の場合であ
れば20〜30Å程度の厚さになり、トンネルスイッチ膜23
は他の部分に比べかなり薄い膜となる。またトンネルス
イッチ膜23に有機薄膜を用いる場合、導電体膜34には、
Au,Al,Cr等の材料からなる金属膜を蒸着法，スパッタ法
等の方法により成膜したもの、またはポリピロール等の
有機半導体，電荷移動錯体膜等の有機導電体膜を用いる
ことが考えられる。またトンネルスイッチ膜23にスパッ
タ法や分子線エピタクシー法等により成膜したSiO2等の
無機薄膜を用いた場合、導電体膜24としては、金属膜
や、ドープされたアモルファスSi膜等の半導体膜をプラ
ズマCVD法または光CVD法で作成したものを用いることが
可能である。
第２図は第１実施例の機能的な構成を示す図である。
同図に示す、31は直流電源であり、この直流電源31を用
いて、上部電極25と下部電極22との間にDC電圧を印加す
る。
以下、第３図に示すパルス電圧VA,VBを、端子29a,29b
に印加して二相駆動した場合について説明する。上部電
極25に負の大きな電圧−Viを印加する。そうすると、ト
ンネルスイッチ膜23を電荷が透過して、電荷蓄積用コン
デンサ27aに電荷が蓄積される。すなわち読み込みが行
なわれる。そして第３図に示す、パルス電圧VA,VBを電
荷蓄積用コンデンサ27a,27bを介して各導電体膜23にそ
れぞれ印加する。電荷の蓄積されている電荷蓄積用コン
デンサ27aに、パルス電圧VAの正の部分が印加される
と、電荷はトンネルスイッチ膜23をトンネルホッピング
して隣接した（本実施例では下側）導電体膜24に達し、
電荷蓄積用コンデンサ27bが充電される。そして、電荷
の蓄積された電荷蓄積用コンデンサ27bにパルス電圧の
正の部分が印加されると、トンネルスイッチ膜23をトン
ネルホッピングして、さらに下側の電荷蓄積用コンデン
サ27aに電荷が転送される。なお、負のパルスはクリア
パルスであり、読み残し電荷のクリアおよび電荷の逆戻
りの防止を目的として印加している。このようにして、
第４図に示す如く、順次下側の電荷蓄積用コンデンサに
電荷が転送される。なお電荷の転送時には、直流電源31
により、上部電極25と下部電極22との間にDC電圧を印加
しておき、電荷の逆方向（下部電極22から上部電極25方
向）への転送を防止する。そして、上部電極25と各電荷
蓄積用コンデンサ27a,27bとを同電位とし、下部電極22
に正の電圧V0を印加することにより、電荷の読み出しが
行なわれる。
このように第１実施例によれば、トンネルスイッチ膜
23を５〜20層の多層膜で形成し、また電荷蓄積用コンデ
ンサ27a,27bを400〜500Åの膜厚で形成するようにした
ので、微少な穴や欠陥の生じていない電荷蓄積用コンデ
ンサやトンネルスイッチ膜23を容易に作ることができ
る。また各電荷蓄積用コンデンサ27a,27bを導電体で形
成し、この電荷蓄積用コンデンサ27a,27bを介してトン
ネルスイッチ膜23に電圧パルスVA,VBを印加して、二つ
の電荷蓄積領域A,Bに対応させた二相駆動により電荷の
転送を行なうようにしたので、非常に駆動制御し易く電
荷の転送を容易に行なうことができ、しかも電荷蓄積用
コンデンサ間におけるリークや情報電荷の交り込みを確
実に防止することができ、電荷を確実に転送できる。ま
たトンネルスイッチ膜23として有機配向膜を用いている
ため、数層から数十層または100Å〜500Å程度の厚さの
累積膜を形成することにより、非常に性能の良いトンネ
ルスイッチ膜23を得ることができ、しかも室温でデポで
きるので、低温（150℃）のプロセスを含む作成が可
能である。
なお上記第１実施例では、電荷の注入および読み出し
を、パルス電圧を印加することにより行なっているが、
その他の手段として、光パルスを印加する光入出力法が
ある。これは、上部電極25に半透明状の薄い膜または透
明導電膜を用いる。そして、上部電極25に比較的低い負
の直流電圧を加えた状態で、レーザ,LED等の光源から光
パルスを照射することにより、電荷の注入を行なう。そ
して下部電極22に少数キャリアを注入すると発光する半
導体または色素導電膜を用い、下部電極22から出力を光
パルスとして取出し、読み出しを行なう。
また上記第１実施例では、トンネルスイッチ膜23に有
機膜を用いているが、スパッタ法や分子線エピタクシー
法等により成膜したSiO2等の無機薄膜を用いることもで
きる。この場合、導電体膜24としては、金属膜や、ドー
プされたアモルファスSi膜等の半導体膜をプラズマCVD
法または光CVD法で作成したものを用いることが可能で
ある。なぜならば、有機膜の耐熱が450℃止まりである
のに対し、SiO2膜等の無機薄膜は、500℃以上の高温に
耐え得るものが多く、アモルファスSi膜等の作成上必要
な500〜600℃の温度下でも、使用することができるから
である。したがって、トンネルスイッチ膜23に無機薄膜
を用いることにより、高温（500℃）のプロセスを含
む作成が可能である。
また、上記第１実施例では、二つの電荷蓄積領域A,B
を形成し、二相駆動法により電荷を転送させる場合を説
明したが、電荷蓄積領域を三つ形成し、三相駆動法によ
り電荷を転送させるようにしてもよい。
第５図は三相駆動法により電荷の転送を行なう三次元
メモリ素子の機能的な構成を示す図である。なお三次元
メモリ素子には、電荷蓄積領域A,Bの他に電荷蓄積領域
Ｃ（複数の電荷蓄積用コンデンサ27cからなる）が形成
されているものとして説明する。上部電極25と電荷蓄積
用コンデンサ27aとの間に電圧−Viを印加し、電荷をト
ンネルスイッチ膜23をトンネルホッピングさせて、導電
膜24および電荷蓄積用コンデンサ27aに電荷の注入を行
なう。そして、第６図に示すパルス電圧VA1,VB1,VC1を
各電荷蓄積用コンデンサ27a〜27cに印加する。そうする
と、電荷の蓄積されている電荷蓄積用コンデンサ27aに
正のパルスが印加されているときは、他の電荷蓄積用コ
ンデンサ27b,27cには零のパルスが印加される。そし
て、電荷蓄積用コンデンサ27bに電荷が転送される。電
荷の蓄積された電荷蓄積用コンデンサ27bに正のパルス
が印加されると、電荷蓄積用コンデンサ27aには負のパ
ルスが印加されて読み残しの電荷がクリアされしかも電
荷の逆戻りが防止される。また電荷蓄積用コンデンサ27
cには零のパルスが印加される。このようにして二相駆
動法による場合と同様に、電荷が順次転送される。そし
て全ての電極を同電位にすることにより、電荷が保持さ
れ、情報の記憶がなされる。
第７図（ａ）（ｂ）は本発明の第２実施例の三次元メ
モリ素子の構成を示す平面図および断面図である。同図
（ａ）に示すように、三次元メモリ素子40は、電荷蓄積
領域A,B,Cと電荷転送領域Ｈとの二つの領域に大別する
ことができる。同図に示す、42は書込み電極であり、電
荷転送領域Ｈに導通しており、各電荷蓄積領域A,B,Cは
それぞれ後述する導電膜43〜48により、電荷転送領域Ｈ
に導通している。なお書込み電極42には電圧印加用の端
子51が設けられ、また各電荷蓄積領域A,B,Cには、端子5
2,53,54が設けられている。また同図（ｂ）に示すよう
に、基板を兼ねた読出し電極55上には、三方向に伸びた
導電膜43〜48がスイッチ膜56を介して積層状に形成され
ている。このように積層された導電膜43〜48とスイッチ
膜56とから電荷転送領域Ｈを構成している。また導電膜
43〜48の電荷転送領域Ｈから離間した一部領域には、電
荷蓄積用コンデンサ57a,57b,57cが形成されている。こ
の電荷蓄積用コンデンサ57と分離膜58とから電荷蓄積領
域A,B,Cが構成されている。また、60は電荷読み出し手
段であり、読出しコンデンサ61,読出しスイッチ62,読出
し電流計63等から構成されている。
第８図は、電荷蓄積用コンデンサ57の構成を示す断面
図である。同図に示すように、上部電極64と下部電極65
との間に、SiO2膜66,Si3N4膜67,誘電体膜68を層状に形
成した構成になっている。この電荷蓄積用コンデンサ57
は、SiO2膜66とSi3N4膜67との界面に生じるトラップ準
位に電荷を蓄積する電荷蓄積法と、蓄積された電荷によ
り誘電体膜68を分極充電する電荷蓄積法との二つの電荷
蓄積法を組合わせたものとなっている。
ここで、読出し電極55は、機械的強度を有する基板と
しての機能を持たせるために、ｎ型シリコン単結晶ウェ
ハーから形成している。またスイッチ膜56には、ポリイ
ミドから成るLB膜を100Åの膜厚に形成したものを用い
ている。スイッチ膜56に、機械的，熱的ストレスあるい
は薬品に対する耐久性等に比較的弱い有機物分子（ポリ
イミド）のLB膜を用いているので、製造手順としては、
電荷蓄積領域A,B,Cを作り込み、その後に電荷転送領域
Ｈを作り込んでいる。電荷蓄積用コンデンサ57の製造
は、CVD法でSi膜を作り、このSi膜を熱酸化法により酸
化し、25Åの膜厚にSiO2膜66を形成する。そして、CVD
法により、SiO2膜66上に500Åの膜厚のSi3N4膜67を形成
する。さらに、Si3O4膜67上に、スパッタリング法で作
成したTa2O5膜を用いて、膜厚300Åの誘電体膜68を形成
する。そしてこれらの三つの層を挟む上部電極64および
下部電極65は、CVD法で作成したポリシリコン膜を500Å
の膜厚に形成したものである。また分離膜58は、スパッ
タリング法で作成した膜厚1000ÅのSiO2膜からなり、そ
れぞれの電荷蓄積用コンデンサ57の間を電気的に絶縁す
る機能を有している。電荷転送領域Ｈの構成要素である
スイッチ膜56は、ポリイミドのLB膜を、100Åの膜厚に
形成したものである。また、導電膜43〜48は、金を用い
て抵抗加熱蒸着法により300Åの膜圧に形成したもので
ある。この導電膜43〜48は、先に作成されている電荷蓄
積用コンデンサ57の下部電極65に一部を重ね合わせるよ
うに蒸着し、電荷転送領域Ｈと電荷蓄積領域A,B,Cとの
間の電気的な接続を図っている。
第10図は三次元メモリ素子40の機能的な構成を示す図
であり、第５図に示した三相駆動法の場合と同様の構成
をしている。書込み電極42と読出し電極55との間に、電
気抵抗の異なるスイッチ膜56と導電膜43〜48とを累積し
た部分が電荷転送領域Ｈである。各導電膜43〜48には、
端子52,53,54から電荷蓄積用コンデンサ57を介して、電
圧VA2,VB2,VC2を印加する。各導電膜43〜48には、電荷
蓄積用コンデンサ57を介してパルス電圧を印加すること
により、所定の導電膜のポテンシャルを低下させて、そ
の導電膜に電荷を蓄積することができる。各導電膜43〜
48に印加する電圧パルスの組合わせを変化させることに
より、順次隣接した導電膜（図中下方向）へポテンシャ
ルの低い状態を移動させることにより、ポテンシャルの
低い導電膜に蓄積されていた電荷は、ポテンシャルの移
動に伴い、順次隣の導電膜（一段下の導電膜）に電荷を
転送される。このような電荷の転送に際し、電荷の転送
が行なわれている導電膜間のスイッチ膜57のみを導電状
態（以下、「ON」状態と呼ぶ）にし、他のスイッチ膜57
は絶縁状態（以下、「OFF」状態と呼ぶ）にする。この
ような電荷の転送および蓄積を行なうために、スイッチ
膜57にスイッチング特性を有する絶縁性の薄膜を用いて
いる。このようなスイッチ膜57は、50〜500Å程度の膜
厚を有し、電界を印加すると、膜内をトンネル伝導（Fo
wler−Nordheimトンネル現象による）あるいはホッピン
グ伝導（トンネルホッピング伝導）等により、印加した
電界に対して非線形応答を示す電流が流れる。すなわ
ち、印加する電界によりON,OFFの二状態を示す。
なお、エネルギーギャップの十分大きな絶縁膜を電子
がトンネル現象により通り抜ける場合、単位時間当りの
電子の透過数Ｒは印加した電界Ｅに対し、Ｒ∝exp（−1
/E）といった比例関係を有している。Ｒは膜中を流れる
電流Ｉに比例した値であるから、電流Ｉは印加電界Ｅの
増加に対して急激に増加することになる。このような絶
縁膜にパルス状に二値の電界を印加すると、高電界を印
加したときには、ON状態を示し、低電界を印加したとき
には、OFF状態を示す。ON状態での導電率とOFF状態での
導電率との差が大きいほど高性能のスイッチ膜57である
といえる。
第11図は、書込み電極42に印加するパルス電圧Vin
と、導電膜43および46,導電膜44および47,導電膜45およ
び48にそれぞれ印加するパルス電圧VA1,VB2,VC2と、読
出し電極55に印加するパルス電圧Voutとのタイミングチ
ャートである。同図に示す時間１〜７の各時間に対応し
た電子のポテンシャルを第12図に示す。なお、説明の都
合上、電子のポテンシャルの差が、スイッチ膜56の左右
で二目盛りの場合、そのスイッチ膜は「ON」状態とな
り、一目盛り以下の場合は、スイッチ膜は「OFF」状態
となるようにスイッチ膜57の膜厚が調整されているもの
とする。時間１において、書き込み電極42と導電膜43と
の間には電子のポテンシャルに二目盛りの差があるの
で、その間のスイッチ膜56は「ON」状態となり、書き込
み電極42から導電膜43に電子が流れ込み、この導電膜43
に導通している電荷蓄積用コンデンサ57aが充電され
る。このとき、導電膜43と導電膜44とはポテシャルの差
が一目盛りであるので、この間のスイッチ膜56は「OF
F」状態となり、導電膜43に流れ込んだ電子が導電膜44
まで流れ込むことはない。従って、時間１においては、
導電膜43にのみ電子が存在（メモリ）しいる。次に時間
２の場合は、ポテンシャルの凹凸がスイッチ膜56一相分
だけ右にずれた状態になっている。従って、導電膜43と
導電膜44との間にポテンシャルの差が二目盛りであるの
で、その間のスイッチ膜56は「ON」状態となる。その結
果、導電膜43に存在していた電子は、導電膜44へ流れ込
み、この導電膜44に導通している電蓄積用コンデンサ57
bが充電される。このとき、導電膜44と導電膜45との間
にはポテンシャルの差が一目盛りしかないので、その間
のスイッチ膜は「OFF」状態となっており、導電膜45ま
で電子が流れ込むことはない。また、書込み電極42と導
電膜43との間のポテンシャルの差は一目盛りしかないの
で、その間のスイッチ膜56は「OFF」状態となってお
り、導電膜43から書き込み電極42への電子の流れ込み
（後戻り）はない。以後同様にして、時間3,4,5,6とス
イッチ膜56一相分だけポテンシャルの凹凸がずれていく
に従い、電子は導電膜45〜48へと転送されていく。そし
て、端子60aに読み出しパルスVoutを印加することによ
り、導電膜48と読み出し電極55との間に二目盛りのポテ
ンシャルの差ができるので、導電膜48に送られた電子は
読み出し電極55へ流れ込む。そうすると、読み出しコン
デンサ61が充電される。そして読み出しスイッチ62を閉
じることにより、読み出しコンデンサ61を放電させ、そ
の時に流れる電流を読み出し電流計63で読取り、電子が
転送されてきたことを確認する。このとき、読み出し電
流計63が一回振れるということは、情報が１ビット転送
されたことを意味する。また、上記三次元メモリ素子40
中を電子が転送されている途中で、各端子52,53,54への
パルス電圧の印加を止める。そうすると全てのスイッチ
膜56は、「OFF」状態となる。そのため、各導電膜43〜4
8はフローティング状態となり、電荷蓄積用コンデンサ5
7a（57b,57c）に蓄積されている電荷は蓄積され続け
る。すなわち、電荷蓄積用コンデンサ57への電荷の蓄積
という形で情報がメモリ＋される。
ここで、情報のメモリされている時間（メモリ時間）
をできるただけ長くするためには、電荷の蓄積を行なう
電荷蓄積用コンデンサ57からの電流の漏れを確実に防止
する必要がある。電荷蓄積用コンデンサ57からの漏れ電
流の大きさを左右する要因の一つに、スイッチ膜56の
「OFF」状態時における電気抵抗値がある。スイッチ膜5
6におけるスイッチングは、トンネル現象を利用してい
ることから、スイッチ膜56の厚さを極力薄くしている。
そのため、スイッチ膜56に印加される電界が零のときで
もトンネル現象による電子の漏れが僅かに生じてしま
う。また、スイッチ膜56の電子ポテンシャルは、通常の
状態では、十分な高さを有していない（電子親和率が有
限の値を持つ）ため、電子は熱エネルギーを受け取っ
て、ポテンシャルの山を乗り越えて漏れ出してしまう。
さらにまた、スイッチ膜56のち密性が十分でないため
に、絶縁性の弱いところや、不純物の存在しているとこ
ろから電子が漏れ出してしまう。
そこで本実施例では、電荷蓄積用コンデンサ57におけ
る電流の漏れを防ぐために、LSIメモリの一種であるMNO
S（Metal Nitride Oxide Silicon）メモリ等に応用
されているような、絶縁体膜の表面トラップ準位を利用
して電荷をエネルギー的に低い場所へ落とし込ませてメ
モリさせるといった技術を用いている。
第９図にその技術の基本構成を示す。同図に示すよう
に、SiO2膜66とSi3N4膜67とを電極64と65とで挟んだ構
成のものとする。SiO2膜66とSi3N4膜67との界面近傍に
は、電子に対するトラップが生成されるため、電子はSi
O2膜66側の電極64からSiO2膜66を通り抜けた後、トラッ
プに落ち込み局在化する。トラップされた電子を引き出
すためには、トラップさせたときとは逆向きの電界を印
加してやる必要がある。従って、メモリ情報としての電
子がトラップに落ち込んだ状態でスイッチ膜56が「OF
F」状態になると、スイッチ膜56の「OFF」状態の抵抗値
が比較的小さなものであったとしても、逆電圧を印加し
ない限り電流が漏れ出し、メモリが消去されることはな
い。
さて、本実施例では上述したように、上部電極65とSi
3N4膜67との間にさらに誘導体膜68を形成している。そ
のため、上下の電極64および65を用いて電界を印加する
と、SiO2膜66とSi3N4膜67との界面近傍のトラップ準位
に電子が落ち込み、このとき、トラップされた電子の作
る電界により、誘電体膜68が分極し充電される。
このように第２実施例によれば、第１実施例と同様の
効果を得ることができる上、SiO2膜66とSi3N4膜67との
界面近傍のトラップ準位に電子を落とし込ませ、さらに
トラップした電子の作る電界により誘電体膜68が分極さ
れ電荷が充電できる構成にしたので、従来の三次元メモ
リ素子１に比べて、多くの電荷を蓄積することができ、
さらにメモリの安定性および保持性を非常に向上させる
ことができる。
なお、上記第２実施例では、上部電極42に時間１のと
きにのみパルス電圧Vinを印加して、一相の導電膜にの
み電荷を保持させ、１ビットの情報を転送させていた
が、第11図に示す時間軸（横軸）において、三目盛りお
き（時間1,4,7…）に端子42aから負極性パルスを印加し
て、順次直列的に電子を流れ込ませるようにしてもよ
い。また、電荷蓄積用コンデンサ57において、SiO2膜66
を取り除いて、Si3N4膜67と電極65との界面に生成する
トラップ準位に電荷を蓄積させるようにしてもよい。ま
た、界面準位を用いて電荷をトラップ蓄積することので
きる材料はSi3N4に限ぎられるものではなく、有機物で
あればポリエチレン，ポリパラキシレン等を用いても上
記同様の効果を得ることができる。
第13図は第２実施例に示した電荷蓄積用コンデンサ56
の変形例を示す断面図である。同図に示す電荷蓄積用コ
ンデンサ70は、下部電極64と上部電極65との間に強誘電
体71を介在させたことを特徴としている。第14図は強誘
電体の「電界−分極」特性を示す図である。同図から明
らかなように、強誘電体は印加した電界と、その時に生
じる分極との間にヒステリシス（履歴現象）がある。例
えば、4Ec/3程度の電界を印加したのち、電界を零に戻
す。そうすると、分極はDsだけ残る。この残留分極Dsを
消すためには、先ほど印加した電界Ecとは逆向きの電界
−Ecを印加しなければならない。
このような特性を有する強誘電体71を用いた電荷蓄積
用コンデンサ70は次のようにして作製される。CVD法で
作製したポリシリコン膜を二枚の電極64および65として
用いる。そしてこの二枚の電極64,65の間にスパッタ法
で作製したPLZTを挟む。なお、ポリシリコン膜を用いた
電極64,65は500Åの厚さに形成し、PLZT膜は1000Åの厚
さに形成する。
このようにして作製した電荷蓄積用コンデンサ70を、
第７図に示す三次元メモリ素子40の電荷蓄積用コンデン
サとして使う。強誘電体であるPLZTは「電界−分極」特
性にヒステリシスを持っているため、充電電圧とは逆方
向の電界を印加しない限り分極は消滅しない。そのた
め、例えばスイッチ膜が「OFF」状態になると、スイッ
チ膜の「OFF」状態抵抗値が多少小さくても、電子が漏
れ出して情報が消去されるということがない。
このような電荷蓄積用コンデンサ70を用いて実験した
結果、転送，読み出しされた電流パルス（情報）は、ビ
ット間の混ざり合いが少なく、ハイレベルとローレベル
のコントラストが高くしかも安定したものであった。ま
た電荷蓄積用コンデンサ70に電荷を蓄積させたままにし
たところ、電荷の漏れ出しが極めて少なく長時間にわた
り電荷を保持し続けた。電荷の漏れ出し速度を計算した
ところ、10年以上の電荷保持が可能であることがわかっ
た。
なお、強誘電体71としては、PbNb2O6,KNbO3,BaTiO3,P
bTa2O6,PbTiO3,Cd2Nb2O7,SbSI,NaNO2,PZT（PbZrO3−PbT
iO3個溶体）,PLZT（PZTにLaを付加したもの）、さらに
有機物では、ポリフッ化ビニリデン（PVDF）あるいはフ
ッ素を含む有機重合体等がある。
第15図は、本発明の第３実施例の構成を示す斜視図で
ある。本実施例は第１実施例または第２実施例に示した
三次元メモリ素子40または70を二次元アレイ状に多数配
置した集積素子の例である。集積素子80上には、Ｘ方向
（縦方向）に上部配線82〜84が配線され、Ｙ方向（横方
向）に上部配線85,86が配線されている。上記配線82〜8
4のそれぞれの一端には、書込みアドレス用スイッチ87
が設けてあり、上部配線85,86のそれぞれの一端には、
書込みアドレス用スイッチ88が設けてある。また集積素
子80の下面には、Ｘ方向に下部配線91〜93が配線されて
おり、Ｙ方向には下部配線94,95が配線されている。下
部配線91〜93のそれぞれの端部には、読出しアドレス用
スイッチ96が設けてある。また下部配線94,95のそれぞ
れの端部には、読出しアドレス用スイッチ97が設けられ
ている。さらに各単位セル上には、スイッチ制御用電極
と出力電流調整用の二つの電極との合計三つの電極を有
する薄膜FETまたはトランジスタ98を配置する。さらに
また各単位セルの下面には、読出しアドレス用の下部薄
膜トランジスタ99を配置する。
このように構成された集積素子80は次のように作動す
る。書込みアドレス用スイッチ87,88をONし、各薄膜ト
ランジスタ98に電圧を印加する。そうすると、各単位セ
ルへの二次元的なアドレスが行われ、薄膜トランジスタ
98から各単位セルに書込みが行われる。そして読出しア
ドレス用スイッチ96,97をONすることにより、それぞれ
の単位セル下面に設けた下部薄膜トランジスタ99より読
出しが行われる。
このように第３実施例によれば、単位セルを複数個集
積して半導体（VLSI）EEPROMと同様のXYアドレス構造に
したので、情報電荷を同時並列的に深さ方向へ転送する
ことができる。
〔発明の効果〕
本発明によれば、導電膜と絶縁膜とを交互に積層して
成る積層トンネルスイッチ部において電荷の転送を行な
うようにしたので、性能の良いトンネルスイッチ膜を容
易に製造することができ、しかも隣接した導電膜間での
電荷の混じり込みを防止することができる。また情報の
記憶を行なう電荷蓄積用コンデンサに電荷をエネルギー
的に低い状態に落とし込ませる能力を持たせるように
し、或いは電荷蓄積用コンデンサの一部に強誘電体物質
を備えたので、電荷蓄積用コンデンサに蓄積されている
電荷の自然放電を極めて低いレベルに抑えることがで
き、電荷の充・放電を制御する絶縁膜の電気抵抗が「OF
F」の状態のときに小さな値を示すものであっても実用
に耐え得る、十分に長いメモリ情報蓄積時間（寿命）を
得ることができる。また各導電膜に接続された電荷蓄積
用コンデンサを介して電圧パルスを印加して電荷の転送
を行なうようにしたので、容易に駆動制御することがで
き、しかも電荷の拡散現象を伴うことなく確実に電荷を
転送することができる。
【図面の簡単な説明】
第１図〜第15図は本発明の実施例を示す図である。第１
図〜第６図は第１実施例を示す図であり、第１図は三次
元メモリ素子の構成を示す断面図、第２図は同実施例の
機能的な構成を示す図、第３図は二相駆動に用いられる
パルス電圧VA,VBのタイミングを示す図、第４図は三次
元メモリ素子の電荷のポテンシャルを示す図であり、第
５図は同実施例を三相駆動する場合の機能的な構成を示
す図、第６図は三相駆動に用いるパルス電圧VA1,VB1,VC
1のタイミングを示す図である。第７図（ａ）（ｂ）〜
第12図は第２実施例を示す図であり、第７図（ａ）は平
面図、第７図（ｂ）は構成を示す断面図、第８図は電荷
蓄積用コンデンサの断面図、第９図はトラップ準位を説
明するための図、第10図は同実施例を三相駆動するため
の構成を示す図、第11図は三相駆動用のパルス電圧VA2,
VB2,VC2および読み込み用のパルス電圧Vinおよび読み出
し用のパルス電圧Voutのタイミングを示す図、第12図は
電子のポテンシャルを示す図である。第13図および第14
図は第２実施例の変形例を示す図であり、第13図は電荷
蓄積用コンデンサの断面図、第14図は強誘電体の「電界
−分極」特性を示す図である。第15図は第３実施例の集
積素子の構成を示す斜視図である。第16図および第17図
は電荷転送原理を説明するための図である。第18図は従
来の三次元メモリ素子の構成を示す図、第19図は有機単
分子累積膜の累積状態を示す図、第20図（ａ）はモノマ
ーからポリマーへの重合過程を示す図、第20図（ｂ）は
モノマーの分子式を示す図、第20図（ｃ）はポリマーの
共有結合部分の分子式を示す図、第21図は有機単分子累
積膜の電気的なポテンシャルを示す図、第22図は従来の
MIS構造のメモリ素子の電気的なポテンシャルを示す
図、第23図は電荷転送時に生じる拡散現象を示す図であ
る。 20,40……三次元メモリ素子、22……下部電極、23……
トンネルスイッチ膜、24……導電体膜、25……上部電
極、27a〜27c,57a〜57c,70……電荷蓄積用コンデンサ、
30……出力用パルス電圧印加装置、42……書込み電極、
43〜48……導電膜、55……読み出し電極、56……スイッ
チ膜、60……電荷読み出し手段、80……集積素子。

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】導電膜と絶縁膜とを交互に積層し、最上部
    および最下部を絶縁膜とした積層トンネルスイッチ部
    と、この積層トンネルスイッチ部の最上部および最下部
    の絶縁膜にそれぞれ積層して設けられた上部電極および
    下部電極と、上記積層トンネルスイッチ部の全ての導電
    膜に対しそれぞれ接続された電荷蓄積用コンデンサから
    なる三次元メモリ素子。
  2. 【請求項２】導電膜として、Au,Ag,Cr等の金属膜、ポリ
    ピロール、電荷移動錯体等の有機導電体膜および無機セ
    ラミックス導電膜のいずれかを用いたことを特徴とする
    請求項１に記載の三次元メモリ素子。
  3. 【請求項３】絶縁膜として、ポリイミド、不飽和脂肪酸
    等からなる有機絶縁薄膜を用いたことを特徴とする請求
    項１に記載の三次元メモリ素子。
  4. 【請求項４】請求項１に記載の三次元メモリ素子におけ
    る上部電極と積層トンネルスイッチ部の最上部の導電膜
    との間に、電圧パルスまたは光パルスを印加することに
    より、前記最上部の導電膜またはこの導電膜に接続され
    た電荷蓄積用コンデンサに電荷を蓄積させるようにした
    ことを特徴とする三次元メモリ素子の入力方法。
  5. 【請求項５】請求項１に記載の三次元メモリ素子におけ
    る下部電極と最下部の導電膜との間に電圧パルスを印加
    することにより、前記最下部の導電膜またはこの導電膜
    に接続された電荷蓄積用コンデンサに蓄積された電荷を
    下部電極から電気または光のパルスとして読み出すよう
    にしたことを特徴とする三次元メモリ素子の出力方法。
  6. 【請求項６】請求項１に記載の三次元メモリ素子におけ
    る積層トンネルスイッチ部の各導電膜に対し、電荷蓄積
    用コンデンサを介して正の電圧パルスおよび負の電圧パ
    ルスを順次印加することにより、前記導電膜または電荷
    蓄積用コンデンサに蓄えられた電荷を順次隣接する導電
    膜または電荷蓄積用コンデンサに転送することを特徴と
    する三次元メモリ素子の駆動方法。
  7. 【請求項７】正の電圧パルスを印加する導電膜と負の電
    圧パルスを印加する導電膜との間に、パルスを印加しな
    い導電膜を介在させ、前記三つの導電膜を一単位として
    各単位間で電荷の転送を行なうことを特徴とする請求項
    ６に記載の三次元メモリ素子の駆動方法。
  8. 【請求項８】上部電極と下部電極との間に常に一定の直
    流電圧を印加しつつ、正の電圧パルスを印加する導電膜
    に隣接する導電膜に負の電圧パルスを印加し、前記二つ
    の導電膜を一単位として、各単位間の電荷の転送を行な
    うことを特徴とする請求項６に記載の三次元メモリ素子
    の駆動方法。
  9. 【請求項９】請求項１に記載の三次元メモリ素子におい
    て、前記電荷蓄積用コンデンサは、一対の導電膜と、こ
    の一対の導電膜に挟持された絶縁膜とからなり、この絶
    縁膜が電荷を低いエネルギー状態にトラップする層を有
    することを特徴とする三次元メモリ素子。
  10. 【請求項１０】前記絶縁膜はSiO2と、Si3N4,ポリエチレ
    ンまたはポリパラキシリレンのいずれかとを組合せた多
    層絶縁膜であり、前記電荷を低いエネルギー状態にトラ
    ップする層は、前記多層絶縁膜の界面近傍に生じるトラ
    ップ準位であることを特徴とする請求項９に記載の三次
    元メモリ素子。
  11. 【請求項１１】請求項１に記載の三次元メモリ素子にお
    いて、前記電荷蓄積用コンデンサは、一対の導電膜と、
    この一対の導電膜に挟持された絶縁膜とからなり、この
    絶縁膜が強誘電体であることを特徴とする三次元メモリ
    素子。
JP63214169A 1988-08-29 1988-08-29 三次元メモリ素子およびその制御方法 Expired - Fee Related JP2680849B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63214169A JP2680849B2 (ja) 1988-08-29 1988-08-29 三次元メモリ素子およびその制御方法
US07/398,271 US4972370A (en) 1988-08-29 1989-08-24 Three-dimensional memory element and memory device
EP19890115861 EP0356968A3 (en) 1988-08-29 1989-08-28 Three-dimensional memory element and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63214169A JP2680849B2 (ja) 1988-08-29 1988-08-29 三次元メモリ素子およびその制御方法

Publications (2)

Publication Number Publication Date
JPH0263159A JPH0263159A (ja) 1990-03-02
JP2680849B2 true JP2680849B2 (ja) 1997-11-19

Family

ID=16651379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63214169A Expired - Fee Related JP2680849B2 (ja) 1988-08-29 1988-08-29 三次元メモリ素子およびその制御方法

Country Status (3)

Country Link
US (1) US4972370A (ja)
EP (1) EP0356968A3 (ja)
JP (1) JP2680849B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02123768A (ja) * 1988-11-02 1990-05-11 Mitsubishi Electric Corp 有機半導体薄膜の製造方法および該薄膜を含む半導体デバイス
JP2821194B2 (ja) * 1989-09-25 1998-11-05 オリンパス光学工業株式会社 電荷転送素子とその駆動方法
JPH04115565A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
US5329485A (en) * 1990-11-01 1994-07-12 Olympus Optical Co., Ltd. Memory device
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
JP3455987B2 (ja) * 1993-02-26 2003-10-14 ソニー株式会社 量子箱集合素子および情報処理方法
JP3455456B2 (ja) * 1998-01-09 2003-10-14 Ｋｄｄｉ株式会社 半導体記憶装置
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US8004876B2 (en) * 2002-08-30 2011-08-23 Hewlett-Packard Development Company, L.P. Configurable molecular switch array
CN100377868C (zh) * 2005-03-24 2008-04-02 中国科学院物理研究所 用于磁性/非磁性/磁性多层薄膜的核心复合膜及其用途
KR101322747B1 (ko) 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
CN101167189B (zh) * 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
JP4671037B2 (ja) * 2005-12-20 2011-04-13 セイコーエプソン株式会社 記憶装置
CN101401209B (zh) * 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件
US8188786B2 (en) 2009-09-24 2012-05-29 International Business Machines Corporation Modularized three-dimensional capacitor array
TWI557749B (zh) 2013-06-13 2016-11-11 中村維男 直接轉移跨步記憶體及使用該記憶體之電腦系統

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3521244A (en) * 1968-10-23 1970-07-21 Rca Corp Electrical circuit for processing periodic signal pulses
US3947681A (en) * 1970-08-10 1976-03-30 Massachusetts Institute Of Technology Electron tunneling device
US3778645A (en) * 1972-01-31 1973-12-11 Univ Virginia Solid-state switching capacitor
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4396999A (en) * 1981-06-30 1983-08-02 International Business Machines Corporation Tunneling transistor memory cell
US4534015A (en) * 1981-10-05 1985-08-06 Qmc Industrial Research Limited Information holding device
US4545035A (en) * 1982-07-20 1985-10-01 Mostek Corporation Dynamic RAM with nonvolatile shadow memory
GB8308309D0 (en) * 1983-03-25 1983-05-05 Qmc Ind Res Information holding device
GB8409022D0 (en) * 1984-04-06 1984-05-16 Qmc Ind Res Information holding device
US4642665A (en) * 1984-12-19 1987-02-10 Eaton Corporation Vertically layered MOMOM tunnel device
JPS61208865A (ja) * 1985-03-13 1986-09-17 Mitsubishi Electric Corp 半導体記憶装置
JPH0685431B2 (ja) * 1985-06-10 1994-10-26 株式会社日立製作所 半導体装置
JPH0770690B2 (ja) * 1986-01-14 1995-07-31 オリンパス光学工業株式会社 三次元トンネルメモリ装置
JPS62189746A (ja) * 1986-02-15 1987-08-19 Olympus Optical Co Ltd 三次元トンネルメモリ装置
US4939556A (en) * 1986-07-10 1990-07-03 Canon Kabushiki Kaisha Conductor device

Also Published As

Publication number Publication date
EP0356968A2 (en) 1990-03-07
EP0356968A3 (en) 1990-12-12
JPH0263159A (ja) 1990-03-02
US4972370A (en) 1990-11-20

Similar Documents

Publication Publication Date Title
JP2680849B2 (ja) 三次元メモリ素子およびその制御方法
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
JP4642895B2 (ja) メモリセンシング回路における薄膜ダイオード電圧しきい値の温度補償
US8294132B2 (en) Graphene memristor having modulated graphene interlayer conduction
US6878980B2 (en) Ferroelectric or electret memory circuit
US6498744B2 (en) Ferroelectric data processing device
US8232174B2 (en) Method for controlled formation of the resistive switching material in a resistive switching device and device obtained thereof
US8519376B2 (en) Nonvolatile resistive memory devices
KR100603670B1 (ko) 강유전체 또는 일렉트릿 메모리 회로
JP4314217B2 (ja) 有機双安定素子を用いた不揮発性メモリ
JP2005500682A (ja) メモリセル
KR101563027B1 (ko) 천연 또는 합성 셀룰로오스 섬유 또는 그 혼합물에 기반한 종이를 물리적인 지지부로서 생성하고 이용하는 프로세싱 및 활성 반도체 산화물을 이용하여 자체지속가능한 접합형 전계 효과 트랜지스터의 전하를 메모리에 저장하는 매체
JP2006505938A (ja) スタックされた有機メモリデバイス及びその製造及びオペレーション方法
JP2004513513A (ja) 有機物双安定デバイス及び有機物メモリセル
US6614048B2 (en) Memory element with molecular or polymeric layers, memory cell, memory array, and smart card
KR100430656B1 (ko) 비휘발성 반도체 기억 장치
US20060131560A1 (en) Rewritable nano-surface organic electrical bistable devices
KR20210078232A (ko) 비휘발성 메모리 소자 및 이를 포함한 비휘발성 메모리 장치
US20080259680A1 (en) Memory Element and Method for Manufacturing Same
JP2013135065A (ja) 抵抗変化型メモリ素子
CN1607668A (zh) Sonos存储器及其制造和操作方法
JPH02239664A (ja) 電気的記憶装置
US5329485A (en) Memory device
CN111081870A (zh) 基于铁电隧道结的阻变存储器及阻变存储器的写入方法
JPH02154389A (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees