JP5443246B2 - 有機メモリデバイスを処理する方法 - Google Patents

有機メモリデバイスを処理する方法 Download PDF

Info

Publication number
JP5443246B2
JP5443246B2 JP2010087884A JP2010087884A JP5443246B2 JP 5443246 B2 JP5443246 B2 JP 5443246B2 JP 2010087884 A JP2010087884 A JP 2010087884A JP 2010087884 A JP2010087884 A JP 2010087884A JP 5443246 B2 JP5443246 B2 JP 5443246B2
Authority
JP
Japan
Prior art keywords
organic
electrode
memory device
layer
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010087884A
Other languages
English (en)
Other versions
JP2010157769A (ja
Inventor
エス． ブイノスキ マシュー
ケイ． パングル スゼット
オコロアンヤンウ ウゾディンマ
エイチ． トリプサス ニコラス
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2010157769A publication Critical patent/JP2010157769A/ja
Application granted granted Critical
Publication of JP5443246B2 publication Critical patent/JP5443246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/18—Deposition of organic active material using non-liquid printing techniques, e.g. thermal transfer printing from a donor sheet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array

Description

一般に、本発明は有機メモリデバイスに関し、特に、セルフアセンブル（self-assembling）有機半導体を含む有機メモリデバイスに関する。
コンピュータ及び電子デバイスのボリューム、利用、及び複雑性は増加の一途をたどっている。コンピュータは一貫してよりパワフルになり、新たな、および改良された電子デバイスは継続的に開発されている（例えば、デジタルオーディオプレーヤ、ビデオプレーヤ）。さらに、デジタル媒体（例えば、デジタルオーディオ、ビデオ、画像など）の発達や利用がさらにこれらのデバイスの開発を後押ししている。このような発達及び開発により、コンピュータ及び電子デバイスに記録及び保持が望まれる／要求される情報量は非常に増加している。
一般にメモリデバイスはメモリセルアレイを含む。各メモリセルはアクセスされ、もしくは情報とともに“読み出し”、“書き込み”、及び“消去”される。メモリセルは“オフ”もしくは“オン”状態（例えば、２つの状態に限定される）で情報を維持し、これは“０”及び“１”とも呼ばれる。一般にメモリデバイスはアドレス指定され、特定のバイト数（例えば、１バイトにつき８メモリ）が読み出される。揮発メモリデバイスについては、メモリセルは定期的に“リフレッシュ”され、状態が維持される必要がある。一般にそのようなメモリデバイスはこれらの様々な機能を実施する半導体デバイスから製造され、かつ、そのようなメモリデバイスはこの２つの状態を切り替え、かつ維持することができる。多くの場合、このデバイスは無機ソリッドステート（inorganic solid state）技術、例えば、結晶シリコンデバイスを用いて製造される。メモリデバイスに用いられる一般の半導体デバイスは酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。
情報ストレージに対する要求が高まっているために、メモリデバイスの開発者と製造者たちはメモリデバイスに対するストレージ容量を増加させるための努力を常に行っている（例えば、ダイもしくはチップごとのストレージを増加する）。数千万のトランジスタが切手サイズのシリコンに含まれており、各トランジスタのサイズは数百ナノメータである。しかしシリコンベースのデバイスはファンダメンタルな物理サイズの限界へと達しつつある。一般に無機ソリッドステートデバイスは構造が複雑であるために、高額となり、かつデータストレージ密度の損失を招く。無機半導体材料をベースとする揮発性半導体メモリには常に電流を供給する必要があり、その結果、記録済み情報を維持するために、熱と高電力を消費する。不揮発性半導体デバイスはデータの転送速度の低下させ、電力消費が比較的高く、また、複雑度が大きい。
さらに、無機ソリッドステートデバイスのサイズが縮小し、集積化が高まるにつれ、アラインメント許容値に対する厳密性が高まり、その結果、製造をより一層困難にしている。極小サイズで構造を形成することは、動作回路の形成に最小サイズを用いうることを意味するものではない。極小サイズよりも小さな、例えば最小サイズの４分の１サイズのアライメント許容値を有することが求められる。
無機ソリッドステートデバイスのスケーリングはドーパント拡散長とともに問題をもたらす。サイズが縮小するにつれ、シリコンのドーパント拡散長はプロセス設計において困難をもたらす。これに関して、ドーパントの移動度を低減し、高温における時間を低減するために多くの調整がなされる。しかし、そのような調整をいつまでも続けられるかどうかは明らかではない。さらに、半導体接合部に渡って電圧を印加することにより（逆バイアス方向に）、接合部周辺に空乏領域が生成される。この空乏領域の幅は半導体のドーピングレベルに対応する。空乏領域が広がり、別の空乏領域に接すると、パンチスルー、もしくは制御されていない電流が発生する。
パンチスルーを防ぐために必要な分離は、高ドーピングレベルによって最小に抑えられる傾向にある。しかし、単位距離ごとの電圧変化が大きいと、単位距離ごとの大きな電圧変化によって大きな電界をもたらす点で更なる困難が生じる。そのような急勾配（sharp gradient）を移動する電子は、最小の導電バンドエネルギーよりも実質的に高いエネルギーレベルにまで加速される。そのような電子はホットエレクトロンとして知られており、絶縁体を貫通して、半導体デバイスの不可逆的劣化をもたらすほど十分に高いエネルギーを持つ。
スケーリングと統合によってモノリシック半導体基板の絶縁がより困難になる。特に、ある場合においては、デバイスを互いから横方向に絶縁するのは困難である。別の問題点は漏れ電流のスケーリングである。さらに別の問題点は、基板内のキャリアの拡散によりもたらされる。つまり、自由なキャリアは数十ミクロン上に拡散するとともに蓄積電荷を中和する。従って、無機メモリデバイスに対しては、更なるデバイスの縮小と密度の増加が制限される。さらに、増加する性能要求を満たしながら、特に低コストを維持しながら、無機の不揮発メモリデバイスにおいて、デバイスをそのように縮小することは、とりわけ困難である。
以下は本発明のいくつかの形態を基本的に理解するための、本発明の概要である。この概要は、本発明のキー／クリティカルエレメントの特定、もしくは本発明の範囲の描写を意図としたものではなく、後述するさらに詳細な説明の前置きとして、簡素化した形式で本発明のいくつかの概念を示すことをその唯一の目的としている。
本発明はセルフアセンブル導電性ポリマーを含むポリマー溶液で形成された半導体材料で有機メモリデバイスを製造するためのシステムと方法に関する。有機メモリデバイスが提供され、そのデバイスに関連付けられた有機半導体材料内に情報を格納することができる。そのようなメモリデバイスは、有機半導体材料とパッシブ層とを間に挟む２つの電極を含み、有機半導体はパッシブ層に隣接して配置される。
有機メモリデバイスは、導電性ポリマーを含む濃縮したポリマー溶液と、開口部内の有機溶剤とを導電性電極に堆積（デポジション）し、および／または導電性電極に塗布されたパッシブ層に堆積して形成される。導電性ポリマーは、一方の端部の極性基が導電性電極、および／または導電性電極のパッシブ層の近くに位置し、かつ、非極性鎖が導電性電極から伸びる方向に向く。次いで熱が加えられて、ポリマー溶液から有機溶剤を蒸発させ、導電性ポリマーが最短の導電性経路でセルフアセンブルするのを促進する。更に、導電性ポリマーがセルフアセンブルする際に、有機溶剤を除去できる制御された環境を与えるために、有機メモリデバイスを真空に配置することもできる。
分離要素（パーティショニングコンポーネント）を有機メモリ構造と統合することによって、プログラミング、および／または電圧／電流制御絶縁障壁の形成を促進することができる。分離デバイスとしては、薄膜ダイオードもしくは薄膜トランジスタなどのデバイスや、電圧／電流制御の障壁を形成するために利用されるその他の要素が挙げられる。メモリセルは、分離要素へしきい値電圧を印加することによって（例えば、順方向ダイオード電圧、逆ツェナー降伏電圧）、また、スタックメモリ構造内の下のパッシブ層及び導電層に電圧を印加することによって活性化（アクティベート）できる。ビットは０、１形式またはその他の状態で、選択した部分もしくはメモリ構造内に記録される。
有機メモリ構造が垂直配置で形成され、前述の分離要素は２つもしくはそれ以上のメモリ構造の間に形成または構成することで、複数の同様に構成されたメモリ構造もしくはセルのスタッキングを容易にすることができる。さらに、複数の垂直配置されたスタックを並列に形成することもできるので、複数の垂直配置されたメモリセル層を有する高密度のメモリデバイスの構成を容易にし、かつ、各々のセルへ高速の並列アクセスを提供することが可能になる。このようにして、メモリデバイスの利用状態、密度、パッキングが実質的に改善される。
電荷（例えば、電子、正孔）の移動を促進する有機導体を利用するマルチセル有機メモリデバイスを提供するために、あるメモリ構造およびそれに関連するメモリセルを採用する。本発明は以下のうちの少なくとも１つもしくはそれ以上を備えた有機メモリデバイスを提供する。それらは、無機メモリデバイスと比較して小型であること、多ビット情報を記録できること、短絡抵抗性／インピーダンススイッチタイム、低動作電圧、低コスト、高信頼性、長寿命（数千／数百万サイクル）、３Ｄパッキングが可能なこと、関連低温プロセス、軽量、高密度／高集積化、および延長されたメモリ保持時間である。
前述の、および関連する目標を実現するために、本発明は以下で十分に説明し、特に請求項で指摘している特徴を含む。以下の説明及び添付の図面は本発明のある例示的な形態及び実装品を詳細に説明している。しかし、これらは本発明の原理が用いられている様々な方法のうちのほんのわずかなものだけを示しているに過ぎない。本発明のその他の目的、利点、及び新たな特徴は、添付の図面と併せて考慮する場合に、以下の詳細な説明から明らかになるであろう。
本発明の一形態による有機半導体を形成するために使用される導電性ポリマーの説明図。 本発明の一形態による有機半導体と一般的な有機メモリデバイスの説明図。 本発明の一形態による一般的な極性ポリマー鎖と極性ポリマーの説明図。 本発明の一形態による基本的な有機メモリ層を例示した説明図。 本発明の一形態による基本的なパーティション部材層を例示した説明図。 本発明の一形態による極性ポリマーメモリを製造するためのプロセスの一部を例示したフローチャートと関連の構造の説明図。 本発明の一形態による極性ポリマーメモリを製造するための、図６に描かれたプロセスの続きを例示したフローチャートと関連の構造の説明図。 本発明の一形態による極性ポリマーメモリを製造するための、図７に描かれたプロセスの続きを例示したフローチャートと関連の構造の説明図。 本発明の一形態による層になった有機メモリデバイスの一部の断面図。 本発明の一形態によるスタックメモリデバイスを例示した説明図。 本発明の一形態によるマルチ層構造のためのピラー手法を例示した説明図。 本発明の一形態によるマルチ層構造のためのピラー手法を例示した説明図。 本発明の一形態による有機メモリデバイスの立体図。 本発明の一形態による有機メモリデバイスで利用できるパッシブ層のブロック図。 本発明の一形態によるＣＶＤにより形成される有機ポリマー層を例示したブロック図。 本発明の一形態によるＣＶＤにより形成される別の有機ポリマー層を例示したブロック図。 本発明の一形態によるＣＶＤプロセスにより形成されるさらに別の有機ポリマー層のブロック図。
本発明は不揮発性メモリとして動作可能な有機メモリデバイスを提供する。有機メモリデバイスは、少なくとも１つの電極に関連付けられたパッシブ層、及び、電極と、その関連付けられたパッシブ層との間に形成された有機半導体層とともに、２つもしくはそれ以上の電極を備えて形成されることができ、有機半導体層は、有機溶剤と、導電性ポリマー溶液とから（好適には、共役非極性鎖によって）剛性と導電性を持つように形成される。図１の参照符号１０は、一般的な導電性ポリマーを指示している。ポリマー鎖は反応性サイト（もしくは反応性端部）１２と非極性鎖１４とを含む。反応性サイトもしくは反応性端部の例としては、極性基、ラジカル基、及びイオン基が挙げられる。この反応性端部１２は水素及び酸素、硫黄、及び／または、窒素を含んでよく、また、少なくとも、アルコール基、酸性基、スルホン酸基、エステル基、イオン／対イオン、及び／または、共役結合を持つ基からなる群を含む。非極性鎖１４は主に炭素と水素である。アルコール反応性端部１８と非極性端部２０を有する一般的な導電性ポリマーを図１の１６に例示している。
参照符号２２に進むと、不規則に方向づけられた導電性ポリマー２３を描いたポリマー溶液の一部が例示されている。参照符号２４では、ポリマー溶液の一部は電極２６上と開口部２８内に堆積されている。導電性ポリマー２２は、反応性端部１２が電極２６（もしくはパッシブ層）と方向を合わせ、かつ、非極性鎖１４が電極２６から離れて実質的に垂直になるような方法で、また、層状に配置されるような方向づけで、配列する。
溶液中の導電性ポリマー２２を適切な濃度にして、セルフアセンブリを促進するために、溶剤の蒸発を促進するように熱を加えてもよい。参照符号３０では、有機半導体３２は開口部２８内と電極３０上に形成される。
図２を参照すると、有機半導体１００は本発明の一形態に従い例示されている。有機半導体１００は非極性鎖１１０と反応性端部１２０とを備えている。反応性端部１２０に対する非極性端部１１０の方向（例えば、上部及び下部）は例示のものに限定されない。描かれている構造は上部に反応性端部１２０として、及び、下部に非極性端部として（例えば、１８０度回転）、及びその他の方向に存在可能であることは明らかである。反応性端部１２０に対する非極性１１０の方向を決定する様々な要因があり、それについては以下で詳細に説明する。
有機半導体１００は２つの領域、つまり非極性鎖１１０と反応性端部１２０に分割されて例示されているが、非極性鎖１１０は極性の構成要素を有してよく、また、反応性端部１３０は非極性（例えば、電気的に中性の）の構成要素を有してよい。更に、有機半導体１００のポリマーの反応性端部と非極性鎖のそのような挟み込みも望ましい。更に、有機半導体１００の非極性鎖１１０と反応性端部１２０の両方は、導電性、熱放散、及びサイドの基(side group)の配列などの特性を変更するために、その他の素子、鎖などを含んでよい。
先に述べたように、有機メモリデバイスはメモリセルを形成する各電極間に導電性媒体を有する２つもしくはそれ以上の電極とともに形成可能である。導電性媒体は有機半導体を形成するために方向づけ、セルフアセンブルする導電性ポリマーを含むことができる。図２は更に本発明の一形態に従うメモリデバイスの一例を例示している。有機メモリデバイス２００は、有機半導体１００に動作可能に結合された第１電極２１０を含む。有機半導体１００は第１電極２１０と第２電極２３０との間の選択的に導電性の中間物であってよい。一般的に、第１電極２１０、及び／または、第２電極２３０は、有機半導体１００に接触する第１電極２１０、及び／または、第２電極１３０上に堆積されたパッシブ層（図示せず）を含む。第１電極２１０と第２電極２３０にわたって電位を印加することによって、電流が第１電極２１０から有機半導体１００を介して第２電極２３０へ流れるようになる。
上述のとおり、有機半導体１００の反応性端部１２０と非極性鎖１１０はそれぞれ、有機半導体１００を形成する際に、有機半導体１００が塗布される導電面に従って配列する。例えば、有機半導体１００を形成する際に、第１電極２１０の表面にポリマー溶液（図示せず）が塗布されると、通常、反応性端部１２０は第１電極２１０の導電面に向かう方向に配列し、また、非極性鎖１１０は第１電極２１０の表面から離れる方向に配列する。
有機半導体１００は、第１電極２１０ではなく第２電極２３０の表面に形成されることを理解してもらいたい。つまり、反応性端部１２０は第２電極２３０の導電面に向かう方向に配列し、非極性鎖１１０は第２電極２３０の表面から離れる方向に配列しうる。
本発明の一形態に従った、一般的な有機導電性ポリマーと一般的な導電性ポリマー結合とを図３に例示する。有機導電性ポリマー３００は反応性端部３１０と非極性鎖（Ｒ）３２０を含み、Ｒは有機成分（organic moiety）である。有機導電性ポリマー３３０は反応性端部３４０と非極性鎖３５０（Ｒ）を含み、同様にＲは有機成分である。好ましくは、Ｒは共役した（例えば、炭素間の一重及び二重結合）有機成分であり、剛性（rigidity）と導電性を与える。本発明の一形態において、有機導電性ポリマー３００、及び／または、有機導電性ポリマー３３０を使用することができる、しかし、本発明は各例に限定されるものではなく、また、その他の有機導電性ポリマー鎖を利用することができる。
一般的に、ポリマー溶液が得られ、導電性ポリマーの濃度は、溶液の堆積を促進し、かつ、電極上にセルフアセンブルを促進する適切な濃度で提供される。有機導電性ポリマーの例としては、導電性ポリマー３００と３３０とが挙げられる。ポリマー溶液は基板に堆積され、このポリマー溶液がダマシン構造の各チャネルを充填する。導電性ポリマーの反応性端部は導電性の電極面に引き付けられ、それに応じた方向に配列する。反応性端部と導電性電極との間に結合が形成される。例えば、３００または３３０などの導電性ポリマーと銅（Ｃｕ）電極との間の一般的な結合が３６０に例示されており、Ｒは一般的に共役有機成分であり、ｎは０から約１００万までの整数である。ポリマー溶液から溶液が取り除かれると、導電性ポリマーはセルフアセンブルする。
図４を参照すると、本発明の形態に従う基本的な有機メモリ構造が例示されている。一般的に有機メモリセル４００はいくつかの積層した部分を含む。そのような積層部分としては、下位電極４１０、情報を格納するための有機材料４１４、有機半導体材料４１４へのアクセスを促進するパッシブ層４１８、及び、有機半導体材料４１４をプログラムし、消去し、及び／または、有機半導体材料４１４へアクセスするために下位電極４１０に従い動作する上部電極が挙げられる。様々な材料から構成される有機メモリセル４００は以下に更に詳細を説明する。
図５は有機メモリセル４００などのメモリセルとともに用いることができる有機パーティションコンポーネント（例えば、薄膜ダイオード、ＴＦＤ）を例示している。一実施形態では、有機パーティションコンポーネントが使用され、順方向にバイアスすることによって、一方向のプログラミング及び／またはアクセスを促進する。逆方向では、降伏バイアス電圧が印加され、逆方向に有機メモリ材料へのプログラミング／アクセスを促進する。
有機パーティションコンポーネントはいくつかの積層した部分を含むように示すことができる。図示されているように、ＴＦＤ５３０は、カソード電極５３２、有機材料５３６（例えば、ポリマー膜）、及び、アノード電極５４０を含む。従って、カソード電極５３２に対して、アノード電極５４０に順方向バイアスもしくは正バイアスを印加することにより、電流が順方向に流れる。逆バイアス電圧がＴＦＤ５３０の逆方向の降伏しきい値を超えて増加しない限りは、逆方向のバイアス電圧において、一般的に電流は最小化される。従って、ＴＦＤ５３０へ印加される順方向及び逆方向電圧を制御することによって、関連付けられた有機メモリ構造へプログラミングとアクセスが与えられ、また、ＴＦＤは絶縁／分離を与える。
様々な材料、および／またはプロセスに従いそれぞれのパーティションコンポーネントが形成されることが明らかであり、各パーティションコンポーネントが順方向及び逆方向に導通するように、様々なしきい値電圧を利用することができる（例えば、順方向では０．７ｖのしきい値電圧、逆方向では−３．２ｖのしきい値電圧であり、３端子のスイッチングデバイスの素子を制御するために適切な電圧が印加される）。
有機メモリ構造４００とＴＦＤ５３０に様々な層が例示されているが、本発明によりその他の層が形成、及び／または提供されうることを理解してもらいたい。例えば、そのような層としては、層間絶縁膜（ＩＬＤ：Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃｓ）、障壁層、コーディング、および／または、本発明によるパーティションコンポーネント、および／または、メモリ構造を形成するために協働するその他の素子／層の組合せが挙げられ、本発明は以下でさらに詳細に説明する他の形態の層、および／または素子を含む。
図６から図９には本発明に従い単一セルとマルチセル製造を容易にするためのデバイスと、それらに関連づけられた方法を例示している。説明を簡素化するために、方法は一連の処理として示され、説明されているが、本発明は処理の順序に制限されるものではなく、その理由は、本発明によれば、いくつかの処理は本文に説明されているものとは異なる順序で、および／または、その他の処理と同時に実行してもよいからである。例えば、当業者であれば、状態図などの一連の相互に関連付けられた状態またはイベントとしてある方法を代替的に表すことができる。更に、本発明に従う方法を実装するために例示されたすべての処理が必要とされる訳ではない。
図６を参照すると、処理６００は本発明に従い導電性ポリマーでメモリデバイス６１０を製造するための処理の一部を例示している。処理６００と関連付けられた構造６１０の説明を始める前に、一般的な材料と処理ステップが説明されることに注目される。しかし、本発明はそれらに限定されないことは明らかである。従って、本発明に従い利用されてよい複数の代替材料、及び／または化合物が以下により詳しく説明される。
６１４へ進むと、周知のシングルダマシンまたはデュアルダマシンプロセスに従い、銅ビット線、ワード線、もしくは関連付けられた障壁を有する下部電極が形成される。下部電極（もしくはワード線またはビット線）は構造６１０において、障壁６１８内の６１６に例示されている。６１６と６１８は共にＩＬＤ層６２０に形成されている。障壁６１８は銅もしくはその他の導電材料がその他の層（図示せず）へ拡散するのを緩和するために使用される。一例として、障壁６１８は拡散障壁として形成されてよい。利用されてよいそのような障壁材料としては、コバルト、クロム、ニッケル、パラジウム、タンタル、窒化シリコンタンタル、チタニウム、窒化チタニウム、窒化シリコン、窒化タングステン、及び、窒化シリコンタングステンなどが挙げられる。
６２４において、ビアもしくはその他のタイプの開口部６３４は、下部電極６１６上に、ＩＬＤ層６３８に形成される。ビア６３４は、例えば、リソグラフィックエッチング技術によって形成することができ、および／または、ＩＬＤ層６３８を部分的に取り除くその他のプロセスによって形成してもよい。６４０において、ビア６３４のすべて、もしくは一部が有機材料堆積で充填され、有機導電性ポリマーの溶液（例えば、ポリマー鎖３００と３３０）および有機溶剤が堆積される。
ビア６３４では、導電性ポリマーの反応性端部は下部電極６１６に引き付けられる。反応性端部６１６はそれ自体を下部電極６１６付近に配置するので、非極性端部は下部電極６１６から離れて配置される。例えば、下位のビット線が実質的に銅である場合、Ｃｕ−Ｏ−Ｃ−ＲがＣｕビット線とＨＯ−Ｃ−Ｒ電極ポリマーとの間に形成されるように、反応性端部、例えばＨＯ−Ｃ−（ＨＯ−Ｃ−Ｒからの）の間に結合が形成される。
ポリマー溶液が堆積されると、導電性ポリマーはセルフアセンブルを開始することができる。図示しているように、一般的にメモリデバイス６１０は、溶剤を制御された環境で除去できる、真空チャンバ６４２に配置される。更に、熱６４４が加えられて、ポリマー溶液から溶剤を蒸発させる。熱６４４はボトム層に向かって図示されている。熱はオーブンなどで、全体のシステム６１０の周辺に均一に加えられてよい。更に、熱を不均一に、対称的に、非対称的に、および／または、本発明に従う様々な任意の方法で加えることができる。ポリマー溶液の溶剤が蒸発すると、ポリマー溶液の導電性ポリマー濃度は増加し、セルフアセンブルを促進する。セルフアセンブルが完了すると、有機半導体６４８が形成される。
図７は本発明の形態に従う、図６に描いた処理の続きを例示している。６５０において、Ｃｕ2-xＳyなどのパッシブ層は、有機半導体６４８の下に形成される。パッシブ層は構造６１０の６５２に例示されている。６５６において、関連付けられた障壁を有する電極６６０は、シングルもしくはデュアルダマシン処理に従い、パッシブ層６５２上に形成される。
図８は本発明の形態に従うメモリデバイス構造６１０の代替のアーキテクチャを例示している。第１の代替メモリデバイス８１０は処理６００を継続し、ＴＦＤ６７４は上部電極６６０上に形成される。先に述べたように、ＴＦＤ６７４などのＴＦＤはメモリデバイスのプログラミング、および／または、積層（スタッキング）を容易にするために用いられる。必要に応じて、追加の層が堆積してもよい。例えば、ハードマスク、レジスト、および反射防止膜が用いられてよい。
第２の代替メモリデバイス８２０では、有機半導体６４８が形成される前にビット線６１６上にパッシブ層６５２が形成される。次に、有機半導体６４８が上述のように堆積される。つまり、導電性ポリマーの溶液が堆積され、熱が加えられて、導電性ポリマーのセルフアセンブルを促進するために溶液から溶剤を蒸発させる。次に、ＴＦＤ６７４が有機半導体６４８上に一体化されて、上部電極６６０が有機半導体６４８上に形成される。上記の各例は本発明の範囲を限定するものではなく、セルフアセンブルする極性ポリマーを用いて各メモリセルが構成される様々なコンフィギュレーションを提供することは理解できるであろう。更なる構造、もしくは少ない構造を含む、いずれの周知のコンフィギュレーションを用いることができる。
図９を参照すると、本発明の形態に従い、その他の同様に適用されるメモリスタック（図示せず）と配置、および／または積層可能な単一のセルメモリデバイスの断面図とともに、一般的な積層メモリが描かれている。メモリデバイス９００には層９１４及び層９１６などの様々な絶縁層を含むことができ、そのような層は層間絶縁膜（ＩＬＤ）とも呼ばれる。そのような層９１４と９１６は例えば半導体材料であってよく、および／または、絶縁特性を持つ、実質的にどのようなタイプの材料であってよい。層９１６内では下部電極９２０が形成される。該電極９２０は、すぐ下の層９２８へ下部電極９２０の拡散を緩和する、関連付けられた障壁層９２４を有する。下部電極９２０の上にはパッシブ層９３０が形成される。下部電極９２０及び関連付けられたパッシブ層（もしくは複数のパッシブ層）９３０は本文に説明されているメモリデバイス９００の共通のアクティべーションまたはアクセスエレメントとして協働する。
パッシブ層９３０の形成後、絶縁層９１４は層９１６上に付加され、有機半導体材料９３４（例えば、導電性ポリマー）は層９１４内に形成される。導電性電極９４４は有機半導体材料９３４（上部電極と有機半導体材料との間の各障壁層が含まれる）上に形成され、メモリセルは有機材料９３４の垂直位置（Y＋とY−方向）に形成される。従って、適切な電圧が電極９４４と電極９２０の間に印加されると、ストレージ状態（例えば、１、０、その他のインピーダンス状態）が有機材料９３４に形成されたメモリセルに格納される（もしくは、有機材料９３４に形成されたメモリセルから読み出される）。
複数のそのようなメモリデバイス９００は集積回路（ＩＣ）メモリデバイス（例えば、非揮発性メモリＩＣとして構成された、１Ｍビット、２Ｍビット、８Ｍビットストレージセル、．．．など）に従って製造することができる。更に、本発明に従い、複数のマルチセル構造の格納、消去、読み出し、および書き込みを行うように、層９２８の９５８に図示されているような一般のワード線が提供することができる（例えば、８／１６バイト／ワードの消去、読み出し、書き込み）。メモリデバイス９００は、垂直配置もしくは列で、その他の適用されたメモリデバイスに従い積層することができるのは明らかであり、その他の積層もまた以下に更に詳細を説明しているものと同様に構成することができる。
メモリデバイス９００はダマシン法でビアを形成する手法（ダマシンビア手法：damascene via approach）を例示しており、この手法についても、本発明に従う積層を容易にするために、図１０に関連して以下に詳細を説明する。他の形態では、図１１に描かれた、ピラー、もしくは積層を用いた手法(pillared or layered approach)が提供することができ、各々の層は原則的に下から上に積層され、もしくは構成されて、本発明に従い垂直メモリ構造もしくは列を形成するために、連続してエッチングされる。上述のとおり、パーティションコンポーネントは、既に形成された垂直構造もしくは列の上に積層された、すぐ下のメモリデバイスとメモリデバイスの間を分離するために提供される。
図１０は本発明の形態に従い積層（スタック）されたメモリデバイス１０００を例示した図である。スタックメモリデバイス１０００は２つの垂直列１０１０と１０１４とを描いており、各々の列は２つの有機メモリセルの層を含む。スタックメモリデバイス１０００は、２つの列と層とが例示されている点において本質的に単なる例にすぎないが、複数のそのような列、および／または層（層の数と列の数とは一致する必要はない）を提供してよいことが理解されよう。さらに、図１０に示されているものとは別の材料を用いてスタックメモリデバイス１０００を形成できることは明らかであり、これについての詳細を以下に説明する。
以下の説明は垂直列１０１０に関連し、また、垂直列１０１４にも同様に応用できる。垂直列１０１４にはその上に形成されたパッシブＣｕ2-xＳy（銅は非化学量論的酸化状態であり、１．８-ｘ-２．０）層を有する銅線１０２０（例えば、グローバルアクセスライン）を含む。有機ポリマー層１０２８を形成するためにセルフアセンブル導電性ポリマー層１０２８が蒸着される。次いで、後続のメモリ層の形成を開始する前に、薄膜ダイオード１０３６（ＴＦＤ）が上部電極１０３２に形成される（ＴＦＤは上述したような様々な層であってよい）。ＴＦＤが形成された後、銅線１０４０、パッシブ層１０４２、ポリマー層１０４６（例えば、極性ポリマー）、及び上部電極１０４８を備えたその他のメモリ構造が構成され、それに続いて、ＴＦＤ１０５０と銅層１０５２が形成される。１０１４における垂直列はコンポーネント１０６０−１０８０から同様に構成される。
図１１は本発明の形態に従う、その他のスタックメモリデバイス１１００を例示している。上記のメモリデバイス３００と同様に、スタックメモリデバイス１１００は２つの垂直列１１１０と１１１４とを描いており、各々の列には２つの有機メモリセルの層が含まれる。上述したように、スタックメモリデバイス１１００は２つの列と層とが例示されている点で本質的に単なる例であるが、複数のそのような列、および／または層（層の数と列の数とは一致する必要はない）を提供できることは明らかである。図１１に示されているものとは別の材料を用いて、スタックメモリデバイス１１００を形成できることも明らかであり、これについての詳細を以下に説明する。
スタックメモリデバイス１１００はピラー手法により構成される。この手法は、複数の層を構成し、それらの層から柱状になった列をエッチングする手法であり、詳細については図１２に関連して以下に説明している。以下の考察は垂直列１１１０に関し、垂直列１１１４にも同様に応用することができる。垂直列はその上に形成されたパッシブＣｕ2-xＳy層１１２４を有する銅線１１２０（例えば、グローバルアクセスライン）を含む。有機半導体層１１２８と上部電極１１３２はパッシブ層１１２４上に形成され、薄膜ダイオード１１３６（ＴＦＤ）は上部電極１１３２上に形成される。ＴＦＤ１１３６が形成されると、その他のメモリ構造が、銅線１１４０、パッシブ層１１４２、ポリマー層１１４６、及び上部電極１１４８を有して形成され、次に、それに続いてＴＦＤ１１５０と銅層１１５２とが形成される。１１１４における垂直列は構成要素１１６２−１１８０から同様に構成される。
メモリデバイス１１００によって例示された手法において、先行する各層から続いてエッチングされた垂直列（例えば、列１１１０と１１１４）を形成する前に、複数の層（例えば、銅、パッシブ、ポリマー、電極、ＴＦＤ、銅、パッシブ、ポリマー電極ＴＦＤ．．．など）を形成することができる。その他の形態では、各層のサブセットを形成することができ（例えば、銅、パッシブ、ポリマー、電極、ＴＦＤ）、垂直列はそのサブセットに形成され、次に、別の各層のサブセットが既存の垂直列上に形成される。その結果、その他の垂直列は、それに続く、層状のサブセットに形成することができる。メモリデバイスの密度を高めるために、本発明に従って採用した各プロセスを繰り返し行うことができるのは明らかである。
図１２に本発明の形態に従う、その他の別のメモリ構造１２００を例示する。図１２に描かれた処理の説明を始める前に、一般的な材料と処理ステップとを説明するが、本発明はそれに限定されないのは明らかである。従って、本発明に従い用いられることができる複数の代替の材料、および／または化合物は、以下にさらに詳細を説明する。
１２００において、導電性ポリマー１２１０（例えば、上述しているような）は、１２１４で以前に示したように、すでにＣｕ2Ｓへ曝された銅ビット線１２１２へ、スピンオンされる。各層１２１０−１２１４は集合的に約３００（Å）から５０００（Å）までの厚みを有する。次に、上部電極１２１６はポリマー１２１０に堆積される。次いで薄膜ダイオード１２１８は上部電極１２１６に堆積される。反射防止膜（ＡＲＣ）（図示せず）もまた上部電極１２１６に堆積されて、集合性スタック(collective stack)の反射性を高めることができる。１２００では単一のスタックが示されているが、それぞれの垂直柱（ピラー）もしくは列のエッチングが行われる前に、続くスタックをその上に形成してよい。別の形態では、スタック１２００は以下に説明するように形成された垂直列もしくは柱を有することができ、続いて積層が形成され、その後に、垂直柱もしくはメモリ構造などがエッチングされる。
１２２０において、レジストがスピンオンされ、適切な波長で露光される。次いでレジストが現像されて、露光部分が取り除かれる。１２２４において、スタックがエッチングされてＡＲＣ（用いられていれば）、ＴＦＤ１２１８、上部電極１２１６、及びプログラム可能ポリマー１２１０が、おおよそ３段から４段エッチングで取り除かれる。ポリマーエッチング中にレジストが取り除かれるようにエッチングが設計される。従って、一般的に、どのような灰化処理(ashing process)も必要とされない。より厚みのあるレジストが必要とされる場合は、Ｏ2＋ＣＨＦ3エッチングを使用してＡＲＣがエッチングされるように、エッチング処理が分割してもよい。次いで、ドライエッチング処理を利用してウェハがレジスト除去される。次に、このエッチング処理を継続して、ＴＦＤ、上部電極及びポリマーをエッチングする。ポリマーエッチングは例えば、Ｏ2／Ｎ2＋ＣＯエッチング、及び／または、Ｎ2／Ｈ2エッチングであってよい。
１２３０において、絶縁体が堆積され、メモリセル間（各々の柱間）、ワード線とビアの高さ分が充填される（それらの合計よりも高く）。絶縁体は二分割で処理を行うことができる。最初に、低い堆積速度で共形絶縁体の堆積を実行し、続いて速い堆積速度で絶縁体の堆積を行う。堆積方法は、ＣＶＤもしくはスピンオンなどでよい。１２４０において、絶縁体はＴＦＤ１２１８の表面に対して平坦化され、ワード線１２４２が形成される。必要ならば、本発明による複数のスタックメモリセルを生産するために、上記の処理を繰り返し行うことができる。
図１３−１７は本発明の一形態により用いられる別の材料及びプロセスを例示している。従って、電極、導電性材料、パッシブ層、有機材料／層などの際に説明済みの要素、およびそれらの製造プロセスは、本発明の他の形態により以下に更に詳細に説明される。
図１３を参照すると、本発明の一形態による有機メモリデバイス１３００の立体図が描かれている。メモリデバイスは、第１電極１３０４、セルフアセンブルした有機半導体層１３０６、パッシブ構造１３０８、及び第２電極１３１０を備えている。本図はまた、第１電極１３０４と第２電極１３１０に電圧を印加する、第１電極１３０４と第２電極１３１０に接続された電源１３０２も例示している。例示目的のために、単一の第１電極が説明されている。しかしながら、すでに説明したように、第１電極１３０４と同様の特性を有する複数の電極をマルチセル有機メモリに設けることができる。
第１電極１３０４（もしくは、複数の第１電極）及び第２電極１３１０は銅、銅合金、又は銀合金などの導電性材料を含む。その他の材料としては、アルミニウム、クロム、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、白金、チタン、窒化チタン、タングステン、亜鉛、その合金、インジウムスズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイドなどが挙げられる。導電性材料のために利用される一般的な合金としては、銅−銀合金、銅−亜鉛合金、が挙げられる。その他の材料は、Ｈａｓｔｅｌｌｏｙ（登録商標）、Ｋｏｖａｒ（登録商標）、Ｉｎｖａｒ、Ｍｏｎｅｌ（登録商標）、Ｉｎｃｏｎｅｌ（登録商標）、真ちゅう、ステンレス鋼、マグネシウム−銀合金、及び様々なその他の合金である。
第１電極１３０４及び第２電極１３１０の厚みは、構成されるメモリデバイス及び実装品に応じて変化する。しかし、いくつかの一般的な厚みの範囲は、約０．０１μｍ以上約１０μｍ以下、約０．０５μｍ以上約５μｍ以下、及び／又は約０．１μｍ以上約１μｍ以下である。
有機層１３０６及びパッシブ層１３０８は集合的に、選択的導電性媒体もしくは選択的導電層と呼ばれる。この媒体の導電性特性（例えば、導電性、非導電性、半導電性）は、電極１３０４及び１３１０を介して媒体を通じて様々な電圧を印加することによって、制御された方法で変更することができる。
有機層１３０６は共役有機材料から構成される。有機層がポリマーである場合は、共役有機ポリマーのポリマー骨格は電極１３０４と１３１０との間に縦方向に延びる（例えば、電極１３０４と１３１０の対向する面、内面に対しておおよそ実質的に垂直）。骨格がその共役性を保持するように、共役有機分子は線状であっても、または分岐していてもよい。そのような共役分子の特徴は、重なったπ軌道を有する点と、２つもしくはそれ以上の共鳴構造を推測できる点である。共役有機材料の共役性によって、選択的導電性媒体の制御可能な導電性特性がもたらされる。
これに関して、共役有機材料は電荷（正孔及び／又は電子）を与え、受取る能力を有する。一般に、共役有機分子は少なくとも２つの比較的に安定した酸化還元状態を有す。この２つの比較的に安定した酸化還元状態により、共役有機ポリマーは電荷を与え、かつ受取ることができ、また、導電促進コンパウンドと電気的に相互作用することができる。
有機材料は環式又は非環式である。ある場合、例えば有機ポリマー、に対して、有機材料は形成もしくは堆積中に電極間にセルフアセンブルする。共役有機ポリマーの例としては、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子(porphyrinic macrocycles)、チオール誘導ポリポルフィリン、ポリフェロセン、ポリフタロシアニンなどのポリメタロセン、ポリビニレン、ポリピロールなどが挙げられる。さらに、有機材料の特性は、特定のポリマーに対して適切なドーパントでドーピングすることによって変更できる。
有機層１３０６は製造されるメモリデバイス及び／又は選択した実装品に応じて適切な厚みを有している。有機ポリマー層１３０６に対する適切な厚み範囲は一般に、約０．００１μｍ以上約５μｍ以下、約０．０１μｍ以上約２．５μｍ以下、及び約０．０５μｍ以上約１μｍ以下の厚みである。
有機層１３０６は多くの適切な技術によって形成され得る。利用される１つの適切な技術はスピンオン技術である。この技術は材料と溶剤との混合物を堆積し、基板／電極から溶剤を除去するステップを含む。その他の適切な技術は化学蒸着（ＣＶＤ：chemical vapor deposition）である。ＣＶＤは低圧化学蒸着（ＬＰＣＶＤ：low pressure chemical vapor deposition）、プラズマエンハンスド化学蒸着（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）、及び高密度化学蒸着（ＨＤＣＶＤ：high density chemical vapor deposition）を含む。一般に、有機分子の１つもしくはそれ以上の端部を電極／パッシブ層に接続するために、端部を機能化（functionalize）にする必要はない。有機分子は共役有機ポリマーとパッシブ層１３０８との間に形成された化学結合を有す。
パッシブ層１３０８は、選択的導電性媒体の制御可能な導電特性をもたらす、少なくとも１つの導電促進コンパウンドを含む。導電促進コンパウンドは電荷（正孔および／または電子）を与えかつ受取る機能を有す。一般に、導電促進コンパウンドは少なくとも２つの比較的安定した酸化還元状態を有する。この２つの比較的安定した状態によって、導電促進コンパウンドは電荷を与えかつ受け取り、電気的に有機層１３０６と相互作用できる。使用される特定の導電促進コンパウンドは、２つの比較的安定した状態が層１３０６の共役有機分子の２つの比較的安定した状態に一致するように選択される。
ある例ではパッシブ層１３０８は有機層１３０６を形成する場合に触媒として作用する。これに関して、まずパッシブ層１３０８に沿って共役有機分子の骨格を形成し、パッシブ層の表面に実質的に垂直に成長、もしくはアセンブルする。その結果、共役有機分子の骨格は２つの電極を横切る方向に自己整合する。
パッシブ層１３０８を形成する導電促進コンパウンドの例としては、１つもしくはそれ以上の硫化銅（Ｃｕ2-xＳy、ＣｕＳ）、酸化銅（ＣｕＯ、Ｃｕ2Ｏ）、酸化マンガン（ＭｎＯ2）、二酸化チタン（ＴｉＯ2）、酸化インジウム（I3Ｏ4）、硫化銀（Ａｇ2-xＳ2、ＡｇＳ）、銀−銅硫化物の複合物（silver-copper-sulfide complex）（ＡｇyＣｕ2-xＳ2）、ＡｇｘＳｂｙＳｚ、ＡｇｘＡＳｙＳｂｚ、硫化セリウム（Ｃｅ（ＳＯ4）2）、過硫酸アンモニウム（（ＮＨ4）2Ｓ2Ｏ8）、酸化鉄（Ｆｅ3Ｏ4）、リチウム錯体（ＬｉxＴｉＳ2、ＬｉxＴｉＳｅ2、ＬｉxＮｂＳｅ3、ＬｉxＮｂ3Ｓｅ3）、水素化パラジウム（ＨxＰｄ）（ｘ及びｙは所望の特性を生成するように選択される）、などが挙げられる。パッシブ層１３０８は酸化技術を用いて成長され、気相反応を通じて形成され、もしくは電極間に堆積される。
パッシブ層１３０８は製造されるメモリデバイス及び／又は実装品に基づいて変化する適切な厚みを有する。パッシブ層１３０８の適切な厚みの例としては、以下のように、約２Å以上約０．１μｍ以下の厚み、約１０Å以上約０．０１μｍ以下の厚み、及び約５０Å以上約０．００５μｍ以下の厚みである。
有機メモリデバイスの動作を容易にするために、一般に有機層１３０６はパッシブ層１３０８よりも厚い。一形態では、有機層はパッシブ層の約０．１から約５００倍の厚みを有する。その他の適切な比率が本発明において用いられ得ることは明らかである。
従来のメモリデバイスのような有機メモリデバイスは２つの状態、つまり、導電性（低インピーダンスもしくは“オン”）状態、又は非導電性（高インピーダンス、もしくは“オフ”）状態を有す。しかし、２つの状態（例えば、オフ又はオン）に限定されている従来のメモリデバイスとは違って、有機メモリデバイスは複数の状態を持ち、かつ維持することができる。有機メモリデバイスは付加的状態を識別するために、様々な程度の導電性を用いることができる。例えば、有機メモリデバイスは低インピーダンス状態、例えば、非常に高い導電性状態（非常に低いインピーダンス状態）、高導電性状態（低インピーダンス状態）、導電性状態（中間レベルのインピーダンス状態）、及び非導電性状態（高インピーダンス状態）などを持つことができ、その結果、単一の有機メモリセルにおいて多数ビットの情報（例えば、２ｎの状態を与えるｎビットの情報であり、ｎは２以上の整数である）を記録することができる。
一般的なデバイス動作において、有機層がｎ型導体である場合は電源１３０２によって電極へ印加される電圧に基づき、電子は第２電極１３１０から選択的導電性媒体を通じて第１電極１３０４へ流れる。他の形態では、有機層１３０６がｐ型導体の場合、正孔は第１電極１３０４から第２電極１３１０へと流れる。もしくは、有機層がパッシブ層１３０８及び第２電極１３１０と一致する適切なエネルギーバンドを有するｎ型及びｐ型のどちらでもあり得る場合は、電子及び正孔はどちらも有機層に流れる。そのようにして、電流は第１電極１３０４から第２電極１３１０へ選択可能導電性媒体を介して流れる。
特定の状態へ有機メモリデバイスを切り替えることは、プログラミングもしくは書き込み（ライティング）と呼ばれる。電極１３０４及び１３１０を介して、選択可能導電性媒体にわたって特定の電圧（例えば、０．９ボルト、０．２ボルト、０．１ボルト）を印加することによって、プログラミングが実現される。しきい値電圧とも呼ばれるこの特定の電圧は、各々が所望する状態によって変化し、また一般的に、通常の動作中に用いられる電圧よりも実質的に大きい。従って、一般には所望の状態（例えば、“オフ”、“オン”．．．）に対応する個々のしきい値電圧が存在する。このしきい値は、有機メモリデバイスを構成する材料の性質（identity）、様々な層の厚みなどを含む数々の要因に応じて変わる。電源１３０２は、本発明の本形態において、そのようなしきい値電圧を印加するために、制御可能な形態で用いられる。しかし本発明のその他の形態は、その他の手段を利用してしきい値電圧を印加することができる。
一般的に、しきい値を超過する、例えば印加電界などの外部刺激が存在することによって（“オン”状態）、印加電圧は有機メモリセルへの／有機メモリセルからの、情報の書き込み、読み出し、もしくは消去ができる。一方で、しきい値を超過する外部刺激が存在しない場合は（“オフ”状態）、印加された電圧は、有機メモリへの／有機メモリセルからの、情報の書き込み、もしくは消去ができない。
電源１３０２を介して電圧もしくは電界（例えば、１ボルト、０．５ボルト、０．１ボルト）が印加され、有機メモリデバイスから情報が読み出される。次いで、インピーダンス測定を実施し、メモリデバイスの動作状態を判断する（例えば、高インピーダンス、非常に低いインピーダンス、低インピーダンス、中間インピーダンス、など）。上述しているように、インピーダンスは例えば、２状態デバイスに対して“オン”（例えば、１）もしくは“オフ”（例えば、０）に、もしくは４状態デバイスに対して“００”、“０１”、“１０”、もしくは“１１”というように関連する。その他の多くの状態がその他のバイナリインタープリテーション(binary interpretation)を与えることができることは明らかである。有機メモリデバイスに書き込まれた情報を消去するためには、負電圧、もしくは閾値を超過する書き込み信号の極性と逆の極が印加される。
図１４は本発明の一形態によるパッシブ層１４００の製造を描いたブロック図である。Ｃｕ2-xＳy層は気相反応オペレーションにより形成される。第１層１４０６が形成され、この層は銅を含む。第２層１４０４は第１層上に形成される。第２層はＣｕ2-xＳy（例えば、Ｃｕ2-xＳy、ＣｕＳもしくはその混合物）を含み、厚みは約２０Å以上である。第３層１４０２は第２層１４０４上に形成される。第３層１４０２はＣｕ2Ｏ、及び／又はＣｕＯを含み、一般に厚みは１０Å以下である。本発明のその他の形態は、組成及び厚みにおいて適切な変形を用いることができるが、それでも本発明に従うものである。
図１５は本発明の一形態による化学蒸着（ＣＶＤ）プロセスにより形成された有機層１５００を例示したブロック図である。有機層１５００は気相反応プロセスを通じて形成される。一般に、有機層１５００はパッシブ層及び電極に接して形成される。有機層１５００はポリマーポリジフェニルアセチレン（ＤＰＡ）で構成される。図１４に示しているように、このポリマー層は厚みが約６５−１３５Åとなるように製造される。
図１６を参照すると、本発明の一形態によるＣＶＤプロセスから形成された別の有機層１６００を描いたブロック図が例示されている。同様に、有機層１６００は気相反応プロセスを通じて形成される。有機層１６００はパッシブ層と電極に接するように形成される。有機ポリマー層１６００はポリマーポリフェニルアセチレン（ＰＰＡ）で構成される。図１７を参照すると、本発明の一形態によりスピン塗装によって形成された別の有機層１７００のブロック図が例示されている。この有機層１７００は気相反応プロセスではなく、スピン塗装プロセスを通じて形成される。有機層１７００はパッシブ層と電極に接するように形成される。有機層１７００は実質的にＰＰＡで形成され、約１０００Åの厚みを有す。図１４−１７に説明している層の様々な変形、及び該層に対する様々な代替が本発明により用いられる。
上述しているのは本発明の１つもしくはそれ以上の形態である。当然のことながら、本発明を説明するための、あらゆる方法論やコンポーネントの考えられる組合せを説明することはできない。しかし、当業者であれば、本発明のさらに多くの組合せ及び置換が可能であることは認識されよう。従って、本発明は添付の請求項の精神及び範囲の範疇に属するすべての改良、変更、変形例を包含するものである。さらに、本発明の特定の特徴がいくつかの実装品のうちの１つだけに関して開示されているが、そのような特徴は、いずれの所定の、もしくは特定のアプリケーションに対して便利であり、また、所望され得るために、他の実装品の１つ又はそれ以上の特徴と組み合わせることができる。
一般的に、本発明の方法は半導体メモリデバイスプロセッシング分野で有益であり、また、特に、マイクロプロセッサ製造、及び、半導体の不揮発性メモリデバイス製造のうちの少なくとも１つの分野で利用される。

Claims (7)

  1. 電極上にセルフアセンブルされた有機半導体層を形成するために有機メモリデバイスを処理する方法であって、
    半導体基板材料に第１の開口部を形成するステップと、
    前記第１の開口部に前記電極を形成するステップと、
    前記電極上の前記半導体基板材料に第２の開口部を形成するステップと、
    導電性ポリマーと有機溶剤を含むポリマー溶液を混合するステップであって、前記導電性ポリマーは極性基を持つ反応性端部を一方の端部に有し、かつ共役非極性鎖を有する、ステップと、
    前記第２の開口部に前記ポリマー溶液を堆積するステップであって、前記導電性ポリマーは、前記反応性端部の前記極性基が前記電極に結合し、前記共役非極性鎖が前記電極から伸びるように自ら方向づけを行う、ステップと、
    前記電極上における前記導電性ポリマーのセルフアセンブルを促進するために、前記有機溶剤を蒸発し、前記ポリマー溶液に存在する前記導電性ポリマーの濃度を高めるように、前記ポリマー溶液を加熱するステップと、
    前記ポリマー溶液から前記有機溶剤の除去を促進するために、前記ポリマー溶液を真空中に配置するステップと、
    を含む有機メモリデバイスを処理する方法。
  2. 前記第２の開口部に前記ポリマー溶液を堆積するステップは、スピン塗装プロセスを含む、
    請求項１に記載の有機メモリデバイスを処理する方法。
  3. 前記有機半導体層上にパッシブ材料を堆積するステップをさらに含む、
    請求項１又は請求項２に記載の有機メモリデバイスを処理する方法。
  4. 前記パッシブ材料は、前記極性基が前記電極に近接し、前記共役非極性鎖が前記電極から伸びるように方向づけを行う前記導電性ポリマーを触媒する、
    請求項３に記載の有機メモリデバイスを処理する方法。
  5. 前記半導体基板材料に前記第１の開口部を形成するステップと、前記第１の開口部に前記電極を形成するステップとは、ダマシンプロセスを含む、
    請求項１〜請求項４の何れか１項に記載の有機メモリデバイスを処理する方法。
  6. 前記半導体基板材料に前記第２の開口部を形成するステップは、エッチング処理を含む、
    請求項１〜請求項５の何れか１項に記載の有機メモリデバイスを処理する方法。
  7. 前記有機半導体層は、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール誘導ポリポルフィリン、ポリメタロセン、ポリフェロセン、ポリフタロシアニン、ポリビニレン、及びポリピロールからなる群のうちの少なくとも一つを含む、
    請求項１〜請求項６の何れか１項に記載の機メモリデバイスを処理する方法。
JP2010087884A 2003-10-01 2010-04-06 有機メモリデバイスを処理する方法 Active JP5443246B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/677,042 2003-10-01
US10/677,042 US6852586B1 (en) 2003-10-01 2003-10-01 Self assembly of conducting polymer for formation of polymer memory cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006533933A Division JP5311740B2 (ja) 2003-10-01 2004-09-16 有機メモリデバイス

Publications (2)

Publication Number Publication Date
JP2010157769A JP2010157769A (ja) 2010-07-15
JP5443246B2 true JP5443246B2 (ja) 2014-03-19

Family

ID=34104791

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006533933A Expired - Fee Related JP5311740B2 (ja) 2003-10-01 2004-09-16 有機メモリデバイス
JP2010087884A Active JP5443246B2 (ja) 2003-10-01 2010-04-06 有機メモリデバイスを処理する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006533933A Expired - Fee Related JP5311740B2 (ja) 2003-10-01 2004-09-16 有機メモリデバイス

Country Status (8)

Country Link
US (1) US6852586B1 (ja)
JP (2) JP5311740B2 (ja)
KR (1) KR101043054B1 (ja)
CN (1) CN1864230B (ja)
DE (1) DE112004001855T5 (ja)
GB (1) GB2423174B (ja)
TW (1) TWI356470B (ja)
WO (1) WO2005041319A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035140B2 (en) * 2004-01-16 2006-04-25 Hewlett-Packard Development Company, L.P. Organic-polymer memory element
DE102004010379A1 (de) * 2004-03-03 2005-09-22 Schott Ag Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile
US7084062B1 (en) 2005-01-12 2006-08-01 Advanced Micro Devices, Inc. Use of Ta-capped metal line to improve formation of memory element films
US7306988B1 (en) 2005-02-22 2007-12-11 Advanced Micro Devices, Inc. Memory cell and method of making the memory cell
US8012673B1 (en) 2005-03-01 2011-09-06 Spansion Llc Processing a copolymer to form a polymer memory cell
US7344912B1 (en) 2005-03-01 2008-03-18 Spansion Llc Method for patterning electrically conducting poly(phenyl acetylene) and poly(diphenyl acetylene)
US7145824B2 (en) * 2005-03-22 2006-12-05 Spansion Llc Temperature compensation of thin film diode voltage threshold in memory sensing circuit
US7579631B2 (en) * 2005-03-22 2009-08-25 Spansion Llc Variable breakdown characteristic diode
US7344913B1 (en) 2005-04-06 2008-03-18 Spansion Llc Spin on memory cell active layer doped with metal ions
US7776682B1 (en) 2005-04-20 2010-08-17 Spansion Llc Ordered porosity to direct memory element formation
US20060245235A1 (en) * 2005-05-02 2006-11-02 Advanced Micro Devices, Inc. Design and operation of a resistance switching memory cell with diode
WO2006133265A2 (en) 2005-06-07 2006-12-14 Northeastern University Directed assembly of a conducting polymer
US7361586B2 (en) * 2005-07-01 2008-04-22 Spansion Llc Preamorphization to minimize void formation
US20070025166A1 (en) * 2005-07-27 2007-02-01 Spansion Llc Program/erase waveshaping control to increase data retention of a memory cell
US7632706B2 (en) * 2005-10-21 2009-12-15 Spansion Llc System and method for processing an organic memory cell
JP5063084B2 (ja) * 2005-11-09 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7902086B2 (en) * 2006-12-08 2011-03-08 Spansion Llc Prevention of oxidation of carrier ions to improve memory retention properties of polymer memory cell
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
DE102007027473A1 (de) 2007-06-14 2008-12-18 Manroland Ag Drucktechnisch hergestellte funktionale Komponenten
JP5674520B2 (ja) 2011-03-24 2015-02-25 株式会社東芝 有機分子メモリの製造方法
JP5779138B2 (ja) * 2012-06-07 2015-09-16 株式会社東芝 分子メモリ
JP5781039B2 (ja) 2012-08-28 2015-09-16 株式会社東芝 機能素子の製造方法および製造装置
JP5739042B2 (ja) * 2014-06-06 2015-06-24 株式会社東芝 有機分子メモリ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) * 1973-06-20 1974-09-03 Ibm Organic memory device
JPS60107797A (ja) * 1983-11-15 1985-06-13 Toshiba Corp 分子記憶装置
JPH01165165A (ja) * 1987-12-21 1989-06-29 Canon Inc スイッチング素子
JP2728123B2 (ja) * 1995-07-24 1998-03-18 日本電気株式会社 スイッチング素子およびその製造方法
US6277687B1 (en) * 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
JP2003520384A (ja) 2000-01-14 2003-07-02 ノース・キャロライナ・ステイト・ユニヴァーシティ 連結されたサンドイッチ型配位化合物のポリマーを担持する基板およびそれを使用する方法
US6272038B1 (en) * 2000-01-14 2001-08-07 North Carolina State University High-density non-volatile memory devices incorporating thiol-derivatized porphyrin trimers
JP2001273778A (ja) * 2000-03-27 2001-10-05 Seiko Epson Corp メモリデバイスおよびその製造方法、並びにメモリデバイス記録方法
TW569195B (en) * 2001-01-24 2004-01-01 Matsushita Electric Ind Co Ltd Micro-particle arranged body, its manufacturing method, and device using the same
EP1397809B1 (en) * 2001-05-07 2007-06-27 Advanced Micro Devices, Inc. A memory device with a self-assembled polymer film and method of making the same
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
DE60130586T2 (de) * 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US7348206B2 (en) * 2001-10-26 2008-03-25 The Regents Of The University Of California Formation of self-assembled monolayers of redox SAMs on silicon for molecular memory applications
US6621099B2 (en) * 2002-01-11 2003-09-16 Xerox Corporation Polythiophenes and devices thereof

Also Published As

Publication number Publication date
GB2423174B (en) 2008-04-02
JP5311740B2 (ja) 2013-10-09
TWI356470B (en) 2012-01-11
KR20060090244A (ko) 2006-08-10
US6852586B1 (en) 2005-02-08
TW200527601A (en) 2005-08-16
WO2005041319A2 (en) 2005-05-06
CN1864230B (zh) 2010-10-13
GB0607814D0 (en) 2006-05-31
DE112004001855T5 (de) 2007-02-15
WO2005041319A3 (en) 2005-07-21
JP2007527620A (ja) 2007-09-27
JP2010157769A (ja) 2010-07-15
CN1864230A (zh) 2006-11-15
KR101043054B1 (ko) 2011-06-21
GB2423174A (en) 2006-08-16

Similar Documents

Publication Publication Date Title
JP5443246B2 (ja) 有機メモリデバイスを処理する方法
US6979837B2 (en) Stacked organic memory devices and methods of operating and fabricating
US6977389B2 (en) Planar polymer memory device
US7645632B2 (en) Self aligned memory element and wordline
JP4903562B2 (ja) メモリデバイス及びこのデバイスの使用方法ないし製造方法
US6753247B1 (en) Method(s) facilitating formation of memory cell(s) and patterned conductive
US6803267B1 (en) Silicon containing material for patterning polymeric memory element
US7129133B1 (en) Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
US6960783B2 (en) Erasing and programming an organic memory device and method of fabricating
US20070126001A1 (en) Organic semiconductor device and method of fabricating the same
US6900488B1 (en) Multi-cell organic memory element and methods of operating and fabricating
US6836398B1 (en) System and method of forming a passive layer by a CMP process
KR100744959B1 (ko) 유기 반도체 소자 및 그 제작 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130425

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R150 Certificate of patent or registration of utility model

Ref document number: 5443246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250