JP5779138B2 - 分子メモリ - Google Patents

分子メモリ Download PDF

Info

Publication number
JP5779138B2
JP5779138B2 JP2012130060A JP2012130060A JP5779138B2 JP 5779138 B2 JP5779138 B2 JP 5779138B2 JP 2012130060 A JP2012130060 A JP 2012130060A JP 2012130060 A JP2012130060 A JP 2012130060A JP 5779138 B2 JP5779138 B2 JP 5779138B2
Authority
JP
Japan
Prior art keywords
wiring
gap
insulating film
molecular
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012130060A
Other languages
English (en)
Other versions
JP2013254868A (ja
Inventor
林 哲也
林  哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012130060A priority Critical patent/JP5779138B2/ja
Priority to US13/785,772 priority patent/US8981356B2/en
Publication of JP2013254868A publication Critical patent/JP2013254868A/ja
Application granted granted Critical
Publication of JP5779138B2 publication Critical patent/JP5779138B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/671Organic radiation-sensitive molecular electronic devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/701Organic molecular electronic devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、分子メモリに関する。
従来より、NAND型フラッシュメモリ等の不揮発性記憶装置においては、メモリセルの微細化を図ることにより、記録密度を向上させてきた。しかしながら、リソグラフィ技術の制約等により、メモリセルの微細化も限界に近づいている。そこで、抵抗変化型分子鎖を記憶素子として用いた分子メモリの研究が進められている。抵抗変化型分子鎖は、電圧又は電流等の電気信号が入力されることにより電気抵抗値が変化する分子であり、そのサイズが小さいため、メモリセルを大幅に微細化できる可能性がある。しかしながら、メモリセルを微細化すると、メモリセル部のリーク電流が大きくなるという問題がある。
特表2007−527620号公報
本発明の目的は、メモリセル部のリーク電流が小さい分子メモリを提供することである。
実施形態に係る分子メモリは、内部に空隙が形成された絶縁膜と、第1導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも上面の一部が前記空隙の下面において露出した第1導電性部材と、前記第1導電性材料とは異なる第2導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも下面の一部が前記空隙の上面において露出した第2導電性部材と、前記空隙内に配置され、前記第1導電性部材に結合された抵抗変化型分子鎖と、を備える。前記空隙の側面は、前記第1導電性部材の表面における前記空隙内に露出した領域の外縁と、前記第2導電性部材の表面における前記空隙内に露出した領域の外縁とを最短距離で結ぶ面よりも外側に配置されている。
(a)は、第1の実施形態に係る分子メモリを例示する平面図であり、(b)は(a)に示すA−A’線による断面図であり、(c)は(a)に示すB−B’線による断面図である。 第1の実施形態における抵抗変化型分子鎖を例示する図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第1の実施形態の作用効果を示す図であり、(a)は第1の実施形態に係る分子メモリを示し、(b)は比較例に係る分子メモリを示す。 (a)は、第2の実施形態に係る分子メモリを例示する平面図であり、(b)は(a)に示すA−A’線による断面図であり、(c)は(a)に示すB−B’線による断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 (a)及び(b)は、第2の実施形態に係る分子メモリの製造方法を例示する工程断面図である。 第2の実施形態の作用効果を示す図である。 (a)及び(b)は、第3の実施形態に係る分子メモリを例示する断面図である。 第4の実施形態に係る分子メモリを例示する断面図である。 第4の実施形態に係る分子メモリを例示する回路図である。 (a)及び(b)は、第5の実施形態に係る分子メモリを例示する断面図であり、(c)は、回路図である。 変形例に係る抵抗変化型分子鎖の一般式を例示する図である。 (a)〜(f)は、1次元方向にπ共役系が伸びた分子を構成し得る分子ユニットを例示する図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第1の実施形態について説明する。
図1(a)は、本実施形態に係る分子メモリを例示する平面図であり、(b)は(a)に示すA−A’線による断面図であり、(c)は(a)に示すB−B’線による断面図であり、
図2は、本実施形態における抵抗変化型分子鎖を例示する図である。
なお、図を見やすくするために、図1(a)においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
図1(a)〜(c)に示すように、本実施形態に係る分子メモリ1においては、シリコン基板10上に層間絶縁膜(図示せず)が設けられており、その上に、配線層11、記憶層13及び配線層12がこの順に積層されている。以下、この積層方向を「Z方向」という。配線層11においては、一方向(以下、「X方向」という)に延びる複数本の配線21が周期的に配列されている。また、配線層12においては、X方向に対して交差、例えば直交する方向(以下、「Y方向」という)に延びる複数本の配線22が周期的に配列されている。X方向、Y方向及びZ方向は、相互に直交している。なお、本明細書においては、説明の便宜上、Z方向のうちの一方を「上」とし、他方を「下」とするが、これらは重力の方向とは無関係である。例えば、シリコン基板10から遠ざかる方向を「上」とし、近づく方向を「下」としている。
配線21及び配線22は、相互に異なる導電性材料により形成されている。例えば、配線21はタングステン(W)により形成されており、配線22はモリブデン(Mo)により形成されている。
各配線22においては、Y方向に延びる直線形状の本体部22aと、配線21の直上域において下方、すなわち配線21に向けて突出した凸部22bとが設けられている。凸部22bの形状はピラー形状であり、配線21が延びる方向(X方向)と配線22が延びる方向(Y方向)に、それぞれ配線21及び配線22と同じ周期でマトリクス状に配列されている。
各配線21と各配線22との最近接部分、すなわち、凸部22bの直下域には、複数本の抵抗変化型分子鎖23が設けられている。抵抗変化型分子鎖23は、電圧又は電流等の電気信号が入力されることにより電気抵抗値を変化させる分子であり、例えば直鎖状の有機分子である。各最近接部分には、例えば数十〜数百本程度の抵抗変化型分子鎖23が集合し、記憶分子層24を構成している。そして、X方向及びY方向に沿ってマトリクス状に配列された複数の記憶分子層24により、記憶層13が構成されている。
図2に示すように、抵抗変化型分子鎖23は、例えば、4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolであり、その一端部にはチオール基(R−SH)が設けられている。チオール基の硫黄原子(S)はタングステン原子(W)と結合しやすい。一方、抵抗変化型分子鎖23には、モリブデン原子(Mo)と結合しやすい基は含まれていない。このため、機能性抵抗変化型分子鎖23は、モリブデンよりもタングステンと結合しやすい。従って、抵抗変化型分子鎖23は、タングステンからなる配線21には結合されるが、モリブデンからなる配線22には結合されない。この結果、各抵抗変化型分子鎖23は、その一端部が配線21に結合され、この一端部を起点として、配線21から配線22に向かう方向(Z方向)に伸長している。
そして、分子メモリ1においては、配線21、配線22、記憶分子層24を埋め込むように、層間絶縁膜25が設けられている。層間絶縁膜25は、絶縁性材料、例えばシリコン酸化物(SiO)により形成されている。層間絶縁膜25の内部には空隙26が形成されており、記憶分子層24は空隙26内に配置されている。このため、抵抗変化型分子鎖23は層間絶縁膜25には接していない。
空隙26は、配線22の直下域に形成され、Y方向に延びている。そして、配線21の側面の上部及び上面は、空隙26の下面において露出している。一方、配線21の側面における上部を除く領域及び下面は、層間絶縁膜25によって覆われている。また、配線22の凸部22bの側面の下部及び下面は、空隙26の上面において露出している。一方、凸部22bの側面における下部を除く領域及び本体部22aの全体は、層間絶縁膜25によって覆われている。
これにより、図1(b)に示すように、X方向について、空隙26の側面26sは、配線22の凸部22bの側面22s及びその延長面よりも外側に配置されている。また、空隙26はY方向に延びているため、空隙26のY方向側の側面は、図1(c)に示す領域の外部に配置されている。従って、Y方向についても、空隙26の側面は凸部22bの側面22s及びその延長面よりも外側に配置されている。これにより凸部22bの下面側の稜線22eは、層間絶縁膜25によって覆われておらず、空隙26内に露出している。また、図1(c)に示すように、Y方向について、空隙26の側面26sは、配線21の側面21s及びその延長面よりも外側に配置されている。これにより、配線21の上面側の稜線21eは、層間絶縁膜25によって覆われておらず、空隙26内に露出している。
次に、本実施形態に係る分子メモリの製造方法について説明する。
図3(a)及び(b)〜図14(a)及び(b)は、本実施形態に係る分子メモリの製造方法を例示する工程断面図であり、図3(a)〜図14(a)が示す断面は、図1(a)に示すA−A’線による断面に相当し、図3(b)〜図14(b)が示す断面は、図1(a)に示すB−B’線による断面に相当する。
先ず、図3(a)及び(b)に示すように、シリコン基板10(図1(a)参照)上に層間絶縁膜(図示せず)を形成し、その上に導電性材料、例えばタングステン(W)を堆積させて、導電膜を形成する。次に、リソグラフィ及びエッチングを行い、この導電膜をラインアンドスペース(L/S)状にパターニングする。これにより、タングステンからなり、X方向に延びる複数本の配線21が形成される。
次に、絶縁性材料、例えばシリコン酸化物(SiO)を堆積させて、全面に絶縁膜25aを形成する。次に、配線21をストッパとしてCMP(chemical mechanical polishing:化学的機械研磨)を施し、絶縁膜25aのうち、配線21上に形成された部分を除去する。これにより、絶縁膜25aの上面が、配線21の上面と同じ高さで平坦化される。この結果、複数本の配線21が配列され、配線21間に絶縁膜25aが埋め込まれた配線層11が形成される。次に、絶縁膜25aの材料とは異なる絶縁性材料、例えば、シリコン窒化物(SiN)を堆積させて、配線層11上の全面に犠牲膜29を形成する。
次に、図4(a)及び(b)に示すように、配線21の材料とは異なる導電性材料、例えばモリブデン(Mo)を堆積させて、犠牲膜29上の全面にモリブデンからなる導電膜22mを形成する。
次に、図5(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、導電膜22m及び犠牲膜29を選択的に除去することにより、L/S状にパターニングする。これにより、Y方向に延び、犠牲膜29及び導電膜22mが積層された積層体27が形成される。
次に、図6(a)及び(b)に示すように、犠牲膜29の材料とは異なる絶縁性材料、例えばシリコン酸化物を堆積させて、全面に絶縁膜25bを形成する。次に、導電膜22mをストッパとしてCMPを施す。これにより、積層体27間に絶縁膜25bが埋め込まれる。
次に、図7(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、犠牲膜29、導電膜22m及び絶縁膜25bを選択的に除去して、配線21の直上域に残留させる。これにより、犠牲膜29、導電膜22m及び絶縁膜25bがL/S状にパターニングされて、X方向に延びる積層体28が形成される。積層体28においては、犠牲膜29及び導電膜22mからなる積層体と、絶縁膜25bとが、X方向に沿って交互に配列される。このとき、犠牲膜29及び導電膜22mからなる積層体、並びに絶縁膜25bは、それぞれZ方向に延びる柱状に加工されるが、配線21はX方向に延びるライン状のままである。また、導電膜22mは、X方向及びY方向に沿ったマトリクス状に分断される。
次に、図8(a)及び(b)に示すように、エッチング液として例えばホットリン酸(HPO)を用いたウェットエッチングを行い、犠牲膜29(図7(a)及び(b)参照)を除去する。これにより、犠牲膜29が除去されたあとの空間に、空隙26が形成される。この段階では、空隙26のX方向に向いた側面26sは、導電膜22mのX方向に向いた側面22sの延長面に位置する。空隙26のX方向両側には絶縁膜25bが配置され、下方には配線21が配置され、上方には導電膜22mが配置される。また、複数の犠牲膜29が配置されていた空間が相互に連通されて、Y方向に貫通した空隙26となる。これにより、空隙26は、Y方向において隣り合う導電膜22m間の隙間を介して、外部に連通される。
次に、図9(a)及び(b)に示すように、シリコン酸化物に対する等方性エッチングを行う。これにより、絶縁膜25bが空隙26の内側からサイドエッチングされ、空隙26がX方向両側に拡大する。この結果、X方向において、空隙26の側面26sが導電膜22mの側面22sの延長面よりも外側に後退する。また、このとき、絶縁膜25bにおける導電膜22m間に配置された部分も導電膜22mとの界面を起点としてエッチングされ、空隙26が導電膜22mのX方向両側において上方にも拡大する。この結果、空隙26の上面が後退し、導電膜22mの側面22sの下部が空隙26内に露出する。更に、絶縁膜25aにおける配線21間に配置された部分もエッチングされ、配線21間において空隙26が下方に拡大する。この結果、空隙26の下面が後退し、配線21の側面21sにおける上部が、空隙26内に露出する。
次に、図10(a)及び(b)に示すように、抵抗変化型分子鎖23を含む薬液を空隙26内に侵入させ、その後乾燥させる。これにより、抵抗変化型分子鎖23の一端部がタングステンからなる配線21に結合されて、空隙26内に抵抗変化型分子鎖23が配置される。この結果、導電膜22mの直下域毎に、記憶分子層24が形成される。このとき、配線21の側面21sの上部の領域は、絶縁膜25aによって覆われておらず、空隙26内に露出しているため、この領域にも抵抗変化型分子鎖23が結合される。一方、抵抗変化型分子鎖23はモリブデンからなる導電膜22mには結合されない。更に、抵抗変化型分子鎖23は絶縁膜25a及び25bにも結合されない。
次に、図11(a)及び(b)に示すように、例えばシリコン酸化物(SiO)等の絶縁性材料を、例えばCVD(chemical vapor deposition:化学気相成長)法により、埋め込み性が低い条件によって堆積させる。これにより、導電膜22m間に絶縁膜25cが形成される。このとき、空隙26は絶縁膜25cによって埋め込まれずに残留し、空隙26の上部が絶縁膜25cによって封止される。
次に、図12(a)及び(b)に示すように、導電膜22mをストッパとしてCMP等の平坦化処理を施し、絶縁膜25cのうち、導電膜22m上に配置された部分を除去する。
次に、図13(a)及び(b)に示すように、例えばモリブデンを堆積させて、全面に導電膜22nを形成する。導電膜22nは導電膜22mに接触する。
次に、図14(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、導電膜22nを選択的に除去することにより、Y方向に延びるL/S状にパターニングする。このとき、分断された導電膜22nの各部分は、X方向及びY方向に沿ってマトリクス状に配列された複数の導電膜22mの直上域をY方向に沿って通過するように残留させる。これにより、導電膜22nの各部分はY方向に沿って一列に配列された複数の導電膜22mに共通接続され、配線22が形成される。このとき、導電膜22nは配線22の本体部22aとなり、導電膜22mは配線22の凸部22bとなる。
次に、図1(a)〜(c)に示すように、配線22を覆うように、絶縁性材料、例えばシリコン酸化物を堆積させて、パッシベーション膜25dを形成する。次に、このパッシベーション膜25dの一部を除去して、配線22から引き出されたパッド(図示せず)を露出させる。これにより、本実施形態に係る分子メモリ1が製造される。
分子メモリ1においては、絶縁膜25a、25b、25c及びパッシベーション膜25dが、層間絶縁膜25の一部となる。また、Z方向において、配線21が配置された範囲が配線層11となり、配線22が配置された範囲が配線層12となり、配線層11と配線層12との間の範囲が記憶層13となる。
そして、配線21と配線22の最近接部分毎に、1つの記憶分子層24を含むメモリセルが形成される。これにより、メモリセルは、X方向及びY方向に沿ってマトリクス状に配列され、クロスポイント型のセルアレイが構成される。そして、1本の配線21と1本の配線22との間に所定の電圧を印加することにより、その間の記憶分子層24に含まれる抵抗変化型分子鎖23の電子状態が変化し、電気抵抗値が変化する。例えば、配線間に所定の正電圧を印加することにより、抵抗変化型分子鎖23が高抵抗状態から低抵抗状態に移行する。この動作を「セット」という。また、配線間に所定の負電圧を印加することにより、抵抗変化型分子鎖23が低抵抗状態から高抵抗状態に移行する。この動作を「リセット」という。このようにして、抵抗変化型分子鎖23の抵抗状態を任意に切り替えて、各メモリセルに情報を書き込むことができる。そして、配線21と配線22との間の電気抵抗値を検出することにより、書き込まれた情報を読み出すことができる。一方、抵抗変化型分子鎖23、配線21及び配線22の材料の組み合わせによって、整流性を持たせることが可能である。これにより、セット時において、非選択セルに逆バイアスが印加されても、この非選択セルに逆電流が流れることを抑制できる。
次に、本実施形態の作用効果について説明する。
図15(a)及び(b)は、本実施形態の作用効果を示す図であり、(a)は本実施形態に係る分子メモリを示し、(b)は比較例に係る分子メモリを示す。
図15(a)に示すように、本実施形態に係る分子メモリ1においては、層間絶縁膜25内において、空隙26が配線22の凸部22bの直下域を含む領域に形成されており、空隙26の側面26aが、配線22の凸部22bの側面22s及びその延長面22wよりも外側に配置されている。また、凸部22bの下面側の稜線22eが層間絶縁膜25によって覆われておらず、空隙26内に露出している。これにより、配線22と配線21との繋ぐ層間絶縁膜25の表面に沿った電流経路E1が、側面22sの延長面22wに沿った経路よりも長くなる。このため、分子メモリ1においては、配線22と配線21との間のリーク電流が小さい。
同様に、図1(c)に示すように、空隙26は配線22に沿って貫通しており、配線21と配線22の交差部において、配線21の側面と平行な端面を持たない。これによっても、リーク電流が小さくなる。
これに対して、図15(b)に示すように、比較例に係る分子メモリ101においては、空隙26の側面26sが凸部22bの側面22sの延長面に位置している。このため、凸部22bの側面22sから真下に向けて、層間絶縁膜25の表面に沿った電流経路E101が形成される。この電流経路E101は、図15(a)に示す電流経路E1よりも短い。従って、分子メモリ101においては、分子メモリ1と比較して、配線22と配線21との間のリーク電流が大きい。このため、消費電力が増大すると共に、メモリセルの動作が困難になる。例えば、記憶分子層24を高抵抗状態としたときのリーク電流(オフリーク)が大きいと、抵抗変化型分子鎖23をセットさせることが困難になる。
また、分子メモリ1においては、分子メモリ101と比較して、配線21と配線21との間の空間のうち、空隙26が占める割合が大きく、層間絶縁膜25が占める割合が小さい。空隙26の誘電率は層間絶縁膜25の誘電率よりも低いため、分子メモリ1は、分子メモリ101と比較して、隣り合う配線21間の寄生容量が小さい。従って、分子メモリ1は、メモリセル間の干渉が少なく、動作の高速化が容易である。
なお、図10(a)及び(b)に示す工程において、抵抗変化型分子鎖23を配線21に結合させたときに、配線21の側面21sの上部の領域にも抵抗変化型分子鎖23が結合されてしまう。このため、隣り合う配線21間において、側面21sの上部に結合された抵抗変化型分子鎖23同士が接触し、これらの抵抗変化型分子鎖23を介して配線21間にリーク電流が流れてしまうことが懸念される。
しかしながら、隣り合う配線21の側面21sに結合された抵抗変化型分子鎖23は、相互に逆向きに対向するため、これらの抵抗変化型分子鎖23同士が積極的に結合することはない。また、上述の如く、メモリセルをバイポーラ動作させる場合、すなわち、「セット」させる場合と「リセット」させる場合とで相互に逆極性の電圧を印加して動作させる場合は、隣り合う配線21に結合された一対の抵抗変化型分子鎖23のうち、一方は必ず高抵抗状態となる。このため、仮に、この一対の抵抗変化型分子鎖23同士が電気的に接続されても、隣り合う配線21間で短絡することはない。更に、抵抗変化型分子鎖23が整流性を持つ場合は、常に一方の抵抗変化型分子鎖23には逆方向のバイアスが印加されるため、リーク電流が流れにくい。更にまた、配線21の側面の上部の領域は面積が小さいため、この領域に結合される抵抗変化型分子鎖23は少数である。以上の理由から、配線21の側面に結合された抵抗変化型分子鎖23を介したリーク電流が、実用上問題になることはない。
次に、第2の実施形態について説明する。
図16(a)は、本実施形態に係る分子メモリを例示する平面図であり、(b)は(a)に示すA−A’線による断面図であり、(c)は(a)に示すB−B’線による断面図である。
なお、図を見やすくするために、図16(a)においては、導電性部分のみを図示し、絶縁性部分は図示を省略している。
図16(a)〜(c)に示すように、本実施形態に係る分子メモリ2は、前述の第1の実施形態に係る分子メモリ1と比較して、層間絶縁膜35の材料及び空隙36の形状が異なっている。すなわち、分子メモリ2においては、層間絶縁膜35がシリコン酸化物及び有機SOG(Spin on Glass:スピン・オン・ガラス)材料によって構成されている。また、配線22の凸部22bのX方向両側において、空隙36が凸部22bの下面よりも上方に拡大しておらず、配線21間において、空隙36が配線21の上面よりも下方に拡大していない。このため、配線21及び22の側面は、その全体が層間絶縁膜35によって覆われている。
本実施形態における上記以外の構成は、前述の第1の実施形態と同様である。すなわち、空隙36は、配線22の直下域に形成され、Y方向に延びている。また、空隙36は、配線22の凸部22aの直下域から見て、X方向両側にも延出している。このため、空隙36の側面36sは、配線22の凸部22bの側面22s及びその延長面よりも外側に配置されている。また、空隙36は配線22に沿って貫通している。
次に、本実施形態に係る分子メモリの製造方法について説明する。
図17(a)及び(b)〜図31(a)及び(b)は、本実施形態に係る分子メモリの製造方法を例示する工程断面図であり、図17(a)〜図31(a)が示す断面は、図16(a)に示すA−A’線による断面に相当し、図17(b)〜図31(b)が示す断面は、図16(a)に示すB−B’線による断面に相当する。
先ず、図17(a)及び(b)に示すように、シリコン基板10(図16(a)参照)上に層間絶縁膜(図示せず)を形成し、その上に導電性材料、例えばタングステン(W)を堆積させて、導電膜を形成する。次に、リソグラフィ及びエッチングを行い、この導電膜を選択的に除去し、L/S状にパターニングする。これにより、X方向に延びる複数本の配線21が形成される。
次に、全面に絶縁膜35aを成膜する。絶縁膜35aは、フッ化水素(HF)によるエッチングレートが低い絶縁膜とし、例えば、有機SOG膜とする。次に、配線21をストッパとしてCMPを施し、絶縁膜35aのうち、配線21上に形成された部分を除去する。これにより、絶縁膜35aが配線21間に埋め込まれる。この結果、X方向に延びる複数本の配線21が配列され、配線21間に絶縁膜35aが埋め込まれた配線層11が形成される。次に、フッ化水素(HF)によるエッチングレートが高い絶縁性材料、例えば、シリコン酸化物(SiO)を堆積させて、配線層11上の全面に犠牲膜39を形成する。
次に、図18(a)及び(b)に示すように、配線21の材料とは異なる導電性材料、例えばモリブデン(Mo)を堆積させて、犠牲膜39上の全面に導電膜22mを形成する。
次に、図19(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、導電膜22mを選択的に除去して、Y方向に延びるL/S状にパターニングする。なお、前述の第1の実施形態においては、図5(a)に示す工程において、導電膜22mをパターニングする際に犠牲膜29も併せてパターニングしたが、本工程においては、犠牲膜39はパターニングしない。
次に、図20(a)及び(b)に示すように、犠牲膜39の材料とは異なる絶縁性材料、例えば、シリコン窒化物(SiN)を堆積させて、全面に絶縁膜38mを形成する。絶縁膜38mは、導電膜22mよりも薄く、導電膜22mを覆うように形成する。
次に、図21(a)及び(b)に示すように、異方性エッチングを行い、絶縁膜38mにおける犠牲膜39の上面上に形成された部分、及び、導電膜22mの上面上に形成された部分を除去する。これにより、絶縁膜38mが導電膜22mの側面上のみに残留し、側壁38となる。
次に、図22(a)及び(b)に示すように、導電膜22m及び側壁38をマスクとして、犠牲膜39に対して異方性エッチングを施す。これにより、犠牲膜39における導電膜22m及び側壁38の直下域に配置された部分が残留し、Y方向に延びるL/S状に加工される。このとき、パターニングされた犠牲膜39の幅は、導電膜22mの幅よりも、導電膜22mの両側面上に形成された側壁38の厚さ分だけ大きい。
次に、図23(a)及び(b)に示すように、エッチング液として例えばホットリン酸(HPO)を用いたウェットエッチングを行い、側壁38(図22(a)参照)を除去する。これにより、Y方向に延び、犠牲膜39及び導電膜22mが積層された積層体31が形成される。
次に、図24(a)及び(b)に示すように、フッ化水素(HF)によるエッチングレートが低い絶縁膜、例えば、有機SOG膜を成膜して、CMPを施す。これにより、積層体31間に絶縁膜35bが埋め込まれる。
次に、図25(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、犠牲膜39、導電膜22m及び絶縁膜35bを選択的に除去して、配線21上に残留させる。これにより、配線21の直上域に、X方向に延びる積層体32が形成される。積層体32においては、犠牲膜39及び導電膜22mからなる積層体31と、絶縁膜35bとが、X方向に沿って交互に配列される。このとき、積層体31及び絶縁膜35bは、それぞれZ方向に延びる柱状に加工されるが、配線21はX方向に延びるライン状のままである。
次に、図26(a)及び(b)に示すように、エッチング液として例えばフッ化水素(HF)を用いたウェットエッチングを行い、犠牲膜39(図25(a)及び(b)参照)を除去する。これにより、犠牲膜39が除去されたあとの空間に、空隙36が形成される。このとき、X方向において、犠牲膜39の長さは導電膜22mの長さよりも長いため、空隙36の長さは導電膜22mの長さよりも長くなる。これにより、空隙36は、導電膜22mの直下域から見てX方向両側に拡大し、空隙36の側面36sは、導電膜22mの側面22sの延長面よりも外側に位置する。空隙36のX方向両側には絶縁膜35bが配置される。
また、空隙36の下方には配線21が配置され、上方には導電膜22mが配置される。更に、Y方向に沿って配列された複数の犠牲膜39が配置されていた空間が相互に連通される。これにより、空隙36は、Y方向において隣り合う導電膜22m間の隙間を介して、外部に連通される。また、導電膜22mのX方向に向いた側面22sの全体が絶縁膜35bによって覆われ、配線21の側面21sの全体が絶縁膜35aによって覆われる。
以後の工程は、前述の第1の実施形態と同様である。
すなわち、図27(a)及び(b)に示すように、抵抗変化型分子鎖23を含む薬液を空隙36内に侵入させ、その後乾燥させる。これにより、抵抗変化型分子鎖23の一端部がタングステンからなる配線21に結合されて、空隙36内に記憶分子層24が形成される。一方、抵抗変化型分子鎖23はモリブデンからなる導電膜22mには結合されない。更に、抵抗変化型分子鎖23は絶縁膜35a及び35bにも結合されない。
次に、図28(a)及び(b)に示すように、例えばシリコン酸化物(SiO)等の絶縁性材料を、例えばCVD法により、埋め込み性が低い条件によって堆積させる。これにより、導電膜22m間に絶縁膜35cが形成される。このとき、空隙36は絶縁膜35cによって埋め込まれずに残留し、空隙36の上部が絶縁膜35cによって封止される。
次に、図29(a)及び(b)に示すように、導電膜22mをストッパとして、絶縁膜35cに対してCMP等の平坦化処理を施す。
次に、図30(a)及び(b)に示すように、例えばモリブデンを堆積させて、全面に導電膜22nを形成する。導電膜22nは導電膜22mに接触する。
次に、図31(a)及び(b)に示すように、リソグラフィ及びエッチングを行い、導電膜22nを選択的に除去し、Y方向に延びるL/S状にパターニングする。この結果、導電膜22m及び22nにより、配線22が形成される。
次に、図16(a)〜(c)に示すように、配線22を覆うように、絶縁性材料、例えば有機SOG膜を成膜して、パッシベーション膜35dを形成する。次に、このパッシベーション膜35dの一部を除去して、配線22から引き出されたパッド(図示せず)を露出させる。これにより、本実施形態に係る分子メモリ2が製造される。分子メモリ2においては、絶縁膜35a、35b、35c及びパッシベーション膜35dが、層間絶縁膜35の一部となる。
次に、本実施形態の作用効果について説明する。
図32は、本実施形態の作用効果を示す図である。
図32に示すように、本実施形態に係る分子メモリ2においては、空隙36が配線22の凸部22bの直下域を含む領域に形成されており、空隙36の側面36sが、配線22の凸部22bの側面22s及びその延長面22wよりも外側に位置している。これにより、配線22と配線21との間において層間絶縁膜35の表面に沿った電流経路E2の長さが、空隙36の側面36sが側面22sの延長面22wと一致している場合よりも長くなる。このため、分子メモリ2においては、配線22と配線21との間のリーク電流が小さい。
また、図16(c)に示すように、空隙36は配線22に沿って貫通しており、配線21と配線22との交差部において、配線21の側面と平行な端面を持たない。これによっても、リーク電流が小さくなる。
次に、第3の実施形態について説明する。
図33(a)及び(b)は、本実施形態に係る分子メモリを例示する断面図である。
図33(a)及び(b)に示すように、本実施形態に係る分子メモリ3においては、配線層11、記憶層13及び配線層12がそれぞれ複数層設けられている。そして、配線層11と配線層12とが、記憶層13を介して、Z方向に沿って交互に積層されている。すなわち、配線層11、記憶層13、配線層12、記憶層13、配線層11、記憶層13、配線層12、・・・の順に積層されている。このような分子メモリ3は、前述の図3(a)及び(b)〜図14(a)及び(b)に示す工程を繰り返すことにより、製造することができる。このとき、配線21においても、配線22と同様に、本体部21aの下方にピラー状の凸部21bを形成する。
本実施形態によれば、配線層11、記憶層12及び配線層13をそれぞれ複数層ずつ積層させることにより、メモリセルをZ方向にも配列させることができる。すなわち、メモリセルを、X方向、Y方向及びZ方向に沿って、3次元マトリクス状に配列させることができる。この結果、メモリセルの集積度を向上させ、分子メモリの記録密度を増加させることが可能となる。
本実施形態における上記以外の構成、製造方法及び作用効果は、前述の第1の実施形態と同様である。すなわち、本実施形態に係る分子メモリ3においては、空隙26の側面が配線22の側面よりも外側に配置されており、メモリセル部において、配線21の側面と平行な端面を持たないため、層間絶縁膜25の表面に沿った電流経路が長く、リーク電流が小さい。
なお、前述の第2の実施形態に係る分子メモリ2も、本実施形態と同様に、Z方向に積層させることができる。このような分子メモリは、前述の図16(a)及び(b)〜図31(a)及び(b)に示す工程を繰り返すことにより、製造することができる。
次に、第4の実施形態について説明する。
図34は、本実施形態に係る分子メモリを例示する断面図であり、
図35は、本実施形態に係る分子メモリを例示する回路図である。
図34に示すように、本実施形態に係る分子メモリ4においては、シリコン基板41の上層部分に素子分離絶縁体42が選択的に形成されており、素子分離絶縁体42によって区画された領域に、ソース領域43及びドレイン領域44が相互に離隔して形成されている。シリコン基板41上であって、ソース領域43とドレイン領域44との間のチャネル領域45の直上域にはゲート絶縁膜46が設けられており、その上にはゲート電極47が設けられている。ゲート電極47の側方には、側壁48が設けられている。これにより、電界効果型トランジスタ49が形成されている。
シリコン基板41上には、層間絶縁膜50が設けられている。層間絶縁膜50内には、コンタクト51、コンタクト52、コンタクト53、ワード線54及びビット線55が設けられている。コンタクト52はタングステンにより形成されており、コンタクト53はモリブデンにより形成されている。素子分離絶縁膜50内におけるコンタクト52とコンタクト53との間には、空隙56が形成されている。
コンタクト51はソース領域43とワード線54との間に接続されている。コンタクト52の下面はドレイン領域44に接続されており、上面は空隙56の下面において露出している。コンタクト53はコンタクト52の直上域に配置されており、コンタクト52とは空隙56を介して離隔されている。コンタクト53の下面は空隙56の上面において露出しており、上面はビット線55に接続されている。そして、空隙56はコンタクト53の直下域を含む領域に位置しており、空隙56の側面56sは、コンタクト53の側面53sの延長面及びコンタクト52の側面52sの延長面よりも外側に配置されている。空隙56内には、抵抗変化型分子鎖23が配置されており、コンタクト52に結合されている。複数本の抵抗変化型分子鎖23により、記憶分子層24が形成されている。
これにより、図35に示すように、分子メモリ4においては、ワード線54とビット線55との間に、記憶素子として機能する記憶分子層24と、選択素子として機能する電界効果型トランジスタ49とが直列に接続された1R1T型のメモリセルが形成されている。
本実施形態によれば、前述の第1〜第3の実施形態と同様に、コンタクト52とコンタクト53との間で、層間絶縁膜50の表面に沿った電流経路E4の長さが長くなり、コンタクト52とコンタクト53との間のリーク電流を抑制することができる。
なお、コンタクト53の側面53sの下部及びコンタクト52の側面52sの上部のうち、少なくとも一方が空隙56内に露出していてもよい。これにより、層間絶縁膜50の表面に沿った電流経路をより長くすることができ、リーク電流をより低減することができる。
次に、第5の実施形態について説明する。
図36(a)及び(b)は、本実施形態に係る分子メモリを例示する断面図であり、(c)は回路図である。
図36(a)及び(b)に示すように、本実施形態に係る分子メモリ5は、前述の第1の実施形態に係る分子メモリ1(図1(a)〜(c)参照)と比較して、配線22の本体部22a(図1(c)参照)の替わりに、本体部22cが設けられている点が異なっている。第1の実施形態における本体部22aはモリブデン(Mo)により形成されているが、本実施形態における本体部22cはn形シリコン(Si)等の半導体材料により形成されている。なお、配線22の凸部22bは、前述の第1の実施形態と同様に、モリブデンにより形成されている。このような分子メモリ5は、前述の第1又は第2の実施形態に係る製造方法において、導電膜22n(例えば、図13(a)参照)をn形のシリコンによって形成することにより、製造することができる。
本実施形態に係る分子メモリ5においては、n形シリコンからなる本体部22cと、モリブデンからなる凸部22bとにより、ショットキーダイオードが形成される。これにより、記憶分子層24とは別に、ダイオードを設けることができる。この結果、図36(c)に示すように、配線21と配線22との間に、可変抵抗素子(記憶分子層24)とダイオード(本体部22c及び凸部22b)とが直列に接続されたメモリセルを実現することができる。本実施形態は、記憶分子層24、配線21及び22の組合せによっては整流性を実現できない場合に、特に有効である。本実施形態における上記以外の構成、動作及び効果は、前述の第1の実施形態と同様である。
以下、前述の各実施形態における材料の変形例について説明する。
図37は、変形例に係る抵抗変化型分子鎖の一般式を例示する図であり、
図38(a)〜(f)は、1次元方向にπ共役系が伸びた分子を構成し得る分子ユニットを例示する図である。
前述の各実施形態においては、抵抗変化型分子鎖23が図2に示す4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolである例を示したが、これには限定されず、抵抗変化型分子鎖23は、抵抗が変化する機能を備える分子であればよい。例えば、抵抗変化型分子鎖23は、図36に一般式として示すように、4−[2−amino−5−nitro−4−(phenylethynyl)phenylethynyl]benzenethiolの誘導体であってもよい。
なお、図37に示す一般式において、XとYとの組み合わせは、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)、シアノ基(CN)、ニトロ基(NO)、アミノ基(NH)、水酸基(OH)、カルボニル基(CO)及びカルボキシ基(COOH)のうちの任意の2つである。また、Rn(n=1〜8)は、最外殻電子がd電子又はf電子である原子を除く任意の原子、並びに、特性基、例えば、水素(H)、フッ素(F)、塩素(Cl)、臭素(Br)、ヨウ素(I)及びメチル基(CH)のいずれかである。
また、抵抗変化型分子鎖23は、図37に一般式で表わされる分子構造以外の一次元方向にπ共役系が伸びた分子であってもよい。例えば、パラフェニレン誘導体、オリゴチオフェン誘導体、オリゴピロール誘導体、オリゴフラン誘導体又はパラフェニレンビニレン誘導体を用いることも可能である。
1次元方向にπ共役系が伸びた分子を構成し得る分子ユニットは、図38(a)に示すパラフェニレンであってもよく、図38(b)に示すチオフェンであってもよく、図38(c)に示すピロールであってもよく、図38(d)に示すフランであってもよく、図38(e)に示すビニレンであってもよく、図38(f)に示すアルキンであってもよい。この他、ピリジン等のヘテロ六員環化合物を用いてもよい。
もっとも、π共役系の長さが短い場合には、電極から注入された電子が分子上に留まることなく抜けてゆくため、電荷を蓄積させるためには、ある程度の長さの分子であることが好ましく、一次元方向の−CH=CH−のユニットで計算して、5つ以上であることが望ましい。これはベンゼン環(パラフェニレン)の場合、3個以上に相当する。なお、ベンゼン環の径は、π共役系のキャリアであるポーラロンの拡がり幅の約2倍である。一方、π共役系の長さが長い場合には、分子内での電荷の伝導による電圧降下などが問題になる。このため、π共役系の長さは、一元方向の−CH=CH−のユニットで計算して20以下であることが望ましい。これは、ベンゼン環の場合の10個以下に相当する。
また、前述の各実施形態においては、配線21又はコンタクト52をタングステンにより形成し、配線22又はコンタクト53をモリブデンにより形成する例を示したが、これには限定されない。これらの配線及びコンタクトを形成する好適な導電性材料は、抵抗変化型分子鎖23の一端部の分子構造によって異なる。
例えば、図2に示すように、抵抗変化型分子鎖23の一端部がチオール基である場合は、配線21及びコンタクト52の材料、すなわち、抵抗変化型分子鎖23を化学結合させたい部分の材料は、前述のタングステン(W)の他に、金(Au)、銀(Ag)、銅(Cu)、窒化タングステン(WN)、窒化タンタル(TaN)又は窒化チタン(TiN)であることが望ましく、この中でも特に化学結合を形成しやすいタングステン(W)、金(Au)又は銀(Ag)であることが望ましい。一方、配線22及びコンタクト53の材料、すなわち、抵抗変化型分子鎖23を化学結合させたくない部分の材料は、前述のモリブデン(Mo)の他に、タンタル(Ta)、窒化モリブデン(MoN)又はシリコン(Si)であることが望ましい。
また、例えば、抵抗変化型分子鎖23の一端部がアルコール基又はカルボキシル基である場合は、抵抗変化型分子鎖23を化学結合させたい部分の材料は、タングステン(W)、窒化タングステン(WN)、タンタル(Ta)、窒化タンタル(TaN)、モリブデン(Mo)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましく、この中でも特に化学結合を形成しやすいタンタル(Ta)、窒化タンタル(TaN)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましい。一方、抵抗変化型分子鎖23を化学結合させたくない部分の材料は、金(Au)、銀(Ag)、銅(Cu)又はシリコン(Si)であることが望ましい。
更に、例えば、抵抗変化型分子鎖23の一端部がシラノール基である場合は、抵抗変化型分子鎖23を化学結合させたい部分の材料は、シリコン(Si)又は金属酸化物であることが望ましい。一方、抵抗変化型分子鎖23を化学結合させたくない部分の材料は、金(Au)、銀(Ag)、銅(Cu)、タングステン(W)、窒化タングステン(WN)、タンタル(Ta)、窒化タンタル(TaN)、モリブデン(Mo)、窒化モリブデン(MoN)又は窒化チタン(TiN)であることが望ましい。
より一般的には、配線21及び22並びにコンタクト52及び53を形成する導電性材料には、金(Au)、イリジウム(Ir)、パラジウム(Pd)、ニッケル(Ni)、白金(Pt)、銅(Cu)、コバルト(Co)、ゲルマニウム(Ge)、ロジウム(Rh)、モリブデン(Mo)、クロム(Cr)、ニオブ(Nb)、鉄(Fe)、タンタル(Ta)、レニウム(Re)、ルテニウム(Ru)、アンチモン(Sb)、タングステン(W)、錫(Sn)、ビスマス(Bi)、チタン(Ti)、カルシウム(Ca)、バナジウム(V)、鉛(Pb)、マンガン(Mn)、カドミウム(Cd)、亜鉛(Zn)、ハフニウム(Hf)、タリウム(Tl)、マグネシウム(Mg)及びスカンジウム(Sc)からなる群より選択された1種の金属又は2種以上の金属の組み合わせを用いることができる。また、配線又はコンタクトの材料が化合物である場合、化合物の組成は適宜選択することが可能である。更に、配線又はコンタクトの材料として、例えば、グラフェン又はカーボンナノチューブを適用することも可能である。但し、配線又はコンタクトの材料これらの材料には限定されない。
以上説明した実施形態によれば、配線間のリーク電流が小さい分子メモリ及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1、2、3、4、5:分子メモリ、11、12:配線層、13:記憶層、21:配線、21a:本体部、21b:凸部、21e:稜線、21s:側面、22:配線、22a:本体部、22b:凸部、22c:凸部、22e:稜線、22m、22n:導電膜、22s:側面、22w:延長面、23:抵抗変化型分子鎖、24:記憶分子層、25:層間絶縁膜、25a、25b、25c:絶縁膜、25d:パッシベーション膜、26:空隙、26s:側面、27、28:積層体、29:犠牲膜、31、32:積層体、35:層間絶縁膜、35a、35b、35c:絶縁膜、35d:パッシベーション膜、36:空隙、36s:側面、38:側壁、38m:絶縁膜、39:犠牲膜、41:シリコン基板、42:素子分離絶縁体、43:ソース領域、44:ドレイン領域、45:チャネル領域、46:ゲート絶縁膜、47:ゲート電極、48:側壁、49:電界効果型トランジスタ、50:層間絶縁膜、51:コンタクト、52:コンタクト、52s:側面、53:コンタクト、53s:側面、54:ワード線、55:ビット線、56:空隙、56s:側面、101:分子メモリ、E1、E2、E4、E101:電流経路

Claims (7)

  1. 内部に空隙が形成された絶縁膜と、
    タングステンからなり、前記絶縁膜中に設けられ、第1方向に延び、その側面の上部及び上面が前記空隙の下面において露出した第1配線と、
    モリブデンからなり、前記絶縁膜中に設けられた第2配線と、
    前記空隙内に配置され、前記第1配線に結合された抵抗変化型分子鎖と、
    を備え、
    前記第2配線は、
    前記第1方向に対して交差した前記第2方向に延びる本体部と、
    前記第1配線の直上域に配置され、前記本体部から前記第1配線に向けて突出し、その側面の下部及び下面が前記空隙の上面において露出した凸部と、
    を有し、
    前記空隙の側面は、前記第1配線の側面の延長面及び前記第2配線の側面の延長面よりも外側に配置されている分子メモリ。
  2. 内部に空隙が形成された絶縁膜と、
    第1導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも上面の一部が前記空隙の下面において露出した第1導電性部材と、
    前記第1導電性材料とは異なる第2導電性材料からなり、前記絶縁膜中に設けられ、その少なくとも下面の一部が前記空隙の上面において露出した第2導電性部材と、
    前記空隙内に配置され、前記第1導電性部材に結合された抵抗変化型分子鎖と、
    を備え、
    前記空隙の側面は、前記第1導電性部材の表面における前記空隙内に露出した領域の外縁と、前記第2導電性部材の表面における前記空隙内に露出した領域の外縁とを最短距離で結ぶ面よりも外側に配置されている分子メモリ。
  3. 前記空隙の側面は、前記第1導電性部材の側面の延長面及び前記第2導電性部材の側面の延長面よりも外側に配置されている請求項2記載の分子メモリ。
  4. 前記第1導電性部材は、第1方向に延びる第1配線であり、
    前記第2導電性部材は、前記第1方向に対して交差した第2方向に延びる第2配線であり、
    前記第2配線は、
    前記第2方向に延びる本体部と、
    前記第1配線の直上域に配置され、前記本体部から前記第1配線に向けて突出した凸部と、
    を有し、
    前記凸部が前記空隙内に露出している請求項2または3に記載の分子メモリ。
  5. 前記第1導電性部材の側面の上部は、前記空隙内に露出しており、
    前記第2導電性部材の側面の下部は、前記空隙内に露出している請求項2〜4のいずれか1つに記載の分子メモリ。
  6. 前記第1導電性部材の側面は、全体が前記絶縁膜によって覆われている請求項2〜4のいずれか1つに記載の分子メモリ。
  7. 前記第1導電性材料及び前記第2導電性材料のうち一方の材料はタングステンを含み、他方の材料はモリブデンを含請求項2〜6のいずれか1つに記載の分子メモリ。
JP2012130060A 2012-06-07 2012-06-07 分子メモリ Expired - Fee Related JP5779138B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012130060A JP5779138B2 (ja) 2012-06-07 2012-06-07 分子メモリ
US13/785,772 US8981356B2 (en) 2012-06-07 2013-03-05 Molecular memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012130060A JP5779138B2 (ja) 2012-06-07 2012-06-07 分子メモリ

Publications (2)

Publication Number Publication Date
JP2013254868A JP2013254868A (ja) 2013-12-19
JP5779138B2 true JP5779138B2 (ja) 2015-09-16

Family

ID=49714547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012130060A Expired - Fee Related JP5779138B2 (ja) 2012-06-07 2012-06-07 分子メモリ

Country Status (2)

Country Link
US (1) US8981356B2 (ja)
JP (1) JP5779138B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054207A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 記憶装置及び記憶装置の製造方法
JP2023081627A (ja) * 2021-12-01 2023-06-13 キオクシア株式会社 有機分子メモリ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781868B2 (en) * 2001-05-07 2004-08-24 Advanced Micro Devices, Inc. Molecular memory device
DE10132640A1 (de) * 2001-07-05 2003-01-23 Infineon Technologies Ag Molekularelektronik-Anordnung und Verfahren zum Herstellen einer Molekularelektronik-Anordnung
AU2002362662A1 (en) * 2001-10-09 2003-04-22 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
JP4239693B2 (ja) * 2002-06-07 2009-03-18 三菱化学株式会社 情報記憶デバイスと、この情報記憶デバイスを用いた情報記憶・再生方法
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
US6852586B1 (en) * 2003-10-01 2005-02-08 Advanced Micro Devices, Inc. Self assembly of conducting polymer for formation of polymer memory cell
US7002197B2 (en) * 2004-01-23 2006-02-21 Hewlett-Packard Development Company, L.P. Cross point resistive memory array
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
US7309875B2 (en) * 2004-11-22 2007-12-18 Hewlett-Packard Development Company, L.P. Nanocrystal protective layer for crossbar molecular electronic devices
JP4758274B2 (ja) * 2005-04-28 2011-08-24 株式会社半導体エネルギー研究所 記憶素子および半導体装置
JP2010503194A (ja) 2006-08-31 2010-01-28 アイメック 抵抗スイッチングデバイスの製造方法および該方法で得られるデバイス
WO2008090621A1 (ja) * 2007-01-25 2008-07-31 Renesas Technology Corp. 半導体記憶装置の製造方法
JP2008218541A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 不揮発性記憶装置およびその製造方法
FR2943460B1 (fr) * 2009-03-18 2012-03-23 Commissariat Energie Atomique Memoire hybride moleculaire a retention de charge elevee
JP2011171393A (ja) 2010-02-16 2011-09-01 Toshiba Corp 不揮発性記憶装置
JP5525946B2 (ja) * 2010-07-14 2014-06-18 株式会社東芝 不揮発性記憶装置の製造方法
JP5670704B2 (ja) * 2010-11-10 2015-02-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5380481B2 (ja) * 2011-03-07 2014-01-08 株式会社東芝 記憶装置およびその製造方法
JP5674520B2 (ja) 2011-03-24 2015-02-25 株式会社東芝 有機分子メモリの製造方法

Also Published As

Publication number Publication date
JP2013254868A (ja) 2013-12-19
US8981356B2 (en) 2015-03-17
US20130328023A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5674520B2 (ja) 有機分子メモリの製造方法
JP4531863B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
CN101859871B (zh) 存储元件及其制造方法和半导体存储装置
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
CN101842897B (zh) 非易失性半导体存储装置和其制造方法
US8415197B2 (en) Phase change memory device having an improved word line resistance, and methods of making same
US20100258779A1 (en) Nonvolatile memory device and manufacturing mehtod thereof
WO2011090152A1 (ja) 半導体装置及びその製造方法
JP2015119179A (ja) 半導体記憶装置
TWI817327B (zh) 記憶體陣列、記憶體裝置及其形成方法
KR101145318B1 (ko) 반도체 장치 및 그 제조방법
JP5580126B2 (ja) 不揮発性記憶装置及びその製造方法
US9257486B2 (en) RRAM array having lateral RRAM cells and vertical conducting structures
JP5779138B2 (ja) 分子メモリ
US8300448B2 (en) Semiconductor storage device, memory cell array, and a fabrication method and drive method of a semiconductor storage device
US9006701B2 (en) Non-volatile memory device having bit lines and source lines arranged in parallel and manufacturing method thereof
KR100803690B1 (ko) 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법.
US10074694B2 (en) Memory device and method for manufacturing the same
KR101171874B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
JP5684104B2 (ja) メタルブリッジ型記憶装置の製造方法
US20210202577A1 (en) Three-dimensional nonvolatile memory device having resistance change structure and method of operating the same
JP2015111737A (ja) 有機分子メモリ
US20130248803A1 (en) Molecular memory and method of manufacturing the same
US10762956B2 (en) Semiconductor memory device
JP5739042B2 (ja) 有機分子メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150710

LAPS Cancellation because of no payment of annual fees