JP5380481B2 - 記憶装置およびその製造方法 - Google Patents

記憶装置およびその製造方法 Download PDF

Info

Publication number
JP5380481B2
JP5380481B2 JP2011049184A JP2011049184A JP5380481B2 JP 5380481 B2 JP5380481 B2 JP 5380481B2 JP 2011049184 A JP2011049184 A JP 2011049184A JP 2011049184 A JP2011049184 A JP 2011049184A JP 5380481 B2 JP5380481 B2 JP 5380481B2
Authority
JP
Japan
Prior art keywords
via plug
electrode wiring
electrode
insulating layer
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011049184A
Other languages
English (en)
Other versions
JP2012186365A (ja
Inventor
鋼児 浅川
繁樹 服部
秀之 西沢
智 御子柴
玲華 市原
勝哉 寺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011049184A priority Critical patent/JP5380481B2/ja
Priority to US13/236,793 priority patent/US8575587B2/en
Publication of JP2012186365A publication Critical patent/JP2012186365A/ja
Application granted granted Critical
Publication of JP5380481B2 publication Critical patent/JP5380481B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Semiconductor Memories (AREA)

Description

本発明の実施の形態は、記憶装置およびその製造方法に関する。
近年、半導体記憶装置の集積度の向上が進み、３０ｎｍ以下の配線を用いた半導体記憶装置が実現されている。このトレンドが続くと、数年後には半導体記憶装置の配線幅は１０ｎｍ台になり、微細化のために新しい構造、材料あるいはプロセスが必要になると考えられる。
メモリセルの絶縁層に酸化膜を使用する従来型の不揮発性半導体記憶装置においては、今以上の微細化が進展すると酸化膜の絶縁性が十分機能しないおそれがある。このため、例えば、メモリセルに有機分子を用い、メモリセルのサイズを小さくする試みが行われている。
また、例えば、低コストで微細なリソグラフィーを実現するため、自己組織化現象を用いたリソグラフィーが考案されている。
特表２００４−５０６３３３号公報
特許第３９４０５４６号公報
米国特許第６７４６８２５号明細書
本発明が解決しようとする課題は、メモリセルの構造を最適化することにより、更なる微細化を可能にする記憶装置およびその製造方法を提供することにある。
実施の形態の記憶装置は、複数の第１の電極配線と、第１の電極配線と交差する複数の第２の電極配線と、１本の第２の電極配線と、互いに隣接する２本の第１の電極配線との間に形成される１個のビアプラグであって、第１の電極配線に対向する底面の、第１の電極配線の伸長方向に垂直な方向の最大径が、第１の電極配線幅の２倍と第１の電極配線間の幅を加えた長さよりも小さく、最大径が第１の電極配線間の幅よりも大きく、隣接する２本の第１の電極配線の一部を跨ぐビアプラグと、ビアプラグと２本の第１の電極配線の一方との間に形成される第１の記憶素子と、ビアプラグと２本の第１の電極配線の他方との間に形成される第２の記憶素子と、を備える。
第１の実施の形態の記憶装置のメモリセル部の模式断面図である。 第１の実施の形態の記憶装置の模式図である。 第１の実施の形態の抵抗変化型分子鎖の分子構造を示す図である。 第１の実施の形態の１次元方向にπ共役系が伸びた分子を構成し得る分子ユニットの例示である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第１の実施の形態の記憶装置の製造方法を示す模式図である。 第２の実施の形態の記憶装置のメモリセル部の模式断面図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。 第３の実施の形態の記憶装置の製造方法を示す模式図である。
以下、図面を参照しつつ実施の形態を説明する。
なお、本明細書中「抵抗変化型分子鎖」とは、電場の有無や電荷の注入により抵抗が変化する機能を備える分子鎖を意味するものとする。
また、本明細書中「化学結合」とは、共有結合、イオン結合、金属結合のいずれかを指す概念とし、水素結合やフォンデルワールス力による結合を除外する概念とする。
（第１の実施の形態）
本実施の形態の記憶装置は、複数の第１の電極配線と、第１の電極配線と交差する複数の第２の電極配線とを備える。そして、１本の第２の電極配線と、互いに隣接する２本の第１の電極配線との間に形成される１個のビアプラグを備える。このビアプラグは、第１の電極配線に対向する底面の第１の電極配線の伸長方向に垂直な方向の最大径が、第１の電極配線幅の２倍と第１の電極配線間の幅を加えた長さよりも小さい。そして、上記ビアプラグと上記２本の第１の電極配線の一方との間に形成される第１の記憶素子と、上記ビアプラグと２本の第１の電極配線の他方との間に形成される第２の記憶素子と、を備える。
上記構成を備えることにより、本実施の形態の記憶装置は、第１の電極配線と、第２の電極配線との配線間容量を小さくすることができる。したがって、配線間容量の増大に起因する、読み込み、書き込みエラーの発生を抑制することが可能となる。
図２は、本実施の形態の記憶装置の模式図である。図２（ａ）が上面図、図２（ｂ）が図２（ａ）のＡＡ断面図である。図１は、メモリセル部の模式断面図である。
本実施の形態の記憶装置は、クロスポイント型の有機分子メモリである。図１、図２に示すように、基板１０の上部に複数のワード線（第１の電極配線）１２が設けられている。
そして、ワード線１２に交差、図２では直交、するように複数のビット線（第２の電極配線）１４が設けられている。ワード線およびビット線のデザインルールは例えば、５〜２０ｎｍ程度である。
そして、１本のビット線１４と、互いに隣接する２本のワード線１２ａ、１２ｂとの間に形成される１個のビアプラグ１６を備える。このビアプラグ１６は、第１の電極配線１２に対向する底面の、第１の電極配線１２の伸長方向に垂直な方向の最大径（図１中ｄ）、いいかえれば、ワード線の伸長方向に垂直な方向のワード線側（ビアプラグ底部）の最大径が、ワード線幅の２倍とワード線間の幅を加えた長さ（図１中ａ）よりも小さい。すなわち、ビアプラグ１６はワード線１２ａ、および、ワード線１２ｂのそれぞれに対して一部分のみが重なっている。
そして、ビアプラグ１６とワード線１２ａとの間に第１の記憶素子１８ａが形成されている。また、ビアプラグ１６とワード線１２ｂとの間には、第２の記憶素子１８ｂが形成されている。このように、本実施の形態の記憶装置は、２個の記憶素子に対して、１個の共通ビアプラグが形成される構造を備える。
本実施の形態において、第１および第２の記憶素子１８ａ、１８ｂは、抵抗変化型分子鎖を含む有機分子層である。複数の抵抗変化型分子鎖２０が、有機分子層を構成する。そして、有機分子層１８ａ、１８ｂを構成する抵抗変化型分子鎖２０の一端がワード線１２と化学結合し、他端はビアプラグ１６とは化学結合していない。
隣接するワード線１２の間には、第１の絶縁層２２が設けられている。第１の絶縁層２２は、例えばシリコン窒化膜である。また、有機分子層１８ａ、１８ｂの間には、第２の絶縁層２４が設けられている。第２の絶縁層２４は、例えばシリコン酸化膜である。そして、ビアプラグ１６の間には、第３の絶縁層２６が設けられている。第３の絶縁層２６は、例えばシリコン酸化膜である。
基板１０は、例えば、（１１０）面を表面とするシリコンである。また、ワード線１２は、例えば、金属材料である金（Ａｕ）である。ワード線１２の有機分子層１８ａ、１８ｂに接する面は、例えば（１１１）面である。また、ビット線１４は、例えば、金属材料であるモリブデン（Ｍｏ）である。
図３は、抵抗変化型分子鎖の分子構造を示す図である。有機分子層１８ａ、１８ｂを構成する抵抗変化型分子鎖２０は、例えば、図３に示すような、４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌである。
図３の抵抗変化型分子鎖２０の場合は、一端にチオール基が存在し、硫黄原子（Ｓ）と、ワード線１２表面の金原子（Ａｕ）とが化学結合している。一方、抵抗変化型分子鎖２０の他端のベンゼン環は、ビット線１４表面のモリブデン（Ｍｏ）原子と化学結合していない。
抵抗変化型分子鎖２０は、電場の有無や電荷の注入により抵抗が変化する機能を備える分子鎖である。例えば、図３に示す分子構造を備える抵抗変化型分子鎖は、両端部の間に電圧を印加することで低抵抗状態と高抵抗状態とを切り替えることが可能である。この抵抗状態の変化を利用することでメモリセルが実現される。
なお、本実施の形態において、有機分子層１８ａ、１８ｂ中の抵抗変化型分子鎖２０のうち、メモリ機能を発現するのは、ワード線１２とビアプラグ１６との間に挟まれる抵抗変化型分子鎖２０のみである。ワード線１２と第３の絶縁層２６との間に挟まれる抵抗変化型分子鎖２０は、メモリ機能を発現しない。
クロスポイント型メモリセルの場合、メモリセルが微細化すると、その微細化に伴い上下の電極配線であるワード線とビット線との間の距離も短くなる。例えば、メモリセルに有機分子を用いると、有機分子の大きさは例えば０．５ｎｍ〜５ｎｍ程度である。そうすると、ワード線とビット線との間の距離も同程度となる。
ワード線とビット線との間の距離が短くなると、ワード線とビット線との配線間容量が増加し、配線間容量の増大に起因する、読み込み、書き込みエラーの発生が問題になる。抵抗変化型分子鎖を用いる場合は、抵抗状態の変化による効果を、ワード線とビット線間のキャパシタによる効果が上回り、読み込みや書き込みができなくなる恐れがある。
本実施の形態によれば、ワード線１２とビット線１４との間にビアプラグ１６を設けることにより、ワード線１２とビット線１４との間の距離が大きくなる。したがって、ワード線１２とビット線１４の配線間容量が低減する。
さらに、ワード線１２とビット線１４との交点において、ビアプラグ１６とワード線１２が全部重ならず、一部でのみ重なるようにする。このため、ワード線１２とビアブラグ１６間の容量も低減する。この点から見ても、ワード線１２とビット線１４の配線間容量が低減する。
よって、配線間容量の増大に起因する、読み込み、書き込みエラーの発生を抑制することが可能となる。
また、一般に、ビアプラグ形成のためのホールパターンは、ライン＆スペースパターンよりも微細化が困難である。本実施の形態によれば、ワード線１２とビット線１４との交点に１個ずつビアプラグを設けるよりも、ホールパターンのサイズおよび間隔が緩和できる。したがって、製造が容易になるとともに製品の歩留まりが向上することが期待できる。
メモリセル（記憶素子）として、極めて小さい体積で必要なメモリ機能を発現できる有機分子を用いる場合、ビアプラグ１６とワード線１２を一部でのみ重ねても、十分にメモリ機能が発現できる。例えば、ワード線幅が１０ｎｍ程度の場合であっても、ワード線上の３ｎｍ〜５ｎｍ□程度の面積の有機分子があればメモリ機能を発現できると考えられる。よって、ワード線１２とビアブラグ１６を一部のみで重ねる本実施の形態の構造は、本実施の形態のようにメモリセルとして有機分子を用いる場合に特に有用である。
以上、抵抗変化型分子鎖２０として、図３に示す、４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌを例に説明したが、抵抗変化型分子鎖２０は、抵抗が変化する機能を備える分子鎖であれば、図３の分子鎖に限られるものではない。
抵抗変化型分子鎖としては、１次元方向にπ共役系が伸びた分子、例えば、図３に示す４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌおよびその誘導体、パラフェニレン誘導体やオリゴチオフェン誘導体・オリゴピロール誘導体・オリゴフラン誘導体・パラフェニレンビニレン誘導体等を用いることも可能である。
図４は、１次元方向にπ共役系が伸びた分子を構成し得る分子ユニットの例示である。図４（ａ）はパラフェニレン、図４（ｂ）はチオフェン、図４（ｃ）はピロール、図４（ｄ）はフラン、図４（ｅ）はエテニレン（ビニレン）、図４（ｆ）はエチニレンである。
もっとも、π共役系の長さが、短い場合には、電極から注入された電子が分子上に留まることなく抜けてゆくため、電荷を蓄積させるために有る程度の長さの分子が好ましく、一次元方向の−ＣＨ＝ＣＨ−のユニットで計算して、５つ以上で有ることが望ましい。これはベンゼン環の場合、３個以上に相当する。
また、π共役系の長さが長い場合には分子内での電荷の伝導による電圧降下などが問題になる。このため、一元方向の−ＣＨ＝ＣＨ−のユニットで計算して２０（パラフェニレンの場合ベンゼン環１０個＝π共役系のキャリアであるポーラロンの拡がり幅の倍）以下であることが望ましい。
なお、ワード線１２とビアプラグ１６との間の距離は０．５ｎｍ以上５．０ｎｍ以下であることが望ましい。０．５ｎｍ以下となると、メモリセルとして機能する適切な有機分子が存在しないおそれがある。また、５．０ｎｍを超えると、有機分子層での電圧降下が大きくなりメモリセルの特性が劣化する恐れがあるからである。
なお、ワード線１２とビアプラグ１６との間の距離は、例えば、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定することが可能である。
なお、図３に示す抵抗変化型分子鎖は、電圧−電流特性が非対称なダイオード特性を備える。非選択セルとなるメモリセルにおけるリーク電流を低減する観点からは、抵抗変化型分子鎖２０がダイオード特性を備えることが望ましい。また、メモリセルが抵抗変化型分子鎖２０に加えて別のダイオード素子を備える構成とすることも可能である。
有機分子メモリを構成する電極の材料は、上記、金とモリブデンに特に限定されるものではない。もっとも、抵抗変化型分子鎖２０の一端のリンカーが化学結合する側の電極（本実施の形態ではワード線１２）は、自己組織化膜を形成するために、抵抗変化型分子鎖２０の一端が化学結合を形成しやすい材料であることが望ましい。また、抵抗変化型分子鎖２０の他端側の電極（本実施の形態ではビアプラグ１６）は、抵抗変化型分子鎖２０の一端と化学結合を形成しにくい材料であることが、電極形成後に自己組織化を用いて有機分子層を形成する観点からは望ましい。
抵抗変化型分子鎖２０の一端のリンカーの構造によって望ましい材料が異なることが、実験により明らかになっている。例えば、一端が図３のようにチオール基である場合は、化学結合する側の電極は金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ２）、窒化タンタル（ＴａＮ）、または窒化チタン（ＴｉＮ）であることが望ましく、この中でも特に化学結合を形成しやすい金（Ａｕ）、銀（Ａｇ）、またはタングステン（Ｗ）であることが特に望ましい。一方、他端の電極はタンタル（Ｔａ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、またはシリコン（Ｓｉ）であることが望ましい。
また、例えば、一端がアルコール基、またはカルボキシル基である場合は、化学結合する側の電極はタングステン（Ｗ）、窒化タングステン（ＷＮ２）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）であることが望ましく、この中でも特に化学結合を形成しやすいタンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）であることが特に望ましい。一方、他端の電極は金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはシリコン（Ｓｉ）であることが望ましい。
また、例えば、一端がシラノール基である場合は、化学結合する側の電極はシリコン（Ｓｉ）または金属酸化物であることが望ましい。一方、他端の電極は金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ２）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）であることが望ましい。
また、電極材料として例えば、グラフェンやカーボンナノチューブを適用することも可能である。
メモリセルとして有機分子を用いる有機分子メモリに限らず、その他の記憶装置、例えば、メモリセルに金属酸化物またはシリコン等を用いるＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等にも本実施の形態の構造を適用することは可能である。
また、基板１０の材料としてシリコンを用いる場合を例に説明したが、基板１０の材料はこれに限られることなく、基板１０上に形成される電極材料の配向性や、プロセス整合性等を考慮し半導体材料、絶縁性材料等の中から適宜適切な材料を選択すればよい。
そして、第１の絶縁層２２、第２の絶縁層２４、第３の絶縁層２６についても、シリコン窒化膜、シリコン酸化膜以外の絶縁性材料を適宜選択することが可能である。
図５〜図９は、図１、図２、図３に示す本実施の形態の記憶装置の製造方法を示す模式図である。図５（ａ）〜図９（ａ）は上面図、図５（ｂ）〜図９（ｂ）は、図２のＡＡ断面に相当する断面図である。以下、図５〜図９を参照しつつ本実施の形態の製造方法について説明する。
本実施の形態の記憶装置の製造方法は、基板上に第１の絶縁層で分離される複数の第１の電極配線を形成し、第１の電極配線上に第２の絶縁層を形成し、隣接する２本の第１の電極配線上に第２の絶縁層を介して１個のビアプラグを形成し、第２の絶縁層を、ビアプラグの縁辺部にアンダーカットが入るようエッチングし、第１の電極配線上に抵抗変化型分子鎖を選択的に化学結合させて、第１の電極配線とビアプラグとの間に有機分子層を形成し、第１の電極配線上およびビアプラグの周囲に第３の絶縁層を形成し、第３の絶縁層上に第１の電極配線と交差し、ビアプラグと接する第２の電極配線を形成する。
まず、シリコンの基板１０上に第１の絶縁層２２として、シリコン窒化膜を例えばＣＶＤ法により堆積する。次に、ワード線（第１の電極配線）の形成のために、第１のパターニング層３０を形成する（図５）。この第１のパターニング層３０のパターニングには、例えば酸化膜とカーボン膜を使ったパターントランス法を用いる。
具体的には、第１の絶縁層２２の上にカーボン膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜、レジスト層を形成する。その後、まずレジストをリソグラフィーによりパターニングする。形成されたレジストパターンを、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、ＳＯＧ膜、カーボン膜に転写することで第１のパターニング層３０が形成される。
次に、第１のパターニング層３０をマスクに、第１の絶縁層２２を、例えばＲＩＥ法によりエッチングする。そして、第１のパターニング層３０を、第１の絶縁層２２に対し選択的に除去する。
その後、ワード線（第１の電極配線）１２の電極材料として金（Ａｕ）を、例えば蒸着により形成する。そして、余剰の金を、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて除去してワード線１２が形成される（図６）。ここで、ワード線１２の表面は（１１１）面の金となる。
次に、ワード線１２上に、例えばシリコン酸化膜の第２の絶縁層２４を形成する。第２の絶縁層２４の厚さは、後に、有機分子層の厚さを規定することになる。したがって、精度の高い制御がされることが望ましい。そのために、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法など膜厚制御性の高いプロセスを採用することが望ましい。
次に、ビアプラグ１６用のホールパターン形成を行う。ワード線１２形成の場合と同様の方法で、パターントランス法を用いて第２のパターニング層３２を形成する。その後、モリブデン（Ｍｏ）を、例えばスパッタ法により堆積した後、余剰のモリブデンをＣＭＰ法により除去する。このようにして、隣接する２本のワード線上に第２の絶縁層２４を介してビアプラグ１６が形成される（図７）。
次に、第２のパターニング層３２を第２の絶縁層２４に対し選択的に除去する。第２の絶縁層２４を、ビアプラグ１６の縁辺部にアンダーカット３４が入るようエッチングする（図８）。第１の絶縁層２２がシリコン窒化膜、第２の絶縁層２４がシリコン酸化膜である場合、例えば、エッチングに希弗酸を用いることが可能である。このようにして、ワード線１２とビアプラグ１６との間に空隙が形成される。
次に、ワード線１２上に抵抗変化型分子鎖を選択的に化学結合させて、有機分子層１８ａ、１８ｂを形成する。例えば、図３に示す構造の抵抗変化型分子鎖２０を、例えばトルエン溶液に分散させた溶液を準備する。そして、この溶液中に、基板１０上に形成された構造を浸漬する。その後、リンスおよび乾燥を行う。
この際、抵抗変化型分子鎖２０のチオール基は、モリブデンで形成されるプラグ部１６よりも、金で形成されるワード線１２と選択的に化学結合する。このプロセスにより、少なくともワード線１２とビアプラグ１６との間に、自己整合単分子膜（Ｓｅｌｆ−ａｓｓｅｍｂｌｅｄ ｍｏｎｏｌａｙｅｒ：ＳＡＭ）である有機分子層１８ａ、１８ｂが形成される（図９）。
次に、ビアプラグ１６間のスペースを、例えばシリコン酸化膜で埋め込みＣＭＰ法により平坦化し、第３の絶縁層２６を形成する。
次に、ビット線１４の材料としてモリブデンを、第３の絶縁層２６上にスパッタ法により堆積する。その後、モリブデン層３４を、ワード線１２形成時と同様のリソグラフィー技術とＲＩＥ法等のエッチング技術により、ビアプラグ部１６と接続され、ワード線１２と交差する複数のラインとなるようパターニングして、ビット線１４を形成する（図１０）。
以上の製造方法により、図１、図２、図３に示す本実施の形態の記憶装置が形成される。
（第２の実施の形態）
本実施の形態の記憶装置は、有機分子層中の抵抗変化型分子鎖が、ワード線（第１の電極配線）ではなく、ビアプラグに化学結合していること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記述を省略する。
図１１は、本実施の形態の記憶装置の模式図であり、メモリセル部の模式断面図である。
本実施の形態においては、有機分子層１８ａ、１８ｂ中の抵抗変化型分子鎖２０の一端が図１１に示すように、ビアプラグ１８に化学結合している。このような構造は、ビアプラグ１８の材料を、抵抗変化型分子鎖２０が化学結合しやすい材料とすることで実現が可能である。例えば、抵抗変化型分子鎖２０として、図３に示す分子鎖を適用する場合、ビアプラグ１６の材料を金（Ａｕ）、ワード線１２の材料をモリブデン（Ｍｏ）とすることで実現が可能である。この構造は、有機分子が横方向の導電性がない場合に、有効である。
本実施の形態においても、第１の実施の形態と同様の効果を実現することが可能である。
（第３の実施の形態）
本実施の形態の記憶装置の製造方法は、ワード線およびビアプラグの形成が、それぞれのパターンを、ブロック共重合体を塗布し、このブロック共重合体のドメインを形成し、このドメインをテンプレートとして形成することによること以外は、第１の実施の形態と同様である。すなわち、リソグラフィーに自己組織化を用いるリソグラフィーを適用すること以外は、第１の実施の形態と同様である。したがって、第１の実施の形態と重複する内容については記述を省略する。
図１２〜図１８は、図１、図２、図３に示す有機分子メモリの別の製造方法を示す模式図である。図１２（ａ）〜図１８（ａ）は上面図、図１２（ｂ）〜図１８（ｂ）は図２のＡＡ断面に相当する断面図である。以下、図１２〜図１８を参照しつつ本実施の形態の製造方法について説明する。
本実施の形態の記憶装置の製造方法は、ブロック共重合体の自己組織化現象を用いる。ことにより、微細な記憶装置を容易に製造することを可能にする。
まず、（１１０）面のシリコンの基板１０上に第１の絶縁層２２として、シリコン窒化膜を例えばＣＶＤ法により堆積する。次に、ワード線（第１の電極配線）の形成のために、第１のパターニング層３０を形成する。この第１のパターニング層３０は、例えば酸化膜とその上のカーボン膜である。
第１のパターニング層３０上に、例えば、１Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロデシルトリエトキシシラン（１Ｈ，１Ｈ，２Ｈ，２Ｈ−Ｐｅｒｆｌｕｏｒｏｄｅｃｙｌｔｒｉｅｔｈｏｘｙｓｉｌａｎｅ）を塗布する。その後、例えば、ＡｒＦ露光装置を用いて、ワード線１２の形成のために、所望のワード線１２ピッチの倍のピッチのライン＆スペースパターンとなるよう露光する。本工程に用いる材料は、極性、中性、非極性と表面エネルギーの差をつけることにより、上のブロック共重合体を並ばせるのが目的である。このため、上記に上げた材料のほか、シランカップリング剤やオルガノシラン誘導体や、ブロック共重合体に使用されるポリマーのランダム共重合体（例えば、ＰＳとＰＭＭＡのランダム共重合体）などを用いてもよい。この露光により光が照射された領域が親水性領域４０ａ、光が照射されない領域が疎水性領域４０ｂとなる（図１２）。
次に、例えば、第２のポリマー４２として、ブロック共重合体であるＰＳ−ｂ−ＰＭＭＡのレジスト溶液（Ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｔｈｅｒ ａｃｅｔａｔｅ： ＰＧＭＥＡ）に溶解したレジストを塗布する。この際、下地の第１のパリマー４０の親水性、疎水性のパターンにならって、第２のポリマー４２は、ＰＳのライン４２ａとＰＭＭＡのライン４２ｂの縞状のドメインが形成される。縞状のドメインはワード線１２と同一のピッチで形成される（図１３）。
このドメインをテンプレートに用いてワード線１２のパターンを形成する。すなわち、このドメインのパターンを、ワード線１２のパターンとして転写する。ＰＳとＰＭＭＡは、
ＰＳの方がＲＩＥ法によるエッチング耐性がある。このため、選択的にＰＭＭＡをエッチングすることが可能である。
そこで、ＰＭＭＡのライン４２ｂを選択的にＲＩＥ法で除去する（図１４）。さらに、このパターンを用いて、下地の第１のパターニング層３０をＲＩＥによりエッチングする（図１５）。
その後、第１の絶縁層２２をエッチングした後ワード線１２を形成し、第２の絶縁層２４を形成するプロセスまでは第１の実施の形態と同様である。そして、第２の絶縁層２４の上に、第２のパターニング層３２を形成する。
そして、ワード線１２のパターニングと同様、第１のポリマー４０、例えば、１Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロデシルトリエトキシシランを塗布する。その後、例えば、ＡｒＦ露光装置を用いて、ビアプラグ形成のために、図１６（ａ）に示すようなパターンとなるよう露光する。この露光により光が照射された領域が親水性領域４０ａ、光が照射されない領域が疎水性領域４０ｂとなる。
次に、例えば、第２のポリマー４２として、ブロック共重合体であるＰＳ−ｂ−ＰＭＭＡのレジスト溶液（Ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｔｈｅｒ ａｃｅｔａｔｅ： ＰＧＭＥＡ）に溶解したレジストを塗布する。この際、下地の第１のパリマー４０の親水性、疎水性のパターンにならって、第２のポリマー４２に、図１７（ａ）に示すような、ＰＳの領域４２ａとＰＭＭＡの領域４２ｂの千鳥格子状の、ドメインのパターンが形成される。この千鳥格子状パターンがビアプラグ用のホールパターンとなる。
次に、上記ドメインをテンプレートに用いてビアプラグ１６のパターンを形成する。すなわち、このドメインのパターンを、ビアプラグ１６のパターンとして転写する。まず、ＰＭＭＡの領域４２ｂを選択的にＲＩＥ法で除去する。さらに、下地の第１のパターニング層３０をＲＩＥによりエッチングする（図１８）。
その後の、ビアプラグ１６の形成からビット線１４の形成については、第１の実施の形態と同様である。
本実施の形態によれば、自己組織化を用いたパターニングにより、光リソグラフィーよりも微細なパターンが低コストで容易に実現される。特に、自己組織化を用いたパターニングは、ビアプラグ形成のためのホールパターンのように、ライン＆スペースよりも微細化が困難なパターンに好適である。また、自己組織化材料には、それぞれの材料が形成する大きさが決まっているため、位置や大きさなどのパターン自己修復機能があるという利点がある。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、記憶装置、記憶装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる記憶装置、記憶装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態においては、有機分子層を構成する有機分子として、抵抗変化型分子鎖についてのみ言及しているが、抵抗変化型分子鎖に加えて、その他の有機分子が有機分子層中に含まれることを排除するものではない。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての記憶装置およびその製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
以下、実施例について説明する。
（実施例１）
第１の実施の形態で説明した製造方法を用いて記憶装置を製造した。図５〜図９を参照して説明する。
シリコンウエハーに化学気相成長法（ＣＶＤ）法を用いて、５０ｎｍ厚にシリコン窒化膜（第１の絶縁層２２）を堆積した。次にＡｒＦエキシマレーザーを用いた光リソグラフィーを用いて、５０ｎｍのライン＆スペースパターンを解像した。なお、ＡｒＦレジストのみではエッチングマスクとしてのレジストのアスペクト比が十分でないので、第１のパターニング層３０として、酸化膜とカーボン膜を使ったパターントランスファー法を用いて十分なアスペクト比のレジストパターンを得た。
カーボン膜は、ノボラック樹脂をレジスト溶媒（Ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｔｈｅｒ ａｃｅｔａｔｅ： ＰＧＭＥＡ）に溶解させたものを用いた。膜厚２００ｎｍにスピンコートし、ホットプレート上で１８０℃、６０秒ベークした後、さらに別のホットプレート上で、３００℃で６０秒ベークし、熱硬化させた。
次に、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）を回転塗布したのち、ホットプレート上で２００℃、６０秒ベークした後、さらに別のホットプレート上で、３００℃で６０秒ベークし、ガラス化させた。膜厚は３０ｎｍである。
次に、化学増幅型ＡｒＦレジスト（ＡＲ２３９５ ＪＳＲ）を回転塗布し、ホットプレート上で１２０℃、６０秒間ベークをした。露光にはＡｒＦエキシマレーザー露光機（ＮＡ：０９５、ドライ）を用いた。２５ｍＪ／ｃｍ２の露光量で露光したのち、ホットプレート上で、１２５℃で６０秒ベークし、テトラメチルアンモニウムヒドキシキシド（ＴＭＡＨ）２．３８％水溶液（レジスト現像液）で現像をおこなった。
さらに、ＲＩＥを用いてＣＦ４ガスにより１０ｍＴｏｒｒ、１００Ｗでエッチングを行いガラス化したＳＯＧを取り除いた。次に、酸素ＲＩＥにより１０ｍＴｏｒｒ、１００Ｗでエッチングを行い、カーボン膜からなるマスクパターンを作成した（図５）。
本マスクパターンをマスクに用いて、ＣＦ４によるＲＩＥ法によりシリコン窒化膜（第１の絶縁層２２）をエッチングし、ライン＆スペース状に加工した。
次に、金を蒸着法により蒸着した。ＣＭＰを用いて余分な金を除去すると同時に、平坦化をおこなった。このようにして作成された５０ｎｍライン＆スペース状の金配線がワード線１２として機能する（図６）。
次にアトミックレイヤーデポジション（ＡＬＤ）法によりシリコン酸化膜（第２の絶縁層２４）を２ｎｍ形成した。さらにＡｒＦリソグラフィーとカーボン、酸化膜への転写を用いて、金配線のスペース部分に合わせて、直径７０ｎｍのホールパターンを作成した。
モリブデンをスパッタによりデポしたのち、ＣＭＰにより余分なモリブデンを除去した。さらに酸素アッシングによりレジストを除去してモリブデンのビアプラグ１６を作成した（図７）。
次に、希フッ酸を用いてＡＬＤで作成した酸化膜（第２の絶縁層２４）を削り、ビアプラグ１６とワード線１２の間にある酸化膜もエッジから数ｎｍほど除去した。すなわち、アンダーカットが入るようにエッチングした（図８）
次に、ＳＡＭ分子（４−［２−ａｍｉｎｏ−５−ｎｉｔｒｏ−４−（ｐｈｅｎｙｌｅｔｈｙｎｙｌ）ｐｈｅｎｙｌｅｔｈｙｎｙｌ］ｂｅｎｚｅｎｅｔｈｉｏｌ）をトルエン溶液に溶解したものに浸漬し、金配線にＳＡＭ分子のチオール基を吸着させた。本ＳＡＭ分子は、ダイオード特性とメモリ性があることが報告されている。このときモリブデン側には、ＳＡＭ分子のチオール基は吸着せず、金に選択的に吸着した（図９）。
次にＳＯＧを塗布し平坦化した。ＳＯＧを３００℃で焼成したが、本発明で用いたＳＡＭ分子の耐熱性は４００℃近くあり、このプロセスで分解することはない。さらにＣＭＰで平坦化した。
再度モリブデンをスパッタで堆積した。次にワード線１２形成と同様の条件を用いたＡｒＦリソグラフィーを用いて、ビアプラグ１６に合わせて、ワード線と直交する形でライン＆スペースパターンを作成した。次にアルゴンイオンミリングを行い、ビット線１４を形成した。最後に保護膜を形成した。
以上のようにして、記憶装置が形成された。
（実施例２）
第３の実施の形態で説明した製造方法を用いて記憶装置を製造した。図１２〜図１８を参照して説明する。なお、リソグラフィーに自己組織化を用いるリソグラフィーを適用すること、デザインルールが異なること以外は、実施例１と同様である。
シリコンウエハーに化学気相成長法（ＣＶＤ）法を用いて、５０ｎｍ厚に窒化膜（第一の絶縁層２２）を堆積した。次に自己組織化レジストを用いたリソグラフィーでパターニングした。ここでは、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を用いた。
なお、ブロック共重合体を用いたパターニング方法については、例えば、特許文献２に記載がある。また、ブロック共重合体を、化学ガイドを用いて並べる方法は、例えば、特許文献３に記載がある。
実施例１と同様の方法で、ワード線１２を形成した。カーボン膜は、ノボラック樹脂をＰＧＭＥＡに溶解させたものを用いた。膜厚１００ｎｍにスピンコートし、ホットプレート上で１８０℃、６０秒ベークした後、さらに別のホットプレート上で、３００℃で６０秒ベークし、熱硬化させた。
次に、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）を回転塗布したのち、ホットプレート上で２００℃、６０秒ベークした、その後、さらに別のホットプレート上で３００℃で６０秒ベークし、ガラス化させた。膜厚は１５ｎｍであった。このカーボン膜とＳＯＧが第１のパターニング層３０となる。
次に、第１のポリマー４０として、１Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロデシルトリエトキシシランを塗布した。ＡｒＦ露光機を用いて９６ｎｍピッチで３０ｎｍ程度の幅で露光をおこなった（図１２）。
次に、第２のポリマー４２として、ＰＳ−ｂ−ＰＭＭＡのレジスト溶液（Ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ ｍｏｎｏｍｅｔｈｙｌ ｅｔｈｅｒ ａｃｅｔａｔｅ： ＰＧＭＥＡ）に溶解したレジストの回転塗布を行った。そうすると、２４ｎｍライン＆スペースのＰＳとＰＭＭＡの縞状構造ができた（図１３）。
これをＲＩＥによりＰＭＭＡを除去し、さらに下の酸化膜、カーボン膜を順次ＲＩＥによってエッチングすることで、２４ｎｍライン＆スペースパターンを解像した（図１４、図１５）。
本パターンをマスクに用いて、ＲＩＥ法により窒化膜（第１の絶縁層２２）をエッチングし、ライン＆スペース状に加工した。次に、金を蒸着法により蒸着した。ＣＭＰを用いて余分な金を除去すると同時に、平坦化をおこなった。このようにして作成された２４ｎｍライン＆スペース状の金配線がワード線１２として機能する。
次に、アトミックレイヤーデポジション（ＡＬＤ）法により酸化膜（第２の絶縁層２４）を２ｎｍ形成した。さらに、第２のパターニング層３２を形成した。
次に、第１のポリマー４０として、１Ｈ，１Ｈ，２Ｈ，２Ｈ−ペルフルオロデシルトリエトキシシランを塗布した。さらにＡｒＦリソグラフィーによって、スペース部分を図１６のように露光した。
次に、ピッチが５５ｎｍのドットパターンができる第２のポリマー４２として、ＰＳ−ｂ−ＰＭＭＡをＰＧＭＥＡに溶解したレジストを回転塗布した。そうすると、図１７のような千鳥格子状のビアプラグ用パターンが形成された。第２のパターニング層３２への転写を用いて、ワード線１２のスペース部分に合わせて、図１８に示すような直径３０ｎｍのホールパターンを作成した。
モリブデンをスパッタにより堆積したのち、ＣＭＰにより余分なモリブデンを除去した。さらに酸素アッシングによりレジスト等を除去してモリブデンのビアプラグ１６を作成した。次に希フッ酸を用いてＡＬＤで作成した酸化膜（第２の絶縁層２４）を削り、ビアプラグ１６とワード線１２の間にある酸化膜（第２の絶縁層２４）もエッジから数ｎｍほど除去した。
次に、ＳＡＭ分子をトルエン溶液に溶解したものに浸漬し、金配線にＳＡＭ分子のチオール基を吸着させた。このときモリブデン側には、ＳＡＭ分子のチオール基は吸着せず、ワード線１２の金に選択的に吸着する。次にＳＯＧを塗布し平坦化した。
再度モリブデンをスパッタで堆積した。次にＡｒＦリソグラフィーを用いて、ビアプラグ１６に合わせて、ワード線１２と直交する形で２８ｎｍライン＆スペースパターンを作成した。次にアルゴンイオンミリングを行い、ビット線１４を形成した。最後に保護膜を形成した。
以上のようにして、記憶装置が形成された。
１０ 基板
１２ ワード線（第１の電極配線）
１４ ビット線（第２の電極配線）
１６ ビアプラグ
１８ａ 有機分子層（第１の記憶素子）
１８ｂ 有機分子層（第２の記憶素子）
２０ 抵抗変化型分子鎖
２２ 第１の絶縁層
２４ 第２の絶縁層
２６ 第３の絶縁層

Claims (6)

  1. 複数の第１の電極配線と、
    前記第１の電極配線と交差する複数の第２の電極配線と、
    １本の前記第２の電極配線と、互いに隣接する２本の前記第１の電極配線との間に形成される１個のビアプラグであって、前記第１の電極配線に対向する底面の、前記第１の電極配線の伸長方向に垂直な方向の最大径が、前記第１の電極配線幅の２倍と前記第１の電極配線間の幅を加えた長さよりも小さく、前記最大径が前記第１の電極配線間の幅よりも大きく、前記隣接する２本の前記第１の電極配線の一部を跨ぐ前記ビアプラグと、
    前記ビアプラグと前記２本の第１の電極配線の一方との間に形成される第１の記憶素子と、
    前記ビアプラグと前記２本の第１の電極配線の他方との間に形成される第２の記憶素子と、
    を有することを特徴とする記憶装置。
  2. 前記第１および第２の記憶素子が抵抗変化型分子鎖を含む有機分子層であることを特徴とする請求項１記載の記憶装置。
  3. 前記第１の電極配線と前記ビアプラグ間の距離が０．５ｎｍ以上５．０ｎｍ以下であることを特徴とする請求項２記載の記憶装置。
  4. 前記抵抗変化型分子鎖の一端がチオール基である場合、前記第１の電極配線と前記ビアプラグのいずれか一方が金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ２）、窒化タンタル（ＴａＮ）、または窒化チタン（ＴｉＮ）であり、他方がタンタル（Ｔａ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、またはシリコン（Ｓｉ）であり、
    前記抵抗変化型分子鎖の一端がアルコール基、またはカルボキシル基である場合、前記第１の電極配線と前記ビアプラグのいずれか一方がタングステン（Ｗ）、窒化タングステン（ＷＮ２）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）であり、他方が金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはシリコン（Ｓｉ）であり、
    前記抵抗変化型分子鎖の一端がシラノール基である場合、前記第１の電極配線と前記ビアプラグのいずれか一方がシリコン（Ｓｉ）または金属酸化物であり、他方が金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タングステン（Ｗ）、窒化タングステン（ＷＮ２）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、または窒化チタン（ＴｉＮ）であることを特徴とする請求項２または請求項３記載の記憶装置。
  5. 基板上に第１の絶縁層で分離される複数の第１の電極配線を形成し、
    前記第１の電極配線上に第２の絶縁層を形成し、
    隣接する２本の前記第１の電極配線の一部を跨ぐように、前記第２の絶縁層を介して１個のビアプラグを形成し、
    前記第２の絶縁層を、前記ビアプラグの縁辺部にアンダーカットが入るようエッチングし、
    前記第１の電極配線と前記ビアプラグとの間に有機分子層を形成し、
    前記第１の電極配線上および前記ビアプラグの周囲に第３の絶縁層を形成し、
    前記第３の絶縁層上に前記第１の電極配線と交差し、前記ビアプラグと接する第２の電極配線を形成することを特徴とする記憶装置の製造方法。
  6. 前記ビアプラグの形成は、前記ビアプラグのパターンを、ブロック共重合体を塗布し、前記ブロック共重合体のドメインを形成し、前記ドメインをテンプレートとして形成することを特徴とする請求項５記載の記憶装置の製造方法。
JP2011049184A 2011-03-07 2011-03-07 記憶装置およびその製造方法 Expired - Fee Related JP5380481B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011049184A JP5380481B2 (ja) 2011-03-07 2011-03-07 記憶装置およびその製造方法
US13/236,793 US8575587B2 (en) 2011-03-07 2011-09-20 Storage device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049184A JP5380481B2 (ja) 2011-03-07 2011-03-07 記憶装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012186365A JP2012186365A (ja) 2012-09-27
JP5380481B2 true JP5380481B2 (ja) 2014-01-08

Family

ID=46794699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049184A Expired - Fee Related JP5380481B2 (ja) 2011-03-07 2011-03-07 記憶装置およびその製造方法

Country Status (2)

Country Link
US (1) US8575587B2 (ja)
JP (1) JP5380481B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5674520B2 (ja) 2011-03-24 2015-02-25 株式会社東芝 有機分子メモリの製造方法
JP5779138B2 (ja) * 2012-06-07 2015-09-16 株式会社東芝 分子メモリ
US9279915B1 (en) * 2012-07-17 2016-03-08 The United States Of America As Represented By The Secretary Of The Navy Self patterning plasmonic array structures
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
KR101961387B1 (ko) * 2013-04-10 2019-03-25 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
US9385129B2 (en) * 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
JP2023081627A (ja) * 2021-12-01 2023-06-13 キオクシア株式会社 有機分子メモリ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756605B1 (en) * 1999-09-20 2004-06-29 Yale University Molecular scale electronic devices
JP3595718B2 (ja) * 1999-03-15 2004-12-02 株式会社東芝 表示素子およびその製造方法
JP3940546B2 (ja) 1999-06-07 2007-07-04 株式会社東芝 パターン形成方法およびパターン形成材料
TW531846B (en) 2000-08-09 2003-05-11 Infineon Technologies Ag Memory element and method for fabricating a memory element
DE10132640A1 (de) * 2001-07-05 2003-01-23 Infineon Technologies Ag Molekularelektronik-Anordnung und Verfahren zum Herstellen einer Molekularelektronik-Anordnung
EP1278234B1 (en) * 2001-07-19 2012-01-11 STMicroelectronics Srl MOS transistor and method of manufacturing
US6746825B2 (en) 2001-10-05 2004-06-08 Wisconsin Alumni Research Foundation Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates
US7074519B2 (en) * 2001-10-26 2006-07-11 The Regents Of The University Of California Molehole embedded 3-D crossbar architecture used in electrochemical molecular memory device
US6683322B2 (en) * 2002-03-01 2004-01-27 Hewlett-Packard Development Company, L.P. Flexible hybrid memory element
US20060231827A1 (en) * 2003-02-25 2006-10-19 Hiroyuki Hanato Functional organic thin film, organic thin-film transistor, pi-electron conjugated molecule-containing silicon compound, and methods of forming them
JP4528000B2 (ja) * 2003-02-25 2010-08-18 シャープ株式会社 π電子共役系分子含有ケイ素化合物及びその製造方法
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
JP4758274B2 (ja) * 2005-04-28 2011-08-24 株式会社半導体エネルギー研究所 記憶素子および半導体装置
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7560723B2 (en) * 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7961506B2 (en) * 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
KR100973273B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
JP5300799B2 (ja) 2010-07-28 2013-09-25 株式会社東芝 パターン形成方法及びポリマーアロイ下地材料

Also Published As

Publication number Publication date
US20120228576A1 (en) 2012-09-13
US8575587B2 (en) 2013-11-05
JP2012186365A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5380481B2 (ja) 記憶装置およびその製造方法
US7858979B2 (en) Method of aligning deposited nanotubes onto an etched feature using a spacer
US8343373B2 (en) Method of aligning nanotubes and wires with an etched feature
US7670871B2 (en) Method of fabricating a phase-change memory
JP5241717B2 (ja) 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置
US7902074B2 (en) Simplified pitch doubling process flow
US6611453B2 (en) Self-aligned cross-point MRAM device with aluminum metallization layers
US7335579B2 (en) Nanometer-scale memory device utilizing self-aligned rectifying elements and method of making
KR102112642B1 (ko) 비아 구조물 및 이의 형성 방법
US7144683B2 (en) Photopatternable molecular circuitry
US20100301449A1 (en) Methods and apparatus for forming line and pillar structures for three dimensional memory arrays using a double subtractive process and imprint lithography
US10483119B1 (en) Self-aligned double patterning (SADP) method
JP2007067408A (ja) 非揮発性有機抵抗メモリ素子及びその製造方法
JP2011066337A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
TW202117936A (zh) 半導體裝置與記憶體晶胞
TW202030882A (zh) 磁性儲存裝置
US20120119179A1 (en) Memory device and method for manufacturing the same
KR20050075872A (ko) 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
KR100545151B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US20220399402A1 (en) Carbon nanotube (cnt) memory cell element and methods of construction
TW202021052A (zh) 電阻式隨機存取記憶體及其形成方法
TWI620357B (zh) 電阻式隨機存取記憶體與用於導電及電阻元件之相對應次解析度特徵之製造的控制方法
CN104733608B (zh) 电阻式存储器及其制造方法
TWI305044B (en) Bridge resistance random access memory device and method with a singular contact structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

LAPS Cancellation because of no payment of annual fees