JP2007067408A - 非揮発性有機抵抗メモリ素子及びその製造方法 - Google Patents

非揮発性有機抵抗メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2007067408A
JP2007067408A JP2006232434A JP2006232434A JP2007067408A JP 2007067408 A JP2007067408 A JP 2007067408A JP 2006232434 A JP2006232434 A JP 2006232434A JP 2006232434 A JP2006232434 A JP 2006232434A JP 2007067408 A JP2007067408 A JP 2007067408A
Authority
JP
Japan
Prior art keywords
electrode
polyimide film
resistance memory
volatile organic
organic resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006232434A
Other languages
English (en)
Inventor
Byeong-Ok Cho
炳 玉 趙
Moon-Sook Lee
文 淑 李
Takahiro Yasue
崇裕 安江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007067408A publication Critical patent/JP2007067408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/50—Bistable switching devices

Abstract

【課題】熱的、機械的、化学的安定性に優れ、優れたスイッチング特性を有する非揮発性有機抵抗メモリ素子及びその製造方法を提供する。
【解決手段】第１電極と、第２電極と、前記第１電極と第２電極との間に配置され、前記第１電極と前記第２電極との間の電位差によって抵抗が変化するように厚みを有するポリイミド膜と、を含む非揮発性有機抵抗メモリ素子である。前記ポリイミド膜が可変抵抗体として提供されることにより、抵抗メモリ素子の特性及び信頼性が向上する。
【選択図】図１

Description

本発明は、非揮発性有機抵抗メモリ素子及びその製造方法に係り、より詳細には、両端の電極間の抵抗の状態によってデータを記憶する非揮発性有機抵抗メモリ素子及びその製造方法に関する。
最近、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に替わる次世代メモリ素子として多様な非揮発性メモリ素子が研究されている。前記非揮発性メモリ素子の場合、大容量化、高速化、低電力化を目標に研究されている。
次世代非揮発性メモリ素子は、代表的に磁気ランダムアクセスメモリ（ＭＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦＲＡＭ）、相変異ランダムアクセスメモリ（ＰＲＡＭ）等がある。また、最近では抵抗が特定の電圧パルスによって大きく変化する現象を利用した抵抗メモリ（ＲＲＡＭ、Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）素子が活発に研究されている。
前記抵抗メモリ素子は、電極間に可変抵抗体が介在した構造を有し、前記電極に印加される電圧によって前記可変抵抗体の抵抗が高く、または低く変わる特性を利用する。前記抵抗メモリ素子の例は、特許文献１及び特許文献２等に開示されている。
特許文献１には、可変抵抗体としてプログラミングされるのに十分な量の電子ドナー及び電子アクセプタを含む有機重合体及び／または無機酸化物が開示されている。特許文献２には、前記可変抵抗体として低重合体有機物と金属ナノ粒子またはクラスターとのサンドイッチ構造等が開示されている。
しかし、前記可変抵抗体として使用される有機物質は、一般的に無機物質に対して熱的、機械的、化学的安定性が大きく劣る。例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）、ＯＴＦＴ（Ｏｒｇａｎｉｃ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）のような、有機物質を使用する素子を、１００℃以上の熱、または湿気及び酸素に一定時間以上さらした場合、性能が急激に劣化することが知られている。
前記のような理由で、一般的な半導体工程を適用して有機物質を使用した抵抗メモリ素子を具現することは非常に難しい。例えば、フォトリソグラフィ工程時に行われる露光、現像、及びベーク工程のような高温工程や、ドライエッチング工程はＲＲＡＭにダメージを与えうる。更に、ウェットエッチング、洗浄及びストリップ工程のような化学物質を使用する工程もまた、ＲＲＡＭの形成に適用するのが困難である。
また、有機物質内にナノ粒子やクラスター等を均一に混入する工程を行うことは容易ではない。また、前記ナノ粒子や前記クラスターを混入する工程は、汚染と関連した問題を誘発する恐れがある。
また、前記ナノ粒子が金属やセラミック材料である場合には、長期間にわたって互いに凝集し、有機物と相分離しうるので、物質の状態が非常に不安定になる。更に、前記電子ドナー及び前記電子アクセプタが有機物低分子からなる場合には、前記有機物低分子が約１００℃程度で熱的に分解されうるので、この後の製造工程中に前記可変抵抗体の特性が劣化しうる。そして、抵抗メモリ素子の使用中にも、前記可変抵抗体の特性が劣化する場合があり、前記抵抗メモリ素子の信頼性が非常に劣る。
従って、一般的な半導体工程を行うことができる程度に熱的、機械的、化学的安定性に優れ、抵抗の高い状態または低い状態に変化する特性が再現性よく示される可変抵抗体物質を含む抵抗メモリ素子が要求されている。
米国特許出願公開第２００５／５８００９号明細書 米国特許出願公開第２００４／２７８４９号明細書
本発明の第１の目的は、熱的、機械的、化学的安定性に優れ、優れたスイッチング特性を有する非揮発性有機抵抗メモリ素子を提供することにある。
本発明の第２の目的は、前記の非揮発性有機抵抗メモリ素子の製造方法を提供することにある。
前記の第１の目的を達成するために、本発明は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置され、前記第１電極と前記第２電極との間の電位差によって抵抗が変化するように厚みを有するポリイミド膜と、を含む非揮発性有機抵抗メモリ素子を提供する。
前記ポリイミド膜は、１ｎｍ〜５０ｎｍの厚みを有することが好ましい。
前記の第１の目的を達成するために、本発明は、基板上に形成され、第１方向に伸びる第１電極と、前記第１電極を取り囲むポリイミド膜と、前記ポリイミド膜上に形成され、前記第１方向と一定角度を有する第２方向に伸びる第２電極と、を含む非揮発性有機抵抗メモリ素子を提供する。
前記ポリイミド膜は、１ｎｍ〜５０ｎｍの厚みを有することが好ましい。
前記の第２の目的を達成するために、本発明は、基板上に第１電極を形成する段階と、前記第１電極上にポリイミド膜を形成する段階と、前記ポリイミド膜上に第２電極を形成する段階と、を含み、前記ポリイミド膜は、前記第１電極と前記第２電極との間の電位差によって抵抗が変化するような厚みを有することを特徴とする、非揮発性有機抵抗メモリ素子の製造方法を提供する。
前記の第２の目的を達成するために、本発明は、基板上に、第１方向に伸びる第１電極を形成する段階と、前記第１電極上に、前記第１電極を取り囲むポリイミド膜を形成する段階と、前記ポリイミド膜上に、前記第１方向と一定角度を有する第２方向に伸びる第２電極を形成する段階と、を含むことを特徴とする、非揮発性有機抵抗メモリ素子の製造方法を提供する。
本発明による非揮発性有機抵抗メモリ素子は、可変抵抗体として熱的、機械的、化学的安定性に優れ、強い耐久性を有するポリイミド膜を採用することにより、高い信頼性を有する。
具体的に、前記ポリイミド膜は、５００℃程度の高温でも熱分解が発生せず、特性変化が殆ど発生しない。従って、半導体素子製造の後半に行われる高温処理工程を、処理温度を変えることなく連続的に実行できる。
通常の半導体ラインで進行される半導体製造工程の後端工程が約４００℃以下で進行するので、温度を変化させることなく、通常の半導体製造工程を同様に進行することができる。
また、本発明による非揮発性有機抵抗メモリ素子は、従来のようなナノ粒子やクラスター等の混入を行わなくても、非揮発性メモリ素子として十分に動作が可能な非揮発性有機抵抗メモリ素子を形成することができる。
また、本発明によると、第１及び第２電極を選択する場合において、特定電極に拘らない。即ち、前記第１及び第２電極に特定の金属、例えば、通常、半導体製造工程に使用される貴金属等を使用しなくても良く、替わりに導電性を有する金属またはポリシリコン等を使用することができる。従って、製造工程が非常に単純で、製造原価が非常に低い。
また、第１電極及び第２電極間の電位差による抵抗状態が大きな差異を有するので、良好なスイッチング特性を有することができ、動作特性が非常に良好である。
以下、添付図面を参照して、本発明の好ましい実施形態を詳細に説明する。しかし、本発明は、ここで説明される実施形態に限定されず、他の形態として具体化することもできる。ここで、開示される実施形態は、開示された内容が完全になるように、そして当業者に本発明の思想が十分に伝えられるようにするために提供されるものである。図面において、薄膜及び領域の厚みは、誇張されたものである。また、薄膜が他の薄膜または基板上に位置すると言及される場合に、それは他の薄膜または基板上に直接形成されることができるか、または、それらの間に第３薄膜を介在させることもできる。
以下、実施形態によって本発明をより詳細に説明する。しかしながら、下記の実施形態は、本発明を説明するためのもので、本発明を制限するものではない。
１．第１実施形態
図１は、本発明の第１実施形態による非揮発性有機抵抗メモリ素子を示す概略的な断面図である。
図１を参照すると、まず導電物質からなる第１電極１０が形成される。
前記第１電極１０は、基板（図示せず）上に形成することができる。前記基板の材料は特に限定されることはないが、好ましくは、ガラス等の無機物または安定な有機物から形成することもできる。これらの材料から形成する基板を通常、フレキシブル基板と称する。また、前記基板の材料は、より好ましくはシリコン、シリコン−オン−インシュレータ（ＳＯＩ）等の半導体である。前記第１電極１０は、非揮発性有機抵抗メモリ素子の下部電極として提供される。
好ましくは、前記第１電極１０は、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物から形成される。より好ましくは、前記第１電極１０は金属または金属窒化物から形成される。また、前記混合物は、より好ましくは積層物である。
前記第１電極１０として使用することができる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第１電極１０として使用することができる物質は単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。なお、「２種以上を組み合わせて使用する」とは、前記物質の２種以上を積層させて使用するか、または混合して使用することを意味する。
前記第１電極１０上に可変抵抗体としてポリイミド膜１２が形成される。ここで、前記ポリイミド膜１２とは、主鎖にイミド結合（−ＣＯ−ＮＨ−ＣＯ−）を有する耐熱性樹脂から形成される膜を総称する。前記ポリイミド膜１２には、官能基を多様に付加することができる。図２は、使用することができるポリイミド高分子構造の一例である。図２において、Ｘ及びＹは結合可能な官能基を意味する。
前記ポリイミド膜１２は、前記第２電極の容易な形成のために、平坦な上部面を有することが好ましい。
前記ポリイミド膜１２は、前記第１電極１０と、前記ポリイミド膜１２上に形成される第２電極との両端に加わる電位差によって導電性が変化し、低抵抗状態または高抵抗状態に変化しうる程度の厚みを有さなければならない。具体的には、前記第１電極と前記第２電極との間に介在するポリイミド膜１２が１ｎｍ（１０Å）より薄いと、ポリイミド膜１２内に電荷がトンネリングするため、可変抵抗体としての機能を果たすのが困難となる場合があり、前記第１電極と前記第２電極との間に配置されるポリイミド膜１２が５０ｎｍ（５００Å）より厚いと、第１電極と、前記ポリイミド膜１２上に形成される第２電極とが互いに完全に絶縁されるので、可変抵抗体としての機能を果たすのが困難となる場合がある。従って、前記ポリイミド膜１２は、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有することが好ましく、１０ｎｍ〜３０ｎｍ（１００Å〜３００Å）の厚みを有することがより好ましい。
前記ポリイミド膜１２は、ポリイミド前駆体をコーティングした後にイミド化反応を行うことにより得ることができる。前記のように、コーティングによってポリイミド膜１２を形成する場合、別途平坦化工程を行わなくても、上部面が平坦な膜を形成することができる。または、前記ポリイミド膜１２は、化学気相蒸着法によって形成することもできる。
前記ポリイミド膜が１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有する場合には、不純物を混入しなくても、可変抵抗体として十分な機能を果たすことができる。前記ポリイミド膜１２が可変抵抗体として十分に挙動することができる理由は、前記ポリイミド膜１２を形成する際に、前記第１電極１０と前記ポリイミド膜１２との間の反応によって、前記第１電極１０と前記ポリイミド膜１２との界面にナノ粒子が自発的に生成するためであると推定される。即ち、前記ポリイミド膜１２を形成する際に、前記第１電極１０とポリイミド膜１２との界面に前記ナノ粒子が自発的に生成する。好ましくは、前記ポリイミド膜内のナノ粒子は、自発的に生成するナノ粒子のみからなる。前記ナノ粒子が生成する部位は、前記第１電極１０の種類によって変わる。生成したナノ粒子は、前記第１電極１０と、前記ポリイミド膜１２上に形成される第２電極との両端に加わる電位差によって前記ナノ粒子が電荷を保存するか、または放出させる方式で２つの電極間の導電性を変化させることにより、非揮発性メモリ素子の機能が果たされると推定される。
以上説明したように、可変抵抗体を前記ポリイミド膜１２から形成する場合、自発的にナノ粒子が生成するため、従来のようにナノ粒子を注入するための更なる複雑な工程を必要としない。
また、前記ポリイミド膜１２は、Ｔｇ（ガラス転移温度）、機械的強度及び化学的安定性が十分に高い。従って、前記ポリイミド膜１２を使用する場合、非揮発性有機抵抗メモリ素子の耐久性が向上し、信頼性が高くなる。
続いて、前記ポリイミド膜１２上に第２電極１４が形成される。前記第２電極１４は、好ましくは前記ポリイミド膜１２をドーピングする前に形成されうる。
前記第２電極１４は、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物から形成されることが好ましい。より好ましくは、前記第２電極は、金属または金属窒化物から形成される。また、前記混合物は、より好ましくは積層物である。
前記第２電極１４に使用されうる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第２電極１４として使用できる物質は単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。
前述したように、本実施形態の非揮発性有機抵抗メモリ素子は、第１電極と第２電極との間にポリイミド膜が介在した単純な形態を有する。また、前記ポリイミド膜は、化学的に非常に安定で耐久性が良好であり、特に５００℃程度の温度で熱分解が発生せず、安定な特性を有する。従って、本実施形態による非揮発性有機抵抗メモリ素子は、高い信頼性を有する。
また、前記非揮発性有機抵抗メモリ素子においては、前記第１電極及び第２電極間の電圧によって前記ポリイミド膜の状態が高抵抗状態または低抵抗状態を継続的に維持するので、非揮発性メモリ素子として安定した動作が可能である。また、前記抵抗特性の再現性が十分に確保されるので、動作特性が良好である。
以下では、前記非揮発性有機抵抗メモリ素子の製造方法を図１を参照して詳細に説明する。
まず、非揮発性有機抵抗メモリ素子を形成するための基板（図示せず）を準備する。前記基板は、特に限定されることはないが、シリコン基板、シリコン−オン−インシュレータ（ＳＯＩ）基板等の半導体基板や、ガラス等の無機物または安定した有機物からなる基板（通常、フレキシブル基板と称する）等が好ましい。
前記基板上に第１電極１０を形成する。前記第１電極１０は、金属、金属窒化物、またはドーピングされた半導体物質を蒸着させて形成されうる。前記物質を単独で蒸着させて形成することが好ましいが、前記物質を２種以上混合して形成することもできる。
前記第１電極１０は、通常の半導体製造工程で使用される金属または金属窒化物を蒸着させて形成することができる。前記第１電極１０に使用されうる物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。
前記第１電極１０は、物理気相蒸着法または化学気相蒸着法によって形成することができる。前記第１電極１０が銅で形成される場合には、電気鍍金または無電解鍍金法によって形成することもできる。
次いで、前記第１電極１０上に１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みでポリイミド膜１２を形成する。
前記ポリイミド膜１２を形成する方法をより詳細に説明すると、まず、前記第１電極上にポリイミド前駆体をスピンコーティングする。前記ポリイミド前駆体の例としては、ジアミン化合物と無水物との溶媒中での反応により合成されるポリアミック酸が挙げられる。この後、前記ポリイミド前駆体を熱処理することにより、前記ポリイミド前駆体からポリイミドが生成する。即ち、前記熱処理によって前記ポリアミック酸がイミド化されることにより、前記ポリイミド膜１２が形成される。
前記熱処理温度が１５０℃より低いと、イミド化が正常的になされない恐れがあり、前記熱処理温度が４５０℃より高いと、ポリイミド膜及び下部電極としての第１電極が劣化する恐れがある。従って、前記熱処理は、１５０℃〜４５０℃の温度でなされることが好ましい。より好ましくは、前記熱処理は、２００℃〜４５０℃の温度でなされる。また、前記熱処理は、窒素（Ｎ２）雰囲気下で行うことが好ましい。
前記第１電極１０が金属または金属窒化物からなる場合、前記ポリイミド膜１２を形成する工程で、前記ポリアミック酸が前記第１電極に浸透して反応しながらカルボキシレートを形成し、これが後に熱処理を通じた硬化過程でナノ粒子に分解される。すなわち、前記第１電極１０からナノ粒子が自発的に生成し、これにより前記ポリイミド膜１２と前記第１電極１０との界面にナノ粒子が生成する。なお、同様の方法によって、前記第２電極と前記ポリイミド膜との間の反応により、前記第２電極から自発的にナノ粒子の生成を行わせることが可能である。更に、前記第１電極と前記ポリイミド膜との間、及び前記第２電極と前記ポリイミド膜との間の反応により、前記第１電極及び前記第２電極から自発的にナノ粒子の生成を行わせることも可能である。
また、前記第１電極１０の種類、厚み、及びポリアミック酸の熱処理温度等によって前記ナノ粒子の分布特性及び密度特性が変わると推定される。従って、前記第１電極の種類、厚み、及びポリアミック酸の熱処理温度等を変更させることにより、前記ナノ粒子の分布特性及び密度特性を調整して、ポリイミド膜１２からなる可変抵抗体の特性を適切に変更することができる。ここで、前記可変抵抗体の特性とは、低抵抗状態にスイッチが切り替わるしきい電圧及び低抵抗状態または高抵抗状態での抵抗値等をいう。
一方、前記ポリイミド膜１２は一般的な化学気相蒸着工程を通じて形成されうる。
続いて、前記ポリイミド膜１２上に第２電極１４を形成する。前記第２電極１４は、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物からなることが好ましい。より好ましくは、前記第２電極１４は、一般的な半導体製造工程で使用される金属または金属窒化物から形成される。また、前記混合物は、より好ましくは積層物である。
前記第２電極１４に使用されうる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第２電極として使用されることができる物質は単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。
前記第２電極１４は、物理気相蒸着法または化学気相蒸着法によって形成することができる。前記第２電極１４が銅で形成される場合には、電気鍍金または無電解鍍金法によって形成することもできる。
説明したように、前記約５００℃程度の温度でも熱分解が発生することなく、熱的に安定したポリイミド膜を可変抵抗体として使用することで、高温工程が要求される通常の半導体製造工程を同様に進行することができる。
また、従来のようなナノ粒子やクラスター等の混入を行わなくても、非揮発性メモリ素子として十分に動作が可能なので、前記ナノ粒子やクラスター混入工程で発生する恐れがある汚染問題等の発生は最小限に抑制される。
また、第１及び第２電極を選択する場合において、特定の金属電極を使用しなくても良いので、非揮発性有機抵抗メモリ素子の製造工程が非常に単純で、製造原価が非常に低くなる。
２．第２実施形態
図３は、本発明の第２実施形態による非揮発性有機抵抗メモリ素子の単位セルを示す概略的な断面図である。図４は、本発明の第２実施形態による非揮発性有機抵抗メモリ素子の単位セルを示す斜視図である。図５は、本発明の第２実施形態による非揮発性有機抵抗メモリ素子アレイを示す回路図である。
本実施形態での非揮発性有機抵抗メモリ素子は、第１電極及び第２電極が交差する地点で、単位抵抗メモリセルが形成されるクロスポイントアレイを有する。
図３〜図５を参照すると、まず、基板１００が準備される。前記基板１００としては、特に限定はされないが、シリコン基板、シリコン−オン−インシュレータ（ＳＯＩ）基板等の半導体基板、及び半導体基板ではないガラス等の無機物または安定した有機物からなる基板（通常、フレキシブル基板と称する）等が使用可能である。
前記基板１００上には、前記基板１００を横切る第１方向に伸びるライン形状を有する第１電極１０２が形成される。なお、本発明における第１方向とは、所定の方向を意味する。前記第１電極１０２は、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物から形成されることが好ましい。より好ましくは、前記第１電極１０２は、金属または金属窒化物から形成される。また、前記混合物は、より好ましくは積層物である。
前記第１電極１０２に使用されうる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記物質は単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。
次いで、前記第１電極１０２を取り囲み、上部面が平坦な形状を有するポリイミド膜１０４が形成される。すなわち、前記ポリイミド膜１０４は、前記第１電極１０２の側壁及び上部面上に配置される。更に、前記ポリイミド膜１０４は、前記第１電極１０２の第１側壁と第２側壁との間で連続的に配置される。前記ポリイミド膜１０４が平坦な上部面を有するので、前記第１電極１０２の上部表面上に形成されているポリイミド膜１０４は、前記第１電極１０２同士の間のギャップ部位に形成されているポリイミド膜１０４に対して薄い厚みを有する。
従って、前記第１電極１０２の上部表面上に形成されている相対的に薄いポリイミド膜１０４のみが可変抵抗体として作用することになる。前記ポリイミド膜１０４は、前記第１電極１０２の上部表面から１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有することが好ましい。これにより、前記第１電極と第２電極との間に介在されるポリイミド膜１０４は、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有することが好ましい。
一方、前記第１電極１０２同士の間のギャップ部位に厚く形成されたポリイミド膜１０４は、層間絶縁膜として作用する。従って、前記第１電極間のギャップ部位に形成されたポリイミド膜１０４は、少なくとも５０ｎｍ（５００Å）の厚みを有することが好ましい。前記第１電極間のギャップ部位のポリイミド膜１０４の厚みは、前記第１電極の厚みによって変わるが、５０ｎｍ〜１００ｎｍ（５００Å〜１，０００Å）の厚みを有することが好ましい。前記ポリイミド膜１０４は、層間絶縁膜として主に使用されるシリコン酸化物に対して低い誘電定数を有する。そのため、前記ライン形状の第１電極１０２間での寄生キャパシタンスを減少させることができる。
前記第１電極１０２と前記ポリイミド膜１０４との間には、ダイオード１０８（図５参照）を更に形成することができる。図示していないが、前記ダイオード１０８は、前記第１電極１０２の上部面と接するライン形状を有することが好ましい。
前記ダイオード１０８は、互いに異なる仕事関数を有する導電体を接触させることにより形成することができる。また、前記第１電極１０２がダイオードの機能も果たすように、前記第１電極１０２及び前記ダイオード１０８を一体化して形成することもできる。
前記ダイオード１０８は、前記第１電極１０２から前記ポリイミド膜１０４に向かう電流の方向が順方向になるように形成される。従って、前記ダイオード１０８は、後続に形成される第２電極１０６から前記ポリイミド膜１０４を通じて前記第１電極１０２に電流が逆に流れることを防止する役割を果たす。即ち、前記第１電極１０２から前記第２電極１０６にのみ電流が流れるように電流の方向を固定させることにより、周辺回路によって隣接するセルのデータが変更される等の問題を防止することができる。
前記ポリイミド膜１０４上に、第２方向に伸びるライン形状の第２電極１０６が形成される。ここで、前記第２方向は、前記第１方向と一定角度を有する方向、例えば、垂直な方向を意味する。前記第２電極１０６は、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物から形成されることが好ましい。より好ましくは、前記第２電極１０６は、金属または金属窒化物から形成される。また、より好ましくは、前記混合物は積層物である。
前記第２電極１０６に使用されうる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第２電極として使用されることができる物質は単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。
前記第１電極１０２と第２電極１０６とが交差する地点が非揮発性有機抵抗メモリ素子の各単位セルになる。前記のように、互いに交差する第１電極１０２、第２電極１０６によって１個の単位セルが形成されることができるので、４Ｆ２セルを実現することができる。
図６〜図８は、図３に図示された非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。
図６を参照すると、まず、基板１００を準備する。前記基板１００は、特に限定されることはないが、シリコン基板、シリコン−オン−インシュレータ（ＳＯＩ）基板等の半導体基板や、ガラスのような無機物または安定した有機物からなる基板（通常的にフレキシブル基板と称する）などが可能である。
前記基板１００上に導電物質を蒸着させて第１電極膜（図示せず）を形成する。前記第１電極膜は、金属、金属窒化物、ドーピングされた半導体物質を蒸着させて形成する。前記物質を単独に蒸着させて前記第１電極膜を形成することが好ましいが、２種以上を組み合わせて使用することもできる。
前記第１電極膜は、通常の半導体製造工程で使用される金属または金属窒化物を蒸着させて形成することが最も好ましい。前記第１電極膜に使用されうる物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第１電極膜は、物理気相蒸着法または化学気相蒸着法によって形成することができる。
前記第１電極膜上にダイオード薄膜（図示せず）を更に形成することができる。前記ダイオード薄膜は、互いに異なる仕事関数を有する導電物質が積層された形態を有する。
前記第１電極膜上にフォトレジストをコーティングして、露光、現像、ベーク工程等の一連のフォトリソグラフィ工程を行うことにより、フォトレジストパターンを形成する。前記フォトレジストパターンは、前記基板を横切る第１方向に伸びるライン形状を有する。前記フォトレジストパターンをエッチングマスクとして使用して、前記第１電極膜をエッチングすることにより、前記第１方向に伸びるライン形状の第１電極１０２が形成される。前記エッチングは、反応性プラズマを使用するドライエッチング工程を通じて行うことが好ましい。
前記第１電極膜上にダイオード薄膜が形成されている場合には、前記第１電極１０２の上部には前記第１電極１０２と連結するダイオードが形成される。
以上説明したように、フォトリソグラフィ工程により前記第１電極１０２を形成することが、工程を単純化する上で好ましい。しかし、前記第１電極膜が、銅等のようにフォトリソグラフィ工程によってパターニングするのが困難な物質からなる場合には、ダマシン工程を通じて前記第１電極１０２を形成することもできる。
次いで、図７を参照すると、前記第１電極１０２及び前記基板１００上にポリイミド膜１０４を形成する。
前記ポリイミド膜１０４は、前記第１電極１０２及び前記ポリイミド膜上に形成される第２電極間の電位差によって低抵抗状態または高抵抗状態を維持することができる程度の厚みを有しなければならない。本実施形態では、前記第１電極１０２の上部面に形成されているポリイミド膜のみが可変抵抗体として提供され、前記第１電極間のギャップ部位に形成されているポリイミド膜は層間絶縁膜として提供される。前記第１電極及び第２電極の間に形成されるポリイミド膜は、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有することが好ましい。
即ち、前記第１電極１０２の上部面に形成されているポリイミド膜は、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚み（ｄ）を有し、前記第１電極１０２間のギャップ部位のポリイミド膜１０４は５０ｎｍ（５００Å）より厚い厚みを有することが好ましい。
前記ポリイミド膜１０４を形成するために、まず、前記第１電極１０２上にポリイミド前駆体をスピンコーティングする。この後、前記ポリイミド前駆体を熱処理することにより、前記ポリイミド前駆体をイミド化する。前記ポリイミド前駆体としては、ポリアミック酸が挙げられる。そして、前記熱処理は、１５０℃〜４５０℃の温度で行うことが好ましい。
前記のように、スピンコーティング工程を行う場合には、下部構造が多少平坦ではなくても、平坦度が非常に高い上部面を有するポリイミド膜１０４を形成することができる。従って、前記ポリイミド膜１０４を形成した後に別途平坦化工程を行わなくても大きな問題にならない。
一方、前記ポリイミド膜１０４を一般的な化学気相蒸着工程を通じて形成することもできる。しかし、この場合には、ポリイミド膜１０４を平坦化するための工程、例えば、ＣＭＰ工程等を別途に行わなければならないので、工程が多少複雑になる。
図８を参照すると、前記ポリイミド膜１０４上に通常の半導体製造工程で使用される金属、金属窒化物、または半導体物質を蒸着させて第２電極膜（図示せず）を形成する。前記第２電極膜として使用することができる物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第２電極膜として使用できる物質は、単独で使用されても、または２種以上を組み合わせて使用されてもよい。前記第２電極膜は、物理気相蒸着法または化学気相蒸着法によって形成することができる。
その後、前記第２電極膜をパターニングすることにより、前記第１方向と垂直な第２方向に伸びるライン形状の第２電極１０６を形成する。ここで、前記第２方向は、前記第１方向と平行ではなく、一定角を有する特定方向を意味する。前記特定方向としては、好ましくは垂直である。しかし、本実施形態では、前記第２方向を前記第２方向と垂直な方向に限定して説明する。
以下では、前記第２電極１０６を形成する方法について、より具体的に説明する。まず、前記第２電極膜上にフォトレジストをコーティングし、露光、現像、ベーク工程等の一連のフォトリソグラフィ工程を行うことにより、フォトレジストパターンを形成する。前記フォトレジストパターンは、前記第１方向と垂直な第２方向に伸びるライン形状を有する。前記フォトレジストパターンをエッチングマスクとして使用して、前記第２電極膜をエッチングすることにより、前記第２方向に伸びるライン形状の第２電極１０６を形成する。前記エッチングは、反応性プラズマを使用するドライエッチング工程を通じて行うことができる。
前記のように、前記第２電極膜をフォトリソグラフィ工程によってパターニングすることで、前記第２電極を形成することが工程を単純化する上で好ましい。しかし、前記第１電極膜が銅等のように、フォトリソグラフィ工程によってパターニングするのが容易ではない物質からなる場合には、ダマシン工程を通じて前記第２電極１０６を形成することもできる。
本実施形態で可変抵抗体として使用されるポリイミド膜は、熱的、化学的に安定した物質である。従って、前記ポリイミド膜を形成した後に、第２電極膜蒸着工程、フォトリソグラフィ工程、及びドライエッチング等の一連の半導体工程を行っても、前記ポリイミド膜の特性が劣化することなく、十分なスイッチング特性を示すことができる。
３．第３実施形態
図９は、本発明の第３実施形態による非揮発性有機抵抗メモリ素子を示す概略的な断面図である。
本実施形態での非揮発性有機抵抗メモリ素子は、該当アドレスにアクセスするためのトランジスタを含む構造を有する。
図９を参照すると、まず、基板１５０が準備される。前記基板１５０としては、特に限定されることはないが、シリコン基板、シリコン−オン−インシュレータ（ＳＯＩ）基板等の半導体基板が使用可能である。前記基板１５０には、アクティブ領域及びフィールド領域を限定するためのトレンチ素子分離膜１５２が形成されていることが好ましい。
前記基板１５０上には該当アドレスのセルにアクセスするためのＭＯＳトランジスタが形成される。前記ＭＯＳトランジスタは、ゲート１５８及びソース／ドレイン領域１６０で構成される。
前記基板１５０上には、ＭＯＳトランジスタを埋め立てる層間絶縁膜１６２が形成される。前記層間絶縁膜１６２は、主に酸化物を含む。従って、前記層間絶縁膜１６２の例としては、ＢＰＳＧ（ｂｏｒｏｐｈｏｓｐｈｏｒ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）薄膜、ＰＳＧ（ｐｈｏｓｐｈｏｒ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）薄膜、ＵＳＧ（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）薄膜、ＳＯＧ（ｓｐｉｎ ｏｎ ｇｌａｓｓ）薄膜などが挙げられる。前記層間絶縁膜１６２には、前記ＭＯＳトランジスタのドレイン領域（ソース／ドレイン領域１６０中のドレイン領域）を露出する開口部１６４が形成されている。
前記開口部１６４の内部には、コンタクトプラグ形態の第１電極１６６が形成される。前記第１電極１６６に使用されうる導電物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。これらは単独で使用されるか、または２種以上を組み合わせて使用されうる。特に、前記チタン及び窒化チタンを使用して障壁金属層を形成し、前記障壁金属層上に前記開口部の内部を満たす金属膜を蒸着することにより、前記第１電極１６６を形成することが最も好ましい。
本実施形態では、前記開口部内に形成されるコンタクトプラグを第１電極として使用したが、前記コンタクトプラグ上に形成される導電パターンを前記第１電極として用いることもできる。この場合、前記第１電極に提供される導電パターンは、前記に列挙した金属またはドーピングされたシリコン物質等から形成されうる。
前記第１電極１６６及び前記層間絶縁膜１６２上には、ポリイミド膜パターン１６８ａが形成される。前記ポリイミド膜パターン１６８ａは、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有することが好ましい。
前記ポリイミド膜パターン１６８ａ上に第２電極１７０ａが形成される。前記第２電極１７０ａは、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの混合物から形成されることが好ましい。また、より好ましくは、前記混合物は積層物である。前記第２電極１７０ａに使用されうる物質の具体的な例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。
前記第２電極１７０ａとして使用できる物質は、単独で使用されることが好ましいが、場合によって２種以上を組み合わせて使用することもできる。前記第２電極１７０ａは、離隔されたパターン形状を有することができる。
前記第２電極１７０ａ上に上部電極コンタクト１７２を更に形成することができる。更に、前記上部電極コンタクト１７２は、上部層間絶縁膜１７４によって取り囲まれるように形成されることもできる。更に、前記上部層間絶縁膜１７４が、前記第２電極１７０ａ及び前記ポリイミド膜パターン１６８ａを覆うこともできる。または、前記第２電極１７０ａを具備せず、前記第２電極１７０ａが取りうるのと同一の物質を含む上部電極コンタクト１７２のみを含んでいても、本実施形態の非揮発性有機物抵抗メモリ（ＲＲＡＭ）素子を具現することができる。
さらに、前記ポリイミド膜パターン１６８ａ、第２電極１７０ａ、及び上部電極コンタクト１７２の間の空間を埋め立てる上部層間絶縁膜１７４が形成される。
前記上部電極コンタクト１７２上に前記金属配線（図示せず）を更に形成することができる。更に、図示していないが、前記トランジスタのソース領域にビットラインを接続することができる。
本実施形態のように、単位セル内にアクセストランジスタが含まれる場合には、選択されたセルの下部電極にのみ電圧が印加されるので、第２実施形態のようにダイオードを付加する必要はない。
図１０〜図１４は、図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。
図１０を参照すると、まず、基板１５０を準備する。前記基板１５０としては、特に限定されることはないが、シリコン基板、シリコン−オン−インシュレータ（ＳＯＩ）基板等の半導体基板が好ましい。前記基板１５０にトレンチ素子分離膜１５２を形成して、アクティブ領域及びフィールド領域を限定する。
具体的には、前記基板１５０上にパッド酸化膜や窒化膜を形成した後、パターニングを行って、前記基板１５０の表面を部分的に露出させるパッド酸化膜パターン及び窒化膜パターンを形成する。その後、前記パッド酸化膜パターンと窒化膜パターンをマスクとして使用してエッチングすることにより、前記基板１５０にトレンチを形成する。続いて、前記トレンチを形成する際に、前記基板１５０に加わった損傷等を回復させるための工程を行う。その後、前記トレンチ内部を十分に埋め立てられるように、埋め立て特性に優れた酸化物の薄膜を形成する。前記酸化物の薄膜は、主にプラズマ増大化学気相蒸着（ＰＥＣＶＤ）を行って形成する。続いて、前記窒化膜パターンの表面が露出するまで、前記酸化物の薄膜を除去する。前記酸化物の薄膜は、主に化学機械的研磨（ＣＭＰ）を行って除去する。その後、前記窒化膜パターン及びパッド酸化膜パターンを除去する。前記窒化膜パターン及びパッド酸化膜パターンは、主に燐酸を使用するエッチング工程を行って除去する。その結果、前記基板１５０のトレンチにのみ前記酸化物の薄膜が埋め立てられたトレンチ素子分離膜１５２が形成される。
その後、前記基板１５０にゲート酸化膜及びゲート導電膜を形成して、これをパターニングしてゲート酸化膜パターン１５４及びゲート導電膜パターン１５６が積層された形態のゲート１５８を形成する。
その後、前記ゲート１５８の両側の基板表面に不純物をドーピングすることで、不純物領域、すなわちソース／ドレイン領域１６０を形成する。前記した不純物のドーピングは、イオン注入工程を行うことにより達成することができる。前記工程を通じてアクセストランジスタを完成する。すなわち、前記不純物領域は、前記アクセストランジスタのソース領域、及びドレイン領域を含む。
図１１を参照すると、前記基板１５０上に化学気相蒸着工程を行って、層間絶縁膜１６２を形成する。前記層間絶縁膜１６２は、主に酸化物からなる。本実施形態で形成することができる前記層間絶縁膜１６２の例としては、ＢＰＳＧ薄膜、ＰＳＧ薄膜、ＵＳＧ薄膜、ＳＯＧ薄膜等が挙げられる。
前記半導体基板１５０上に層間絶縁膜１６２を形成した後、フォトリソグラフィ工程を行って、前記層間絶縁膜１６２に前記ドレイン領域（ソース／ドレイン領域１６０中のドレイン領域）を露出させる開口部１６４を形成する。また、別の実施形態によれば、前記ソース／ドレイン領域１６０のうち、露出するのはソース領域であってもよい。
具体的には、前記層間絶縁膜１６２上にフォトレジストパターン（図示せず）を形成する。この際、前記フォトレジストパターンは、下部のドレイン領域（ソース／ドレイン領域１６０中のドレイン領域）が位置する部位を露出させる。そして、前記フォトレジストパターンをエッチングマスクとして使用したエッチング工程を行って、前記露出された部位の層間絶縁膜１６２を除去する。その結果、前記ドレイン領域（ソース／ドレイン領域１６０中のドレイン領域）を露出させる開口部１６４が形成される。
図１２を参照すると、前記開口部１６４を完全に埋め立てるために、前記層間絶縁膜１６２上に導電膜（図示せず）を形成する。前記導電膜として使用することができる導電物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。これらは単独で使用されるか、２種以上を組み合わせて使用されうる。特に、前記チタン及び前記窒化チタンを蒸着して障壁金属膜を形成して、前記開口部内に金属物質を埋め立てて金属膜を形成することが好ましい。前記導電膜は、化学気相蒸着工程または物理気相蒸着工程を行って蒸着し、形成することができる。
その後、前記層間絶縁膜１６２の表面が露出するまで平坦化工程を行って、前記導電膜の一部分を除去する。前記平坦化は、主に化学機械的研磨を通じて行うことができる。前記平坦化を行うことで、前記開口部にはプラグ形状の第１電極１６６が形成される。従って、前記第１電極１６６は、不純物領域、すなわちソース／ドレイン領域１６０と電気的に連結される。
図１３を参照すると、前記第１電極１６６及び前記層間絶縁膜１６２上にポリイミド膜１６８を形成する。前記ポリイミド膜１６８は、１ｎｍ〜５０ｎｍ（１０Å〜５００Å）の厚みを有するように形成されることが好ましい。
前記ポリイミド膜１６８を形成するために、まず、前記第１電極１６６上にポリイミド前駆体をスピンコーティングする。以後、前記ポリイミド前駆体を熱処理することにより、前記ポリイミド前駆体をイミド化する。前記ポリイミド前駆体としては、ポリアミック酸が挙げられる。そして、前記熱処理は、１５０℃〜４５０℃の温度で行うことが好ましい。
前記ポリイミド膜１６８上に通常の半導体製造工程で使用される導電物質を蒸着させて第２電極膜１７０を形成する。前記第２電極膜１７０として使用することができる物質の例としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）等が挙げられる。前記第２電極膜は、物理気相蒸着法または化学気相蒸着法によって形成することができる。このとき、前記第２電極膜は、前記ポリイミド膜全体と重なってもよい。
図１４を参照すると、前記第２電極膜１７０及び前記ポリイミド膜１６８をパターニングすることにより、第２電極１７０ａ及びポリイミド膜パターン１６８ａを形成する。この際、前記ポリイミド膜１６８は、パターニングしなくても良い。但し、前記ポリイミド膜１６８の厚さは１ｎｍ〜５０ｎｍ（１０Å〜５００Å）と非常に薄いため、前記ポリイミド膜１６８を残留させながら、前記第２電極膜１７０のみを、残留物を発生させたりストリンガー不良を誘発させたりすることなく、パターニングするのは容易ではない。従って、好ましくは前記ポリイミド膜１６８もパターニングする。
次に、図９に示すように、前記ポリイミド膜パターン１６８ａ及び第２電極１７０ａを完全に埋め立てる上部層間絶縁膜１７４を形成する。
以後、前記上部層間絶縁膜１７４に前記第２電極１７０ａの一部分を露出するコンタクトホールを形成して、前記コンタクトホールの内部を導電物質で満たすことにより、上部電極コンタクト１７２を形成する。しかし、前記上部電極コンタクト１７２を形成する工程は省略しても良い。
次に、図示していないが、前記上部電極コンタクトにビットラインを電気的に接続することができる。
（ｉ）非揮発性有機抵抗メモリ素子のスイッチング特性
図１５は、本発明による非揮発性有機抵抗メモリ素子のスイッチング特性を示すグラフである。
図１５を参照すると、非揮発性有機抵抗メモリ素子での初期抵抗は高抵抗状態である。
以後、第１及び第２電極で電圧を継続増加させると、ａ地点まではこのような高抵抗状態を維持するので、電流が殆ど流れない。以後、前記電圧がａ地点に到達すると、非揮発性有機抵抗メモリ素子のスイッチが切り替わって、急に電流が数オーダー以上高く増加する低抵抗状態になり、前記非揮発性有機抵抗メモリ素子を貫流する。
前記のようにスイッチング（切り替え）が起こった状態をセットと称し、前記低抵抗状態をセット状態と称する。電圧が継続増加してｂ地点からｃ地点に到達しても前記セット状態が継続維持される。
前記のようなセット状態で電源を切り、更に電圧を増加させると、電流はｏ−ｄ−ｃの経路に沿って増加する。即ち、低抵抗であるセット状態で電源を中断しても、継続的に低抵抗状態が維持されることで、電源を再供給する時には、最初から高い電流が流れることになる。
このような低抵抗状態を更に高抵抗状態に復帰させようとする場合には、逆の極性で電圧をかける。即ち、負のバイアスをかけると、ｅ地点までは低抵抗状態で動作し、ｆ地点で抵抗が急に高くなるように、非揮発性有機抵抗メモリ素子のスイッチが切り替わる。この際のスイッチングをリセットと称し、以後の高抵抗状態をリセット状態と称する。以後継続して負の電圧を印加すると、ｆ−ｇまでリセット状態が維持される。ここで、電源を切った後、再供給して正の電圧を印加すると、前記非揮発性有機抵抗メモリ素子は、高抵抗状態を維持するので、ｏ−ａ−ｂ−ｃの経路を反復することになる。
従って、セット状態をデータ「０」と、リセット状態をデータ「１」と規定すると、図１５のａ地点の電圧、即ち、セット電圧（Ｖｓｅｔ）以上が印加されると、前記非揮発性有機抵抗メモリ素子に「０」を書き込むことができ、ｆ地点の電圧、即ち、リセット電圧（Ｖｒｅｓｅｔ）以下が印加されると、前記非揮発性有機抵抗メモリ素子に「１」を書き込むことができる。
また、０Ｖ〜セット電圧（Ｖｓｅｔ）範囲内の特定電圧を前記非揮発性有機抵抗メモリ素子に印加して、前記非揮発性有機抵抗メモリ素子から測定される電流を基準電流と比較することにより、前記非揮発性有機抵抗メモリ素子から０または１を読み込むことができる。
前記非揮発性有機抵抗メモリ素子は、電源を遮断しても、０または１の状態がそのまま維持される。
（ｉｉ）非揮発性有機抵抗メモリ素子のセット及びリセット特性評価１
図１６は、本発明の第２実施形態によって製造された非揮発性有機抵抗メモリ素子に相当する第１試料でのセット特性を示すグラフで、図１７は、前記第１試料でのリセット特性を示すグラフである。
図１６及び図１７において、評価のために使用された非揮発性有機抵抗メモリ素子に相当する第１試料は以下の通りである。
第１電極は、半導体基板上に形成されている。前記第１電極は、物理気相蒸着方法によって蒸着されたアルミニウム薄膜（導電膜の一種）からなる。前記第１電極は、１５０ｎｍ（１，５００Å）の厚みを有する。そして、前記第１電極は、１００μｍの幅を有して第１方向に伸びるライン形状を有する。前記第１電極のパターニングは、１００μｍ幅の開口部を有するメタルシャドーマスク（ｍｅｔａｌ ｓｈａｄｏｗ ｍａｓｋ）を通じてなされる。
前記第１電極上には、ポリイミド膜が形成されている。前記ポリイミド膜は、前記第１電極の上部面から２０ｎｍ〜３０ｎｍ（２００Å〜３００Å）程度の厚みを有する。前記ポリイミド膜は、ポリアミック酸をスピンコーティングした後、Ｎ２雰囲気の２００℃下で４５分間キュアリングすることにより形成される。
前記ポリイミド膜上には、物理気相蒸着方法によって蒸着されたアルミニウム薄膜からなる第２電極が形成されている。前記第２電極は、１５０ｎｍ（１，５００Å）の厚みを有する。そして、前記第２電極は、１００μｍの幅を有して前記第１方向と垂直な第２方向に伸びるライン形状を有する。前記第２電極のパターニングは、通常のフォトリソグラフィ工程またはエッチング工程を通じてなされる。
従って、前記第１電極及び第２電極が互いに交差する地点で抵抗メモリ素子として動作することになる。
図１６を参照すると、前記第１試料を使用して、前記電圧を正の方向に上昇させながら電流を測定した。この際、前記第１試料は、約１．２Ｖを前後して、スイッチング特性を示した。
実験中にセット電圧（Ｖｓｅｔ）より高い電圧で低抵抗状態が維持され過度に電流が流れることになると、前記第１試料に損傷を与える恐れがある。従って、本実験では、電流フローを制限して、一定電流以上は流れないようにした。
図１７を参照すると、前記第１試料を使用して、前記電圧を負の方向に下降させながら電流を測定した。この際、前記試料抵抗メモリ素子は、約−０．５Ｖを前後してスイッチング特性を示した。
図１６及び図１７の結果のように、ポリイミド膜を可変抵抗体として使用して、前記ポリイミド膜の両側に、フォトリソグラフィ工程及びエッチング工程を通じてパターニングされた、アルミニウム電極が形成されている抵抗メモリ素子で十分なスイッチング特性が確認された。
（ｉｉｉ）非揮発性有機抵抗メモリ素子のセット及びリセット特性評価２
図１８は、第２実施形態によって製造された非揮発性有機抵抗メモリ素子に相当する第２試料でのセット特性を示すグラフで、図１９は、前記の非揮発性有機抵抗メモリ素子に相当する第２試料でのリセット特性を示すグラフである。
本実験で使用された非揮発性有機抵抗メモリ素子に相当する第２試料は、第１及び第２電極の線幅が前記の非揮発性有機抵抗メモリ素子に相当する第１試料に対して小さい。また、前記第１及び第２電極を互いに異なる電極で使用した。
評価のために使用された非揮発性有機抵抗メモリ素子に相当する第２試料は、次のようである。
第１電極は、半導体基板上に形成されている。前記第１電極は、物理気相蒸着方法によって蒸着された厚み６０ｎｍ（６００Å）のイリジウム薄膜からなる。前記第１電極は０．３μｍの幅を有して、第１方向に伸びるライン形状を有する。前記第１電極のパターニングは、通常のフォトリソグラフィ工程及びエッチング工程によってなされる。
前記第１電極上にはポリイミド膜が形成される。前記ポリイミド膜は、前記第１電極の上部面から２０ｎｍ〜３０ｎｍ（２００Å〜３００Å）程度の厚みを有するように形成されている。前記ポリイミド膜は、ポリアミック酸をスピンコーティングした後、Ｎ２雰囲気下、２００℃で４５分間硬化させることにより形成される。
前記ポリイミド膜上には、物理気相蒸着方法によって蒸着されたアルミニウム薄膜からなる第２電極が形成されている。前記第２電極は０．３μｍの幅を有して、前記第１方向と垂直な第２方向に伸びるライン形状を有する。
従って、前記第１電極及び前記第２電極が互いに交差する地点で非揮発性有機抵抗メモリ素子に動作することになる。
図１８を参照すると、前記の非揮発性有機抵抗メモリ素子に相当する第２試料を使用して、前記電圧を正の方向に上昇させながら電流を測定した。前記の非揮発性有機抵抗メモリ素子に相当する第２試料は、約２．０Ｖを前後してスイッチング特性を示した。
セット電圧（Ｖｓｅｔ）より高い電圧で低抵抗状態が維持され過度に電流が流れる場合、前記の非揮発性有機抵抗メモリ素子に相当する第２試料に損傷を与えうる。従って、本実験では電流フローに対する制限をおいて、一定電流以上は流れないようにした。
図１９を参照すると、前記の非揮発性有機抵抗メモリ素子を使用して、前記電圧を負の方向に下降させながら電流を測定した。前記の非揮発性有機抵抗メモリ素子に相当する第２試料は、約−０．７Ｖを前後してスイッチング特性を示した。
図１８及び図１９において、前記第１及び第２電極の線幅が０．３μｍ水準に減少されても、十分なスイッチング特性が確認された。
前記非揮発性有機抵抗メモリ素子のセット及びリセット特性評価１及び２に示すように、電極の種類が変わっても、ポリイミドが可変抵抗体として十分に機能することがわかる。従って、前記可変抵抗体としてポリイミドを使用する場合には、特殊な電極を使用しなくても、非揮発性有機抵抗メモリ素子を具現することができる。
（ｉｖ）非揮発性有機抵抗メモリ素子のセット及びリセット反復遂行実験
図２０は、前記第１試料抵抗メモリ素子でセット及びリセットを繰り返し行って、それぞれ抵抗の変化を示すグラフである。
図２０を参照すると、前記第１試料非揮発性有機抵抗メモリ素子に約３５回にかけてセット及びリセットを反復して行いながら抵抗値を測定した。この際、前記セット及びリセット状態での抵抗値が約４オーダー以上の差異を示した。従って、メモリ素子で要求する十分な検出差を有すると確認された。
前述のように、本発明によると、熱的、化学的安定性に優れて信頼性及び耐久性が非常に高い非揮発性有機抵抗メモリ素子を具現することができる。また、前記非揮発性有機抵抗メモリ素子は、スイッチング特性に優れ、良好な動作特性を有する。また、前記非揮発性有機抵抗メモリ素子は、簡単な工程を通じて具現することができる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、当業者であれば本発明の思想と精神を離れることなく、本発明が多様に修正または変更されうることが理解されるであろう。
本発明の第１実施形態による非揮発性有機抵抗メモリ素子を示す概略的な断面図である。 ポリイミド高分子構造の一例である。 本発明の第２実施形態による非揮発性有機抵抗メモリ素子の単位セルを示す概略的な断面図である。 本発明の第２実施形態による非揮発性有機抵抗メモリ素子の単位セルを示す斜視図である。 本発明の第２実施形態による非揮発性有機抵抗メモリ素子のアレイを示す回路図である。 図３に図示された非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図３に図示された非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図３に図示された非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 本発明の第３実施形態による非揮発性有機抵抗メモリ素子を示す概略的な断面図である。 図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 図９の非揮発性有機抵抗メモリ素子を製造する方法を示す概略的な断面図である。 本発明による非揮発性有機抵抗メモリ素子のスイッチング特性を示すグラフである。 本発明の第２実施形態によって製造された非揮発性有機抵抗メモリ素子に相当する第１試料でのセット特性を示すグラフである。 非揮発性有機抵抗メモリ素子に相当する第１試料でのリセット特性を示すグラフである。 第２実施形態によって製造された非揮発性有機抵抗メモリ素子に相当する第２試料でのセット特性を示すグラフである。 非揮発性有機抵抗メモリ素子に相当する第２試料でのリセット特性を示すグラフである。 非揮発性有機抵抗メモリ素子に相当する第１試料でセット及びリセットを繰り返し行って、それぞれ抵抗の変化を示すグラフである。
符号の説明
１０、１０２、１６６ 第１電極、
１２、１０４ ポリイミド膜、
１４、１０６、１７０ａ 第２電極、
１００、１５０ 基板、
１０８ ダイオード、
１５２ トレンチ素子分離膜、
１５４ ゲート酸化膜パターン、
１５６ ゲート導電膜パターン、
１５８ ゲート、
１６０ ソース／ドレイン領域、
１６２ 層間絶縁膜、
１６４ 開口部、
１６８ａ ポリイミド膜パターン、
１７２ 上部電極コンタクト、
１７４ 上部層間絶縁膜。

Claims (40)

  1. 第１電極と、
    第２電極と、
    前記第１電極と前記第２電極との間に配置され、前記第１電極と前記第２電極との間の電位差によって抵抗が変化するように厚みを有するポリイミド膜と、
    を含むことを特徴とする、非揮発性有機抵抗メモリ素子。
  2. 前記第１電極及び前記第２電極は、それぞれ独立して、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの積層物を含むことを特徴とする、請求項１に記載の非揮発性有機抵抗メモリ素子。
  3. 前記第１電極及び前記第２電極は、それぞれ独立して、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）からなる群から選択される一種以上を含むことを特徴とする、請求項１または２に記載の非揮発性有機抵抗メモリ素子。
  4. 前記ポリイミド膜は、１ｎｍ〜５０ｎｍの厚みを有することを特徴とする、請求項１〜３のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  5. 半導体からなる基板と、
    前記基板上に配置される層間絶縁膜と、
    を更に含み、
    前記第１電極は、不純物領域を有する前記基板上に位置する前記層間絶縁膜内に形成され、かつ前記不純物領域と電気的に連結され、
    前記ポリイミド膜は、前記第１電極及び前記層間絶縁膜上に形成され、
    前記第２電極は、前記ポリイミド膜上に形成される、
    ことを特徴とする、請求項１〜４のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  6. 前記基板上に形成されるアクセストランジスタを更に含み、
    前記不純物領域は、前記アクセストランジスタのドレイン領域を含むことを特徴とする、請求項５に記載の非揮発性有機抵抗メモリ素子。
  7. 基板を更に含み、
    前記第１電極は、前記基板上に配置され、
    前記ポリイミド膜は、前記第１電極の側壁及び上部面上に配置され、
    前記第２電極は、前記第１電極の上部に位置する前記ポリイミド膜上に配置される、
    ことを特徴とする、請求項１〜４のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  8. 前記ポリイミド膜は、自発的に生成するナノ粒子を含むことを特徴とする、請求項７に記載の非揮発性有機抵抗メモリ素子。
  9. 前記自発的に生成するナノ粒子は、前記ポリイミド膜と、前記第１電極及び前記第２電極の少なくとも一方との反応によって生成するナノ粒子であることを特徴とする、請求項８に記載の非揮発性有機抵抗メモリ素子。
  10. 前記ポリイミド膜内のナノ粒子は、前記自発的に生成するナノ粒子のみからなることを特徴とする、請求項８または９に記載の非揮発性有機抵抗メモリ素子。
  11. 前記自発的に生成するナノ粒子は、前記第１電極及び前記第２電極の少なくとも一方から生成する粒子を含むことを特徴とする、請求項８〜１０のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  12. 前記ポリイミド膜は、前記第１電極の第１側壁と第２側壁との間に連続的に配置されることを特徴とする、請求項７〜１１のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  13. ソース／ドレイン領域と、
    前記ソース／ドレイン領域の上部に配置される層間絶縁膜と、
    前記層間絶縁膜内に位置し、前記ソース／ドレイン領域を露出させる開口部と、
    を更に含み、
    前記第１電極は、前記開口部内に配置され、
    前記ポリイミド膜は、前記第１電極上に配置され、
    前記第２電極は、前記ポリイミド膜上に配置される、
    ことを特徴とする、請求項１〜４のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  14. 前記第２電極は、前記ポリイミド膜全体と重なることを特徴とする、請求項１３に記載の非揮発性有機抵抗メモリ素子。
  15. 前記ポリイミド膜は、前記層間絶縁膜上に配置されることを特徴とする、請求項１３または１４に記載の非揮発性有機抵抗メモリ素子。
  16. 基板上に第１電極を形成する段階と、
    前記第１電極上にポリイミド膜を形成する段階と、
    前記ポリイミド膜上に第２電極を形成する段階と、
    を含み、
    前記ポリイミド膜は、前記第１電極と前記第２電極との間の電位差によって抵抗が変化するように厚みを有することを特徴とする、非揮発性有機抵抗メモリ素子の製造方法。
  17. 前記第２電極は、前記ポリイミド膜をドーピングする前に形成することを特徴とする、請求項１６に記載の非揮発性有機抵抗メモリ素子の製造方法。
  18. 前記第１電極及び前記第２電極は、それぞれ独立して、金属、金属窒化物、ドーピングされた半導体物質からなる群から選択される一種以上の物質を蒸着させて形成することを特徴とする、請求項１６または１７に記載の非揮発性有機抵抗メモリ素子の製造方法。
  19. 前記ポリイミド膜は、ナノ粒子が前記第１電極及び前記第２電極のうちの少なくとも一方から自発的に生成するように形成されることを特徴とする、請求項１６〜１８のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  20. 前記第１電極及び前記第２電極は、それぞれ独立して、アルミニウム（Ａｌ）、銅（Ｃｕ）、窒化チタン（ＴｉＮ）、窒化アルミニウムチタン（ＴｉｘＡｌｙＮｚ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ポリシリコン、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、アンチモン（Ｓｂ）、鉄（Ｆｅ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、錫（Ｓｎ）、ジルコニウム（Ｚｒ）、及び亜鉛（Ｚｎ）からなる群から選択される一種以上を含むことを特徴とする、請求項１６〜１９のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  21. 前記第１電極を形成する段階は、
    半導体からなる前記基板に不純物をドーピングして不純物領域を形成する段階と、
    前記基板上に、前記不純物領域を露出させる開口部を有する前記層間絶縁膜を形成する段階と、
    前記開口部に導電物質を埋め立ててプラグ形状の前記第１電極を形成する段階と、
    を含むことを特徴とする、請求項１６〜２０のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  22. 前記ポリイミド膜を形成する段階は、
    前記第１電極上にポリイミド前駆体をスピンコーティングする段階と、
    前記ポリイミド前駆体を熱処理し、前記ポリイミド前駆体をイミド化して前記ポリイミド膜とする段階と、
    を含むことを特徴とする、請求項１６〜２１のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  23. 前記ポリイミド前駆体は、ポリアミック酸を含むことを特徴とする、請求項２２に記載の非揮発性有機抵抗メモリ素子の製造方法。
  24. 前記熱処理は、１５０℃〜４５０℃の温度で行われることを特徴とする、請求項２２または２３に記載の非揮発性有機抵抗メモリ素子の製造方法。
  25. 前記ポリイミド膜は、１ｎｍ〜５０ｎｍの厚みとなるように形成されることを特徴とする、請求項１６〜２４のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  26. 前記第１電極を形成する段階は、
    前記基板上に導電膜を蒸着する段階と、
    前記導電膜をパターニングして、前記基板を横切る第１方向に伸びる、ライン形状を有するように前記第１電極を形成する段階と、
    を含み、
    前記第２電極を形成する段階は、
    前記ポリイミド膜上に導電膜を蒸着する段階と、
    前記導電膜が前記第１方向と一定角度を有する第２方向に伸びる、ライン形状を有するように形成される段階と、
    を含むことを特徴とする、請求項１６〜２５のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  27. 前記第１電極及び前記第２電極のうち、いずれか一つの電極と電気的に連結されるダイオードを形成する段階を更に含むことを特徴とする、請求項２６に記載の非揮発性有機抵抗メモリ素子の製造方法。
  28. 前記基板上に、前記非揮発性抵抗メモリ素子にアクセスするためのＭＯＳトランジスタを形成する段階を更に含み、
    前記第１電極は、前記ＭＯＳトランジスタのドレイン領域と電気的に接続されることを特徴とする、請求項１６〜２７のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  29. 基板上に形成され、第１方向に伸びる第１電極と、
    前記第１電極を取り囲むポリイミド膜と、
    前記ポリイミド膜上に形成され、前記第１方向と一定角度を有する第２方向に伸びる第２電極と、
    を含む非揮発性有機抵抗メモリ素子。
  30. 前記第１電極及び前記第２電極は、ライン形状を有することを特徴とする、請求項２９に記載の非揮発性有機抵抗メモリ素子。
  31. 前記ポリイミド膜は、平坦な上部面を有することを特徴とする、請求項２９または３０に記載の非揮発性有機抵抗メモリ素子。
  32. 前記第１電極及び第２電極は、それぞれ独立して、金属、金属窒化物、ドーピングされた半導体物質、またはこれらの積層物を含むことを特徴とする、請求項２９〜３１のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  33. 前記ポリイミド膜は、前記第１電極の上部面から１ｎｍ〜５０ｎｍの厚みを有することを特徴とする、請求項２９〜３２のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  34. 前記第１電極及び前記第２電極のうち、いずれか一つの電極と電気的に連結されるダイオードを含むことを特徴とする請求項２９〜３３のいずれか１項に記載の非揮発性有機抵抗メモリ素子。
  35. 基板上に、第１方向に伸びる第１電極を形成する段階と、
    前記第１電極上に、前記第１電極を取り囲むポリイミド膜を形成する段階と、
    前記ポリイミド膜上に、前記第１方向と一定角度を有する第２方向に伸びる第２電極を形成する段階と、
    を含むことを特徴とする、非揮発性有機抵抗メモリ素子の製造方法。
  36. 前記第１電極及び前記第２電極は、ライン形状を有するように形成されることを特徴とする、請求項３５に記載の非揮発性有機抵抗メモリ素子の製造方法。
  37. 前記ポリイミド膜は、平坦な上部面を有するように形成されることを特徴とする、請求項３５または３６に記載の非揮発性有機抵抗メモリ素子の製造方法。
  38. 前記ポリイミド膜を形成する段階は、
    前記第１電極上にポリイミド前駆体をスピンコーティングする段階と、
    前記ポリイミド前駆体を熱処理し、前記ポリイミド前駆体をイミド化して前記ポリイミド膜を形成する段階と、
    を含むことを特徴とする、請求項３５〜３７のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  39. 前記ポリイミド膜は、前記第１電極の上部面から１ｎｍ〜５０ｎｍの厚みを有するように形成することを特徴とする、請求項３５〜３８のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
  40. 前記第１電極及び前記第２電極の、いずれか一方の電極と電気的に連結されるダイオードを形成する段階を更に含むことを特徴とする、請求項３５〜３９のいずれか１項に記載の非揮発性有機抵抗メモリ素子の製造方法。
JP2006232434A 2005-08-31 2006-08-29 非揮発性有機抵抗メモリ素子及びその製造方法 Pending JP2007067408A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080662A KR100630437B1 (ko) 2005-08-31 2005-08-31 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2007067408A true JP2007067408A (ja) 2007-03-15

Family

ID=37622705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232434A Pending JP2007067408A (ja) 2005-08-31 2006-08-29 非揮発性有機抵抗メモリ素子及びその製造方法

Country Status (4)

Country Link
US (1) US20070045615A1 (ja)
JP (1) JP2007067408A (ja)
KR (1) KR100630437B1 (ja)
CN (1) CN1925185A (ja)

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505551A (ja) * 2008-10-08 2012-03-01 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8809831B2 (en) 2010-07-13 2014-08-19 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8912523B2 (en) 2010-09-29 2014-12-16 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US8993397B2 (en) 2010-06-11 2015-03-31 Crossbar, Inc. Pillar structure for memory device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9035276B2 (en) 2010-08-23 2015-05-19 Crossbar, Inc. Stackable non-volatile resistive switching memory device
US9036400B2 (en) 2010-07-09 2015-05-19 Crossbar, Inc. Method and structure of monolithically integrated IC and resistive memory using IC foundry-compatible processes
US9035289B2 (en) 2012-07-27 2015-05-19 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US9191000B2 (en) 2011-07-29 2015-11-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9520557B2 (en) 2008-10-20 2016-12-13 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
US9543359B2 (en) 2011-05-31 2017-01-10 Crossbar, Inc. Switching device having a non-linear element
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8030637B2 (en) 2006-08-25 2011-10-04 Qimonda Ag Memory element using reversible switching between SP2 and SP3 hybridized carbon
US7915603B2 (en) 2006-10-27 2011-03-29 Qimonda Ag Modifiable gate stack memory element
US20080102278A1 (en) 2006-10-27 2008-05-01 Franz Kreupl Carbon filament memory and method for fabrication
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US7768016B2 (en) 2008-02-11 2010-08-03 Qimonda Ag Carbon diode array for resistivity changing memories
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) * 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
US8134137B2 (en) * 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US20110156012A1 (en) * 2009-11-12 2011-06-30 Sony Corporation Double layer hardmask for organic devices
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
JP5674520B2 (ja) 2011-03-24 2015-02-25 株式会社東芝 有機分子メモリの製造方法
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
JP5657492B2 (ja) 2011-09-01 2015-01-21 株式会社東芝 分子メモリ装置の製造方法
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
JP2014027185A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 不揮発性記憶装置
KR101570605B1 (ko) * 2014-05-23 2015-11-20 한양대학교 산학협력단 저항 메모리 소자에서 전극 생성 방법
DE102016117389B4 (de) * 2015-11-20 2020-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung
KR102226767B1 (ko) * 2019-02-15 2021-03-11 한국화학연구원 에너지 고 효율이 가능한 ReRAM의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359414A (en) * 1972-12-22 1982-11-16 E. I. Du Pont De Nemours And Company Insulative composition for forming polymeric electric current regulating junctions
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
DE60220912T2 (de) * 2001-05-07 2008-02-28 Advanced Micro Devices, Inc., Sunnyvale Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6849564B2 (en) 2003-02-27 2005-02-01 Sharp Laboratories Of America, Inc. 1R1D R-RAM array with floating p-well
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
JP2005203463A (ja) 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
DE102004004047B3 (de) * 2004-01-27 2005-09-08 Infineon Technologies Ag Resistiv arbeitender Speicher für Low-Voltage-Anwendungen
US7554111B2 (en) 2004-05-20 2009-06-30 The Regents Of The University Of California Nanoparticle-polymer bistable devices
KR101114770B1 (ko) * 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
US20060231889A1 (en) * 2005-04-13 2006-10-19 Tupei Chen Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles

Cited By (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012505551A (ja) * 2008-10-08 2012-03-01 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子
US9520557B2 (en) 2008-10-20 2016-12-13 The Regents Of The University Of Michigan Silicon based nanoscale crossbar memory
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8993397B2 (en) 2010-06-11 2015-03-31 Crossbar, Inc. Pillar structure for memory device and method
US9036400B2 (en) 2010-07-09 2015-05-19 Crossbar, Inc. Method and structure of monolithically integrated IC and resistive memory using IC foundry-compatible processes
US9755143B2 (en) 2010-07-13 2017-09-05 Crossbar, Inc. On/off ratio for nonvolatile memory device and method
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8809831B2 (en) 2010-07-13 2014-08-19 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9412789B1 (en) 2010-08-23 2016-08-09 Crossbar, Inc. Stackable non-volatile resistive switching memory device and method of fabricating the same
US10224370B2 (en) 2010-08-23 2019-03-05 Crossbar, Inc. Device switching using layered device structure
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9035276B2 (en) 2010-08-23 2015-05-19 Crossbar, Inc. Stackable non-volatile resistive switching memory device
US9590013B2 (en) 2010-08-23 2017-03-07 Crossbar, Inc. Device switching using layered device structure
US8912523B2 (en) 2010-09-29 2014-12-16 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9831289B2 (en) 2010-12-31 2017-11-28 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US9543359B2 (en) 2011-05-31 2017-01-10 Crossbar, Inc. Switching device having a non-linear element
US9633723B2 (en) 2011-06-23 2017-04-25 Crossbar, Inc. High operating speed resistive random access memory
US9601690B1 (en) 2011-06-30 2017-03-21 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9570683B1 (en) 2011-06-30 2017-02-14 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US9191000B2 (en) 2011-07-29 2015-11-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9673255B2 (en) 2012-04-05 2017-06-06 Crossbar, Inc. Resistive memory device and fabrication methods
US10910561B1 (en) 2012-04-13 2021-02-02 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US9793474B2 (en) 2012-04-20 2017-10-17 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US9972778B2 (en) 2012-05-02 2018-05-15 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US9385319B1 (en) 2012-05-07 2016-07-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US9035289B2 (en) 2012-07-27 2015-05-19 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9735358B2 (en) 2012-08-14 2017-08-15 Crossbar, Inc. Noble metal / non-noble metal electrode for RRAM applications
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US11836277B2 (en) 2012-11-09 2023-12-05 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Also Published As

Publication number Publication date
CN1925185A (zh) 2007-03-07
US20070045615A1 (en) 2007-03-01
KR100630437B1 (ko) 2006-10-02

Similar Documents

Publication Publication Date Title
JP2007067408A (ja) 非揮発性有機抵抗メモリ素子及びその製造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
US8129706B2 (en) Structures and methods of a bistable resistive random access memory
US8723154B2 (en) Integration of an amorphous silicon resistive switching device
US8581364B2 (en) Resistance memory devices and methods of forming the same
JP5981424B2 (ja) メモリー素子に関する柱状構造及び方法
JP5422231B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5241717B2 (ja) 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置
US20150221865A1 (en) Variable resistance element and method for producing variable resistance element
US20090257271A1 (en) Resistance change element and method of manufacturing the same
US7423282B2 (en) Memory structure and method of manufacture
US8450772B2 (en) Phase change RAM device and method for manufacturing the same
US20120119179A1 (en) Memory device and method for manufacturing the same
JP2010016075A (ja) 記憶装置及び半導体装置
JP6102121B2 (ja) 抵抗変化素子、および抵抗変化素子の形成方法
CN109728163B (zh) 一种阻变存储器及其制造方法
KR101069280B1 (ko) 상변환 기억 소자의 제조방법
US20240074334A1 (en) Phase-change memory device and method for fabricating the same
US20230284540A1 (en) Resistive memory device with ultra-thin barrier layer and methods of forming the same
US20220399402A1 (en) Carbon nanotube (cnt) memory cell element and methods of construction
KR101096436B1 (ko) 상변환 기억 소자 및 그의 제조방법
US11276732B2 (en) Semiconductor memory devices formed using selective barrier metal removal
US8039831B2 (en) Electronic device containing semiconductor polymers and corresponding manufacturing process
WO2018181019A1 (ja) 半導体装置およびその製造方法