KR101114770B1 - 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자 - Google Patents

비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자 Download PDF

Info

Publication number
KR101114770B1
KR101114770B1 KR1020040111926A KR20040111926A KR101114770B1 KR 101114770 B1 KR101114770 B1 KR 101114770B1 KR 1020040111926 A KR1020040111926 A KR 1020040111926A KR 20040111926 A KR20040111926 A KR 20040111926A KR 101114770 B1 KR101114770 B1 KR 101114770B1
Authority
KR
South Korea
Prior art keywords
organic
memory device
layer
group
poly
Prior art date
Application number
KR1020040111926A
Other languages
English (en)
Other versions
KR20060073078A (ko
Inventor
강윤석
이상균
주원제
이광희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040111926A priority Critical patent/KR101114770B1/ko
Priority to US11/214,724 priority patent/US7405167B2/en
Priority to JP2005371704A priority patent/JP2006186363A/ja
Priority to CNA2005101216292A priority patent/CN1832218A/zh
Publication of KR20060073078A publication Critical patent/KR20060073078A/ko
Application granted granted Critical
Publication of KR101114770B1 publication Critical patent/KR101114770B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상부 전극과 하부 전극 사이에 메모리층을 포함하는 유기 메모리를 제조함에 있어서, 두 전극 사이의 유기물에 전도성 입자를 이온 상태로 분산시킨 후 이를 유기물 내에서 환원시켜 전도성 나노 입자를 형성함으로써 메모리층을 형성하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법 및 그에 의해 수득된 비휘발성 유기 메모리 소자에 관한 것으로, 본 발명에 의하면 캡슐화 공정을 생략할 수 있어 신속하고 간단하며 환경친화적인 공정에 의해 메모리 소자를 제조할 수 있고, 본 발명에 의한 메모리 소자는 구동 전압이 낮아 저전력 특성이 요구되는 각종 휴대용 전자기기에 적합하다.
메모리 소자, 상부 전극, 하부 전극, 메모리층, 나노 입자, 이온 용액, 환원제, 인-시츄 (in-situ) 분산

Description

비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해 수득된 비휘발성 유기 메모리 소자{METHOD FOR PREPARING NONVOLATILE ORGANIC MEMORY DEVICES AND NONVOLATILE ORGANIC MEMORY DEVICES PREPARED BY THE SAME}
도 1은 종래 기술에 의한 분산 방법과 본 발명에 의한 전도성 나노 입자의 인-시츄(in-situ) 분산 개념을 설명하기 위한 모식도,
도 2는 본 발명의 방법에 의해 제조되는 비휘발성 유기 메모리 소자의 단면 개략도,
도 3은 본 발명의 하나의 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프,
도 4는 본 발명의 다른 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 상부 전극 20: 메모리층 30: 하부 전극
본 발명은 비휘발성 유기 메모리 소자의 제조방법 및 그에 의해 수득된 비휘발성 유기 메모리 소자에 관한 것으로, 더욱 상세하게는 두 전극 사이의 유기물에 전도성 입자를 이온 상태로 분산시킨 후 이를 유기물 내에서 환원시켜 전도성 나노 입자로 형성하는 것을 특징으로 하는 환경친화적이고 공정성이 뛰어난 비휘발성 유기 메모리 소자의 제조방법 및 그에 의해 수득된 저구동전압 특성의 비휘발성 유기 메모리 소자에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 메모리 소자의 수요가 급증하고 있다. 특히 휴대용 단말기, 각종 스마트카드, 전자 화폐, 디지털 카메라, 게임용 메모리, MP3 플레이어 등에 필요한 메모리 소자는 전원이 꺼지더라도 기록된 정보가 지워지지 않는 비휘발성을 요구하고 있다. 현재 이러한 비휘발성 메모리는 실리콘 재료에 기반을 둔 플래시 메모리 (flash memory)가 시장을 독점하고 있다.
기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리며,
고집적의 메모리 용량을 얻기 위해서는 단위 면적당 선폭을 줄이는 미세화 공정을 통해서만 가능한데, 이 경우 공정비용의 증가에 따라 메모리칩의 제조비용이 상승하고 기술적 한계로 인하여 더 이상 칩을 소형화할 수 없는 한계에 직면하고 있다. 이와 같이 기존의 플래시 메모리의 기술적 한계가 드러남에 따라 기존의 실리콘 메모리 소자의 물리적인 한계를 극복하는 초고속, 고용량, 저소비전력, 저가격 특성 의 차세대 비휘발성 메모리 소자의 개발이 활발하게 진행되고 있다.
차세대 메모리들은 반도체 내부의 기본 단위인 셀을 구성하는 물질에 따라서 강유전체 메모리(Ferroelectric RAM), 강자성 메모리(Magnetic RAM), 상변화 메모리(Phase Change RAM), 나노튜브 메모리, 홀로그래픽 메모리, 유기 메모리 (organic memory) 등이 있다. 이들 가운데 유기 메모리는 상하부 전극 사이에 유기물질을 도입하고 여기에 전압을 가하여 저항값의 쌍안정성 (bistability)을 이용하여 메모리 특성을 구현하는 것이다. 즉, 유기 메모리는 상하부 전극 사이에 존재하는 유기물질이 전기적 신호에 의해 저항이 가역적으로 변해서 데이터 '0' 과 '1'을 기록하고 읽을 수 있는 형태의 메모리이다. 이러한 유기 메모리는 기존의 플래시 메모리의 장점인 비휘발성은 구현하면서 단점으로 꼽히던 공정성, 제조비용, 집적도 문제를 극복할 수 있어 차세대 메모리로 큰 기대를 모으고 있다.
일본특개소62-95882호는 유기금속착체 전하 이동 (charge transfer) 화합물인 CuTCNQ (7,7,8,8-tetracyano-p-quinodimethane)를 이용하는 전기 메모리 소자를 개시하고 있다. 미국특허공개 제 2002-163057호는 상하부 전극 사이에 NaCl이나 CsCl과 같은 이온성염을 전도성 고분자에 혼합한 중간층을 포함하는 반도체 소자를 소개하고 있는데, 이러한 소자는 전장에 의한 전하 분리 현상을 이용하여 스위칭/메모리 특성을 시현한다. 한편 미국특허 제 6,055,180호는 폴리(비닐디플루오로에틸렌) 등의 불소계 고분자의 결정상태에 따른 강유전성(ferroelectric)을 이용한 메모리 소자를 개시하고 있다.
기존의 유기 메모리 제조 시에는 소자 제작 후 고전압을 인가하는 일렉트로 포밍 (electroforming)이라는 추가적인 공정을 거친다. 이러한 일렉트로포밍은 전극을 구성하는 금속을 수 ㎚ 크기로 파쇄하여 유기층 사이로 이동시키는 공정이다(J. Phys. D: Appl.Phys., 35, 802 (2002)). 일릭트로포밍된 메모리 소자는 NDR (Negative Differential Resistance) 구간이 형성되며 메모리 특성을 갖게 된다. 그러나 이러한 일렉트로포밍은 금속 입자의 크기 및 크기 분포를 제어할 수 없기 때문에 소자 마다 물성의 차이가 나타나게 된다. 이와 같은 물성의 차이로 인해 구동 전압 및 구동 전류가 달라지고 동시에 메모리 거동도 달라져 재현성이 떨어지게 되므로, 제품화에 심각한 문제가 된다.
이러한 문제점을 해결하기 위하여 나노입자를 합성한 후 이를 고분자와 블렌딩하여 나노입자를 유기 절연층 내부에 분산하는 방법을 시도하기도 하였다(IBM, MRS meeting, 2004 spring). 그러나 나노 입자들이 상호 인력에 의해 서로 뭉쳐지면 나노 입자의 성질을 상실하기 때문에, 이러한 방법에서는 나노 입자간의 뭉침(aggregation)을 방지하기 위해 나노 입자의 합성 후에 고분자와 블렌딩하기 이전에 나노 입자의 표면을 캡슐화(encapsulation) 하는 공정을 거쳐야만 한다. 이러한 캡슐화 공정은 수일 이상 시간이 오래 걸리고 나노 입자를 매질에 분산시킬 때 다시 뭉쳐질 가능성도 있으며, 다량의 용매를 사용하여 환경 오염의 문제를 야기하는 문제점을 가진다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 전도성 입자의 이온 용액(ionic solution)을 이용하는 인-시츄 (in-situ) 분산 방법에 의해 전도성 나노 입자를 유기물 내부에 신속하고 균일하게 분산시킬 수 있는 비휘발성 유기 메모리 소자의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 환경 친화적이고 저전압 구동이 가능한 메모리 소자를 제조할 수 있는 비휘발성 유기 모리 소자의 제조방법을 제공하는 것이다. 상술한 목적을 달성하기 위한 본 발명의 하나의 양상은 상부 전극과 하부 전극 사이에 메모리층을 포함하는 유기 메모리를 제조함에 있어서, 상하부 전극 사이의 유기물에 전도성 입자를 이온 상태로 분산시킨 후 이를 유기물 내에서 환원시켜 전도성 나노 입자를 형성함으로써 메모리층을 형성하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법에 관계한다.
본 발명의 다른 양상은 상술한 본 발명의 방법에 의해 제조된 비휘발성 유기 메모리 소자에 관계한다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
하나의 양상에서, 본 발명은 상부 전극과 하부 전극 사이에 메모리층이 샌드위치 되어 있는 비휘발성 유기 메모리 소자의 제조방법에 관한 것으로, 두 전극 사이의 유기물에 이온 상태의 전도성 입자를 분산시킨다음 이를 유기물 내에서 환원하여 나노입자를 형성하는 것을 특징으로 한다. 이러한 전도성 입자의 인-시츄 (in-situ) 분산 방법에 의해 메모리층을 형성하는 경우에는 먼저 하부 전극이 형성 된 기판 위에 유기물을 코팅한다. 즉, 고분자를 녹인 용액을 기판 위에 스핀 코팅하고나서 베이킹하여 유기물층을 형성한다. 이 때, 유기물층은 단층 또는 2층 이상의 다층으로 구성할 수 있고, 유기물층을 다층으로 형성하는 경우에는 임의의 하나의 층에만 전도성 나노 입자를 분산시킬 수 있다.
이어서 유기물층이 형성된 기판을 전도성 입자의 이온 용액(ionic solution)에 소정 시간 동안 침지시켜 전도성 나노 입자의 이온이 고분자 내부로 분산되게 한다. 다음으로 전단계에서 수득된 소자를 환원제로 처리하여 메모리층을 형성한다.
본 발명에서 사용가능한 유기물은 바람직하게는 금속 이온과 특이적으로 상호작용할 수 있는 고분자를 모두 포함한다. 이러한 고분자의 구체적인 예는 폴리(n-비닐피리딘), 폴리(디메틸실록산), 폴리(에틸렌-옥사이드), 폴리(아크릴산), 폴리(메틸아크릴산), 폴리(스티렌-술폰산), 폴리(시클로펜타디에닐메틸-노르보넨), 폴리(아미노애시드)를 포함하나, 반드시 이들로 국한되는 것은 아니다.
본 발명에서 사용되는 유기물의 종류를 바꾸면 여러 가지 다른 특성의 메모리 소자를 수득할 수 있다. 예를 들어, 유기물로서 폴리(스티렌-비닐피리딘) 랜덤 공중합체를 사용하면 비닐피리딘기의 양에 따라 나노입자의 크기 및 농도를 조절할 수 있다. 또한 비닐피리딘이 아닌 다른 관능기를 가진 고분자를 이용하면 금속 이온의 종류를 다양하게 할 수 있다. 또한 폴리(스티렌-b-비닐피리딘) 블록 공중합체를 사용하면 상하부 전극 사이의 유기물을 다층 (multi layer)으로 만들어서 금속 나노 입자를 그 중 한 층에만 분산시킬 수 있다.
본 발명에서 상기 전도성 나노 입자는 금속, 금속 산화물, 반도체, 전도성 고분자, 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 1종 이상이다. 금속의 경우에는 염 형태로 되어 극성 용매에 녹는 금속이면 어느 금속이나 사용할 수 있다. 이러한 금속의 예들은 Au, Ag, Cu, Al, Ti, Pd, Ca, Pt, Pb, Zn, Ph, Co, Ni, Cd, Fe 등을 단독으로 사용하거나 혹은 혼합하여 사용할 수 있다.
본 발명에서 전도성 나노 입자의 이온 용액은 HAuCl4, LiAuCl4,AuCl3, Au(PMe3)Me, H2PtCl6, Pt(Cp)Me3, PbCl2, ZnCl2, Cu(OAc)2, Cu(ClO4)2, Na2PdCl4, Pd(Cp)PA, Pd(OAc)2, Rh(OAc)2, CoCl2, Co2(CO)8, NiCl2, AgOAc, AgClO4, AgNO3, Cd(ClO4)2, CdMe2, Pb(ClO4)2, PbEt4, PbCl2, ZnEt2, Cu(OAc)2, CoCl2, FeCl2, FeCl2/FeCl3 로 구성되는 그룹으로부터 선택되는 1종을 극성 용매에 용해시킨 것을 사용할 수 있는데, 반드시 이들로 제한되는 것은 아니다.
본 발명에서 사용가능한 환원제의 예들은 NaBH4, LiBH4, LiAlH4, LiBEt 3H, 알킬실란, 래니 니켈(Raney Ni), Pd+H2, FeCl3, H2S, 히드라진, SnCl2 +HCl을 포함하나 반드시 이들로 제한되는 것은 아니다.
본 발명에서 사용되는 유기물은 내부에 금속 이온과 상호작용할 수 있는 반응기를 가지고 있는 것들을 모두 포함하는데, 바람직하게는 아민기를 포함하는 고 분자이다. 예를 들어, 폴리비닐피리딘의 피리딘은 3급 아민기로서 Au3+ 이온이 복합될 수 있는 사이트로 작용한다. 따라서 기판에 유기물을 코팅하여 유기물층을 형성하고나서 금속이온을 포함하는 용액(여기서는 HAuCl4)에 담그면 금속 이온이 고분자 내부로 분산되어 피리딘 유니트와 복합체를 이루게 된다. 이러한 메모리 소자를 환원제로 처리하면 Au3+ 이온들이 환원되면서 나노입자가 형성된다. 이러한 반응은 용액이 아닌 고체 내부에서 일어나기 때문에 Au 이온들이 확산되는 거리에 한계가 있으므로 Au 나노입자의 크기가 균일하게 된다. 이러한 전도성 나노입자는 상하 전극 사이에서 전하 포획 사이트로 작용하고 그 결과 본 발명의 방법에 의해 제조되는 메모리 소자는 우수한 메모리 특성을 보인다.
본 발명에서 메모리층(20)은 스핀 코팅, 잉크젯 프린팅, 롤코팅(roll-to-roll coating), 열증착법 등의 방법에 의해 형성될 수 있다. 메모리층(20)의 두께는 바람직하게 약 50 내지 3000 Å이다. 스핀 코팅시 사용가능한 용매로는 아세톤, 사이클로펜탄온, 사이클로헥산온, 메틸에틸케톤 에틸셀로솔브아세테이트, 부틸아세테이트, 에틸렌글리콜, 톨루엔, 크실렌 클로로포름, 테트라하이드로퓨란, 다이메틸포름아미드, 클로로벤젠 및 아세토니트릴 중에서 단독적으로 선택해 사용하거나 2종 이상을 취해 임의의 비율로 배합하여 사용할 수 있다.
본 발명에서 상부 전극(10) 및 하부 전극(30)은 금속, 금속 합금, 금속 질화물 (metal nitrides), 산화물, 황화물, 탄소 및 전도성 폴리머, 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 하나 이상의 전기 전도성 재료를 포함한다. 구체적인 전극 재료는 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 티타늄(Ti), 텅스텐(W), 인듐틴옥사이드(ITO), 철, 칼륨, 아연, 마그네슘을 포함하나, 반드시 이들로 국한되는 것은 아니다. 본 발명에서 전극이 유기 재료로 형성되는 경우에는 메모리 소자 전체가 유기 재료로 구성된 완전한 유기 메모리를 수득할 수 있다.
상기 전도성 폴리머의 구체적인 예로는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 및 이들의 유도체와 같은 페틸폴리아세틸렌 폴리머 및 폴리티오펜을 포함한다.
상기 전극은 열증착과 같은 증착법, 스퍼터링, e-빔 증발(e-beam evaporation), 스핀 코팅 등과 같은 종래의 방법에 의해 형성될 수 있다.
본 발명의 다른 구현예에서는, 금속 이온을 발생하는 유기물이 하부 전극을 손상시키는 것을 방지하기 위하여 하부(10) 전극 위에 배리어층 (barrier layer)을 추가로 형성할 수 있다. 이러한 배리어층은 SiOx, AlOx, NbOx, TiOx , CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 물질을 포함하고, 바람직하게는 SiO2, Al2O3, Cu2O, TiO2, BN, V 2O3로 구성되는 그룹으로부터 선택되는 물질을 포함한다. 본 발명에서 배리어층은 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET 등의 유기 재료로도 형성될 수 있다. 배리어층의 두께는 20 내지 300 Å 범위 내인 것이 바람직하다.
본 발명의 다른 양상은 본 발명의 방법에 의해 제조된 비휘발성 유기 메모리 소자에 관계한다. 본 발명의 방법에 의해 제조되는 비휘발성 유기 메모리 소자는, 도 2에 도시된 바와 같이, 상부 전극(10)과 하부 전극(30) 사이에 메모리층(20)이 샌드위치 되어 있는 구조를 가지고 있다. 본 발명의 메모리 소자(100)에서는 유기물 내부에 균일하게 분산된 전도성 나노 입자들이 전하 포획 사이트(charge trapping site)로 이용되어 메모리 소자에 전압을 인가하면 메모리층(20)의 저항 값이 쌍안정성을 나타내어 메모리 특성을 시현한다. 본 발명에 의한 메모리 소자는 메모리층(20)의 전기적 저항의 변화에 기초해서 정보를 저장하는 것으로 비휘발성 특성을 나타내어, 휴대용 단말기, 각종 스마트카드, 전자 화폐, 디지털 카메라, 게임용 메모리, MP3 플레이어 등에 응용될 수 있다.
이하에서 실시예를 들어 본 발명에 관하여 더욱 상세하게 설명하나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해석되어서는 안 된다.
실시예 1
하부 전극으로서 알루미늄을 증착시킨 유리 기판 위에 폴리(스티렌-b-비닐피리딘)(각 블록의 분자량 57000)를 녹인 용액을 스핀 코팅하고나서 120℃에서 20분간 베이킹하였다. 이어서 코팅된 기판을 1wt% HAuCl4 에탄올 용액에 약 1분간 담근 다음 탈이온수로 수차례 세척하였다. 이어서 1wt% NaBH4 메탄올 용액에 약 15초 담근 다음 탈이온수로 수차례 세척하고 60℃ 진공 분위기하에서 밤새 건조시켰다. 건조 후 표면을 측정해 보니 용액은 평탄한 표면을 거칠게 만들지는 않는 것을 확인되어, 전극 형성에 적합하였다. 여기에 상부 전극으로 알루미늄 전극을 열증발법 (thermal evaporation)에 의해 증착하여 본 발명에 의한 비휘발성 유기 메모리 소자를 제조하였다. 이 때 메모리층의 두께는 15~100 ㎚, 전극의 두께는 50~100 nm로 하고 각각 알파-스텝 프로필로미터 (Alpha-Step profilometer)에 의해 측정하였다. 전극의 두께는 quartz crystal monitor를 통하여 조절하였다.
본 실시예에서 제작된 소자의 전류-접압 특성 곡선(I-V curve)을 도 3에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 3을 참고하면, 첫 번째 바이어스 스윕(sweep)에서는, 2.2 V 부근에서 전류가 급격히 증가하면서 세트(set) 상태가 되고 3.4V에서 전류가 급격히 감소하면서 리셋(reset) 상태가 되었다. 세트 상태와 리셋 상태 간의 전류는 2 오더(order)의 큰 차이를 보였다. 이 소자를 세트(set) 상태에서 전압을 제거한 후, 두 번째 스윕하면 낮은 전압에서도 높은 전류 상태를 유지하였다. 이러한 결과를 통해서 본 발명의 메모리 소자는 동일한 인가 전압에서 두 종류의 저항값을 가지는 쌍 안정성(bistability)을 나 타내었다. 이러한 두 가지 다른 저항 상태는 낮은 기록(reading) 전압으로 판독 가능하므로 이 소자는 메모리 소자로 이용할 수 있음을 확인할 수 있었다.
실시예 2
하부 전극으로서 알루미늄을 열증발법에 의해 증착시킨다음 여기에 배리어층 (PMMA)을 20nm 두께로 스핀코팅하였다. 이어서 배리어층이 형성된 유리 기판 위에 폴리(스티렌-b-비닐피리딘)(각 블록의 분자량 57000)를 녹인 용액을 스핀 코팅하고나서 120℃에서 20분간 베이킹하여 유기물층을 형성하였다. 다음으로 유기물이 코팅된 기판을 1wt% Au(PMe3)Me 에탄올 용액에 약 1분간 담근 다음 탈이온수로 수차례 세척하였다. 이어서 1wt% LiBH4 메탄올 용액에 약 15초 담근 다음 탈이온수로 수차례 세척하고 60℃ 진공 분위기하에서 밤새 건조시켰다. 여기에 상부 전극으로 알루미늄 전극을 열증발법에 의해 증착하여 본 발명에 의한 비휘발성 유기 메모리 소자를 제조하였다. 이 때 메모리층의 두께는 15~100 ㎚, 전극의 두께는 50~100 nm이고 각각 알파-스텝 프로필로미터 (Alpha-Step profilometer)에 의해 측정하였다. 증착되는 전극의 두께는 quartz crystal monitor를 통하여 조절하였다.
상기 과정에 의해 제작된 소자의 전류-접압 특성 곡선(I-V curve)을 도 4에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 4의 결과는 본 발명의 메모리 소자의 쌍안전성 및 그의 비휘발성 메모리 소자로서의 유용성을 입 증한다.
본 발명의 방법에 의하면 나노 입자의 캡슐화를 생략할 수 있어 유기 메모리 소자의 제조 공정을 대폭 단순화할 수 있고, 공정 시간을 캡슐화에 의한 방법에 비해 약 1/50 ~ 1/200로 단축할 수 있다. 또한 합성 과정에서 들어가는 용매 등을 줄일 수 있어서 제작 방법이 환경 친화적이고, 일렉트로포밍을 사용하는 방법에 비해 재현성이 높다. 본 발명의 방법에 의해 제조되는 메모리 소자는 구동 전압을 획기적으로 줄일 수 있기 때문에 저전력 특성이 요구되는 휴대용 전자기기에 적합하다.
이상에서 바람직한 구현예를 예로 들어 설명하였으나, 본 발명은 본 발명의 보호범위를 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있으므로, 이러한 다양한 변형예도 본 발명의 보호 범위에 포함되는 것으로 해석되어야 한다.

Claims (19)

  1. 상부 전극과 하부 전극 사이에 메모리층을 포함하는 유기 메모리를 제조함에 있어서, 두 전극 사이의 유기물에 전도성 입자를 이온 상태로 분산시킨 후 이를 유기물 내에서 환원시켜 전도성 나노 입자를 형성함으로써 메모리층을 형성하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  2. 제 1항에 있어서, 상기 방법이
    하부 전극이 형성된 기판 위에 유기물층을 형성하는 단계;
    유기물층이 형성된 기판을 전도성 입자의 이온 용액에 침지시키는 단계;
    전단계에서 수득한 기판을 환원제로 처리하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  3. 제 1항에 있어서, 상기 전도성 입자가 금속, 금속 산화물, 반도체, 전도성 고분자, 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  4. 제 2항에 있어서, 상기 전도성 입자의 이온 용액이 HAuCl4, LiAuCl4,AuCl3, Au(PMe3)Me, H2PtCl6, Pt(Cp)Me3, PbCl2, ZnCl2, Cu(OAc)2, Cu(ClO4)2, Na2PdCl4, Pd(Cp)PA, Pd(OAc)2, Rh(OAc)2, CoCl2, Co2(CO)8, NiCl2, AgOAc, AgClO4, AgNO3, Cd(ClO4)2, CdMe2, Pb(ClO4)2, PbEt4, PbCl2, ZnEt2, Cu(OAc)2, CoCl2, FeCl2, FeCl2/FeCl3 로 구성되는 그룹으로부터 선택되는 1종을 극성 용매에 용해시킨 것임을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  5. 삭제
  6. 제 1항에 있어서, 상기 유기물은 폴리(n-비닐피리딘), 폴리(디메틸실록산), 폴리(에틸렌-옥사이드), 폴리(아크릴산), 폴리(메틸아크릴산), 폴리(스티렌-술폰산), 폴리(시클로펜타디에닐메틸-노르보넨) 및 폴리(아미노애시드)로 구성되는 그룹으로부터 선택되는 단독 중합체 또는 공중합체인 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  7. 제 1항에 있어서, 상기 유기물이 아민기를 포함하는 고분자인 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  8. 제 7항에 있어서, 상기 아민기를 갖는 고분자가 비닐피리딘기를 갖는 단일 또는 공중합 고분자인 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  9. 제 8항에 있어서, 상기 공중합 고분자는 랜덤 혹은 블록 공중합체임을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  10. 제 2항에 있어서, 상기 환원제가 NaBH4, LiBH4, LiAlH4, LiBEt3H, 알킬실란, 래니 니켈(Raney Ni), Pd+H2, FeCl3, H2S, 히드라진, SnCl2와 HCl의 혼합물로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  11. 제 2항에 있어서, 상기 유기물층 형성 단계가 유기물층을 단층 또는 다층으로 구성하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  12. 제 1항에 있어서, 상기 메모리층의 두께를 50 내지 3000 Å으로 조절하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  13. 제 1항에 있어서, 상기 전극은 금속, 금속 산화물, 전도성 폴리머, 및 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  14. 제 13항에 있어서, 상기 전극은 금, 은, 철, 백금, 알루미늄, 인듐틴옥사이드, 칼륨, 아연, 마그네슘으로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  15. 제 1항에 있어서, 상기 방법이 하부 전극 위에 배리어 층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  16. 제 15항에 있어서, 상기 배리어층이 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 무기 재료 또는 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET로 구성되는 그룹으로부터 선택되는 유기 재료를 포함하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  17. 제 16항에 있어서, 상기 배리어층이 SiO2, Al2O3, Cu2O, TiO 2, BN, V2O3로 구성되는 그룹으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  18. 제 15항에 있어서, 상기 배리어층의 두께를 20 내지 300 Å로 조절하는 것을 특징으로 하는 비휘발성 유기 메모리 소자의 제조방법.
  19. 제 1항 또는 제 2항의 방법에 의해 제조된 비휘발성 유기 메모리 소자.
KR1020040111926A 2004-12-24 2004-12-24 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자 KR101114770B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040111926A KR101114770B1 (ko) 2004-12-24 2004-12-24 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
US11/214,724 US7405167B2 (en) 2004-12-24 2005-08-31 Method of manufacturing nonvolatile organic memory device and nonvolatile organic memory device manufactured by the same
JP2005371704A JP2006186363A (ja) 2004-12-24 2005-12-26 不揮発性有機メモリ素子の製造方法およびこの不揮発性有機メモリ素子の製造方法により製造された不揮発性有機メモリ素子
CNA2005101216292A CN1832218A (zh) 2004-12-24 2005-12-26 非易失性有机存储器件的制法及其制备的存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040111926A KR101114770B1 (ko) 2004-12-24 2004-12-24 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자

Publications (2)

Publication Number Publication Date
KR20060073078A KR20060073078A (ko) 2006-06-28
KR101114770B1 true KR101114770B1 (ko) 2012-03-05

Family

ID=36612234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040111926A KR101114770B1 (ko) 2004-12-24 2004-12-24 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자

Country Status (4)

Country Link
US (1) US7405167B2 (ko)
JP (1) JP2006186363A (ko)
KR (1) KR101114770B1 (ko)
CN (1) CN1832218A (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100630437B1 (ko) * 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR101102157B1 (ko) * 2005-09-16 2012-01-02 삼성전자주식회사 금속 나노 입자를 이용한 휘발성 음저항 소자
JP5201853B2 (ja) * 2006-03-10 2013-06-05 株式会社半導体エネルギー研究所 半導体装置
CN102222765B (zh) * 2006-03-10 2012-12-12 株式会社半导体能源研究所 存储元件以及半导体器件
KR101390011B1 (ko) * 2006-05-22 2014-04-29 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches
WO2008059940A1 (en) * 2006-11-17 2008-05-22 Semiconductor Energy Laboratory Co., Ltd. Memory element and method for manufacturing the same, and semiconductor device
KR101485926B1 (ko) 2007-02-02 2015-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억장치
US8283724B2 (en) * 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
TWI339895B (en) * 2007-05-09 2011-04-01 Ind Tech Res Inst Organic non-volatile memory material and memory device utilizing the same
JP2009098009A (ja) * 2007-10-17 2009-05-07 Fujifilm Corp 蛍光検出装置およびその装置に使用される微小開孔金属薄膜の作製方法
US8946672B2 (en) 2009-11-11 2015-02-03 Nec Corporation Resistance changing element capable of operating at low voltage, semiconductor device, and method for forming resistance change element
KR101295888B1 (ko) * 2010-05-10 2013-08-12 한국전자통신연구원 저항형 메모리 장치 및 그 제조 방법
KR101420720B1 (ko) * 2011-08-26 2014-07-28 한남대학교 산학협력단 전도성 고분자를 포함하는 비휘발성 메모리 소자 및 그 제조 방법
CN102610755B (zh) * 2012-03-26 2014-03-26 北京大学 一种超低功耗有机阻变存储器件及其制备方法
CN102723434B (zh) * 2012-05-29 2015-03-18 中国科学院宁波材料技术与工程研究所 一种电阻型随机存储器的存储单元及其制备方法
US9035272B2 (en) 2013-01-16 2015-05-19 Hewlett-Packard Development Company, L.P. Nanoparticle-based memristor structure
CN106601912A (zh) * 2016-12-16 2017-04-26 深圳大学 一种基于高分子复合材料的存储器及其制备方法
CN110504359A (zh) * 2019-08-27 2019-11-26 电子科技大学 基于掺银氮氧化硅和氧化钽的忆阻突触器件及制备方法
CN110444661A (zh) * 2019-08-27 2019-11-12 电子科技大学 基于掺银氮氧化硅和氧化铝的忆阻突触器件及制备方法
CN110400873A (zh) * 2019-08-27 2019-11-01 电子科技大学 基于SiOx:Ag/TiOx双阻变层的忆阻突触器件及方法
CN110459675A (zh) * 2019-08-27 2019-11-15 电子科技大学 基于SiOx:Ag/TaOx双阻变层的忆阻突触器件及方法
CN110444662A (zh) * 2019-08-27 2019-11-12 电子科技大学 基于SiOx:Ag/AlOx双阻变层的忆阻突触器件及方法
CN110504358A (zh) * 2019-08-27 2019-11-26 电子科技大学 基于掺银氮氧化硅和氧化钛的忆阻突触器件及制备方法
CN111009611B (zh) * 2019-11-13 2022-07-12 浙江师范大学 有机无机杂化纳米薄膜阻变存储器的制备方法
KR102505277B1 (ko) 2020-09-23 2023-03-02 한양대학교 산학협력단 전자 시냅스 소자 및 이의 제조 방법
CN112750951B (zh) * 2020-12-28 2023-01-10 山东科技大学 一种基于有机溶液的柔性忆阻器及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
JP2004300282A (ja) 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 薄層金属微粒子分散膜作製方法、及び、薄層金属微粒子分散膜

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295882A (ja) 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
JP2002163057A (ja) 2000-11-29 2002-06-07 Canon Sales Co Inc 対象オブジェクトの作成／編集方法及び対象オブジェクト作成／編集装置並びに記憶媒体
WO2002091496A2 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159620A (en) 1997-03-31 2000-12-12 The Regents Of The University Of California Single-electron solid state electronic device
JP2004300282A (ja) 2003-03-31 2004-10-28 Fuji Photo Film Co Ltd 薄層金属微粒子分散膜作製方法、及び、薄層金属微粒子分散膜

Also Published As

Publication number Publication date
US7405167B2 (en) 2008-07-29
KR20060073078A (ko) 2006-06-28
JP2006186363A (ja) 2006-07-13
CN1832218A (zh) 2006-09-13
US20060141703A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
KR101114770B1 (ko) 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
KR101390011B1 (ko) 유기 메모리 소자 및 그의 제조방법
KR101221789B1 (ko) 유기 메모리 소자 및 그의 제조방법
KR100752962B1 (ko) 전계 프로그래밍가능 막에 기초한 메모리 디바이스
KR101067582B1 (ko) 메모리 소자의 다중 상태 구동 방법
US20040159835A1 (en) Memory device
KR100913903B1 (ko) 양자점을 이용하는 메모리 소자
KR20060070716A (ko) 유기 메모리 소자 및 제조 방법
Ouyang Emerging Resistive Switching Memories
US7635859B2 (en) Memory device including dendrimer
US8394666B2 (en) Organic memory devices and methods of fabricating such devices
KR101224768B1 (ko) 유기 메모리 소자 및 그의 제조방법
KR101651510B1 (ko) 비휘발성 메모리 장치 및 이의 제조 방법
KR101199688B1 (ko) 페로센 함유 전도성 고분자, 이를 이용한 유기 메모리 소자및 그의 제조방법
KR100939543B1 (ko) 패턴형성용 고분자 및 이를 이용한 유기메모리 소자
US10615227B2 (en) Spherical complementary resistance switchable filler and nonvolatile complementary resistance switchable memory comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 9