KR101221789B1 - 유기 메모리 소자 및 그의 제조방법 - Google Patents

유기 메모리 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR101221789B1
KR101221789B1 KR1020060136287A KR20060136287A KR101221789B1 KR 101221789 B1 KR101221789 B1 KR 101221789B1 KR 1020060136287 A KR1020060136287 A KR 1020060136287A KR 20060136287 A KR20060136287 A KR 20060136287A KR 101221789 B1 KR101221789 B1 KR 101221789B1
Authority
KR
South Korea
Prior art keywords
organic memory
electrode
memory device
layer
organic
Prior art date
Application number
KR1020060136287A
Other languages
English (en)
Other versions
KR20080061495A (ko
Inventor
주원제
최성재
최재영
이광희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060136287A priority Critical patent/KR101221789B1/ko
Priority to US11/790,178 priority patent/US8017939B2/en
Priority to CNA2007101543185A priority patent/CN101212021A/zh
Priority to JP2007269165A priority patent/JP2008166710A/ja
Publication of KR20080061495A publication Critical patent/KR20080061495A/ko
Application granted granted Critical
Publication of KR101221789B1 publication Critical patent/KR101221789B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/11Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50Resistive cell structure aspects
    • G11C2213/55Structure including two electrodes, a memory active layer and at least two other layers which can be a passive or source or reservoir layer or a less doped memory active layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 유기 메모리 소자에 있어서, 제 1전극과 유기 메모리층 사이에 금속나노입자층을 포함하는 것을 특징으로 하는 유기 메모리 소자 및 그의 제조방법에 관한 것이다. 본 발명의 유기 메모리 소자는 양전압 만을 사용하여 메모리 소자의 구동이 가능하므로 한 개의 다이오드와 한 개의 저항체를 포함하는 1D1R 구조에 의해 패시브 매트릭스를 구현하여 고집적, 초고속, 고용량, 저소비전력, 저가격 특성을 시현할 수 있다.
금속 필라멘트, 유기 메모리, 유기 메모리층, 금속나노입자층, 전기전도성 유기물

Description

유기 메모리 소자 및 그의 제조방법{ORGANIC MEMORY DEVICE AND PREPARATION METHOD THEREOF}
도 1은 본 발명의 일실시예에 의한 유기 메모리 소자(메모리 셀)의 단면 개략도이다.
도 2는 본 발명의 일실시예에 의한 유기 메모리 소자의 메모리 매트릭스의 개략사시도이다.
도 3은 본 발명의 다른 실시예에 의한 유기 메모리 매트릭스의 단면 개략도이다.
도 4는 본 발명의 일실시예에 의한 유기 메모리 매트릭스의 단면 개략도이다.
도 5는 본 발명의 유기 메모리 소자에서 스위칭이 일어나는 메커니즘을 설명하기 위한 모식도이다.
도 6은 비교예에서 제조된 종래의 유기 메모리 소자의 단면 개략도이다.
도 7a는 실시예 1에서 수득된 유기 메모리 소자의 금속 나노입자층 부분의 평면 사진(SEM)이고, 도 7b는 측단면 사진(TEM)이다.
도 8a 및 도 8b는 실시예 및 비교예에서 제조된 메모리 소자의 구동시에 인가된 전압을 보여주는 도면으로, 도 8a는 바이폴라 방식으로 양전압과 음전압을 이용하여 구동하는 경우이고, 도 8b는 유니폴라 방식으로 양전압만을 이용하여 구동한 예의 도면이다.
도 9a는 비교예 1에서 수득된 유기 메모리 소자의 스위칭 사이클에 따른 구동전압과 저항의 변화를 나타낸 그래프이고, 도 9b는 상기 유기 메모리 소자의 스위칭 사이클에 따른 저항 상태의 변화를 나타낸 그래프이다.
도 10a는 비교예 2에서 수득된 유기 메모리 소자의 스위칭 사이클에 따른 구동전압과 저항의 변화를 나타낸 그래프이고, 도 9b는 상기 유기 메모리 소자의 스위칭 사이클에 따른 저항 상태의 변화를 나타낸 그래프이다.
도 11a는 실시예 1에서 수득된 유기 메모리 소자의 스위칭 사이클에 따른 구동전압과 저항의 변화를 나타낸 그래프이고, 도 11b는 실시예 1에서 수득된 유기 메모리 소자의 스위칭 사이클에 따른 저항 상태의 변화를 나타낸 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 기판 20: 제 1 전극
25: 배리어층 30: 금속나노입자층 
40: 유기 메모리층 50: 제 1 전극
본 발명은 유기 메모리 소자 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 제 1 전극과 제 2 전극 사이에 유기 메모리층과 금속나노입자층을 포함하는 것을 특징으로 하는 유기 메모리 소자 및 그의 제조방법에 관한 것이다.
        최근 정보통신 산업과 휴대용 정보 기기의 비약적인 발전에 따라 대용량 비휘발성 메모리 소자에 대한 요구가 증가하고 있다. 현재 이러한 비휘발성 메모리 소자는 실리콘 재료에 기반을 둔 플래시 메모리 (flash memory)가 주류를 이루고 있으나, 기존의 플래시 메모리는 기록/소거 횟수가 제한되고, 기록 속도가 느리며, 고집적, 소형화가 곤란한 등의 기술적 한계가 드러남에 따라서 다양한 형태의 차세대 비 휘발성 메모리 소자에 대한 연구가 진행되고 있다.
일례로 메모리 소자의 메모리층 재료로 유기물 및 고분자를 사용하여, 기존의 실리콘 메모리 소자의 물리적인 한계를 극복하고, 초고속, 고용량, 저소비전력, 저가격 특성을 갖는 차세대 비휘발성 메모리 소자를 구현하기 위한 기술의 개발이 활발하게 진행되고 있다.
이러한 유기물 및 고분자를 이용하는 유기 메모리 소자들의 스위칭 방식은 유기물 내에 금속 나노입자를 포함하여 전자의 포획에 의해서 저항의 변화를 유도하는 방식, 메모리 소자가 이온성 염(ionic salts)을 전도성 고분자에 포함하여 이온의 분포에 따라 저항의 변화를 유도하는 방식, 유기 메모리층 내에서의 금속필라멘트의 형성 및 단락을 제어하는 방식, 유기 메모리층 내의 분자 구조의 형태 변화 및 산화ㆍ환원 상태의 변화를 이용하는 방식 등 여러 가지 방식이 있다.
두 전극 사이에 존재하는 유기 메모리층 내에서의 금속 필라멘트의 형성 및 단락에 의해 저항의 변화가 발생하는 유기 메모리 소자(금속 필라멘트 메모리로도 불리운다)는 이러한 차세대 메모리 소자의 하나로 연구되고 있다. 유기 메모리 소자에서는 금속 필라멘트의 형성시 온 상태(저저항 상태)가 되고, 필라멘트의 단락시 오프 상태(고저항 상태)가 된다. 이러한 유기 메모리 소자에서 메모리 셀에 정보를 기록하는 경우에는 임계값을 초과하는 전압 또는 펄스 신호를 인가하고, 메모리 셀로부터 정보를 읽어 들이는 경우에는 임의의 극성을 가진 전압 또는 전계가 인가된다. 한편, 메모리 셀에 기록된 정보를 소거하는 경우에는 기록 신호의 극성에 반대되는 극성을 가진 전압 또는 펄스가 인가된다.
이와 같이 기존의 유기 메모리 소자는 양전압과 음전압을 모두 사용해야만 구동이 가능하기 때문에, 다수의 트랜지스터를 사용해야 하고, 따라서 한 개의 다이오드와 한 개의 저항체를 포함하는 1D1R 구조의 메모리 소자를 구현할 수 없으므로 메모리 소자의 소형화 및 고집적화를 달성하기 어려운 문제점이 있었다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 양전압 만을 사용하여 세트 스위칭 또는 리셋 스위칭을 할 수 있어서 1D1R 구조의 구현이 가능한 유기 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 짧은 저항/임피던스 스위칭시간, 낮은 동작 전압, 저비용, 고신뢰도, 긴수명, 3차원 패킹(packing) 가능성, 관련된 저온 프로세싱, 저중량, 고밀도/고집적 유기 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 제조 공정을 단순화하여 제조 비용을 절감할 수 있는 유기 메모리 소자의 제조방법을 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은
제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 유기 메모리 소자에 있어서, 상기 유기 메모리층과 제 1 전극 사이에 금속나노입자층을 포함하는 것을 특징으로 하는 유기 메모리 소자에 관한 것이다.
하나의 실시예에서, 본 발명의 유기 메모리 소자는
제 1 전극;
상기 제 1 전극 위에 형성된 금속나노입자층;
상기 금속나노입자층 위에 형성된 헤테로 원자를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층; 및
제 2 전극을 포함하는 것을 특징으로 한다.
본 발명에서 금속나노입자층을 구성하는 금속 나노입자의 크기는 특별히 제한되는 것은 아니나, 바람직하게 1 nm 내지 10nm의 범위 내이다. 이러한 금속나노입자의 예들은 금, 은, 동, 백금, 팔라듐, 텅스텐, 니켈, 탄탈륨, 비스무스, 납, 주석, 아연, 티타늄, 알루미늄 및 이들의 합금으로 구성되는 군으로부터 선택되는 1종 이상의 금속나노입자를 포함하나, 반드시 이들로 제한되는 것은 아니다.
본 발명에서 상기 유기 메모리층의 전기전도성 유기물의 전기전도도는 10-12 S/㎝ 이상인 것이 바람직하고, 상기 헤테로 원자는 S 또는 N이다.
상기 전기전도성 유기물은 폴리머, 단분자, 올리고머, 이오노머(ionomer) 또는 덴드리머이고, 폴리머로는 호모폴리머, 랜덤 코폴리머, 그라프트 코폴리머, 스타 블록 코폴리머와 같은 코폴리머, 서로 상이한 폴리머들의 혼합물, 또는 폴리머와 기능성 모노머(functional monomer)의 혼합물을 사용할 수 있다.
본 발명에서 사용가능한 헤테로 원자를 포함하는 전기전도성 폴리머는 아닐린계 호모폴리머 또는 코폴리머, 피롤계 호모폴리머 또는 코폴리머, 및 비닐피리딘계 호모폴리머 또는 코폴리머일 수 있다. 이러한 전기전도성 폴리머의 예들은 폴리티오펜(polythiophene), 폴리(3-알킬)티오펜[poly(3-alkyl)thiophene], 폴리피롤 (polypyrrole:), 폴리실록산 카르바졸, 폴리이소시아나프탈렌(polyisothianapthelene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene), 폴리(3-헥실)티오펜 [poly(3-hexyl)thiophene], 및 폴리아닐린으로 구성되는 군으로부터 선택된 1 또는 2 이상의 폴리머를 포함하나, 반드시 이들로 제한되는 것은 아니다.
상술한 목적을 달성하기 위한 본 발명의 다른 양상은 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 메모리 소자를 제조함에 있어서,
기판 위에 제 1 전극을 형성하는 단계;
상기 제 1 전극 위에 금속나노입자층을 형성하는 단계;
상기 금속나노입자층 위에 헤테로 원자(heteroatom)를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층을 형성하는 단계; 및
제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 메모리 소자의 제조방법에 관한 것이다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
본 발명에서 "유기 메모리 소자"라 함은 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 메모리 소자로서, 유기 메모리층이 금속나노입자를 포함하여 전자의 포획에 의해서 저항의 변화를 유도하는 방식, 메모리 소자가 이온성 염(ionic salts)을 전도성 고분자에 포함하여 이온의 분포에 따라 저항의 변화를 유도하는 방식, 유기 메모리층 내에서의 금속필라멘트의 형성 및 단락을 제어하는 방식, 유기 메모리층 내의 분자 구조의 형태 변화 및 산화ㆍ환원 상태의 변화를 이용하는 방식의 메모리 소자를 모두 포함할 수 있다. 바람직하게, 본 발명의 유기 메모리 소자는 유기 메모리층 내에서의 금속필라멘트의 형성과 단락에 의해 저항의 변화를 유도하는 금속 필라멘트 메모리 소자일 수 있다.
유기 메모리층 내에서의 금속 필라멘트의 형성 및 단락에 의한 저항의 변화에 의해 스위칭 되는 메모리 소자를 의미한다.
본 발명의 하나의 양상에 의한 유기 메모리 소자는 제 1 전극과 제 2 전극 사이에 유기 메모리층이 샌드위치 되어 있고, 상기 유기 메모리층과 제 1 전극 사 이에 금속나노입자층을 포함하는 것을 특징으로 한다.
하나의 실시예에서, 본 발명의 유기 메모리 소자는 제 1 전극; 상기 제 1 전극 위에 형성된 금속나노입자층; 상기 금속나노입자층 위에 형성된 헤테로 원자를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층; 및 제 2 전극이 차례로 적층된 구조를 가질 수 있다. 본 발명의 유기 메모리 소자는 필요에 따라서 또 다른 층을 포함할 수 있다.
본 발명의 유기 메모리 소자에서 금속나노입자층은 전자주입장벽을 낮추어 유기 메모리층 내에서 금속 필라멘트의 형성을 용이하게 하고, 특히 제 1 전극의 표면이 산화되어 금속산화물이 생성되는 경우 전자 주입을 용이하게 하여 금속필라멘트가 규칙적으로 성장할 수 있게 한다.
그 위에 금속나노입자층이 존재하면 금속 필라멘트의 형성이 용이해진다.
메모리 소자를 동작시킬 때, 양 전압과 음 전압이 모두 사용되는 경우는 일반적으로 하나 이상의 트랜지스터를 사용하여 하나의 메모리 셀을 형성하게 된다. 즉, 하나의 트랜지스터와 하나의 저항체로 구성되는 1T1R 타입(1-transistor 1-resistor), 두 개의 트랜지스터와 하나의 저항체로 구성되는 2T1R 타입 (2-transistor 1-resistor)으로 하나의 메모리 셀을 구성하는데, 트렌지스터가 한 개 또는 두 개가 필요하므로 메모리 소자의 크기를 소형화할 수 없다. 이에 반해서, 본 발명의 유기 메모리 소자는 양 전압의 크기만 조절함으로 두 상태("0"과 "1") 사이의 스위칭이 가능하므로, 하나의 다이오드와 하나의 저항체로 구성되는 1D1R 소자로 구현이 가능하므로, 4F2의 셀 사이즈가 가능하여 고용량화가 가능하다.
또한 본 발명의 유기 메모리 소자는 측면 방향이 아니라 수직 방향으로 3차원 스태킹 구조(3D stacking structur)의 적층이 가능하므로 단일 면적 안에 더 많은 칩을 집적하여 고밀도/고집적 메모리 소자를 구현할 수 있다.
도 1은 본 발명의 일실시예에 의한 유기 메모리 소자의 단면 개략도이다.   도 1을 참고하면, 본 발명에 의한 유기 메모리 소자는 제 1 전극(20)과 제 2 전극(50) 사이에 유기 메모리층(40)이 샌드위치 되어 있다.   이러한 메모리 소자(100)에 전압을 인가하면 유기 메모리층(40)의 저항값이 쌍안정성을 나타내어 메모리 특성을 시현한다.   또한 이러한 메모리 특성은 유기 재료의 특성으로 인해 나타나는 것으로 전원이 꺼지더라도 그 성질을 그대로 유지하므로 본 발명의 유기 메모리 소자는 비휘발성 특성을 갖는다.
도 2에서, 본 발명에 따른 복수의 유기 메모리 소자(메모리 셀)을 포함하는 3 차원 유기 메모리 매트릭스가 도시된다. 도 3은 이러한 메모리 매트릭스의 단면을 도시한 것이다. 도 2 및 도 3에 도시된 바와 같이, 메모리 매트릭스는 유리 또는 실리콘 등의 적당한 기판(10) 위에 형성되고, 복수의 제 1 전극(20), 복수의 제 2 전극(50), 복수의 금속나노입자층(30) 및 복수의 유기 메모리층(40)을 포함한다. 이러한 메모리 매트릭스는 제 1 전극(20) 및 제 2 전극(50)의 사이에 유기 메모리층(40)이 형성되고, 제 1 전극(20)과 유기 메모리층(40) 사이에 금속나노입자층(30)이 형성되다. 이러한 구성에서는 제 1 전극(20)과 제 2 전극(50)이 교차하 는 지점에 형성되는 셀이 쌍안정성 특성을 제공한다.
상기 금속나노입자층(30)을 구성하는 금속 나노입자의 크기는 특별히 제한되는 것은 아니나, 바람직하게 1 nm 내지 10nm의 범위 내이다. 이러한 금속나노입자의 예들은 금, 은, 동, 백금, 팔라듐, 텅스텐, 니켈, 탄탈륨, 비스무스, 납, 주석, 아연, 티타늄, 알루미늄 및 이들의 합금으로 구성되는 군으로부터 선택되는 1종 이상의 금속나노입자를 포함하나, 반드시 이들로 제한되는 것은 아니다.
본 발명에서 기판(10)으로는 기존의 유기 또는 무기계 기판이 이용될 수 있고, 특히 플렉서블 기판(flexible substrate)이 이용될 수도 있다.   본 발명에서 상기 기판으로는 유리, 실리콘, 표면 개질 유리, 폴리프로필렌, 또는 활성화된 아크릴아미드 기판 등을 사용할 수 있으나, 반드시 이들로 제한되는 것은 아니다.
본 발명의 유기 메모리 소자의 스위칭 및 메모리 현상이 금속필라멘트의 형성 및 단락에 의해 나타나는 경우의 본 발명의 유기 메모리 소자의 동작 메커니즘을 도 5를 참조하여 설명하면 다음과 같다. 도 5는 본 발명의 유기 메모리 소자에서 스위칭이 일어나는 메커니즘을 설명하기 위한 모식도이다.
도 5를 참고하면, 본 발명의 유기 메모리 소자의 제 1 전극(20)과 제 2 전극(50) 사이에 양전압(positive voltage)을 인가하면, 제 2 전극(50)의 금속 성분이 유기 메모리층(40)의 유기물 내로 확산해 나아가고, 유기 메모리층(40)의 전기전도성 유기물의 헤테로 원자와 제 2 전극(50)으로부터 확산되는 금속이온이 서로 상호작용하여 복합체를 형성한다. 유기 메모리층(40)의 전기전도성 고분자의 헤테로 원자가 제 2 전극(50)으로부터 확산되어 오는 금속 이온에 대해서 염기 역할 을 하여 서로 복합체를 형성할 수 있도록 한다. 헤테로 원자는 고립전자쌍 (lone pair electrons)을 많이 가지고 있기 때문에 금속 이온과 잘 배위된다. 전기전도성 유기물의 작용에 의해 전극의 금속 이온이 유기물 중에 균일한 농도로 존재하게 되는데, 이때 전압을 반대로 인가하면, 즉 음전압을 인가하면 금속이온이 환원되어 금속 필라멘트가 형성된다.
본 발명에서 전기전도성 유기물의 전기전도도는 10-12 S/㎝ 이상이고, 헤테로 원자는 S 또는 N인 것이 바람직하다. 본 발명에서 헤테로 원자를 포함하는 전기전도성 유기물은 폴리머, 단분자, 올리고머, 이오노머 또는 덴드리머일 수 있다.
헤테로 원자를 포함하는 전기전도성 유기물이 폴리머인 경우에는 호모폴리머 또는 랜덤 코폴리머, 그라프트 코폴리머, 스타 블록 코폴리머와 같은 코폴리머이거나 서로 상이한 폴리머들의 혼합물, 또는 폴리머와 하나 이상의 기능성 모노머(functional monomer)의 혼합물일 수 있다.
본 발명에서 사용가능한 헤테로 원자를 포함하는 전기전도성 폴리머로는 아닐린계 호모폴리머 또는 코폴리머, 피롤계 호모폴리머 또는 코폴리머, 및 비닐피리딘계 호모폴리머 또는 코폴리머를 예로 들 수 있다. 이러한 헤테로 원자를 포함하는 전기전도성 유기물의 구체적인 예들은 폴리티오펜(polythiophene), 폴리(3-알킬)티오펜[poly(3-alkyl)thiophene], 폴리피롤 (polypyrrole:), 폴리실록산 카르바졸, 폴리이소시아나프탈렌(polyisothianapthelene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene), 폴리(3-헥실)티오펜 [poly(3-hexyl)thiophene], 폴리아닐린 및 이들의 혼합물을 포함하나, 반드시 이들로 제한되는 것은 아니다.
금속 이온이 확산되어 가는 제 2 전극(50)의 경우에는 확산성이 좋은 금속으로 형성하는 것이 바람직한데, 이와 같이 확산성이 우수한 전극 재료로는 금, 은, 백금, 구리, 코발트, 니켈, 주석, 알루미늄 등을 들 수 있으나, 반드시 이들로 제한되는 것은 아니다.
제 1 전극(20)은 금속, 금속 합금, 금속 질화물 (metal nitrides), 산화물, 황화물, 탄소 및 전도성 폴리머, 유기 도전체(organic conductor)로 구성되는 군으로부터 선택되는 하나 이상의 전기전도성 재료로 형성될 수 있다. 구체적인 전극 재료는 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 티타늄(Ti), 텅스텐(W), 인듐틴옥사이드(ITO)를 포함하나, 반드시 이들로 제한되는 것은 아니다.
전극 재료로 사용가능한 상기 전도성 폴리머의 구체적인 예로는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리플루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 및 이들의 유도체와 같은 페닐폴리아세틸렌 폴리머 및 폴리티오펜을 포함한다.
본 발명에서는 유기물이 제 1 전극 또는 제 2 전극을 손상시키는 것을 방지하기 위하여 제 1 전극 위에 또는 제 2 전극 아래에 배리어층 (barrier layer)을 추가로 형성할 수 있다. 도 4는 제 1 전극(20)과 금속나노입자층(30) 사이에 배리어층(25)이 형성된 본 발명의 다른 실시예에 의한 유기 메모리 매트릭스의 단면 개략도이다.
이러한 실시예에서 배리어층(25)은 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx 및 AlNOx로 구성되는 군으로부터 선택되는 물질을 포함하고, 바람직하게는 SiO2, Al2O3, Cu2O, TiO2, 및 V2O3로 구성되는 군으로부터 선택되는 물질을 포함한다.   본 발명에서 배리어층은 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET 등의 유기 재료로도 형성될 수 있다.   배리어층(25)의 두께는 20 내지 300Å의 범위 내인 것이 바람직하다.
다음으로 본 발명의 유기 메모리 소자의 구동방법에 대해서 설명한다. 본 발명에서와 같이 제 1 전극과 유기 메모리층 사이에 금속나노입자층이 형성되는 경우에는 양전압만으로 메모리 소자를 구동할 수 있다. 이것은 금속나노입자층이 전자진입장벽을 낮추고, 제 1전극의 표면에서 형성되는 금속산화물층 내로의 전자주입을 용이하게 하여 금속필라멘트의 형성을 용이하게 때문인 것으로 추정된다.
일반적으로 1D1R 구조의 메모리 매트릭스의 경우는 각각의 메모리 셀에 다이오드가 연결되기 때문에, 전류가 한쪽 방향으로만 흐르게 된다. 이러한 1D1R 타입 메모리 소자에서 양전압과 음전압을 모두 사용하여 구동하는 경우 다이오드에 의해서 한쪽 방향은 전류가 흐르지 않으므로 원활한 스위칭이 이루어질 수 없다. 이에 비해서, 본 발명의 유기 메모리 소자에서는 약 2V 양전압으로 세트 스위칭할 때, 두 가지 저항 상태 중에 하나(1kohm)가 소거되어 하나의 저항 상태만 존재하게 되므로 1D1R 구동이 가능하게 된다. 따라서 패시브 매트릭스(passive matrix)의 구현이 가능하게 되어 메모리 소자의 집적도 및 동작속도를 높일 수 있고 동작전압을 낮출 수 있다.
본 발명의 유기 메모리 소자의 두 전극 사이에 적당한 전압을 인가할 경우 유기 메모리층이 고저항 상태 (high resistance)와 저저항 (low resistance) 상태 사이를 스위칭한다. 즉, 제 1 전극과 제 2 전극 사이에 금속 필라멘트가 형성되면 저저항 세트(set) 상태가 되고, 금속 필라멘트가 단락되면 고저항 리셋(reset) 상태가 되는데, 예를 들어, 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 데이타의 두 가지 로직 상태를 저장할 수 있다.
따라서, 위와 같이 세트 상태를 데이터 "0"으로, 리셋 상태를 데이터 "1"로규정할 때 세트 전압 (Vset) 이상을 인가하여 상기 유기 메모리 소자에 "0"을 기록할 수 있고, 리셋 전압 (Vreset) 이하의 전압을 인가하여 상기 유기 메모리 소자에 "1"을 기록할 수 있다. 또한, 0V 내지 세트 전압(Vset) 범위 내의 특정 전압을 유기 메모리 소자에 인가하고, 상기 유기 메모리 소자로부터 측정되는 전류를 기준 전류와 비교함으로서 유기 메모리 소자로부터 0 또는 1을 읽을 수 있다. 본 발명의 유기 메모리 소자는 전원을 차단하더하도 0 또는 1의 상태가 그대로 유지되므로, 비휘발성 특성을 시현할 수 있다.
본 발명의 다른 양상은 상술한 유기 메모리 소자의 제조방법에 관계한다. 본 발명에 의한 상술한 유기 메모리 소자의 제조방법은 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 메모리 소자를 제조함에 있어서, 제 1 전극과 유기 메모리층 사이에 금속나노입자층을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 방법에서는 공정 및 재료 면에서 고가인 전자빔 증착 등의 과정을 거치지 않고 스핀 캐스팅과 같은 단순 공정에 의해 유기 메모리층 및 금속나노입자층을 형성할 수 있다. 본 발명의 방법에서는 먼저 기판 위에 제 1 전극을 형성하고, 상기 제 1 전극 위에 금속나노입자층을 형성한다. 이어서 상기 금속나노입자층 위에 헤테로 원자(heteroatom)를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층을 형성하고, 끝으로 그 위에 제 2 전극을 형성한다.
금속나노입자층은 다양한 습식 코팅 방법에 의해서 형성될 수 있는데, 예를 들어, 분말 형태의 금속나노입자를 용매에 녹여 나노입자 콜로이드 용액을 만든 후, 용액을 기판 위에 균일하게 코팅시킨 후 용매를 증발시키면, 콜로이드 용액의 용매가 증발함에 따라 상온에서 금속나노입자들이 자발적으로 결합하여 고충진 단층(close-packed monolayer) 구조의 박막을 형성할 수 있다. 다른 방법으로는 금속나노입자를 유기용매에 분산시키고 이를 기재 상에 코팅한 후 건조하여 금속나노입자 박막을 형성할 수 있다. 또 다른 방법으로 금속나노입자의 표면과 제 1 전극의 표면을 서로 반대되는 극성을 띄도록 표면처리한 후 정전기적 인력에 의해 금속나노입자 박막을 형성하는 방법도 있다(JACS, 125, 14280 (2003).
본 발명에서 사용되는 금속 나노입자는 특별히 제한되지 않으나, 금, 은, 동, 백금, 팔라듐, 텅스텐, 니켈, 탄탈륨, 비스무스, 납, 주석, 아연, 티타늄, 알루미늄 등을 사용할 수 있다. 본 발명에서 금속 나노입자는 하나의 종류의 금속원소로 이루어진 것은 물론이고 두 가지 이상의 금속의 합금 또는 코어-쉘 구조의 금속 나노입자를 모두 사용할 수 있다.
본 발명에 있어 상기 금속나노입자는 공지된 모든 방법에 의해 제조할 수 있으며, 특별히 제한되지는 않는다. 예를 들어, 특정 금속의 금속염 수용액을 시트레이트(citrate), 에틸렌 디아민테트라아세트산 (EDTA), 및 NaBH 4 와 같은 환원제로 환원시켜 금속입자를 수득할 수 있다. 이 경우, 입자의 안정을 위하여 소디움 올레이트(sodium oleate)와 같은 계면활성제를 사용하기도 한다.
상기 산처리된 금속나노입자는 적절한 유기용매에 분산시킨다. 사용가능한 유기용매의 예는 DMF, 4-히드록시-4-메틸-2-펜타논 (4-hydroxy-4-methyl-2-pentanone), 에틸렌글리콜모노에틸에테르 (ethylene glycol monoethyl ether) 또는 2-메톡시에탄올 (2-methoxyethanol)을 포함하나, 반드시 이들로 한정되지는 않는다. 분산시 금속나노입자의 사용량은 특별히 제한되지는 않으나, 금속 나노입자는 유기용매 100중량부에 대하여 0.2 내지 15중량부로 사용할 수 있다.
한편, 유기용매에 전도성 고분자 또는 비전도성 고분자를 고분자 바인더로서 추가할 경우, 수득된 금속나노입자 박막에 균일성 및 다양한 기능성을 부여할 수 있다. 이 때, 전도성 고분자로서는, 폴리아세틸렌(polyacetylene), 폴리티오펜 (polythiophene: PT), 폴리(3-알킬)티오펜 (poly(3-alkyl)thiophene: P3AT), 폴리 피 롤(polypyrrole: PPY), 폴리이소시아나프탈렌(polyisothianapthalene: PITN), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene: PEDOT), 폴리파라페닐렌 비닐렌(polyparaphenylene vinylene: PPV), 폴리(2,5-디알콕시)파라페닐렌 비닐렌 (poly(2,5-dialkoxy)paraphenylene vinylene), 폴리파라페닐렌 (polyparaphenylene: PPP), 폴리헵타디엔(polyheptadiyne: PHT), 또는 폴리(3-헥실)티오펜 (poly(3-hexyl)thiophene: P3HT), 및 폴리아닐린 (polyaniline: PANI)으로 이루어진 군으로부터 선택된 1 또는 2종 이상의 고분자를 사용할 수 있다.
상기 비전도성 고분자로서는 폴리에스테르, 폴리카보네이트, 폴리비닐알코올, 폴리비닐부티랄, 폴리아세탈, 폴리아릴레이트, 폴리아마이드, 폴리아미드이미드, 폴리에테르이미드, 폴리페닐렌에테르, 폴리페닐렌설파이드, 폴리에테르설폰, 폴리에테르케톤, 폴리프탈아마이드, 폴리에테르니트릴, 폴리에테르설폰, 폴리벤즈이미다졸, 폴리카보디이미드, 폴리실록산, 폴리메틸메타크릴레이트, 폴리메타크릴아마이드, 니트릴고무, 아크릴 고무, 폴리에틸렌테트라플루오라이드, 에폭시 수지, 페놀 수지, 멜라민 수지, 우레아 수지, 폴리부텐, 폴리펜텐, 에틸렌-프로필렌 공중합체, 에틸렌-부텐-디엔 공중합체, 폴리부타디엔, 폴리이소프렌, 에틸렌-프로필렌-디엔 공중합체, 부틸고무, 폴리메틸펜텐, 폴리스티렌, 스티렌-부타디엔 공중합체, 수소첨가(hydrogenated) 스티렌-부타디엔 공중합체, 수소첨가 폴리이소프렌 및 수소첨가 폴리부타디엔으로 이루어진 군으로부터 선택된 1 또는 2이상의 고분자를 사용할 수 있다.
금속나노입자의 분산용액은 기재 상에 균일하게 도포되는데, 분산용액을 도포하는 방법에는 스핀 코팅(spin coating), 딥 코팅(dip coating), 분무 코팅(spray coating), 흐름 코팅(flow coating), 스크린 인쇄(screen printing) 등이 포함되나, 반드시 이들로 제한되는 것은 아니다. 편의성 및 균일성의 측면에서 가장 바람직한 도포방법은 스핀 코팅이다. 스핀 코팅을 행하는 경우, 스핀속도는 200 내지 3500 rpm의 범위 내에서 조절되는 것이 바람직하다.
상기 유기 메모리층 형성 단계를 예를 들어 설명하면, 제 1 전극(하부 전극)이 증착된 기판 위에 폴리아닐린이나 폴리(4-피닐 피리딘) 등의 헤테로 원자를 포함하는 전기전도성 유기물을 코팅하여 유기 메모리층을 형성한다. 유기 메모리층 형성 단계에서 사용가능한 헤테로 원자를 포함하는 전도성 고분자의 예들은 폴리아세틸렌; 폴리페닐아세틸렌 (polyphenylacetylene); 폴리디페닐아세틸렌 (polydiphenylacetylene); 폴리아닐린 (polyaniline); 폴리(p-페닐린 비닐린)(p-phenylene vinylene); 폴리디오펜 (polythiophene); 폴리포피린스 (polyporphyrins); 포피리닉 마크로사이클즈 (porphyrinic macrocycles), 디올(thiol) 유도된 폴리포피린스; 폴리페로신스 (polyferrocenes), 폴리프다로시아닌스 (polyphthalocyanines)와 같은 폴리메탈로신스 (polymetallocenes); 폴리비닐린스; 폴리스티롤스 (polystiroles) 및 이들의 혼합물을 포함하나, 반드시 이들로 제한되는 것은 아니다.
유기 메모리층은 스핀-온 기술에 의해 형성된다. 따라서 폴리머와 용매의 혼합액을 증착하고나서 금속나노입자층으로부터 용매를 제거하면, 유기 메모리층이 금속나노입자층 표면 위에 실질적으로 균일한 방식으로 형성된다.
유기 메모리층의 코팅 방법은 특별히 제한되지 않는데, 일례로 스핀 코팅, 스프레이 코팅, 정전기 코팅(electrostatic coating), 딥코팅, 블레이드 코팅, 롤코팅, 잉크젯 프린팅 등의 임의의 코팅방법을 사용할 수 있다. 유기 메모리층의 두께는 바람직하게 약 50 내지 3000 Å이다.
유기 메모리층의 스핀 코팅시 사용가능한 용매로는 클로로포름, N-메틸피롤리돈, 아세톤, 사이클로펜탄온, 사이클로헥산온, 메틸에틸케톤, 에틸셀로솔브아세테이트, 부틸아세테이트, 에틸렌글리콜, 톨루엔, 크실렌, 테트라하이드로퓨란, 다이메틸포름아미드, 클로로벤젠, 및 아세토니트릴로 구성되는 군에서 선택되는 용매를 단독으로 사용하거나 2종 이상을 임의의 비율로 혼합하여 사용할 수 있다.
상기 제 1 전극 및 제 2 전극은 열증착과 같은 증착법, 스퍼터링, e-빔 증발(e-beam evaporation), 스핀코팅 등과 같은 종래의 방법에 의해 형성될 수 있다.
본 발명에서는 필요에 따라서 제 1 전극 위 또는 제 2 전극 아래에 20 내지 300Å 두께의 배리어층을 형성할 수 있다. 이러한 배리어층은 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx 및 AlNOx로 구성되는 군으로부터 선택되는 물질을 포함하고, 바람직하게는 SiO2, Al2O3, Cu2O, TiO2, 및 V2O3로 구성되는 군으로부터 선택되는 물질을 포함한다.   본 발명에서 배리어층은 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌, PET 등의 유기 재료로도 형성될 수 있다.  
이하에서 실시예를 들어 본 발명에 관하여 더욱 상세하게 설명할 것이나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해 석되어서는 안 된다.
실시예
실시예 1
아세톤과 IPA 내에서 각각 15분씩 초음파처리하여 유기 기판을 세척하였다. 이어서 세척된 유리 기판 위에 패턴된 하부 전극을 증착하되, 제 2 전극으로서 알루미늄을 열증발법(thermal evaporation)에 의해 1A/s의 증착속도로 80 nm 정도의 두께로 증착시켰다. 하부 전극이 형성된 기판 위에 폴리(알릴아민 하이드로클로라이드)(Aldrich Co.)의 1 wt% 수용액을 15분간 초음파처리하여 용해시킨 후 5000 rpm으로 하부 기판 위에 스핀코팅하였다. 이어서 입경이 3 nm인 백금(Pt) 나노입자를 0.1 wt%로 Tris 버퍼 수용액(pH: 8)에 분산시킨 후, 5000rpm으로 스핀코팅한 후 물로 세정하여 백금 나노입자 단층을 형성하였다. 이어서 헤테로 원자를 포함하는 전기전도성 유기물로서 폴리 3-헥실티오펜(P3HT)을 클로로벤젠에 1.3 wt% 녹인 용액을 2000 rpm으로 스핀 코팅하고나서 110℃에서 10분간 베이킹하여 유기물층을 형성하였다.  
끝으로 상부 전극으로서 Cu를 열증발법에 의해 80 nm 정도 두께로 증착하여 본 발명에 의한 유기 메모리 소자를 제조하였다.   이 때 유기 메모리층의 두께는 80㎚로 하되, 알파-스텝 프로필로미터 (Alpha-Step profilometer)에 의해 측정하였다.   증착되는 전극의 두께는 석영 모니터(quartz crystal monitor)를 통하여 조절하였다.
본 실시예에서 수득된 유기 메모리 소자의 금속나노입자층 부분의 평면 사진(SEM) 및 측면 사진(TEM)을 각각 도 7a 및 도 7b에 나타내었다. 도 7a 및 도 7b를 통해서, 금속나노입자가 하부 전극과 유기 메모리층의 계면에 단층으로 형성되고 균일한 충진도로 형성되었음을 확인할 수 있다.
비교예 1-2
하부 전극 위에 금속나노입자층을 형성하지 않은 것을 제외하고는 실시예 1과 동일하게 실시하여 메모리 소자를 제조하였다. 즉, 도 6에 도시한 바와 같이, 실리콘 기판(10) 위에 알루미늄 하부 전극(20)을 형성하고 그 위에 폴리 3-헥실티오펜(P3HT)으로 유기 메모리층(40)을 형성한 후 구리로 상부 전극(50)을 형성하였다. 이와 같이 해서 수득된 메모리 소자를 바이폴라 구동방법 (비교예 1) 및 유니폴라 구동방법(비교예 2)의 두 가지 방법으로 구동하여 그 특성을 평가하였다.
실험예 1: 메모리 소자의 스위칭 특성 시험
실시예 1 및 비교예 1-2에서 수득된 유기 메모리 소자의 전기특성 평가는 Sourcemeter(Keithley 2400)와 디지털 오실로스코프(Digital oscilloscope), Programmable voltage source (Yokogawa 7651)를 이용하여 평가하였다.
실시예 1에서 수득된 유기 메모리 소자의 대향하는 두 개의 전극에, 도 8 b에 도시된 바와 같이, 펄스 모양의 전압을 0 V, 11 V, 0 V, 1.2 V, 0 V 의 순서로 반복적으로 소자에 인가하고, 인가 전압에 따른 전류의 변화로서 스위칭 특성을 평 가하여 그 결과를 도 11a-11b에 도시하였다. 인가한 전압이 11 V에서는 리셋 스위칭이 발생하고 1.2 V 에서는 세트 스위칭이 발생하였다.
도 11 a는 메모리 소자를 구동하기 위해 펄스 전압을 인가하는 방법과 이에 따라 소자의 저항이 변화되는 현상을 보여준다. 우선 전압 인가는 세트 (11 V) 및 리셋 (1.2 V) 펄스 전압과 그 사이에 검출 전압 (0.2 V)이 인가되도록 구성된다. 각각의 인가 전압에 따른 소자의 저항을 측정하여 나타내었고, 이를 통해 소자에서 스위칭이 발생했는지를 판단할 수 있다. 리셋 펄스 전압 이후에 소자의 저항은 105 ohm 수준으로 측정되고 세트 전압 이후에는 소자의 저항은 100 ohm 수준으로 측정되어 재현적으로 스위칭이 발생함을 알 수 있다. 도 11b는 이를 반복적으로 실시하고, 각 스위칭 사이클 마다 검출 전압에서 측정된 저항값을 나타내었다.
비교예 1에서는 수득된 유기 메모리 소자를, 도 8a에 도시한 바와 같이, 음전압과 양전압을 모두 이용하여 바이폴라 방식으로 구동하였고, 비교예 2에서는 도 8b에 도시한 바와 같이, 양전압만을 이용하여 유니폴라 방식으로 메모리 소자를 구동하여 각 메모리 소자의 전기적 특성을 실시예 1과 동일한 방법으로 평가하여 그 결과를 도 9 및 도 10에 도시하였다.
도9a에 도시된, 기존 유기 메모리 소자를 바이폴라 방식으로 구동한 비교예 1의 경우에서, 음전압에서 저항이 낮아지는 세트 스위칭이 발생하고, 양전압에서 저항이 다시 높아지는 리셋 스위칭이 발생하였다. 각각의 스위칭 이후 검출 전압에서의 저항값은 수십 사이클 동안에도 일정하게 나타난다(도 9b 참조). 그러나 비교예 1과 같이 양전압과 음전압을 모두 사용하여 유기 메모리 소자를 구동하는 경우에는 각 셀에 다이오드 만으로는 구동이 불가능하고 트랜지스터를 사용하여 구동해야 하므로, 패시브 매트릭스(passive matrix)로는 구현이 불가능하다.
도 10a에 도시된 비교예 2의 경우, 즉, 유니폴라 구동에 의해 양전압 만을 사용하여 구동한 경우, 1.2 V 정도에서 세트, 13 V 에서 리셋되나, 세트 되는 경우 두 가지 저항 상태(1k ohm 및 50 ohm)가 나타난다. 도 10b에는 70회의 세트-리셋 사이클 동안 각각의 스위칭 후 소자의 저항을 나타내는데, 세트 저항이 두 가지 값으로 비슷한 확률로 나타난다. 이러한 경우, 두 가지 세트 저항 상태를 조절하는 것이 사실상 불가능하므로, 실제 메모리 소자에서는 메모리 상태를 안정적으로 검출하는 것이 곤란하다는 것을 확인할 수 있다.
도 11b에 도시된 바, 본 발명의 유기 메모리 소자를 도 8b에 도시한 바와 같이 양전압만으로 구동한 경우, 세트 스위칭에서도 하나의 저항 상태만이 관찰되었다. 따라서 본 발명의 유기 메모리 소자는 1D1R 소자로 구현이 가능한 것을 확인할 수 있다.
실험예 2: 메모리 소자의 스위칭 재현성 시험
또한 비교예의 메모리 소자와 본 발명의 유기 메모리 소자의 스위칭 재현성을 평가하기 위하여, 도 7a 및 도 7b와 같이 전압을 펄스 형태로 유기 메모리 소자에 인가하고, 인가 전압에 따른 저항을 측정하여 그 결과를 도 9b. 도 10b 및 도 11b에 함께 나타내었다. 이들 도면을 통해서 확인되는 바와 같이, 실시예 와 비 교예의 메모리 소자들의 스위칭 특성은 수십 회 이상의 세트-리셋 스위칭 사이클 동안 재현성이 확보된 실험 결과를 바탕으로 이루어졌다.
이상에서 바람직한 구현예를 예로 들어 설명하였으나, 본 발명은 본 발명의 보호범위를 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있으므로, 이러한 다양한 변형예도 본 발명의 보호 범위에 포함되는 것으로 해석되어야 한다.
본 발명의 유기 메모리 소자는 양전압 만으로 구동이 가능하여, 한 개의 다이오드와 한 개의 저항체를 포함하는 1D1R 타입으로 구현이 가능하므로, 패시브 매트릭스(passive matrix)를 구현할 수 있다. 따라서 본 발명의 유기 메모리 소자는 3차원 스태킹 구조(3D stacking structure)가 가능하여 고밀도/고집적 특성을 제공할 수 있고, 더 나아가 짧은 스위칭 시간, 낮은 동작 전압, 저비용, 고신뢰도, 긴수명 특성을 시현할 수 있다. 또한 본 발명의 유기 메모리 소자는 열안정성, 비휘발 특성이 우수하여 비휘발성 대용량 저장장치로 응용이 가능하고, 플렉서블 전극을 이용할 경우에 플렉서블 메모리 소자로도 응용할 수 있다.

Claims (22)

  1. 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 유기 메모리 소자에 있어서, 상기 유기 메모리 소자가
    제 1 전극;
    상기 제 1 전극 위에 형성되고, 제1전극과 직접 접촉하고 있는 금속나노입자층;
    상기 금속나노입자층 위에 형성된 헤테로 원자를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층; 및
    제 2 전극을 포함하고,
    상기 유기메모리층이 상기 금속나노입자층과 상기 제1 전극 사이에 배치되고, 상기 금속나노입자층이 상기 유기 메모리층 및 상기 제1전극과 직접 접촉될 수 있도록 금속 나노입자 단층으로 형성되는 것을 특징으로 하는 유기 메모리 소자.
  2. 삭제
  3. 제 1항에 있어서, 상기 금속나노입자층의 금속 나노입자는 1 nm 내지 10nm의 입경인 것을 특징으로 하는 유기 메모리 소자.
  4. 제 1항에 있어서, 상기 금속나노입자는 금, 은, 동, 백금, 팔라듐, 텅스텐, 니켈, 탄탈륨, 비스무스, 납, 주석, 아연, 티타늄, 알루미늄 및 이들의 합금으로 구성되는 군으로부터 선택되는 금속 나노입자인 것을 특징으로 하는 유기 메모리 소자.
  5. 제1항에 있어서, 상기 유기 메모리층의 전기전도도는 10-12 S/㎝ 이상인 것을 특징으로 하는 유기 메모리 소자.
  6. 제1항에 있어서, 상기 전기전도성 유기물은 폴리머, 단분자, 올리고머, 또는 덴드리머인 것을 특징으로 하는 유기 메모리 소자.
  7. 제 6항에 있어서, 상기 전기전도성 유기물의 헤테로 원자는 S 또는 N인 것을 특징으로 하는 유기 메모리 소자.
  8. 제 6항에 있어서, 상기 폴리머가 호모폴리머, 코폴리머 또는 서로 상이한 폴리머들의 혼합물인 것을 특징으로 하는 유기 메모리 소자.
  9. 제 6항에 있어서, 상기 폴리머가 아닐린계 호모폴리머 또는 코폴리머, 피롤계 호모폴리머 또는 코폴리머, 및 비닐피리딘계 호모폴리머 또는 코폴리머로 구성되는 군에서 선택되는 것임을 특징으로 하는 유기 메모리 소자.
  10. 제 7항에 있어서, 상기 전기전도성 유기물은 폴리티오펜(polythiophene), 폴리(3-알킬)티오펜[poly(3-alkyl)thiophene], 폴리피롤 (polypyrrole:), 폴리실록산 카르바졸, 폴리이소시아나프탈렌(polyisothianapthelene), 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene), 폴리(3-헥실)티오펜 [poly(3-hexyl)thiophene], 및 폴리아닐린으로 구성되는 군으로부터 선택된 1 또는 2 이상의 고분자인 것을 특징으로 하는 유기 메모리 소자.
  11. 제 1항에 있어서, 상기 제 1 전극이 금, 은, 백금, 구리, 코발트, 니켈, 주석 및 알루미늄으로 구성되는 군에서 선택되는 적어도 하나의 재료로 형성되는 것을 특징으로 하는 유기 메모리 소자.
  12. 제 1항에 있어서, 상기 메모리 소자가 제 1 전극 위 또는 제 2 전극 아래에 배리어 층(barrier layer)을 추가로 포함하는 것을 특징으로 하는 유기 메모리 소자.
  13. 제 12항에 있어서, 상기 배리어층이 SiO2, Al2O3, Cu2O, TiO2, 및 V2O3로 구성되는 군으로부터 선택되는 무기 재료 또는 Alq3, 폴리메틸메타크릴레이트, 폴리스티렌 및 폴리에틸렌테레프탈레이트로 구성되는 군으로부터 선택되는 유기 재료를 포함하는 것을 특징으로 하는 유기 메모리 소자.
  14. 삭제
  15.     제 12항에 있어서, 상기 배리어층의 두께가 20 내지 300 Å인 것을 특징으로 하는 유기 메모리 소자.
  16. 제 1 전극과 제 2 전극 사이에 유기 메모리층을 포함하는 유기 메모리 소자를 제조함에 있어서,
    기판 위에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 위에 금속나노입자층을 형성하는 단계로서, 상기 금속나노입자층이 유기 메모리층 및 제1전극과 직접 접촉될 수 있도록 금속 나노입자의 단층으로 형성하는 단계;
    상기 금속나노입자층 위에 헤테로 원자(heteroatom)를 포함하는 전기전도성 유기물을 포함하는 유기 메모리층을 형성하는 단계; 및
    제 2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 메모리 소자의 제조방법.
  17.     제 16항에 있어서, 상기 금속 나노입자층 형성 단계가 금속 나노입자를 포함하는 코팅액을 습식 공정에 의해 코팅하는 단계임을 특징으로 하는 유기 메모리 소자의 제조방법.
  18. 제 17항에 있어서, 상기 금속 나노입자의 입경은 1 nm 내지 10nm인 것을 특징으로 하는 유기 메모리 소자의 제조방법.
  19. 제 18항에 있어서, 상기 금속 나노입자는 금, 은, 동, 백금, 팔라듐, 텅스텐, 니켈, 탄탈륨, 비스무스, 납, 주석, 아연, 티타늄, 알루미늄 및 이들의 합금으로 구성되는 군에서 선택되는 것임을 특징으로 하는 유기 메모리 소자의 제조방법.
  20.     제16항에 있어서, 상기 유기 메모리층 형성 단계가 헤테로 원자(heteroatom)를 포함하는 전기전도성 유기물을 포함하는 조성물을 코팅하는 단계임을 특징으로 하는 유기 메모리 소자의 제조방법.
  21.     제16항에 있어서, 상기 코팅 단계가 스핀 코팅, 스프레이 코팅, 정전기 코팅(electrostatic coating), 딥코팅, 블레이드 코팅, 및 롤코팅으로 구성되는 군에서 선택되는 하나의 방법에 의해 수행되는 것을 특징으로 하는 유기 메모리 소자의 제조방법.
  22.      제21항에 있어서, 상기 유기 메모리층의 코팅시 사용되는 용매가 물, 클로로포름, N-메틸피롤리돈, 아세톤, 사이클로펜탄온, 사이클로헥산온, 메틸에틸케톤, 에틸셀로솔브아세테이트, 부틸아세테이트, 에틸렌글리콜, 톨루엔, 크실렌, 테트라하이드로퓨란, 다이메틸포름아미드, 클로로벤젠 및 아세토니트릴로 구성되는 군에서 선택되는 1종 이상인 것을 특징으로 하는 유기 메모리 소자의 제조방법.
KR1020060136287A 2006-12-28 2006-12-28 유기 메모리 소자 및 그의 제조방법 KR101221789B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060136287A KR101221789B1 (ko) 2006-12-28 2006-12-28 유기 메모리 소자 및 그의 제조방법
US11/790,178 US8017939B2 (en) 2006-12-28 2007-04-24 Organic memory device including a metallic nanoparticle monolayer
CNA2007101543185A CN101212021A (zh) 2006-12-28 2007-09-17 有机存储装置及其制造方法
JP2007269165A JP2008166710A (ja) 2006-12-28 2007-10-16 有機メモリ素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136287A KR101221789B1 (ko) 2006-12-28 2006-12-28 유기 메모리 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080061495A KR20080061495A (ko) 2008-07-03
KR101221789B1 true KR101221789B1 (ko) 2013-01-11

Family

ID=39582535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136287A KR101221789B1 (ko) 2006-12-28 2006-12-28 유기 메모리 소자 및 그의 제조방법

Country Status (4)

Country Link
US (1) US8017939B2 (ko)
JP (1) JP2008166710A (ko)
KR (1) KR101221789B1 (ko)
CN (1) CN101212021A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057330A (ko) 2018-11-16 2020-05-26 연세대학교 산학협력단 친환경 바이오 재료를 활용한 저항 스위칭 메모리 및 그 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101601269B1 (ko) * 2009-05-13 2016-03-08 엘지이노텍 주식회사 전기전도성 조성물 및 그로부터 제작된 pv용 전지
JP5549971B2 (ja) * 2009-07-21 2014-07-16 独立行政法人物質・材料研究機構 分子電子デバイス及びその製造方法
JP5484961B2 (ja) * 2010-03-02 2014-05-07 国立大学法人九州大学 有機スイッチング素子の製造方法
US8884261B2 (en) * 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
CN102386323B (zh) * 2010-09-03 2013-12-11 中芯国际集成电路制造(上海)有限公司 一种相变存储器元件及其制作方法
CN102790173A (zh) * 2011-05-19 2012-11-21 中国科学院微电子研究所 有机存储器件、阵列及其制造方法
KR101548802B1 (ko) * 2013-09-06 2015-08-31 한양대학교 산학협력단 나노복합체 기반 비휘발성 메모리 소자 및 그의 제조방법
US9928904B2 (en) 2014-09-26 2018-03-27 Hewlett Packard Enterprise Development Lp Arrays of bit-cells
JP2019527770A (ja) * 2016-07-18 2019-10-03 リード, ケネスREED, Kenneth 金属ナノ粒子コロイド分散体の製造方法
US10370247B2 (en) * 2016-08-29 2019-08-06 International Business Machines Corporation Contacting molecular components
KR101929623B1 (ko) * 2016-10-28 2018-12-14 고려대학교 산학협력단 플렉시블 전극 및 이의 제조방법
CN106981568B (zh) * 2017-03-30 2019-04-12 南京邮电大学 一种具有生物突触模拟功能的柔性忆阻器及其制备方法
CN107104184A (zh) * 2017-06-23 2017-08-29 河南工程学院 一种溶胶凝胶薄膜柔性阻变存储器及其制备方法
CN113506851B (zh) * 2021-07-08 2023-07-07 南京邮电大学 一种低功耗卟啉锌忆阻器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040455A1 (en) * 2003-08-20 2005-02-24 International Business Machines Corporation Non-volatile multi-stable memory device and methods of making and using the same
KR20060070220A (ko) * 2004-12-20 2006-06-23 한국화학연구원 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
KR20060070716A (ko) * 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법
KR20060075230A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 덴드리머를 이용하는 메모리소자

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677545A (en) * 1994-09-12 1997-10-14 Motorola Organic light emitting diodes with molecular alignment and method of fabrication
US6162532A (en) * 1998-07-31 2000-12-19 International Business Machines Corporation Magnetic storage medium formed of nanoparticles
AU2003252289A1 (en) * 2002-07-31 2004-02-16 Mitsubishi Chemical Corporation Field effect transistor
KR100947702B1 (ko) 2003-02-26 2010-03-16 삼성전자주식회사 경화성 작용기로 표면수식된 탄소나노튜브를 이용한패턴박막 형성방법 및 고분자 복합체의 제조방법
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
TWI229937B (en) * 2004-06-10 2005-03-21 Ind Tech Res Inst Organic bistable devices and manufacturing method thereof
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
KR101078125B1 (ko) * 2005-02-07 2011-10-28 삼성전자주식회사 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
US20070126001A1 (en) * 2005-12-05 2007-06-07 Sung-Yool Choi Organic semiconductor device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040455A1 (en) * 2003-08-20 2005-02-24 International Business Machines Corporation Non-volatile multi-stable memory device and methods of making and using the same
KR20060070220A (ko) * 2004-12-20 2006-06-23 한국화학연구원 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
KR20060070716A (ko) * 2004-12-21 2006-06-26 한국전자통신연구원 유기 메모리 소자 및 제조 방법
KR20060075230A (ko) * 2004-12-28 2006-07-04 삼성전자주식회사 덴드리머를 이용하는 메모리소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200057330A (ko) 2018-11-16 2020-05-26 연세대학교 산학협력단 친환경 바이오 재료를 활용한 저항 스위칭 메모리 및 그 제조방법

Also Published As

Publication number Publication date
JP2008166710A (ja) 2008-07-17
US20080157066A1 (en) 2008-07-03
CN101212021A (zh) 2008-07-02
KR20080061495A (ko) 2008-07-03
US8017939B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
KR101221789B1 (ko) 유기 메모리 소자 및 그의 제조방법
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
KR101390011B1 (ko) 유기 메모리 소자 및 그의 제조방법
Siddiqui et al. Enhanced resistive switching in all-printed, hybrid and flexible memory device based on perovskite ZnSnO3 via PVOH polymer
US7405167B2 (en) Method of manufacturing nonvolatile organic memory device and nonvolatile organic memory device manufactured by the same
US7554111B2 (en) Nanoparticle-polymer bistable devices
Ouyang Emerging Resistive Switching Memories
KR100897881B1 (ko) 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
CN102449703B (zh) 可切换的电子器件以及切换所述器件的方法
KR20060070716A (ko) 유기 메모리 소자 및 제조 방법
KR20070084854A (ko) 저항변화형 유기 메모리 소자 및 그의 제조방법
KR101206605B1 (ko) 유기 메모리 소자 및 그의 제조방법
Lin et al. A new nonvolatile bistable polymer-nanoparticle memory device
Zhang et al. Organic electronic memory devices
KR101190570B1 (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
WO2006049261A1 (ja) メモリー素子及びその製造方法
KR101258311B1 (ko) 이리듐 유기금속 화합물을 이용한 유기 메모리 소자 및그의 제조방법
KR101224768B1 (ko) 유기 메모리 소자 및 그의 제조방법
Salaoru et al. Non-volatile memory device-using a blend of polymer and ferroelectric nanoparticles
US20230006133A1 (en) Metal-oxide infiltrated organic-inorganic hybrid resistive random-access memory device
Gayathri et al. Bistable electrical switching and performance of a pentacene-based write once/read many memory device
Dao Bendable organic memristors in a crossbar array: Applications to information storage
Rahmani et al. Enhanced resistive switching behaviors of organic resistive random access memory devices by adding polyethyleneimine interlayer
Moazzeni et al. Fabrication of non-volatile resistive switching memory based on Graphene oxide and PEDOT: PSS mixture
de Almeida Braz Organic resistive non-volatile memories

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee