KR20060075230A - 덴드리머를 이용하는 메모리소자 - Google Patents

덴드리머를 이용하는 메모리소자 Download PDF

Info

Publication number
KR20060075230A
KR20060075230A KR1020040113985A KR20040113985A KR20060075230A KR 20060075230 A KR20060075230 A KR 20060075230A KR 1020040113985 A KR1020040113985 A KR 1020040113985A KR 20040113985 A KR20040113985 A KR 20040113985A KR 20060075230 A KR20060075230 A KR 20060075230A
Authority
KR
South Korea
Prior art keywords
memory device
group
poly
organic material
electrode
Prior art date
Application number
KR1020040113985A
Other languages
English (en)
Other versions
KR100990291B1 (ko
Inventor
이상균
주원제
김철희
강윤석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040113985A priority Critical patent/KR100990291B1/ko
Priority to EP05257938A priority patent/EP1679720A3/en
Priority to JP2005377180A priority patent/JP2006191083A/ja
Priority to US11/318,533 priority patent/US7635859B2/en
Priority to CN200510121569.4A priority patent/CN1819298A/zh
Publication of KR20060075230A publication Critical patent/KR20060075230A/ko
Application granted granted Critical
Publication of KR100990291B1 publication Critical patent/KR100990291B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/009Write using potential difference applied between cell electrodes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/80Array wherein the substrate, the cell, the conductors and the access device are all made up of organic materials

Abstract

본 발명은 상부 전극과 하부 전극 사이에 유기 재료층을 포함하는 메모리 소자로서, 상기 유기 재료층이 적어도 하나의 전자 공여기 및 적어도 하나의 전하 수용기를 포함하는 덴드리머를 포함하는 것을 특징으로 하는 메모리 소자에 관한 것으로, 본 발명의 메모리 소자는 비휘발성 특성을 나타내고, 고집적도, 저소비전력의 특성을 시현하며 제조공정이 단순하고 제조비용이 저렴한 이점을 갖는다.
메모리 소자, 상부 전극, 하부 전극, 유기 재료층, 덴드리머, 전자 공여기, 전자 수용기, 쌍안정성, 스위칭

Description

덴드리머를 이용하는 메모리소자{MEMORY DEVICES EMPLOYING DENDRIMERS}
도 1은 본 발명의 일실시예에 의한 메모리 소자의 단면 개략도,
도 2는 본 발명의 일실시예에 의한 메모리 매트릭스의 사시도,
도 3은 본 발명의 다른 실시예에 의한 메모리 소자의 단면 개략도,
도 4는 본 발명의 다른 실시예에 의한 메모리 매트릭스의 사시도,
도 5는 본 발명의 하나의 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프,
도 6은 본 발명의 다른 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프,
도 7은 본 발명의 다른 실시예에 의해 제조된 메모리 소자의 전류-전압 (I-V) 특성 그래프이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 상부 전극 20: 유기 재료층
30: 하부 전극 31: 기판
32: 하부 전극 33: 배리어층
34: 유기 재료층 35: 상부 전극
본 발명은 메모리 소자에 관한 것으로, 더욱 상세하게는 상부 전극과 하부 전극 사이에 메모리 특성을 갖는 재료로서 적어도 하나의 전자 공여기와 적어도 하나의 전자 수용기를 포함하는 덴드리머를 포함하는 것을 특징으로 하는 비휘발성, 저가격, 고집적도, 저소비전력 특성을 갖는 메모리 소자에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 메모리 소자의 수요가 급증하고 있다. 특히 휴대용 단말기, 각종 스마트 카드, 전자 화폐, 디지털 카메라, 게임용 메모리, MP3 플레이어 등에 필요한 메모리 소자는 전원이 꺼지더라도 기록된 정보가 지워지지 않는 "비휘발성"을 요구하고 있다.
고밀도집적회로(LSI: Large Scale Intergration) 기술의 발전에 따라 IC 칩(chip) 중에 집적하는 메모리의 비트(bit)수가 메가 비트 수준에 도달하여 서브미크론의 선폭(line and space)이 요구되고 있다. 기존의 비휘발성 메모리의 대부분은 표준 실리콘 공정에 기반을 둔 메모리였으나, 이러한 실리콘을 기반으로 하는 소자는 소자의 구조가 복잡하여 하나의 메모리 셀의 크기가 커서 고용량 구현에 문제가 있다. 또한 실리콘을 기반으로 하는 메모리의 경우 고집적의 메모리 용량을 얻기 위해서는 단위 면적당 선폭을 줄이는 미세화 공정을 통해서만 가능한데, 이 경우 공정비용의 증가에 따라 메모리칩의 제조비용이 상승하고 기술적 한계로 인하여 더 이상 칩을 소형화할 수 없게 되어 채산성의 문제에 직면하게 될 것으로 예측되고 있다.
따라서 기존의 메모리를 대체할 수 있는 대용량의 정보를 무선으로 처리하는 휴대 정보통신 시스템 및 기기의 개발에 적합한 초고속ㆍ대용량ㆍ저소비전력 특성의 차세대 메모리의 개발이 활발하게 진행되고 있다. 차세대 메모리들은 반도체 내부의 기본 단위인 셀을 구성하는 물질에 따라서 강유전체 메모리(Ferroelectric RAM), 강자성 메모리(Magnetic RAM), 상변화 메모리(Phase Change RAM), 나노튜브 램, 홀로그래픽 메모리, 유기 메모리 (organic memory) 등이 있다. 이들 가운데 유기 메모리는 상하부 전극 사이에 유기물질을 도입하고 여기에 전압을 가하여 전압 값의 쌍안정성 (bistability)을 이용하여 메모리 특성을 구현하는 것이다. 이러한 유기 메모리는 기존의 플래시 메모리의 장점인 비휘발성은 구현하면서 단점으로 꼽히던 공정성, 제조비용, 집적도 문제를 극복할 수 있어 차세대 메모리로 큰 기대를 모으고 있다.
1979년 미국의 포템버 (Potember) 등은 유기금속착체 전하 이동 (charge transfer) 화합물인 CuTCNQ (7,7,8,8-tetracyano-p-quinodimethane)을 이용하여 나노초(nano second) 속도의 전기적 스위칭 및 메모리 현상을 최초로 보고하였다 [Appl.Phys.Lett., 34 (1979) 405]. 일본특개소 62-956882호는 CuTCNQ 등을 이용하는 전기 메모리 소자를 개시하고 있다. 이러한 메모리 소자에서는 단분자로 인해 스핀코팅 등의 간편한 방법보다 고가의 증착기를 통한 열증착에 의해서만 메모리의 제조가 가능하여 공정 면에서 이점이 없다.
전장 인가시 전기적 쌍안정성을 나타내는 유기물질로는 전하이동물질 이외에 전도성 고분자가 알려져 있으며 [Thin Solid Film 446 (2004) 296-300], 유기염료인 프탈로시아닌 계통의 화합물을 사용하여 메모리 특성을 보고한 경우도 있다 [Organic Electronics 4(2003)39-44]. 산화-환원반응 및 전장 하에서의 형태 변화 (conformational change)에 의한 스위칭/메모리 특성도 알려져 있다 [Applied Physics Letter 82(2003)1215].
미국특허공개 제 2002-163057호는 상하부 전극 사이에 NaCl이나 CsCl과 같은 이온성염을 전도성 고분자에 혼합한 중간층을 포함하는 반도체 소자를 개시하고 있는데, 이러한 소자는 전장에 의한 전하 분리 현상을 이용하여 스위칭/메모리 특성을 구현한다. 그러나 전도성 고분자의 경우에는 스핀코팅은 가능하나 정확한 분자량 및 분포 구현에 어려움이 있어 물질의 재현성이 문제가 됨에 따라 균일한 소자의 성능을 수득할 수 없는 문제가 있다.
미국특허 제 6,055,180호는 폴리(비닐디플루오로에틸렌) 등의 불소계 고분자의 결정상태에 따른 강유전성(ferroelectric)을 이용한 메모리 소자를 개시하고 있다. 그러나 불소계 고분자의 경우에는 불소의 소수성 특성으로 인해 코팅에 어려움이 있어 공정성이 떨어지는 문제점이 있고, 정보의 기록이 1회만 가능하고 저장된 정보의 리딩은 광학적으로 이루어지는데 이로 인해 소자의 크기 및 복잡성이 증가하는 문제점을 갖는다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 비휘발성 특성을 가지면서도 단순 공정 및 저가격으로 제조가 가능한 메모리 소자를 제공하는 것이다.
본 발명의 다른 목적은 고집적도, 저소비전력 및 고속스위칭 특성을 갖는 비휘발성 메모리 소자를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 하나의 양상은
상부 전극과 하부 전극 사이에 유기 재료층을 포함하는 메모리 소자로서, 상기 유기 재료층이 적어도 하나의 전자 공여기 (electron donating group) 및 적어도 하나의 전자 수용기 (electron accepting group)를 포함하는 덴드리머를 포함하는 것을 특징으로 하는 메모리 소자에 관계한다.
본 발명의 다른 양상에서 유기 재료층은 덴드리머 이외에 전하 공여 화합물 또는 전하 수용 화합물 가운데 적어도 하나 또는 양자의 화합물을 별도로 포함할 수 있다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 의한 메모리 소자의 단면 개략도이다. 도 1을 참고하면, 본 발명에 의한 메모리 소자(100)는 상부 전극(10)과 하부 전극(30) 사이에 유기 재료층(20)이 샌드위치 되어 있는데, 이러한 유기 재료층(20)은 적어도 하나의 전자 공여기와 적어도 하나의 전자 수용기로 이루어진 덴드리머를 포함한다. 이러한 메모리 소자에 전압을 인가하면 유기 재료층의 저항 값이 쌍안정성 을 나타내어 메모리 특성을 시현한다. 또한 이러한 메모리 특성은 유기 재료의 특성으로 인해 나타나는 것으로 전극이 없더라도 그 성질을 그대로 유지하므로 본 발명의 메모리 소자는 비휘발성 특성을 갖는다.
본 발명의 메모리 소자에서 유기 재료층(20)은 덴드리머를 포함한다. 이러한 덴드리머는 코팅성이 우수하고 물질의 정확한 화학적 구조를 확보할 수 있으며 아울러 전하 포획(charge trapping)으로 인해 메모리 특성을 제공할 수 있다. 덴드리머 분자는 중심이 비어 있고 외곽은 다양한 화학 단위와 반응할 수 있는 반응기가 존재하는데, 본 발명에서 사용되는 덴드리머는 메모리 특성 부여를 위해 적어도 하나의 전자공여기와 적어도 하나의 전자 수용기를 포함하고, 분자량은 500 내지 100,000 정도가 바람직하다. 덴드리머는 일정하게 반복되는 단위구조가 추가될 경우 이에 따라 세대(generation)가 증가하는 것으로 나타내며 그 합성과정에 있어서 다른 고분자와는 다르게 분자량이나 표면 작용기를 완벽하게 조절할 수 있는 장점을 갖는다.
덴드리머는 중심에서부터 표면으로 구조가 뻗어나오게 하는 발산 합성법(divergent synthesis) 방법이나 반대로 밖에서부터 안으로 합성해 가는 수렴 합성법 (convergent synthesis)에 의해 합성될 수 있다.
본 발명에서 덴드리머의 전자 공여기는 방향족 아민기(aromatic amine group), 테트라센(tetracene), 펜타센(pentacene), 루브렌 (rubrene), 페릴렌 (perylene), 피라닐리덴 (pyranylidene), 칼코제노라렌 (chalcogenoaren),테트라칼코제나풀발렌 (tetrachalcogenafulvalene), 테트라히아풀발렌 (tetrathiafulvalene),테트라티오나프탈렌 (tetrathionaphthalene), 테트라셀레나페릴렌(tetraselenaperylene),이들의 유도체로 구성되는 그룹으로 선택되나, 반드시 이들로 제한되는 것은 아니다.
본 발명에서 덴드리머의 전자 수용기는 테트라시아노퀴노디메탄 (tetracyanoquinodimethane), 테트라시아노에틸렌 (tetracyanoethylene), 디클로로디시아노-p-벤조퀴논 (dichlorodicyano-p-benzoquinone), 디티올렌 금속 복합체, C60, 이들의 유도체로 구성되는 그룹으로부터 선택될 수 있다.
본 발명에서 유기 재료층(20)은 스핀 코팅, ,잉크젯 프린팅, 롤코팅(roll-to-roll coating), 열증착법 등의 방법에 의해 형성될 수 있다. 유기 재료층(20)의 두께는 바람직하게 약 50 내지 3000 Å이다.
본 발명의 다른 양상에서 유기 재료층(20)은 적어도 하나의 전자 공여기와 적어도 하나의 전자 수용기를 포함하는 덴드리머 이외에 별도의 전자 공여 화합물 또는 전자 수용 화합물 가운데 하나 또는 양자를 모두 포함할 수 있다. 이러한 구현예에서, 전자 공여 화합물 및 전자 수용 화합물은 위에서 전자 공여기 또는 전자 수용기로 예시한 화합물이 덴드리머에 결합되지 않고 독립적으로 존재하는 화합물을 사용할 수 있다. 따라서 전자 공여 화합물은 테트라센(tetracene), 펜타센(pentacene), 루브렌 (rubrene), 페릴렌 (perylene), 피라닐리덴 (pyranylidene), 칼코제노라렌 (chalcogenoaren),테트라칼코제나풀발렌 (tetrachalcogenafulvalene), 테트라히아풀발렌 (tetrathiafulvalene),테트라티오나프탈렌 (tetrathionaphthalene), 테트라셀레나페릴렌(tetraselenaperylene),이들 의 유도체로 구성되는 그룹으로 선택될 수 있다. 한편, 전자 수용 화합물은 테트라시아노퀴노디메탄 (tetracyanoquinodimethane), 테트라시아노에틸렌 (tetracyanoethylene), 디클로로디시아노-p-벤조퀴논 (dichlorodicyano-p-benzoquinone), 디티올렌 금속 복합체, C60, 이들의 유도체로 구성되는 그룹으로부터 선택될 수 있다.
본 발명에서 상부 전극(10) 및 하부 전극(30)은 금속, 금속 합금, 금속 질화물 (metal nitrides), 산화물, 황화물, 탄소 및 전도성 고분자, 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 하나 이상의 전기 전도성 재료를 포함한다. 구체적인 전극 재료는 알루미늄(Al), 금(Au), 은(Ag), 백금(Pt), 구리(Cu), 티타늄(Ti), 텅스텐(Tu), 인듐틴옥사이드를 포함하나, 반드시 이들로 국한되는 것은 아니다. 본 발명에서 전극이 유기 재료로 형성되는 경우에는 소자 전체가 유기 재료로 구성된 완전한 유기 메모리를 수득할 수 있다.
전도성 고분자의 구체적인 예로는 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(T-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 및 이들의 유도체와 같은 페틸폴리아세틸렌 폴리머를 포함한다. 기타 사용가능한 전도성 고분자로는 폴리아닐린, 폴리티오펜, 폴리피 롤, 폴리실란, 폴리스티렌, 폴리퓨란, 폴리인돌, 폴리아줄렌, 폴리페닐렌, 폴리피리딘, 폴리비피리딘, 폴리프탈로시아닌, 폴리(에틸렌디오시티오펜) 및 이들의 유도체들을 들 수 있다.
상기 상부 전극(10) 및 하부 전극(30)은 열증착과 같은 증착법, 스퍼터링, e-빔 증발(e-beam evaporation) 등과 같은 종래의 방법에 의해 형성될 수 있다.
도 2는 본 발명의 일실시예에 따른 메모리 매트릭스의 일례를 도시한 것이다. 도 2에 도시된 바와 같이, 메모리 매트릭스는 유리 또는 실리콘 등의 적당한 기판 위에 증착된다. 이러한 메모리 매트릭스는 상부 전극(10) 및 하부 전극(20)을 포함하고, 그 사이에 유기 재료층(20)이 샌드위치된다. 여기서 기판은 기존의 유기 또는 무기계 기판이 이용될 수 있고, 특히 가요성 기판(flexible substrate)이 이용될 수도 있다. 상부 전극(10)과 하부 전극(20)이 교차하는 지점에 형성되는 셀이 쌍안정성 특성을 제공한다.
본 발명의 바람직한 구현예에서, 본 발명의 메모리 소자는 전극을 보호하기 위해 하부 전극 위에 또는 상부 전극 아래에 배리어층 (barrier layer)을 추가로 포함할 수 있다. 도 3은 배리어층을 형성한 메모리 소자의 단면 개략도이고, 도 4는 이와 같은 실시예에 의한 메모리 매트릭스의 사시도이다. 도 3 및 도 4에 도시된 바와 같이, 기판 (31) 위에 하부 전극 (31)이 형성되고 그 위에 배리어층(33)이 형성된다. 배리어층(33) 위에는 유기 재료층(33) 및 상부 전극(34)이 차례로 형성된다. 이러한 배리어층(33)은 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 물질을 포함한다. 바람직한 배리어층 (33)의 소재는 SiO2, Al2O3, Cu2O, TiO2, BN, V2O3를 포함한다. 배리어층의 두께는 20 내지 300 Å 범위 내인 것이 바람직하다.
이하에서 실시예를 들어 본 발명에 관하여 더욱 상세하게 설명하나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호범위를 제한하는 것으로 해석되어서는 아니 된다.
실시예 1
덴드리머로서 하기 화학식 1의 트리스(4-(3,5-비스(4-(4,6-비스(4-t-부틸페닐)-1,3,5-트리아진-2-일)스티릴)스티릴)페닐)아민 0.1g을 디클로로메탄에 녹인 후 기공 사이즈 0.2 ㎛의 마이크로 시린지 필터로 입자를 제거하여 코팅액을 제조하였다. 이어서 수득된 코팅액을 ITO(Indium Tin Oxide)가 증착되어 있는 유리 기판 위에 스핀코터로 코팅하고 80℃에서 베이킹하여 용매를 제거하였다. 이 때 알파-스텝 프로필로미터(Alpha-Step profilometer)를 이용하여 막 두께를 10 ㎚~100 ㎚ 정도 되도록 조절하였다. 상부 전극으로는 구리를 열증착법(thermal evaporation)법에 의해 증착하였고, 증착되는 전극의 두께는 quartz crystal monitor를 통하여 조절하였다. 상기 방법에 의해 제작된 소자의 전류-접압(I-V) 특성 곡선을 도 5에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 5를 참고하면, 첫 번째 바이어스 스윕(sweep)에서는, 0.3V 부근에서 전류가 급격히 증가하면서 세트(set) 상태가 되고 1.8V에서 전류가 급격히 감소하면서 리셋(reset) 상태가 되었다. 세트 상태와 리셋 상태 간의 전류는 2 오더(order)의 큰 차이를 보였다. 이 소자를 세트(set) 상태에서 전압을 제거한 후, 두 번째 스윕하면 낮은 전압에서도 높은 전류 상태를 유지하였다. 이러한 결과를 통해서 본 발명의 메모리 소자는 동일한 인가 전압에서 두 종류의 저항값을 가지는 쌍안정성(bistability)을 나타내어 비휘발성 메모리로서 용도를 가질 수 있음을 확인할 수 있다.
Figure 112004062066211-PAT00001
상기 방법에 의해 제작된 소자의 전류-접압(I-V) 특성 곡선을 도 5에 나타내었다. 전압 스캔은 0.1볼트/스윕(sweep)으로 하였다. 도 5를 참고하면, 첫 번째 바이어스 스윕(sweep)에서는, 0.25V 부근에서 전류가 급격히 증가하면서 세트(set) 상태가 되고 0.6V에서 전류가 급격히 감소하면서 리셋(reset) 상태가 되었다. 세 트 상태와 리셋 상태 간의 전류는 2 오더(order)의 큰 차이를 보였다. 이 소자를 세트(set) 상태에서 전압을 제거한 후, 두 번째 스윕하면 낮은 전압에서도 높은 전류 상태를 유지하였다. 이러한 결과를 통해서 본 발명의 메모리 소자는 동일한 인가 전압에서 두 종류의 저항값을 가지는 쌍 안정성(bistability)을 나타내어 비휘발성 메모리로서 용도를 가질 수 있음을 확인할 수 있다.
실시예 2
덴드리머로서 하기 화학식 2의 리스(4-(4-(4,6-비스(4-t-부틸페닐)-1,3,5-트리아진-2-일)스티릴)페닐)아민 0.1g과 전자수용물질로서 화학식 3의 테트라시아노디퀴노메탄 0.2g을 디클로로메탄에 녹인 후 기공 사이즈 0.2 ㎛ 마이크로 시린지 필터로 입자를 제거하여 코팅액을 제조하였다. 이어서 수득된 코팅액을 ITO(Indium Tin Oxide)가 증착되어 있는 유리 기판 위에 스핀코터로 코팅하고 80℃에서 베이킹하여 용매를 제거하였다. 이 때 알파-스텝 프로필로미터를 이용하여 막 두께를 10 ㎚~100 ㎚ 정도 되도록 조절하였다. 상부 전극으로는 구리를 열증착법(thermal evaporation)법에 의해 증착하였고, 증착되는 전극의 두께는 quartz crystal monitor를 통하여 조절하였다.
Figure 112004062066211-PAT00002
Figure 112004062066211-PAT00003
상기 방법에 의해 제작된 소자의 전류-접압 특성 곡선(I-V curve)을 도 6에 나타내었다. 도 6의 결과는 본 발명의 메모리 소자의 쌍안전성 및 그의 비휘발성 메모리 소자로서의 유용성을 입증한다.
실시예 3
덴드리머로서 하기 화학식 4의 N-(4-(4-(4,6-비스(4-(4-(비스(4-(4-(4,6-비스(4-t-부틸페닐)-1,3,5-트리아진-일)스티릴)페닐)아미노)스티릴)페닐)-1,3,5-트리아진-2-일)스티릴)페닐)-4-(4-(4,6-비스(4-t-부틸페닐)-1,3,5-트리아진-2-일)스틸리)-N-(4-(4-(4,6-비스(4-t-브틸페닐)-1,3,5-트리아진-2-일)스티릴)페닐)벤젠아민 0.3g과 전자 수용 물질로서 디클로로디시아노-p- 벤조퀴논(dichlorodicyano-p-benzoquinone) 0.05g을 디클로로메탄에 녹인 후 기공사이즈 0.2 ㎛ 마이크로 시린지 필터로 입자를 제거하여 코팅액을 준비하였다. 이어서 수득된 코팅액을 ITO가 증착되어 있는 유리 기판 위에 스핀코터로 코팅하고 80 ℃에서 베이킹하여 용매를 제거하였다. 이 때 알파-스텝 프로필로미터를 이용하여 막 두께를 10 ㎚~100 ㎚ 정도 되도록 조절하였다. 상부 전극으로는 구리를 열증착법에 의해 증착하였고, 증착되는 전극의 두께는 quartz crystal monitor를 이용하여 조절하였다.
Figure 112004062066211-PAT00004

상기 방법에 의해 제작된 소자의 전류-전압 특성 곡선을 도 7에 나타내었다. 도 7의 결과는 본 발명의 메모리 소자의 쌍안전성 및 그의 비휘발성 메모리 소자로서의 유용성을 입증한다.
본 발명에 의한 유기 메모리 소자는 비휘발성 특성을 가지며, 집적도가 우수하여 고용량 구현이 가능하고 제조 공정이 단순하고 제조 비용이 저렴한 이점을 갖는다. 또한 저전압 및 저전류에서의 구동이 가능하여 소비전력이 적은
이점도 제공한다.

Claims (17)

  1. 상부 전극과 하부 전극 사이에 유기 재료층을 포함하는 메모리 소자로서, 상기 유기 재료층이 적어도 하나의 전자 공여기 (electron donating group) 및 적어도 하나의 전자 수용기 (electron accepting group)를 포함하는 덴드리머를 포함하는 것을 특징으로 하는 메모리 소자.
  2. 제 1항에 있어서, 상기 유기 재료층이 상기 덴드리머 이외에 별도의 전자 공여 화합물과 전자 수용 화합물 가운데 하나 또는 양자의 화합물을 추가로 포함하는 것을 특징으로 하는 메모리 소자.
  3. 제 1항 또는 제 2항에 있어서, 상기 메모리 소자가 하부 전극 위에 또는 상부 전극 아래에 배리어층을 추가로 포함하는 것을 특징으로 하는 메모리 소자.
  4. 제 1항 또는 제 2항에 있어서, 상기 덴드리머의 분자량이 500 내지 100,000인 것을 특징으로 하는 메모리 소자.
  5. 제 1항에 있어서, 상기 덴드리머의 전자 공여기가 방향족 아민기(aromatic amine group), 테트라센(tetracene), 펜타센(pentacene), 루브렌 (rubrene), 페릴 렌 (perylene), 피라닐리덴 (pyranylidene), 칼코제노라렌 (chalcogenoaren),테트라칼코제나풀발렌 (tetrachalcogenafulvalene), 테트라히아풀발렌 (tetrathiafulvalene), 테트라티오나프탈렌 (tetrathionaphthalene), 테트라셀레나페릴렌(tetraselenaperylene) 및 이들의 유도체로 구성되는 그룹으로 선택되는 것임을 특징으로 하는 메모리 소자.
  6. 제 5항에 있어서, 상기 전자 공여기가 방향족 아민기인 것을 특징으로 하는 메모리 소자.
  7. 제 1항에 있어서, 상기 전자 수용기가 테트라시아노퀴노디메탄 (tetracyanoquinodimethane), 테트라시아노에틸렌 (tetracyanoethylene), 디클로로디시아노-p-벤조퀴논 (dichlorodicyano-p-benzoquinone), 디티올렌 금속 복합체, C60 및 이들의 유도체로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  8. 제 2항에 있어서, 상기 전자 공여 화합물이 테트라센(tetracene), 펜타센(pentacene), 루브렌 (rubrene), 페릴렌 (perylene), 피라닐리덴 (pyranylidene), 칼코제노라렌 (chalcogenoaren),테트라칼코제나풀발렌 (tetrachalcogenafulvalene), 테트라히아풀발렌(tetrathiafulvalene), 테트라티오나프탈렌 (tetrathionaphthalene), 테트라셀레나페릴렌 (tetraselenaperylene) 및 이들의 유도체로 구성되는 그룹으로 선택되는 것임을 특징으로 하는 메모리 소자.
  9. 제 2항에 있어서, 상기 전자 수용 화합물이 테트라시아노퀴노디메탄 (tetracyanoquinodimethane), 테트라시아노에틸렌 (tetracyanoethylene), 디클로로디시아노-p-벤조퀴논 (dichlorodicyano-p-benzoquinone), 디티올렌 금속 복합체, C60 및 이들의 유도체로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  10. 제 1항 또는 제 2항에 있어서, 상기 전극은 금속, 금속 산화물, 전도성 고분자, 및 유기 도전체(organic conductor)로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  11. 제 10항에 있어서, 상기 전극은 금, 은, 철, 백금, 알루미늄, 인듐틴옥사이드나트륨, 칼륨, 아연, 마그네슘으로 구성되는 그룹으로부터 선택되는 것임을 특징으로 하는 메모리 소자.
  12. 제 10항에 있어서, 상기 전도성 고분자가 폴리디페닐아세틸렌, 폴리(t-부틸)디페닐아세틸렌, 폴리(트리풀루오로메틸)디페닐아세틸렌, 폴리(비스트리플루오로메틸)아세틸렌, 폴리비스(t-부틸디페닐)아세틸렌, 폴리(트리메틸실릴) 디페닐아세틸렌, 폴리(카르바졸)디페닐아세틸렌, 폴리디아세틸렌, 폴리페닐아세틸렌, 폴리피리 딘아세틸렌, 폴리메톡시페닐아세틸렌, 폴리메틸페닐아세틸렌, 폴리(t-부틸)페닐아세틸렌, 폴리니트로페닐아세틸렌, 폴리(트리플루오로메틸)페닐아세틸렌, 폴리(트리메틸실릴)페닐아세틸렌, 폴리아닐린, 폴리티오펜, 폴리피롤, 폴리실란, 폴리스티렌, 폴리퓨란, 폴리인돌, 폴리아줄렌, 폴리페닐렌, 폴리피리딘, 폴리비피리딘, 폴리프탈로시아닌, 폴리(에틸렌디오시티오펜) 및 이들의 유도체로 구성되는 그룹으로부터 선택되는 재료를 포함하는 것을 특징으로 하는 메모리 소자.
  13. 제 3항에 있어서, 상기 배리어층이 SiOx, AlOx, NbOx, TiOx, CrOx, VOx, TaOx, CuOx, MgOx, WOx, AlNOx로 구성되는 그룹으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 메모리 소자.
  14. 제 13항에 있어서, 상기 배리어층이 SiO2, Al2O3, Cu2O, TiO 2, BN, V2O3로 구성되는 그룹으로부터 선택되는 물질을 포함하는 것을 특징으로 하는 메모리 소자.
  15. 제 1항 또는 제 2항에 있어서, 상기 유기 재료층의 두께는 약 50 내지 3000 Å인 것을 특징으로 하는 메모리 소자.
  16. 제 3항에 있어서, 상기 배리어층의 두께가 약 20 내지 300 Å 범위내인 것을 특징으로 하는 메모리 소자.
  17. 제 1항 또는 제 2항에 있어서, 상기 상하부 전극 및 유기층 재료가 모두 유기 재료로 구성된 것을 특징으로 하는 메모리 소자.
KR1020040113985A 2004-12-28 2004-12-28 덴드리머를 이용하는 메모리소자 KR100990291B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040113985A KR100990291B1 (ko) 2004-12-28 2004-12-28 덴드리머를 이용하는 메모리소자
EP05257938A EP1679720A3 (en) 2004-12-28 2005-12-21 Memory device including dendrimer
JP2005377180A JP2006191083A (ja) 2004-12-28 2005-12-28 デンドリマーを用いるメモリ素子
US11/318,533 US7635859B2 (en) 2004-12-28 2005-12-28 Memory device including dendrimer
CN200510121569.4A CN1819298A (zh) 2004-12-28 2005-12-28 包括树枝状化合物的存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113985A KR100990291B1 (ko) 2004-12-28 2004-12-28 덴드리머를 이용하는 메모리소자

Publications (2)

Publication Number Publication Date
KR20060075230A true KR20060075230A (ko) 2006-07-04
KR100990291B1 KR100990291B1 (ko) 2010-10-26

Family

ID=36283944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113985A KR100990291B1 (ko) 2004-12-28 2004-12-28 덴드리머를 이용하는 메모리소자

Country Status (5)

Country Link
US (1) US7635859B2 (ko)
EP (1) EP1679720A3 (ko)
JP (1) JP2006191083A (ko)
KR (1) KR100990291B1 (ko)
CN (1) CN1819298A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766488B1 (ko) * 2006-09-14 2007-10-15 한국표준과학연구원 칼코겐 화합물과 산화막의 다층박막구조의 pram 소자및 그 제조방법
KR100897881B1 (ko) * 2006-06-02 2009-05-18 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
KR101249117B1 (ko) * 2006-11-13 2013-03-29 삼성전자주식회사 메탈로센 덴드리머, 이를 이용한 유기 메모리 소자 및 그의제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923719B2 (en) * 2006-04-28 2011-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device wherein wiring contact is made through an opening in an organic compound layer
EP2064732A4 (en) * 2006-10-19 2012-07-25 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP5354884B2 (ja) * 2006-10-19 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
FR2951028B1 (fr) * 2009-10-05 2012-08-03 Commissariat Energie Atomique Memoire organique a double grille et procede de realisation
CN107098818B (zh) * 2016-02-19 2020-05-12 郑建鸿 芳香族化合物及包含其的有机发光二极管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6295882A (ja) 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
JP2993272B2 (ja) * 1992-05-07 1999-12-20 松下電器産業株式会社 可逆性電極
DE69723625T2 (de) * 1996-02-16 2004-04-22 Koninklijke Philips Electronics N.V. Einmal beschreibbares, mehrmals lesbares elektrisches speicherelement aus konjugiertem polymer oder oligomer
NO972803D0 (no) 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
JP2001345431A (ja) 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP4104106B2 (ja) 2001-03-30 2008-06-18 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリ装置
WO2002091496A2 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4088711B2 (ja) 2002-09-13 2008-05-21 ソニー株式会社 光電変換素子及びその製造方法、並びに光センサ及び太陽電池
US6855647B2 (en) * 2003-04-02 2005-02-15 Hewlett-Packard Development Company, L.P. Custom electrodes for molecular memory and logic devices
US7274035B2 (en) * 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897881B1 (ko) * 2006-06-02 2009-05-18 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법
US7663141B2 (en) 2006-06-02 2010-02-16 Samsung Electronics Co., Ltd. Organic memory devices including organic material and fullerene layers
KR100766488B1 (ko) * 2006-09-14 2007-10-15 한국표준과학연구원 칼코겐 화합물과 산화막의 다층박막구조의 pram 소자및 그 제조방법
KR101249117B1 (ko) * 2006-11-13 2013-03-29 삼성전자주식회사 메탈로센 덴드리머, 이를 이용한 유기 메모리 소자 및 그의제조방법
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법

Also Published As

Publication number Publication date
US7635859B2 (en) 2009-12-22
EP1679720A3 (en) 2006-08-09
KR100990291B1 (ko) 2010-10-26
US20060157691A1 (en) 2006-07-20
CN1819298A (zh) 2006-08-16
JP2006191083A (ja) 2006-07-20
EP1679720A2 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US7405167B2 (en) Method of manufacturing nonvolatile organic memory device and nonvolatile organic memory device manufactured by the same
US7635859B2 (en) Memory device including dendrimer
US7026702B2 (en) Memory device
US7491968B2 (en) Memory device using quantum dots
US7274035B2 (en) Memory devices based on electric field programmable films
US7321503B2 (en) Method of driving memory device to implement multiple states
US7816670B2 (en) Organic memory device and fabrication method thereof
US7199394B2 (en) Polymer memory device with variable period of retention time
US8394666B2 (en) Organic memory devices and methods of fabricating such devices
US8039643B2 (en) Organic memory device using iridium organometallic compound and fabrication method thereof
US8216686B2 (en) Dendrimer with triphenylamine core, organic memory device having the same, and manufacturing method thereof
KR101224768B1 (ko) 유기 메모리 소자 및 그의 제조방법
Gayathri et al. Bistable electrical switching and performance of a pentacene-based write once/read many memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190910

Year of fee payment: 10