明 細 書
メモリー素子及びその製造方法
技術分野
[oooi] 本発明は、印加された電圧に応じてオン Zオフ状態が切り替わってその状態を維 持する、不揮発性のメモリー素子及びその製造方法に関する。さらに詳しくは、現在 使われている不揮発性メモリーであるフラッシュメモリーに取って代わる、次世代の超 高密度不揮発性メモリーとして位置付けられるポリマーメモリーを作製する上で、最も 重要な構成要素となるポリマー材料及びそれを用いた素子構造に関する。
背景技術
[0002] 従来、シリコン基板を用いた DRAMや SRAMなどの揮発性のメモリー素子が汎用 されてきたが、今後は、書き換え可能な不揮発性のメモリー素子の開発が期待されて いる。しかし、従来のシリコン基板を用いたメモリー素子の製造にはフォトリソグラフィ 一という煩雑かつ製造コストが高い工程が必要であるため、最終製品としてのメモリ 一素子が非常に高価となってしまうという問題があった。このような従来のシリコン基 板を用いたメモリー素子に対し、有機材料を用いた不揮発性のメモリー素子力 ^、くつ か提案されている。
[0003] 例えば、印加電圧の変化によって電気伝導率の急激な変化を生じうる、有機低分 子化合物を用いたメモリー素子として、 2—ァミノ— 4, 5—イミダゾールジカルボ-トリ ルを用いたメモリー素子(L.Maら, Applied Physics Letters, 82(9), pl419- 1421 (200 3))や、 7, 7, 8, 8—テトラシァノキノンジメタンの銅錯体を用いたメモリー素子 (R.S.P otember et
al, Applied Physics Letters, 34(6), p405- 407 (2003))が提案されている。
[0004] これらの有機低分子化合物を用いたメモリー素子は、有機層内、又は電極層と有 機層の間に金属アルミニウムなどの導電層を有し、ある閾値以上の電圧印加により高 抵抗状態から低抵抗状態へ変化し、永続的に低抵抗状態が維持される。そして、こ の低抵抗状態で逆方向に電圧を印加すると、再び所定の閾値にお!、て再び高抵抗 状態が復帰するものである。
[0005] なお、これらのメモリー素子において、電圧印加により抵抗が変化する機構につい ては未だ解明されていないが、メモリー素子の内部に設けられた導電層と有機層の 界面、または有機層と電極層の界面に蓄積される空間電荷による何らかの電気的界 面現象に起因して 、ると考えられる。
[0006] しかし、上記の有機低分子化合物を用いたメモリー素子は、いずれも真空蒸着法 や電子ビーム法、スパッタリング法などの超高真空を必要とする工程によって低分子 化合物の薄膜を形成することで作成されるものであり、その工程が繁雑であるとともに 製品としてのメモリー素子の歩留まりが高くはな力つた。
[0007] 一方、有機高分子化合物を用いてメモリー素子を作成する試みがなされて 、る。例 えば、ポリ(3, 4—エチレンジォキシチォフェン)とポリ(スチレンスルホン酸)の混合物 (PEDOT: PSS)を、インジウム—スズ酸化物(ITO)からなる陽極と、アルミニウム力 らなる陰極にはさんだ単層型のメモリー素子が提案されている(S.Mollerら, Nature, 426, pl66- 169 (2003))。
[0008] しかし、上記の有機高分子化合物を用いたメモリー素子は、閾値以上の電圧印加 によって低抵抗状態から高抵抗状態に変化するものであるが、そのオン Zオフ比は 高くはなかった。し力も、 PEDOT: PSSは水溶性の高分子であるため、 PEDOT: P SSの層を均一に形成するのが困難であり、メモリー素子の積層形成が容易ではない といった問題があった。
[0009] また、これまで 、ろ 、ろなタイプの不揮発性メモリー素子が開発されてきたが、 Vヽず れも異なる問題を抱えている。フラッシュメモリーは、すでに実用化している力 動作 速度が DRAMや SRAMに比べて遅ぐし力も書き込みサイクル寿命に限界がある。 これを克服すベぐ FeRAM, SONOS/NROM, MRAMなどいろいろなタイプの 素子が考案されている力 いずれも金属酸ィ匕物または硫ィ匕物などのセラミック系材料 を用いるため、素子製造に当たって真空蒸着プロセスを必要とし、製造コストが高い 。フレキシブルで大面積の素子を安価に製造することが望まれている力 そのために はどうしてもスピンコーティングのような安価な湿式法を用いて、有機ポリマーのような 材料を使うことが必須である。
[0010] このような状況のなかで、 TFE (Thin Film Electronics)社はインテル社とともに、フッ
化ビ-リデンの単独重合体あるいは三フッ化ビ-リデンと三フッ化工チレンの共重合 体のような強誘電性ポリマーを用いたポリマーメモリーを提案した(US Patent 6,055,1 80; 6,326,936; US Patent Appl.
2003/0017623Al) oこの素子の問題のひとつとして、書き込み後の非破壊的読み出 しができないということが挙げられる。これを解決するため、ゼロックス社は同様のポリ マー材料と有機半導体力 なる多層構造の素子を用いて書き込みと読み出しの両方 が繰り返し可能な不揮発性メモリーを考案した (特開 2004-040094)。しかし、これらい ずれもフッ素系ポリマーを使用するため、材料およびプロセス的にコスト高となるのが 問題である。
[0011] 一方、米国 AMD社は、 UCLAのベンチャーである Coatue社の基本技術を用いて 、上記の強誘電性ポリマーとは異なる新しい原理のメモリー素子を提案した (US Pate nt Appl. 2003/0155602A1;
2002/0163828A1; WO 02091385)。即ち、塩化ナトリウムとか塩化セシユウムのような イオン解離性塩をドープしたパイ共役系ポリマー(例えば、ポリアセチレン、ポリア-リ ンなど)を 2枚の金属電極の間に挟んだ構造を有する素子であって、このポリマー薄 膜に電圧を印加するとドープした塩がプラスとマイナスのイオンに解離し、それぞれ 反対側の電極に引き寄せられることによって膜の電気伝導度が可逆的に変化する。 このことを利用して、スイッチング機能が発現される。し力しながら、この素子は読み 出しが破壊的であるので、書き込みのみのタイプとして使われる。し力も、スィッチン グ速度がミリ秒オーダーで遅い。これは、比較的大きなイオンが硬い分子鎖力 成る ノ ィ共役系ポリマーの固体膜中を移動することに起因すると考えられている。
[0012] 以上のポリマー材料とは異なる力 低分子量の有機物質を使ったメモリー素子も多 くのグループで研究されてきた。先駆的な例として、 R.S.Potemberら(ジョンズホプキ ンス大学)は 2枚の銅電極の間にテトラシァノキノジメタン (TCNQ)の薄膜を挟んだ 構造を有するメモリー素子を提案した(US Patent 4,371,883; Appl. Phys. Lett., (197 9), 34(6), 405) o TCNQは電子受容性の強い化合物で、銅との間で電子の授受が起 こり、一種の電荷移動型錯体 (CT錯体)を形成することが知られている。このような C T錯体層が TCNQと銅電極の界面に 10ミクロン程度の厚さで生成し、その結果スイツ
チング機能が発現すると考えられている。この素子のスイッチング速度は 10ナノ秒と 極めて速い。し力も、 ON/OFF比が 10, 000以上と大きく、メモリー素子としての可 能性を持つものとして注目された。これを契機に、 CT錯体のスィッチ Zメモリー素子 への応用が活発に検討された。とくに日本において、齋藤軍治らが中心になって TC NQ系の各種 CT錯体が検討された (Appl.Phys丄 ett.,
(1989), 55(20), 2111)。企業サイドでもこれに関連していくつかの特許が出願された( 例えば、キャノンからは特開昭 62-095882;特開昭 62-095883:松下電工からは特開 平 03-137894;特開平 03-137896など)。メカニズムについてはさまざまな意見がある 1S ひとつの可能性として、 CT錯体が電圧印加に伴うジュール熱の発生によって結 晶相からアモルファス相に転移することにより膜の電気伝導度が変化することが考え られている。いずれにせよ、このような有機低分子結晶を蒸着した膜では、均一な薄 膜を得るのに技術的に困難なことが多ぐ製造コストにも課題がある。
[0013] 上記と同様に銅電極を用いた例である力 Potemberらのメカニズムとは異なるメモリ 一素子が検討された。 2枚の金属電極 (例えば、金や銅など)の間に有機ポリマーや 金属酸化物または硫化物の薄膜を挟んで電圧を印加すると、電極として使った金属 が電界中でイオンィ匕し薄膜中を移動することが古くから知られていた。これがスィッチ 素子に応用できる可能性を理論的に示したのは、 J.G.Simmonsと R.R.Verderberであ る(Proc.Roy.Soc., (1967), A301, 77)。こうして生成した銅イオンが膜中を対極に向か つて移動し、そこで還元されて金属銅になる際、膜中でフィラメント状に成長して対極 まで達し、電気伝導パスを作ると考えられている。このような作動原理を用いて、 NE Cは新し 、スィッチ素子を提案した (Appl.Phys丄 ett.,
(2003) , 82(18), 3032) o一方、 Y.Yangら(カリフォルニア大学)のグループは、電気伝 導に寄与するのは金属性の銅ではなぐ銅イオンであるとしている (Appl.Phys丄 ett.,
(2004) , 84(24), 4908)。用いた材料が両者で異なるので同一基盤の議論はできない 力 いずれにしても、このような素子がスィッチあるいはメモリー機能を持つことが注目 されている。ただし、このタイプの素子もスィッチ速度がやや遅い(マイクロ秒オーダ 一)という問題がある。
[0014] さらに、 Y.Yangら(カリフォルニア大学)は、 2枚のアルミニウム電極の間に低分子量
のイミダゾール系化合物を挟み、この中間層の間にさらにもうひとつのアルミニウム層 を入れた 5層構造を有する素子をメモリーに用いた(US Patent AppL, 2004/0,027,84 9A1; Appl. Phys. Lett., (2002),
80(16), 2997) oここで、中間のァノレミ-ゥム層は、フラッシュメモリーのフローティング ゲート電極のような働きをするものと考えられている。即ち、ここに空間電荷が蓄えら れ、その出入りによってメモリー機能が発現するとされている。一方、 J.C.Scottら (米 国 IBM社)は、中間のアルミニウム層の代わりに金属(金など)のナノ粒子を有機層中 に均一分散した構造の素子をメモリーとして検討した (Appl. Phys. Lett., (2004), 84, 607) o端子電極は、 Yangらと同じアルミニウムであった。ここで、素子の安定駆動に重 要なことは、有機層中の金属の形態 (薄膜か微粒子か)ではなぐ端子電極に使うァ ルミ-ゥムの有機層と接触する表面が極薄い酸ィ匕物層を形成していることであるとし ている。なお、富士電機のグループは、有機層中に金属を含有させなくても同様のメ モリー特性が発現するとしており (H.Kawakami et al.,
Proc. SPIE, (2003), Vol. 5217, 71)、この種の素子の作動機構に関してはまだ充分な 検討が必要である。
[0015] 以上説明したように、フレキシブルで大面積の書き換え可能なメモリー素子を安価 に製造するための材料およびプロセスの開発に向けて、現時点において完璧な解と なるような提案はまだなされていない。製造コストの問題はもとより、スイッチング速度
、書き込み Z読み出しの繰り返し性、メモリー保持時間などの基本特性において、実 用レベルで満足の 、くものはまだな 、。
発明の開示
[0016] 上記の課題を解決するためには、やはり有機ポリマー材料をスピンコーティングす るというアプローチが最も適切である。用いるポリマーもフッ素系ポリマーのような高価 なものでなぐかつ、スピンコーティングプロセス適合性のある安価な材料およびプロ セスを選択することが必須である。今回、本発明者らはこのような点を鑑みて、新規に して高性能な電気化学的活性なラジカルポリマーを安価に合成することに成功し、こ れを用いて簡単に書き換え可能な不揮発性メモリー素子を製造する方法を見出した 。さらに、ラジカルポリマー層のなかに誘電体、電子またはイオン伝導体、あるいは絶
縁体の 、ずれかから選ばれた高分子薄膜を挿入し、且つこれを挟んでラジカルポリ マー層と対畤するもう一方の活物質を堆積することによって、素子の記録保持性およ び/あるいは駆動安定性が飛躍的に改善されることを見出し、本発明に想到した。
[0017] 本発明のメモリー素子は、陽極層と陰極層との間に、電気絶縁性のラジカルポリマ 一からなるスイッチング層を有することを特徴とする。有機材料を用いて簡便かつ歩 留まりの高い工程で製造でき、かつオン Zオフ比が高い、新規の不揮発性のメモリー 素子を提供することができる。
[0018] また、本発明のメモリー素子は、前記スイッチング層と前記陽極層との間にホール 注入輸送層を有すること、或いは、前記スイッチング層と前記陰極層との間に電子注 入輸送層を有することにより、オン Zオフ比を向上させることができる。
[0019] また、本発明のメモリー素子は、前記スイッチング層を 2層に隔てる中間層を有し、 この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選 ばれた材料カゝらなることにより、素子の記録保持性および/あるいは駆動安定性を飛 躍的に改善することができる。
[0020] また、本発明のメモリー素子は、前記スイッチング層と前記陽極層との間に中間層 を有し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体から選ばれ た材料力もなること、或いは、前記スイッチング層と前記陰極層との間に中間層を有 し、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから 選ばれた材料カゝらなることにより、素子の記録保持性および/あるいは駆動安定性を 改善することができる。
[0021] また、本発明のメモリー素子は、前記スイッチング層と前記陰極層との間にレドック ス層を有すること、または前記スイッチング層と前記陽極層との間にレドックス層を有 すること、或いは、さらに前記スイッチング層と前記レドックス層との間に中間層を有し 、この中間層は誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから 選ばれた材料カゝらなることにより、素子の記録保持性および/あるいは駆動安定性を 改善することができる。
[0022] また、本発明のメモリー素子は、前記ラジカノレポリマーは-トロキシドラジカノレポリマ 一であることにより、応答特性を迅速にすることができる。
[0023] さらに、本発明のメモリー素子は、前記中間層はシァノエチノレイ匕ポリマー力もなるこ とにより、ラジカルポリマーとの適合性がよぐ簡便かつ歩留まりの高い工程で製造で きる。
[0024] 本発明のメモリー素子の製造方法は、陽極層と陰極層との間に電気絶縁性のラジ カルポリマーからなるスイッチング層を有し、このスイッチング層と前記陽極層との間 にホール注入輸送層、前記スイッチング層と前記陰極層との間に電子注入輸送層を 有するメモリー素子の製造方法であって、前記スイッチング層、前記ホール注入輸送 層、前記電子注入輸送層を、湿式法により積層形成することにより、各層の膜質の均 一性を維持することができ、簡便かつ歩留まりの高い工程で、メモリー素子を製造す ることがでさる。
[0025] また、本発明のメモリー素子の製造方法は、陽極層と陰極層との間に電気絶縁性 のラジカルポリマーからなるスイッチング層を有し、前記スイッチング層を 2層に隔てる 中間層を有するメモリー素子の製造方法であって、前記スイッチング層、前記中間層 を、湿式法により積層形成することにより、各層の膜質の均一性を維持することができ 、簡便かつ歩留まりの高い工程で、メモリー素子を製造することができる。
図面の簡単な説明
[0026] [図 1]本発明の実施例 1のメモリー素子を示す模式図である。
[0027] [図 2]同上メモリー素子の製造方法を示す流れ図である。
[0028] [図 3]本発明の実施例 2のメモリー素子を示す模式図である。
[0029] [図 4]同上メモリー素子の製造方法を示す流れ図である。
[0030] [図 5]本発明の実施例 3のメモリー素子を示す模式図である。
[0031] [図 6]同上メモリー素子の製造方法を示す流れ図である。
[0032] [図 7]本発明の実施例 4のメモリー素子を示す模式図である。
[0033] [図 8]同上メモリー素子の製造方法を示す流れ図である。
[0034] [図 9]本発明の実施例 5のメモリー素子の電流—電圧特性曲線である。
[0035] [図 10]本発明の実施例 6のメモリー素子の電流—電圧特性曲線である。
[0036] [図 11]本発明の実施例 7のメモリー素子の電流—電圧特性曲線である。
[0037] [図 12]本発明の実施例 9のメモリー素子の電流—電圧特性曲線である。
[0038] [図 13]本発明の実施例 10のメモリー素子の電流—電圧特性曲線である。
[0039] [図o N 1l4]同上逆ノィァス電圧を印加したときの電流 電圧特性曲線である。
[0040] [図 15]本発明の実施例 14のメモリー素子の電圧 -電流特性曲線である。
[0041] [図 16]本発明の実施例 15のメモリー素子の電圧 電流特性曲線である。
[0042] [図 17]本発明の実施例 16のメモリー素子の電圧—電流特性曲線である。
発明を実施するための最良の形態
[0043] 以下、本発明のメモリー素子及びその製造方法について詳細に説明する。
[0044] 本発明のメモリー素子のスイッチング層を形成するラジカルポリマーとしては、絶縁 性であって、かつ酸ィ匕還元が迅速 ·可逆的なラジカルポリマーが好ましく用いられる。 発明者らは、このようなラジカルポリマーについて永年にわたって研究してきた (例え ば、西出ら,高分子, 51卷 (63), 453項- 459項(1996)、 H.Nishideら, Magnetic Propert ues of Organic Materials, P.M.Lahti
編集, p285-303 (1999)など)が、本発明のメモリー素子には、ニトロキシドラジカル、 アミ-ゥムラジカル、フエノキシラジカルなどを含有するポリマーを用いることができる
[0045] これらの中では、ニトロキシドを含有する-トロキシドラジカルポリマーが好適に用い られる。その理由は、化 1に示すように、一般に-トロキシドラジカルポリマーは、ー電 子酸化および一電子還元の!/、ずれも可能であって、不対電子の可逆な酸化還元特 性を示し、その酸化還元過程、すなわち応答特性は迅速で、かつ安定に長寿命で 繰り返し可能である力もである。また、ニトロキシドラジカルポリマーは、大気下におい て 250°Cまで安定な取り扱いが可能であるという利点を有する。さらに、ニトロキシドラ ジカルポリマーは導電性が低ぐこれによつてキヤリャを永続的に保持し得るからであ る。
[0047] なお、本発明に用いられるラジカルポリマーは、上記のものに限定されるものではな
い。
[0048] ニトロキシドラジカルを含有する有機高分子の合成方法としては、例えば、 2, 2, 6 , 6—テトラメチルピベリジ-ルォキシラジカル(以下、これを TEMPOと略す)を有機 高分子とブレンドした分散体を作ることも考えられる。また、 TEMPOに反応性基を導 入し、それを重合可能なモノマーに共有結合でカップリングし、これを通常の方法で 単独重合あるいはラジカルを持たな 、その他のモノマーと共重合として高分子量体と することも可能である。そのような具体例として、化 2に示すような反応例を示すことが できる。
[0049] [化 2]
1 2 3
[0050] 本発明のメモリー素子は、陽極層と陰極層との間に、電気絶縁性のラジカルポリマ 一からなる薄膜のスイッチング層を有するものであり、電圧印加にともない高抵抗状 態から低抵抗状態へ変化する。
[0051] 前述のように、従来の 2—アミノー 4, 5—イミダゾールジカルボ二トリルを用いたメモ リー素子や、 7, 7, 8, 8—テトラシァノキノンジメタンの銅錯体を用いたメモリー素子 が電圧印加にともない高抵抗状態から低抵抗状態へ変化する機構は明らかにされ ていない。これに対し、本発明のメモリー素子においては、ラジカルポリマー力もなる スイッチング層にお 、て陽極近傍のラジカルは酸ィ匕され、陰極近傍のラジカルは還 元されるため、閾値電圧の印加によりある所定の電荷密度に到達し、スイッチング層 内でカチオン状態およびァ-オン状態が飽和して導電経路が形成されて、低抵抗状 態が実現すると考えられる。そして、このような電荷が注入された状態の低抵抗状態 では、絶縁性のスイッチング層は、いわば帯電した状態、すなわち低抵抗状態が永 続的に維持されると考えられる。
[0052] このように、本発明のメモリー素子は、陽極層と陰極層との間に印加する電圧が閾
値以下のときに高抵抗状態であって、電圧が閾値以上になると高抵抗状態から低抵 抗状態へ変化し、電圧が再び閾値以下になっても低抵抗状態を維持するように構成 されている。
[0053] 本発明のメモリー素子の第 1の実施形態として、スイッチング層と陽極層又は陰極 層の間にバッファ一層を設けることにより、スイッチング層と陽極層又は陰極層の間に 良好な接触界面が形成され、オン Zオフ比などの特性が向上する。具体的には、ス イッチング層と陽極層の間には、ノ ッファー層としてホール注入輸送性材料力もなる ホール注入輸送層を設け、スイッチング層と陰極層の間には、ノ ッファー層として電 子注入輸送性材料カゝらなる電子注入輸送層を設けるとよい。
[0054] 化 3に、本発明のメモリー素子に好適に用いられる-トロキシドラジカルポリマーの 例を示す。なお、(a)は、ポリ(4ーメタクリロイロキシ 2, 2, 6, 6—テトラメチルピペリ ジンー1 ォキシル)、(b)は、ポリ(4—アタリロイロキシ 2, 2, 6, 6—テトラメチルピ ペリジン 1 ォキシル)、(c)は、ポリ(4—N—t—ブチルー N—ォキシアミノスチレ ン)、(d)は、ポリ(4—アタリロイルァミノ一 2, 2, 6, 6—テトラメチルピペリジン一 1— ォキシル)、(e)は、ポリ(4—メタクリロイルァミノ一 2, 2, 6, 6—テトラメチルピペリジン — 1—ォキシル)、(f)は、ポリ(3, 5 ジ—(N—t—ブチル—N—ォキシルァミノ)ス チレン)、 (g)は、ポリ(N—t—ブチルメタクリロイルァミン— N—ォキシル)、 (h)は、ポ リ(2, 2, 3, 3—テトラメチルエチレン-トロキシド)である。
[0055] [化 3]
(f) (g) (h)
[0056] なお、ラジカルポリマーはいずれもモノマー単位当たり 10%以上のラジカルを有す ることが望ましぐ 70%から 100%が適切である。
[0057] また、本発明のメモリー素子に用いられるラジカルポリマーは、高分子量のものが好 適に用いられる。分子量は数千以上が望ましいが、 1万〜数十万が適切である。この
ように、十分に分子量の高いラジカルポリマーを用いることにより、湿式法による簡便 な成膜工程が可能になる。
[0058] 湿式法とは、有機高分子の薄膜を形成するための公知の技術であって、一般に、 スピンコート法、インクジェット法、その他、各種印刷法などが知られている。この湿式 法によれば、ラジカルポリマーによって形成されるスイッチング層の膜質の均一性お よびアモルファス安定性が維持され、歩留まりが高くかつ量産性に適し、かつ低コスト でのメモリー素子の製造が可能である。
[0059] さらに、スイッチング層を形成するラジカルポリマーや、ホール注入輸送層、電子注 入輸送層を形成する有機材料の溶媒への溶解性の差を巧みに利用することにより、 スイッチング層、ホール注入輸送層、電子注入輸送層を湿式法により積層することが 可能となる。また、湿式法によりスイッチング層、ホール注入輸送層、電子注入輸送 層を積層形成することにより、スイッチング層とホール注入輸送層、又は電子注入輸 送層との界面における平坦性かつ接着性が期待され、オン Zオフ比の増大が実現さ れるば力りでなぐメモリー素子の寿命特性も大幅に延長される。
[0060] 本発明のメモリー素子に用いられるラジカルポリマーの溶媒への溶解性については 、極性有機溶媒に可溶であり、水に不溶であるのが好ましい。非極性有機溶媒であ るベンゼン、トルエンなどにも不溶である場合は、非極性有機溶媒に可溶な電子注 入輸送層の積層も容易となるので、さらに好ましい。
[0061] 本発明のメモリー素子のホール注入輸送層を構成するホール注入輸送性材料とし ては、ホール注入輸送層に積層されるラジカルポリマーの溶媒に対する溶解度に応 じて適宜選択される力 ラジカルポリマーが水に不溶である場合には、水溶性のホー ル注入輸送性のポリマーが望ましい。例えば、ポリ(3, 4—エチレンジォキシチォフエ ン)(PEDOT)とポリ(スチレンスルホン酸)(PSS)の混合物(PEDOT: PSS)、ポリ( ァ-リン) : PSS混合物、側鎖にアルキルスルホン酸を置換したポリチォフェン、または ポリピロール誘導体などが挙げられる。
[0062] 本発明のメモリー素子の電子注入輸送層を構成する電子注入輸送性材料は、特 に制限されないが、トリス(8 ヒドロキシキノリナート)アルミニウム、ポリ [2—メトキシ一 5— (2,一ェチルへキシルォキシ) 1, 4 フエ-レンビ-レン] (MEH— PPV)、フ
ェナント口リン誘導体などが挙げられる。
[0063] 本発明のメモリー素子の陽極層を構成する材料としては、インジウム一スズ酸ィ匕物( ITO)などの酸ィ匕物半導体などが挙げられる。また、本発明のメモリー素子の陰極層 を構成する材料は、特に制限されないが、アルミニウム、カルシウム、セシウム、フッ ィ匕リチウム Zアルミニウムなどを用いることができる。
[0064] また、本発明のメモリー素子の第 2の実施形態として、スイッチング層の中間にスィ ツチング層を 2層に隔てる中間層として、誘電体、電子またはイオン伝導体、あるいは 絶縁体のいずれかから選ばれた材料力 なる薄膜を挟んだ多層構造とすることにより 、素子の記録保持性および/あるいは駆動安定性が飛躍的に改善される。
[0065] 或いは、中間層によって 2層に隔てられたスイッチング層の一方をレドックス層として も、素子の記録保持性および/あるいは駆動安定性が改善される効果を有する。具 体的には、スイッチング層と陰極層との間にレドックス層を配置し、さらにスイッチング 層とレドックス層との間に中間層を配置すればよい。または、スイッチング層と陽極層 との間にレドックス層を配置し、さらにスイッチング層とレドックス層との間に中間層を 配置すればよい。
[0066] または、中間層によって 2層に隔てられたスイッチング層の一方を省略しても、中間 層の存在によって素子の記録保持性および/あるいは駆動安定性が改善される効果 を有する。具体的には、スイッチング層と陽極層との間に中間層を配置し、中間層と 陽極層との間には層を設けなければよい。または、スイッチング層と陰極層との間に 中間層を配置し、中間層と陰極層との間に層を設けなければょ 、。
[0067] さら〖こは、中間層を省略して、スイッチング層と陰極層との間、またはスイッチング層 と陽極層との間にレドックス層を配置しただけの構成としても、レドックス層の存在によ つて素子の記録保持性および/あるいは駆動安定性が改善される効果を有する。
[0068] なお、レドックス層とは、レドックス剤を含有する層のことを 、 、、レドックス剤とは、電 子、ホールを受け取る電気化学的活性を有する化合物全般のことを!、う。
[0069] ここで、レドックス層に含有されるレドックス剤としては、フエ口セン、ヒドロキノン、キノ ン、カテコール、ピオローゲン、フエノチアジン、ニコチン酸アミド、などの有機系化合 物、プルシアンブルー、三酸化タングステン、などの金属含有化合物、或いは、その
他の電子受容性または電子供与性基を有する化合物を挙げることができる。このよう な化合物を、有機高分子とブレンドするか、共有結合で有機高分子の骨格に導入す るかのいずれかの方法でレドックス層に含有させることができる。または、レドックス剤 を蒸着することによりレドックス層を形成してもよい。
[0070] また、中間層として有用な材料として、 1kHzにおける誘電率が 7以上のポリマーが 挙げられる。このようなポリマーを溶媒に溶解して、スピンコート法で膜厚が 200nm以 下の薄膜として、 2層のスイッチング層の間、スイッチング層とレドックス層の間、スイツ チング層と陽極層の間、或いは、スイッチング層と陰極層の間に挟む形で積層形成 することで、中間層を形成することができる。中間層の膜厚は 200nmを超えない範 囲で、できるだけ薄い方が好ましいが、均一膜として積層化する必要から、最低 20η m程度の膜厚が求められる。ここで、このような目的に有用な高誘電体の例としては、 ポリフッ化ビ-リデン、ポリジメチルシロキサン、シァノエチルセルロース、シァノエチ ルポリビュルアルコール、などを例示することができる。なかでも、ラジカルポリマーと の適合性、スピンコートの容易性、コストなどを勘案すると、シァノエチルイ匕ポリマーが 好適である。このほか、中間層として用いられる高誘電体は、セラミックスであってもよ い。
[0071] さらに、上記の高誘電体のほかに、中間層として有用な別の材料として、電子伝導 体が挙げられる。すなわち、中間層としてアルミニウム蒸着膜などの金属層を用いた 場合にも、素子の記録保持性および/あるいは駆動安定性が大幅に改善される。こ のような中間層を形成する場合は、蒸着などの手段により均一膜を形成すればよい。 また、中間層としてイオン伝導体を用いる場合は、ガラス転移点の低い高分子 (例え ば、酸ィ匕ポリエチレン残基を有するポリマーなど)にリチウムをはじめとするアルカリ金 属イオンを含む塩を含有した材料を溶液塗布法により均一膜を形成すればよい。
[0072] さらに、中間層として有用な別の材料として、絶縁体が挙げられる。すなわち、中間 層としてポリスチレン、ポリアタリレート、などの絶縁性高分子を数十力 数百ナノメー トルオーダーの薄膜として溶液塗布することによって、素子の記録保存性が大幅に 改善される。
[0073] 本発明のメモリー素子は、ラジカルポリマーという従来この分野では用いられたこと
のな 、新し 、材料をメモリー層、すなわちスイッチング層に使って 、るのが特徴であ る。このラジカルポリマーは、電子およびホールのいずれの注入も可能な、一種のレ ドックス剤である。
[0074] 上記の第 2の実施形態では、このようなラジカルポリマーの電気化学的に活性な性 質を利用して、スイッチング層の中間に、スイッチング層を 2層に隔てる中間層として 、誘電体、電子またはイオン伝導体、あるいは絶縁体のいずれかから選ばれた材料 力もなる薄膜を挟んだ多層構造したバイポーラセルの素子構成、又は、中間層によ つて 2層に隔てられたスイッチング層の一方をレドックス層としたバイポーラセルの素 子構成を基本構造として!ヽる。
[0075] これに電圧を印加して、電子およびホールを注入すると、素子は低抵抗状態 (オン 状態)にセットされ、逆性電圧を印加すると元の高抵抗状態 (オフ状態)に戻るといつ たスイッチングが可逆的に起こる。メモリー素子が不揮発性であるためには、自己放 電性が低ぐオン状態が開放電位下で長時間安定に持続する必要があるが、中間層 によって電子とホールの再結合が防止され、この目的が達成される。一般に、誘電率 の高い膜は、正負の電荷をそれぞれ膜の両側に安定に分離させることができ、この 性質を中間層に利用することできる。
[0076] 上記のバイポーラセルの基本構造の変形として、中間層によって 2層に隔てられた スイッチング層の一方、又はレドックス層を省略し、 1層だけのスイッチング層を有する モノポーラセルの構造とすることも可能である。このようなモノポーラセルにお!、ては、 高誘電体からなる中間層をスイッチング層と陽極層又は陰極層の間に配置すること で、記録保持性および/ある ヽは駆動安定性が改善される。
[0077] この場合の中間層の役割は、上記のバイポーラセルの中間層の役割と基本的に同 じである。すなわち、スイッチング層のラジカルポリマーに一方の電荷 (特にホール) が注入されると、中間層を挟んで配置された陽極層上又は陰極層上に発生した電荷 (特に電子のもつ負電荷)は、陽極層上又は陰極層と、中間層との間に蓄えられる。
[0078] さらに、中間層を省略する場合には、スイッチング層のラジカルポリマーのラジカル サイト間距離を適切に設定する。電圧印加の状態ではラジカルサイト間の電子または ホールのホッピングが可能である力 電位開放時にはそのようなホッピングが不可能
なようにラジカルポリマーの分子構造を精密設計することで、記録保持性を改善する ことができる。
[0079] この場合、セルの構造上はモノポーラである力 作用機構的にはバイポーラであり、 スイッチング層のラジカルポリマーには電子とホールが同時に注入される力 S、ラジ力 ルサイト間の電子またはホールのホッピング動が不可能なように構成することで、記 録保持性が良くなる。なお、ラジカルサイト間の距離をコントロールするためには、ラ ジカルモノマーを非ラジカルモノマー(例えば、スチレン、メタタリレート、など)と共重 合すればよい。
[0080] 以下の具体的実施例により、本発明をさらに詳細に説明するが、本発明は下記の 実施例に限定されるものではなぐ種々の変形実施が可能である。
実施例 1
[0081] 図 1に、本発明の実施例 1に係る 3層積層構造を有するメモリー素子の模式図を示 す。 10はメモリー素子であって、陽極層 12、ホール注入輸送層 13、スイッチング層 14 、電子注入輸送層 15、陰極層 16が、順に基板 11の上に積層された積層構造を有し ている。各層 12, 13, 14, 15, 16は、 1〜: LOOOnmの膜厚を有している。なお、基板 11 の例としては、ガラス基板、石英基板などが挙げられる。
[0082] 図 2に、メモリー素子 10の製造方法の流れ図を示す。メモリー素子 10の製造にぉ ヽ ては、まず、陽極層形成工程 S 11において、基盤 11上に陽極層 12を形成する。そし て、ホール注入輸送層形成工程 S12にて、陽極層 12の上に湿式法でホール注入輸 送層 13を形成する。例えば、ホール注入輸送層 13を形成するホール注入輸送性材 料の溶液を陽極層 12の上に塗布した後、加熱真空乾燥させて薄膜を形成する。
[0083] つぎに、スイッチング層形成工程 S 13において、ホール注入輸送層 13の上にスイツ チング層 14を形成する。具体的には、スイッチング層 14を形成するラジカルポリマー をホール注入輸送層 13上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング 層 14を成膜する。ここで塗布されるラジカルポリマーは、スイッチング層 14の上に電子 注入輸送層 15が塗布される際の溶媒に対して不溶性のラジカルポリマーが適宜選択 される。また、ラジカルポリマーの溶媒は、ホール注入輸送層 13を形成するホール注 入輸送性材料に対する溶解性が低 、ものが適宜選択される。ラジカルポリマーの溶
媒としては、例えば、クロ口ホルム、 THF、 1, 2-ジクロロェタンなどが挙げられる。
[0084] つぎに、電子注入輸送層形成工程 S 14において、スイッチング層 14の上に電子注 入輸送層 15を形成する。具体的には、電子注入輸送層 15を形成する電子注入輸送 性材料を溶液状態から塗布した後、真空下で加熱乾燥し、スイッチング層 14上に電 子注入輸送層 15を成膜する。電子注入輸送性材料の溶媒は、スイッチング輸送層 14 を構成するラジカルポリマーに対する溶解性が低 ヽものが適宜選択される。例えば、 トルエン、 p—キシレンなどが挙げられる。
[0085] つぎに、陰極層形成工程 S 15において、電子注入輸送層 15の上に陰極層 16を形 成する。陰極層 16の形成法は特に制限されないが、真空蒸着やスパッタリングなどに より、必要に応じて所定のマスクを介して、陰極層 16を形成してもよい。
[0086] このようにして製造されたメモリー素子 10における陽極層 12と陰極層 16の間に電圧 を印加'掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体 的には、 OVから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激( 1桁以上)上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化し、 この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。ここで、正 ノ ィァスとは、陰極層に対して陽極層が高電位にある電位状態であり、逆バイアスと は、陽極層に対して陰極層が高電位にある電位状態である。
[0087] また、本実施例のメモリー素子 10は、スイッチング特性を示す。ここで、スイッチング 特性とは、低抵抗状態 (オン状態)にある素子に逆バイアスへ印加電圧を掃引するこ とで、高抵抗状態 (オフ状態)とした後、再度正バイアスへ印加電圧を掃引した際に、 閾値電圧にて高抵抗状態から低抵抗状態への変化を示す特性である。
[0088] 以上のように、本実施例のメモリー素子によれば、陽極層 12と陰極層 16との間に、 電気絶縁性のラジカルポリマーからなるスイッチング層 14を有することで、有機材料を 用いて簡便かつ歩留まりの高い工程で製造でき、かつオン Zオフ比が高い、新規の 不揮発性のメモリー素子を提供することができる。
[0089] また、前記スイッチング層 14と前記陽極層 12との間にホール注入輸送層 13、前記ス イッチング層 14と陰極層 16との間に電子注入輸送層 15を有することで、オン Zオフ比 を向上させることができる。
[0090] また、ラジカルポリマーは-トロキシドラジカルポリマーであることで、応答特性を迅 速にすることができる。
[0091] さらに、本実施例のメモリー素子の製造方法によれば、スイッチング層 14、ホール注 入輸送層 13、電子注入輸送層 15を、湿式法により積層形成することで、各層 13, 14, 15の膜質の均一性を維持することができ、簡便かつ歩留まりの高い工程で、メモリー 素子を製造することができる。
実施例 2
[0092] 図 3に、本発明の実施例 2に係る 2層積層構造を有するメモリー素子の模式図を示 す。 20はメモリー素子であって、陽極層 22、ホール注入輸送層 23、スイッチング層 24 、陰極層 26が、順に基板 21の上に積層された積層構造を有している。各層 22, 23, 2 4, 26は、 1〜: LOOOnmの膜厚を有している。
[0093] 図 4に、メモリー素子 20の製造方法の流れ図を示す。メモリー素子 20の製造にぉ ヽ ては、まず、陽極層形成工程 S21において、基盤 21上に陽極層 22を形成する。そし て、ホール注入輸送層形成工程 S22にて、陽極層 22の上に湿式法でホール注入輸 送層 23を形成する。例えば、ホール注入輸送層 23を形成するホール注入輸送性材 料の溶液を陽極層 22の上に塗布した後、加熱真空乾燥させて薄膜を形成する。ここ で塗布されるホール注入輸送性材料は、ホール注入輸送層 23の上にスイッチング層 24が塗布される際の溶媒に対して不溶性のホール注入輸送性材料が適宜選択され る。
[0094] つぎに、スイッチング層形成工程 S23において、ホール注入輸送層 23の上にスイツ チング層 24を形成する。具体的には、スイッチング層 14を形成するラジカルポリマー をホール注入輸送層 23上に溶液状態で塗布し、加熱真空乾燥を経て、スイッチング 層 24を成膜する。ラジカルポリマーの溶媒は、ホール注入輸送層 23を形成するホー ル注入輸送性材料に対する溶解性が低いものが適宜選択される。
[0095] つぎに、陰極層形成工程 S25において、スイッチング層 24の上に陰極層 26を形成 する。陰極層 26の形成法は特に制限されないが、真空蒸着やスパッタリングなどによ り、必要に応じて所定のマスクを介して、陰極層 26を形成してもよい。
[0096] このようにして製造されたメモリー素子 20における陽極層 22と陰極層 26の間に電圧
を印加'掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体 的には、 OVから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激( 1桁以上)に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化 し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。
[0097] 以上のように、本実施例のメモリー素子によれば、陽極層 22と陰極層 26との間に、 電気絶縁性のラジカルポリマーからなるスイッチング層 24を有することで、有機材料を 用いて簡便かつ歩留まりの高い工程で製造でき、かつオン Zオフ比が高い、新規の 不揮発性のメモリー素子を提供することができる。
[0098] また、前記スイッチング層 24と前記陽極層 22との間にホール注入輸送層 23を有する ことで、オン Zオフ比を向上させることができる。
実施例 3
[0099] 図 5に、本発明の実施例 3に係る 2層積層構造を有するメモリー素子の模式図を示 す。 30はメモリー素子であって、陽極層 32、スイッチング層 34と、電子輸送層 35、陰極 層 36力 順に基板 31の上に積層された積層構造を有している。各層 32, 34, 35, 36 は、 1〜: LOOOnmの膜厚を有している。
[0100] 図 6に、メモリー素子 30の製造方法の流れ図を示す。メモリー素子 30の製造におい ては、まず、陽極層形成工程 S31において、基盤 31上に陽極層 32を形成する。そし て、スイッチング層形成工程 S33において、陽極層 32の上にスイッチング層 34を形成 する。具体的には、スイッチング層 34を形成するラジカルポリマーを陽極層 32上に溶 液状態で塗布し、加熱真空乾燥を経て、スイッチング層 34を成膜する。ここで塗布さ れるラジカルポリマーは、スイッチング層 34の上に電子注入輸送層 35が塗布される際 の溶媒に対して不溶性のラジカルポリマーが適宜選択される。
[0101] つぎに、電子注入輸送層形成工程 S34において、スイッチング層 34の上に電子注 入輸送層 35を形成する。具体的には、電子注入輸送層 35を形成する電子注入輸送 性材料を溶液状態から塗布した後、真空下で加熱乾燥し、スイッチング層 34上に電 子注入輸送層 35を成膜する。電子注入輸送性材料の溶媒は、スイッチング輸送層 34 を構成するラジカルポリマーに対する溶解性が低いものが適宜選択される。
[0102] つぎに、陰極層形成工程 S35において、電子注入輸送層 35の上に陰極層 36を形
成する。陰極層 36の形成法は特に制限されないが、真空蒸着やスパッタリングなどに より、必要に応じて所定のマスクを介して、陰極層 36を形成してもよい。
[0103] このようにして製造されたメモリー素子 30における陽極層 32と陰極層 36の間に電圧 を印加'掃引すると、所定の閾値電圧において電気伝導率が急激に変化する。具体 的には、 OVから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激( 1桁以上)に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化 し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。
[0104] 以上のように、本実施例のメモリー素子によれば、陽極層 32と陰極層 36との間に、 電気絶縁性のラジカルポリマーからなるスイッチング層 34を有することで、有機材料を 用いて簡便かつ歩留まりの高い工程で製造でき、かつオン Zオフ比が高い、新規の 不揮発性のメモリー素子を提供することができる。
[0105] また、前記スイッチング層 34と陰極層 36との間に電子注入輸送層 35を有することで 、オン Zオフ比を向上させることができる。
実施例 4
[0106] 図 7に、本発明の実施例 4に係る単層型のメモリー素子の模式図を示す。 40はメモ リー素子であって、陽極層 42、スイッチング層 44、陰極層 46力 順に基板 41の上に積 層された積層構造を有している。各層 42, 44, 46は、 1〜: LOOOnmの膜厚を有してい る。
[0107] 図 8に、メモリー素子 40の製造方法の流れ図を示す。メモリー素子 40の製造におい ては、まず、陽極層形成工程 S41において、基盤 41上に陽極層 42を形成する。そし て、スイッチング層形成工程 S43において、陽極層 42の上にスイッチング層 44を形成 する。具体的には、スイッチング層 44を形成するラジカルポリマーを陽極層 42上に溶 液状態で塗布し、加熱真空乾燥を経て、スイッチング層 44を成膜する。
[0108] つぎに、陰極層形成工程 S45において、スイッチング層 44の上に陰極層 46を形成 する。陰極層 46の形成法は特に制限されないが、真空蒸着やスパッタリングなどによ り、必要に応じて所定のマスクを介して、陰極層 46を形成してもよい。
[0109] このようにして製造されたメモリー素子 20における陽極層 42と陰極層 46の間に電圧 を印加'掃引すると、所定の閾値電圧において電気伝導率は急激に変化する。具体
的には、 ovから正バイアスへ印加電圧を掃引すると、閾値電圧にて電流値が急激( 1桁以上)に上昇する。すなわち、閾値電圧にて高抵抗状態から低抵抗状態に変化 し、この低抵抗状態は逆バイアスの電圧を印加するまで永続的に保持される。
[0110] 以上のように、本実施例のメモリー素子によれば、陽極層 42と陰極層 46との間に、 電気絶縁性のラジカルポリマーからなるスイッチング層 44を有することで、有機材料を 用いて簡便かつ歩留まりの高い工程で製造でき、かつオン Zオフ比が高い、新規の 不揮発性のメモリー素子を提供することができる。
実施例 5
[0111] < 2層構造を有するメモリー素子 20の作製 >
ガラス基板上に ITO層(150nm)が予め形成されている基板(25 X 25 X lmm、旭 硝子社製)をスピンコーターに設置した。基板上に PEDOT: PSS溶液 (Bayer Material Science社製、商品名 BAYTRON P)を回転数 1200回転 Z秒にて 60秒ス ピンコートした後、真空下 120°Cで 1. 5時間乾燥させることで、基板上に PEDOT: P SS薄膜 40nmを作製した。その上に、ポリ(2, 2, 6, 6—テトラメチルピベリジ-ルォ キシメタタリレート) (PTMA)のクロ口ホルム溶液 5gZLを回転数 1000回転 Z秒にて 60秒スピンコートした後、真空にて 50°Cで 1. 0時間乾燥させることで、基板上に PT MAの薄膜を 30nmの厚さで作製した。上述のよう〖こ ITOZPTMA構造が形成され た基板を真空蒸着器のチャンバ内の基板ホルダに設置した。チャンバ内の電極に、 A1を巻き付けたフィラメントを取り付けた。つぎに、チャンバ内を減圧し、真空度 1〜3 X 10_5Paの範囲にて、蒸着速度 5〜7AZ秒、陰極となるアルミニウムを膜厚 1200 nm基板に蒸着させた。蒸着終了後、チャンバ内を大気圧に戻し、基板を取り出した 。以上のようにして、ガラス基板上に、 ITO (150nm) ZPEDOT: PSS (40nm) ZP TMA (30nm) ZAl (120nm)の 2層積層構造を有するメモリー素子 20が作製された
[0112] <電流 電圧特性 >
前記のようにして作製されたメモリー素子 20について、デジタルソース'メータ(2400 - C Source Meter, KEITHLEY社製)を用いて、メモリー素子の ITOを陽極とし、 A1を 陰極とし、電流 電圧測定を行った。具体的には、メモリー素子の電極層間に印加さ
れる電圧を、 0〜20Vの範囲にて 1. OVずつ上昇させて、この間にメモリー素子に流 れる電流を測定し、図 9に示す電流 電圧特性曲線が得られた。閾値電圧は 3〜5V であり、正バイアス印加電圧 3Vまでは、電流値は 10_5Aの高抵抗状態にあつたが、 正バイアス電圧 5Vにおいて、電流値は 10_2Aと 103倍上昇し、低抵抗状態に変化し た (矢印( 1) )。またそれ以上の電圧印加では同様の低抵抗状態を維持した (矢印(2 ) )。つぎに再度正バイアス電圧を印カロしたところ、低抵抗状態を維持し (矢印(3) )、 繰り返し正バイアス電圧を印カロしても低抵抗状態は維持され (矢印 (4) )、メモリー特 性を示した。
実施例 6
[0113] < 2層構造を有するメモリー素子 20の作製 2 >
PTMA薄膜の厚さを 30nmに代えて lOnmとした以外は、実施例 5と同様にしてメ モリー素子を作製した。膜厚 30nmの PTMA薄膜は、 PTMAのクロ口ホルム溶液 5g ZLを回転数 4000回転 Z秒にて 60秒スピンコートした後、真空にて 50°Cで 1. 0時 間乾燥させることで形成した。
[0114] <電流 電圧特性 >
作製されたメモリー素子 20の電極層間に印加される電圧を 0〜20Vの範囲にて 1. 0Vずつ上昇させて実施例 5と同様にして電流 電圧測定を行い、図 10に示す電流 —電圧特性曲線が得られた。閾値電圧は 3〜5Vであり、正バイアス印加電圧 3Vに おいて、電流値は 10_4Aの高抵抗状態にあった力 正バイアス電圧 5Vにおいて、電 流値は 10_1Aと 103上昇し、低抵抗状態に変化した (矢印(1) )。またそれ以上の電 圧印加では同様の低抵抗状態を維持した (矢印(2) )。つぎに再度正バイアス電圧を 印加したところ、低抵抗状態を維持し (矢印(3) )、繰り返し正ノ ィァス電圧を印加し ても低抵抗状態は維持され (矢印 (4) )、メモリー特性を示した。
実施例 7
[0115] < 2層構造を有するメモリー素子 30の作製 >
実施例 6と同様にして、スピンコート法によって基板上に PTMA薄膜を lOnmの厚 さで成膜した。その上に MEH— PPVのトルエン溶液 17gZLを回転数 1000回転 Z 秒にて 3秒スピンコートした後で、真空下 120°Cで 1. 5時間乾燥させることで、基板
上に MEH— PPV薄膜を 25nmの厚さで成膜した。最後に陰極として A1を実施例 5と 同様にして形成した。以上のようにしてガラス基板上に、 ITO (150nm) ZPTMA(l Onm) /MEH PPV(25nm) /Al ( 120nm)の 2層積層構造を有するメモリー素子 30が作製された。
[0116] <電流 電圧特性 >
作製されたメモリー素子 30の電極層間に印加される電圧を 0〜8Vの範囲にて 0. 4 Vずつ上昇させて実施例 5と同様にして電流 電圧測定を行 、、図 11に示す電流 —電圧特性曲線が得られた。閾値電圧は 1〜2Vであり、正バイアス印加電圧 IVに おいて、電流値は 10_7Aの高抵抗状態にあった力 正バイアス電圧 2V以下では、 電流値は 10_3Aと 104倍上昇し、低抵抗状態に変化した (矢印(1) )。またそれ以上 の電圧印加では同様の低抵抗状態を維持した (矢印(2) )。つぎに再度正バイアス電 圧を印加したところ、低抵抗状態を維持し (矢印(3) )、繰り返し正バイアス電圧を印 カロしても低抵抗状態は維持され (矢印 (4) )、メモリー特性を示した。
実施例 8
[0117] <単層型のメモリー素子 40の作製 >
実施例 6と同様にして、スピンコート法によって基板上に PTMA薄膜を lOnmの厚 さで成膜した。さらに陰極の A1を実施例 5と同様にして形成した。以上のようにしてガ ラス基板上に、 ITO ( 150nm) /PTMA (lOnm) /Al ( 120nm)の単層型メモリー 素子 40が作製された。
[0118] <電流 電圧特性 >
作製されたメモリー素子 40の電極層間に印加される電圧を 0〜: LOVの範囲にて 0. 5Vずつ上昇させて実施例 5と同様にして電流 電圧測定を行った。結果、図 9〜図 11と同様の電流 電圧特性曲線が得られた。また、閾値電圧は 5〜6Vであり、正バ ィァス印加電圧 5Vまでは、電流値は 10_1Aの高抵抗状態にあった力 正バイアス電 圧 6Vにおいて、電流値は 10°Aと 101倍上昇し、低抵抗状態に変化した。またそれ以 上の電圧印加では同様の低抵抗状態を維持した。つぎに再度正バイアス電圧を印 カロしたところ、低抵抗状態を維持し、繰り返し正バイアス電圧を印加しても低抵抗状 態は維持され、メモリー特性を示した。
実施例 9
[0119] < 3層積層構造を有するメモリー素子 10の作製 >
実施例 6と同様に、基板上に PEDOT: PSS (40nm)、 PTMA (lOnm)を積層させ た。その上に、実施例 7と同様に膜厚 25nmの MEH— PPV薄膜を成膜し、最後に陰 極の A1を実施例 5と同様にして形成した。以上のようにしてガラス基板上に、 ITO (15 Onm) /PEDOT: PSS (35nm) /PTMA(lOnm) /MEH— PPV(25nm) /Al ( 120nm)の 3層積層構造を有するメモリー素子 10が作製された。
[0120] <電流 電圧特性 >
作製されたメモリー素子 10の電極層間に印加される電圧を 0〜15Vの範囲にて 0. 75Vずつ上昇させて実施例 5と同様にして電流 電圧測定を行い、図 12に示す電 流—電圧特性曲線が得られた。閾値電圧は 4〜6Vであり、正バイアス印加電圧 4V において、電流値は 10_5Aの高抵抗状態にあった力 正バイアス電圧 6Vにおいて、 電流値は 10_2Aと 103上昇し、低抵抗状態に変化した (矢印(1) )。またそれ以上の 電圧印加では同様の低抵抗状態を維持した (矢印(2) )。つぎに再度正バイアス電 圧を印加したところ、低抵抗状態を維持し (矢印(3) )、繰り返し正バイアス電圧を印 カロしても低抵抗状態は維持され (矢印 (4) )、メモリー特性を示した。
実施例 10
[0121] < 3層積層構造を有するメモリー素子 10の作製 2 >
PTMAの膜厚 lOnmに代えて 20nmとした以外は、実施例 9と同様にしてメモリー 素子 10を作製した。膜厚 20nmの PTMA薄膜は、 PTMAのクロ口ホルム溶液 5gZL を回転数 2000回転 Z秒にて 60秒スピンコートした後、真空にて 50°Cで 1. 0時間乾 燥させることで形成した。
[0122] <電流 電圧特性 >
作製されたメモリー素子 10の電極層間に印加される電圧を 0〜20Vの範囲にて 1. OVずつ上昇させて実施例 5と同様にして電流 電圧測定を行い、図 13に示す電流 —電圧特性曲線が得られた。閾値電圧は 3〜6Vであり、正バイアス印加電圧 3Vに おいて、電流値は 10_5Aの高抵抗状態にあった力 正バイアス電圧 6Vにおいて、電 流値は 10_2Aと 103上昇し、低抵抗状態に変化した (矢印(1) )。またそれ以上の電
圧印加では同様の低抵抗状態を維持した (矢印(2) )。つぎに再度正バイアス電圧を 印加したところ、低抵抗状態を維持し (矢印(3) )、繰り返し正ノ ィァス電圧を印加し ても低抵抗状態は維持され (矢印 (4) )、メモリー特性を示した。
[0123] また、逆バイアス電圧印加すると、メモリーのオン Zオフ比は大きくな 、もののスイツ チング特性を示し、図 14に示す電流 電圧特性曲線が得られた。具体的には、正 バイアス電圧を印カロして、一度高抵抗状態から低抵抗状態に変化させ、再度正バイ ァス電圧を印加したところ、低抵抗状態を維持した (矢印(1) )。つぎに逆バイアス電 圧を印加した後(矢印(2) )、正バイアス電圧を印加した。結果、印加電圧 8Vにおい て、電流値は 10_3Aの高抵抗状態に戻り、低抵抗状態にあるメモリーは消去された。 正バイアス電圧 10Vにおいて、電流値は 10_2Aと 101倍上昇し、低抵抗状態に変化 した (矢印(3) )。またそれ以上の電圧印加では同様の低抵抗状態を維持した (矢印( 4) )。つぎに再度正バイアス電圧を印カロしたところ、低抵抗状態は維持され (矢印(5) )、スイッチング特性を示した。
実施例 11
[0124] < 3層積層構造を有するメモリー素子 10の作製 3 >
PTMAの膜厚 lOnmに代えて 30nmとした以外は、実施例 9と同様にしてメモリー 素子を作製した。膜厚 30nmの PTMA薄膜は実施例 5と同様にして成膜した。
[0125] <電流—電圧特性 >
作製されたメモリー素子 10の電極層間に印加される電圧を 0〜12Vの範囲にて 0. 6Vずつ上昇させて実施例 5と同様にして電流 電圧測定を行い、実施例 10で作製 したメモリー素子で得た図 13と同様な電流 電圧特性曲線が得られた。閾値電圧は 6〜8Vであり、正バイアス印加電圧 6Vにおいて、電流値は 10_4Aの高抵抗状態に あつたが、正バイアス電圧 8Vにおいて、電流値は 10_2Aと 102上昇し、低抵抗状態 に変化した。またそれ以上の電圧印加では同様の低抵抗状態を維持した。つぎに再 度正バイアス電圧を印加したところ、低抵抗状態を維持し、繰り返し正ノ ィァス電圧 を印カロしても低抵抗状態は維持され、メモリー特性を示した。
[0126] <評価 >
本発明の第 1の実施形態としての実施例 5〜11のメモリー素子は、電気絶縁性のラ
ジカルポリマーを用いて、膜質の均一性を維持しつつ、かつ湿式法により簡便に作 成され、良好なメモリー特性を示した。実施例 8は PTMA単層素子であるが、実施例 5〜7、 9〜: L 1のように PTMAに電荷注入輸送性ポリマーである PEDOT: PSSおよ び Zまたは MEH - PPVを積層させることで、メモリーのオン Zオフ比は 101倍力 最 大 104倍まで飛躍的に向上した。また、実施例 10のように、 3層構造を形成することで 、スイッチング特性も示した。
実施例 12
[0127] く PTMA単独重合体の合成 >
[0128] [化 4]
1 2 3
[0129] 上記の化 4に示すスキーム(1)に従って、 PTMA単独重合体を合成した。すなわち 、 2, 2, 6, 6—テトラメチルー 4ーヒドロキシピペリジンー1ーォキシル (1)とメタクリル 酸クロライドとの反応でモノマー ( を合成し、フエ-ルマグネシウムブロマイドを重合 開始剤としてモノマー )をァ-オン重合し、モノマー )の単独重合体である PTM A ( )を赤色粉末として得た。得られた PTMAの分子量は Mn= 21, 000 (Mw/M n= l. 2)であった。また、 THF、クロ口ホルム、乳酸ェチルなどの有機溶媒に可溶で あった。 ESRの測定において、 g = 2. 00付近に単峰性スペクトルを示し、ラジカルが 予想通りに定量的に導入されて ヽることが確認された。
実施例 13
[0130] < CoPTMA共重合体の合成 >
実施例 12の方法で合成したモノマー (2)とメタクリル酸メチル (以下、 MMAと略す) をモル比で 30 : 70に混合したものを、フエ-ルマグネシウムブロマイドを重合開始剤 として重合した。得られた共重合体である CoPTMAの分子量は Mn= 19, 000 (M
w/Mn= l. 3)であった。溶解性およびその他の物性は PTMA単独重合体と基本 的に同じであった。
実施例 14
[0131] <高誘電体からなる中間層を有するメモリー素子の作製 >
本実施例のメモリー素子の構成は、アルミニウムを両電極とした A1ZPTMAZCR — VZPTMAZA1という積層構造である。すなわち、陽極層 Zスイッチング層 Z中 間層 Zスイッチング層 Z陰極層と 、う構造になって!ヽる。
[0132] ここでスイッチング層に用いたラジカルポリマーは単独重合体の PTMAで、これを 乳酸ェチルに溶解し、スピンコート法でアルミ基板上に lOOnmの膜厚になるように成 膜した。なお、陽極層としての基板のアルミニウムは ITO電極上に 150ナノメートルの 厚さに真空蒸着し、その表面を UVZオゾンクリーナ装置を用いて酸ィ匕処理したもの を用いた。中間層には信越ィ匕学社製シァノエチルポリビュルアルコール (商品名 CR —V;比誘電率が室温でおよそ 20)を用い、これをァセトニトリルに溶解した溶液を使 つて、先に作った PTMA層の上にスピンコート法で膜厚が 50ナノメートルになるよう に積層した。さらに、 CR—V層の上にスイッチング層として PTMAを 100ナノメートル の膜厚になるように積層したのち、陰極層として上部のアルミニウム電極を蒸着した。
[0133] <電圧 電流特性 >
得られたメモリー素子の電圧 電流特性を図 15に示す。下部アルミニウム電極に 対して上部アルミニウム電極をマイナス側に分極すると、メモリー素子は高抵抗状態( オフ状態)から低抵抗状態 (オン状態)になり、その後、電圧をプラス側にすることによ つてオン状態が持続した後、 3V付近の閾値においてメモリー素子はオフ状態にスィ ツチングした。電圧を再びマイナスに印加することにより、メモリー素子は再びオン状 態になった。このように、このメモリー素子の構成では、記録と消去が可逆的に行える ことが確認された。
[0134] また、 4V印加でオン状態にした後、 + 2Vでオン電流値を読み出し、その経時変 化を調べた。ここで、初期電流値を 100とし、オフ電流値をゼロとしたときの初期値が 50%減衰する時間をリテンション時間として、これを記録保持性の指標とした。その 結果、ここで用いた素子のリテンション時間はおよそ 180秒であった。
実施例 15
[0135] <導電体からなる中間層を有するメモリー素子の作製 >
本実施例のメモリー素子の構成は、アルミニウムを両電極とした A1ZPTMAZA1 ZPTMAZA1という積層構造である。中間層として膜厚 30nmのアルミニウム層を蒸 着したものを用いたほかは、実施例 14と同じである。
[0136] <電圧 電流特性 >
得られたメモリー素子の電圧 電流特性を図 16に示す。下部電極に対して上部電 極をマイナスに分極すると、— 4Vくら 、まで電流値は殆ど流れな力つた (オフ状態) 力 その後、オン状態に立ち上がった。電圧を 4Vから + 5Vにシフトしていくと、電 流値は電圧の変化に対応してほぼ直線的に変化した。その後、電圧を低下させると 電圧 -電流曲線はヒステリシスを描き、オフ状態に移行した。
[0137] 読み出し電圧を + 5Vに設定して、そこでのオン電流値とオフ電流値の比(オン Z オフ比)を見たところ、その値は 103オーダー以上と非常に大き力つた。また、オン電 流値の経時変化を調べたところ、初期の 600秒の間に初期電流値はわず力 2%程度 しか減衰しな力つた。つまり、この素子のリテンション時間は少なくとも数時間以上と 長ぐ記録保持性は極めて良好であった。
実施例 16
[0138] <イオン伝導性の中間層を有するメモリー素子の作製 >
本実施例のメモリー素子の構成は、 A1/PEDOT/PMMA + LiCIO ,ΡΤΜΑ
4
ZA1という積層構造である。すなわち、陽極層 Zレドックス層 Z中間層 Zスイッチング 層 Z陰極層、または陰極層 Zレドックス層 Z中間層 Zスイッチング層 Z陽極層という 構造になっている。
[0139] 中間層にはメタクリル酸メチルの単独重合体(PMMA;分子量が 15, 000)に過塩 素酸リチウムを 1重量%添加したイオン伝導性を有するものを用いた。陽極層として の基板アルミニウムに堆積するレドックス層には、バイトロン社製のポリ(3, 4—ェチレ ンジ才キシチ才フェン) ·ポリ(スチレンスルホン酸)コンプレックス(商品名 PEDOT)を 用いた。これを lOOnmになるようにスピンコート法で成膜し、その上に中間層として、 過塩素酸リチウム分散 PMMAを同じくスピンコート法で 30nmの膜厚になるように積
層した。さらに、スイッチング層としての PTMAおよび陰極層としての A1層を実施例 1
4と同様に積層してメモリー素子を作製した。
[0140] <電圧 電流特性 >
得られたメモリー素子の電圧 電流特性を図 17に示す。初期状態でマイナス電圧 を印加すると電流はほとんど流れな力つた力 その後、電位をプラス側にシフトすると
+ 1. 5V付近でオフ状態力 オン状態へのスイッチングが見られた。
[0141] オン状態における初期電流値の経時変化から記録保持性を調べたところ、実施例
15と同様にオン Zオフ比は 103オーダー以上であり、リテンション時間は少なくとも数 時間以上と長ぐ極めて良好な記録保持性が確認された。
実施例 17
[0142] <中間層を有しないメモリー素子の作製 1 >
本実施例のメモリー素子の構成は、 A1ZPTMAZA1という積層構造である。中間 層を形成しないほかは、実施例 14と同じである。
[0143] <電圧 電流特性 >
得られたメモリー素子の電圧 -電流特性は、実施例 14と基本的に同じであつたが 、オン状態での初期電流値の減衰は速ぐ半減期(リテンション時間)は約 5秒であつ た。中間層がないため、スイッチング層である PTMA層に注入された電子及びホー ルが速やかに再結合し、オン電流値の減衰が急激になったものと考えられる。
実施例 18
[0144] <中間層を有しないメモリー素子の作製 2 >
本実施例のメモリー素子の構成は、 AlZCoPTMAZAlという積層構造である。ス イツチング層を実施例 13で合成した共重合体の CoPTMAで構成したほかは、実施 利 17と同じである。
[0145] <電圧 電流特性 >
得られたメモリー素子の電圧 -電流特性は、実施例 14と基本的に同じであつたが 、オン電流の減衰挙動は実施例 17とは異なり、半減期(リテンション時間)が長ぐお よそ 120秒であった。
実施例 19
[0146] く誘電体力 なる中間層を有するメモリー素子の作製〉
本実施例のメモリー素子の構成は、 AlZPEDOTZCR— V/PTMA/MEH PPVZA1と ヽぅ積層構造である。実施例 14と同様にスピンコート法で作製した。
[0147] <電圧 電流特性 >
得られたメモリー素子の電圧—電流特性と記録保持性は、実施例 14と同等であつ た。
[0148] <評価 >
本発明の第 2の実施形態としての実施例 14〜19のメモリー素子は、記録保持性に おいて中間層の効果が明確に認められた。