KR100630437B1 - 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 - Google Patents
비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100630437B1 KR100630437B1 KR1020050080662A KR20050080662A KR100630437B1 KR 100630437 B1 KR100630437 B1 KR 100630437B1 KR 1020050080662 A KR1020050080662 A KR 1020050080662A KR 20050080662 A KR20050080662 A KR 20050080662A KR 100630437 B1 KR100630437 B1 KR 100630437B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- polyimide film
- memory device
- substrate
- nitride
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229920001721 polyimide Polymers 0.000 claims abstract description 151
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 239000010410 layer Substances 0.000 claims description 47
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 42
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 42
- 239000000463 material Substances 0.000 claims description 42
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000004642 Polyimide Substances 0.000 claims description 33
- 239000010949 copper Substances 0.000 claims description 32
- 239000010936 titanium Substances 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000011651 chromium Substances 0.000 claims description 28
- 239000010931 gold Substances 0.000 claims description 28
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 239000002243 precursor Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 16
- 229910052741 iridium Inorganic materials 0.000 claims description 15
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052787 antimony Inorganic materials 0.000 claims description 14
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 14
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 14
- 229910052804 chromium Inorganic materials 0.000 claims description 14
- 229910017052 cobalt Inorganic materials 0.000 claims description 14
- 239000010941 cobalt Substances 0.000 claims description 14
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052737 gold Inorganic materials 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052750 molybdenum Inorganic materials 0.000 claims description 14
- 239000011733 molybdenum Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 14
- 229910052763 palladium Inorganic materials 0.000 claims description 14
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 14
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 14
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 229920005575 poly(amic acid) Polymers 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims 2
- 230000008569 process Effects 0.000 description 55
- 239000010408 film Substances 0.000 description 39
- 239000010409 thin film Substances 0.000 description 26
- 239000002105 nanoparticle Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000011368 organic material Substances 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000002156 mixing Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- -1 or the like Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000000197 pyrolysis Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 150000008064 anhydrides Chemical class 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000007942 carboxylates Chemical class 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/50—Bistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
열적, 기계적, 화학적 안정성이 뛰어나고, 우수한 스위칭 특성을 갖는 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법에서, 상기 비휘발성 유기물 저항 메모리 장치는 제1 전극, 제2 전극 및 상기 제1 전극 및 제2 전극 사이에 개재되고, 상기 제1 전극과 상기 제2 전극 사이의 전위차에 의해 저항이 가변될 수 있는 두께를 갖는 폴리이미드막을 포함한다. 상기 폴리이미드막이 가변 저항체로서 제공됨에 따라 저항 메모리 장치의 특성 및 신뢰성이 향상된다.
Description
도 1은 본 발명의 실시예 1에 따른 비휘발성 유기물 저항 메모리 장치를 나타내는 개략적인 단면도이다.
도 2는 폴리이미드 고분자 구조의 일 예이다.
도 3은 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치의 단위 셀을 나타내는 개략적인 단면도이다.
도 4는 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치의 단위 셀들을 나타내는 사시도이다.
도 5는 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치 어레이를 나타내는 회로도이다.
도 6 내지 도 8은 도 3에 도시된 비휘발성 유기물 저항 메모리 장치를 제조하는 방법을 나타내는 개략적인 단면도들이다.
도 9는 본 발명의 실시예 3에 따른 비휘발성 유기물 저항 메모리 장치를 나타내는 개략적인 단면도이다.
도 10 내지 도 14는 도 9의 비휘발성 유기물 저항 메모리 장치를 제조하는 방법을 나타내는 개략적인 단면도들이다.
도 15는 본 발명에 따른 비휘발성 유기물 저항 메모리 장치의 스위칭 특성을 나타내는 그래프이다.
도 16은 본 발명의 실시예 2에 따라 제조된 제1 시료 비휘발성 유기물 저항 메모리 장치에서의 세트 특성을 나타내는 그래프이다.
도 17은 제1 시료 비휘발성 유기물 저항 메모리 장치에서의 리세트 특성을 나타내는 그래프이다.
도 18은 실시예 2에 따라 제조된 제2 시료 비휘발성 유기물 저항 메모리 장치에서의 세트 특성을 나타내는 그래프이다.
도 19는 제2 시료 비휘발성 유기물 저항 메모리 장치에서의 리세트 특성을 나타내는 그래프이다.
도 20은 제1 시료 비휘발성 유기물 저항 메모리 장치에서 세트 및 리세트를 반복 수행하여 각각 저항의 변화를 나타내는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 102, 166 : 제1 전극 12, 104 : 폴리이미드막
14, 106, 170a : 제2 전극 100, 150 : 기판
108 : 다이오드 152 : 트렌치 소자 분리막
154 : 게이트 산화막 패턴 156 : 게이트 도전막 패턴
160 : 소오스/드레인 영역 162 : 층간 절연막
164 : 개구부 172 : 상부 전극 콘택
174 : 상부 층간 절연막 168a : 폴리이미드막 패턴
본 발명은 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 양단의 전극 사이의 저항의 상태에 의해 데이터를 기억하는 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
최근에, 디램(DRAM)을 대체할 차세대 메모리 장치로 다양한 비휘발성 메모리 장치가 연구되고 있다. 상기 비휘발성 메모리 장치의 경우 대용량화, 고속화, 저전력화를 목표로 연구되고 있다.
차세대 비휘발성 메모리 장치는 대표적으로 자기 랜덤 억세스 메모리(MRAM), 강유전체 랜덤 억세스 메모리(FRAM), 상변이 랜덤 억세스 메모리(PRAM) 등이 있다. 또한, 최근에는 저항이 특정한 전압 펄스에 의해 크게 변화하는 현상을 이용한 저항 메모리(이하, RRAM,Resistance RAM)가 활발하게 연구되고 있다.
상기 저항 메모리 장치는 전극 사이에 가변 저항체가 개재된 구조를 가지며, 상기 전극에 가해지는 전압에 따라 상기 가변 저항체의 저항이 높거나 또는 낮게 변하는 특성을 이용한다. 상기 저항 메모리 장치에 대한 예는 미국특허 공개 2005-58009호, 미국특허 공개 2004-27849호 등에 개시되어 있다.
상기 미국특허 공개 2005-58009호에서는 가변 저항체로서 프로그래밍되기에 충분한 양의 전자 도너 및 전자 억셉터를 포함하는 유기 폴리머 및/또는 무기 산화물을 개시하고 있다. 상기 미국특허 공개 2004-27849호는 상기 가변 저항체로서 저 분자 유기물과 금속 나노 파티클 또는 클러스터 등의 샌드위치 구조 등을 개시하고 있다.
그러나, 상기 가변 저항체 물질로 사용되는 유기 물질은 일반적으로 무기 물질에 비해 열적, 기계적, 화학적 안정성이 크게 떨어진다. 예를 들어, OLED (Organic Light Emitting Display), OTFT (Organic Thin Film Transistor)등과 같이 유기 물질을 사용하는 장치(device)들의 경우, 100℃ 이상 온도를 올리거나 습기 및 산소 등에 일정시간 이상 놓아두면 성능이 급격히 열화되는 것으로 알려져 있다.
상기와 같은 이유로, 일반적인 반도체 공정을 적용하여 유기 물질을 사용한 저항 메모리 장치를 구현하는 것이 매우 어렵다. 예를 들어, 사진 공정 시에 수행되는 노광, 현상 및 베이크 공정과 같은 고온 공정이나, 플라즈마 데미지를 입을 수 있는 건식 식각 공정 및 습식 식각, 세정 및 스트립 공정과 같은 케미컬을 사용하는 공정 등을 적용하기가 매우 어려운 것이다.
더구나, 상기와 같이 유기 물질 내에 나노 파티클이나 클러스터 등을 균일하게 혼입하는 공정을 수행하는 것이 용이하지 않다. 또한, 상기 나노 파티클이나 클러스터를 혼입하는 공정은 오염과 관련된 문제를 유발할 수 있다.
또한, 상기 나노 파티클이 금속이나 세라믹 재료인 경우에는 장기간에 걸쳐 서로 응집 (agglomeration) 되어 유기물과 상 분리(segregation)될 수 있으므로 물질의 상태가 매우 불안정하게 된다. 더구나, 상기 전자 도너 및 전자 억셉터가 유기물 저분자로 이루어지는 경우에는 상기 유기물 저분자가 약 100℃정도에서 열적 으로 분해될 수 있으므로 이 후의 제조 공정 중에 상기 가변 저항체의 특성이 열화될 수 있다. 그리고, 저항 메모리 장치를 사용하는 중에도 상기 가변 저항체의 특성이 열화될 수 있어 상기 저항 메모리 장치의 신뢰성이 매우 떨어지게 된다.
따라서, 일반적인 반도체 공정을 수행할 수 있을 정도로 열적, 기계적, 화학적 안정성이 뛰어나고, 저항이 높은 상태 또는 낮은 상태로 변화하는 특성이 재현성 있게 나타나는 가변 저항체 물질을 포함하는 저항 메모리 장치가 요구되고 있다.
본 발명의 제1 목적은 열적, 기계적, 화학적 안정성이 뛰어나고, 우수한 스위칭 특성을 갖는 비휘발성 유기물 저항 메모리 장치를 제공하는데 있다.
본 발명의 제2 목적은 상기한 비휘발성 유기물 저항 메모리 장치의 제조 방법을 제공하는데 있다.
상기한 제1 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 유기물 저항 메모리 장치는, 제1 전극, 제2 전극 및 상기 제1 전극 및 제2 전극 사이에 개재되고, 상기 제1 전극과 상기 제2 전극 사이의 전위차에 의해 저항이 가변될 수 있는 두께를 갖는 폴리이미드막을 포함한다.
상기 폴리이미드막은 10 내지 500Å의 두께를 갖는 것이 바람직하다.
상기한 제1 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 비휘발성 유기물 저항 메모리 장치는, 기판 상에 형성되고 제1 방향으로 연장되는 라인 형상 을 갖는 제1 전극, 상기 제1 전극을 감싸며 상부면이 평탄한 형태를 갖는 폴리이미드막 및 상기 폴리이미드막 상에 형성되고 상기 제1 방향과 일정 각도를 갖는 제2 방향으로 연장되는 라인 형상을 갖는 제2 전극을 포함한다.
상기 폴리이미드막은 10 내지 500Å의 두께를 갖는 것이 바람직하다.
상기한 제2 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 비휘발성 유기물 저항 메모리 장치의 제조 방법으로, 우선 기판 상에 제1 방향으로 연장되는 라인 형상을 갖는 제1 전극을 형성한다. 상기 제1 전극을 감싸며 평탄한 상부면을 갖는 폴리이미드막을 형성한다. 상기 폴리이미드막 상에 상기 제1 방향과 일정 각도를 갖는 제2 방향으로 연장되는 라인 형상의 제2 전극을 형성한다.
본 발명에 따른 비휘발성 유기물 저항 메모리 장치는 가변 저항체로서 열적, 기계적, 화학적 안정성이 우수하고 강한 내구성을 갖는 폴리이미드막을 채용함으로서 높은 신뢰성을 갖는다.
구체적으로, 상기 폴리이미드막은 약 500℃ 정도의 고온에서도 열분해가 발생하지 않으면서 특성 변화가 거의 발생되지 않는다. 그런데, 통상의 반도체 라인에서 진행되는 반도체 제조 공정의 후단 공정(Back end of line)이 약 400℃ 이하에서 진행되므로, 온도를 변화시키지 않고 통상의 반도체 제조 공정을 동일하게 진행할 수 있다.
또한, 본 발명에 따른 비휘발성 유기물 저항 메모리 장치는 종래와 같이 나노 파티클이나 클러스터 등을 별도로 혼입하지 않고도 비휘발성 메모리 장치로서 충분히 동작이 가능한 비휘발성 유기물 저항 메모리 장치를 형성할 수 있다.
또한, 본 발명에 따른 비휘발성 유기물 저항 메모리 장치는 제1 및 제2 전극을 선택하는데 있어 특정 전극에 구애를 받지 않는다. 즉, 상기 제1 및 제2 전극을 특정한 금속 예를 들어 통상적인 반도체 제조 공정에 사용되지 않는 귀금속 등을 사용하지 않아도 되며, 도전성을 갖는 금속 또는 폴리실리콘 등을 사용할 수 있다. 그러므로, 제조 공정이 매우 단순하며 제조 원가가 매우 낮다.
더구나, 제1 전극 및 제2 전극 간의 전위차에 따른 저항 상태가 큰 차이를 보임으로서 양호한 스위칭 특성을 가질 수 있어 동작 특성이 매우 양호하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 박막이 다른 박막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
실시예 1
도 1은 본 발명의 실시예 1에 따른 비휘발성 유기물 저항 메모리 장치를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 도전성 물질로 이루어지는 제1 전극(10)이 구비된다.
상기 제1 전극(10)은 주로 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판(도시안됨) 상에 형성될 수 있다. 그러나, 상기 제1 전극(10)은 반도체 기판이 아닌 유리와 같은 무기물 또는 안정한 유기물로 이루어지는 기판(통상적으로 플랙시블 기판(Flexible substrate)이라고 함) 상에 형성될 수도 있다. 상기 제1 전극(10)은 비휘발성 유기물 저항 메모리 장치의 하부 전극으로 제공된다.
상기 제1 전극(10)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제1 전극(10)은 금속 또는 금속 질화물로 형성한다.
상기 제1 전극(10)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 제1 전극(10)으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상이 적층된 형태를 가질 수 도 있다.
상기 제1 전극(10) 상에 가변 저항체로서 폴리이미드막(12)이 구비된다. 여기서 상기 폴리이미드막(12)은 주쇄에 이미드 결합(-CO-NH-CO-)을 가지는 내열성 수지를 총칭하는 것이다. 상기 폴리이미드막(12)에는 기능기들이 다양하게 첨가될 수 있다. 도 2는 사용할 수 있는 폴리이미드 고분자 구조의 일 예이다. 도 2에서 X 및 Y는 결합 가능한 기능기를 의미한다.
상기 폴리이미드막(12)은 제2 전극의 용이한 형성을 위하여 평탄한 상부면을 갖는 것이 바람직하다.
상기 폴리이미드막은 제1 전극(10)과 상기 폴리이미드막(12) 상에 형성되는 제2 전극의 양단에 가해지는 전위차에 따라 도전성이 변화되어 저저항 상태 또는 고저항 상태로 가변될 수 있을 정도의 두께를 가져야 한다. 구체적으로, 상기 제1 전극과 제2 전극 사이에 개재되는 폴리이미드막(12)이 10Å보다 얇으면 폴리이미드막(12) 내로 전하들이 터널링되어 가변 저항체로서의 기능을 수행하기가 어려우며, 상기 제1 전극과 제2 전극 사이에 개재되는 폴리이미드막(12)이 500Å 보다 두꺼우면 제1 전극과 상기 폴리이미드막(12) 상에 형성되는 제2 전극이 서로 완전히 절연되기 때문에 가변 저항체로서의 기능을 수행하기가 어렵다. 그러므로, 상기 폴리이미드막(12)은 10 내지 500Å의 두께를 갖는 것이 바람직하고, 100 내지 300Å의 두께를 갖는 것이 보다 더 바람직하다.
상기 폴리이미드막(12)은 폴리이미드 전구체를 코팅한 이 후에 이미드화 반응을 수행함으로서 획득될 수 있다. 상기와 같이, 코팅에 의해 폴리이미드막(12)을 형성하는 경우 별도의 평탄화 공정을 수행하지 않더라도 상부면이 평탄한 막으로 형성할 수 있다. 또는, 상기 폴리이미드막(12)은 화학기상증착법에 의해 형성될 수도 있다.
상기 폴리이미드막이 10 내지 500Å의 두께를 갖는 경우에는 별도의 불순물의 혼입없이도 가변 저향체로서 충분한 기능을 수행한다. 상기 폴리이미드막(12)이 가변 저항체로서 충분히 거동할 수 있는 이유는 상기 폴리이미드막(12)을 형성할 시에 제1 전극(10)과의 반응에 의해 상기 폴리이미드막(12)의 계면에 나노 파티클들이 자체적으로 생성(self-generation)되기 때문으로 추정된다. 즉, 상기 폴리이미드막을(12) 형성할 시에 상기 제1 전극(10)과 폴리이미드막(12) 사이의 계면에 상기 나노 파티클들이 생성된다. 상기 나노 입자들이 생성되는 부위는 상기 제1 전극(10)의 종류에 따라서 달라진다. 상기 생성된 나노 파티클들은 상기 제1 전극(10)과 상기 폴리이미드막(12) 상에 형성되는 제2 전극의 양단에 가해지는 전위차에 따라 상기 나노 파티클이 전하를 저장하거나 또는 방출시키는 방식으로 두 전극 사이의 도전성을 변화시킴으로서 비휘발성 메모리 소자의 기능을 수행하도록 하는 것으로 추정된다.
설명한 것과 같이, 가변 저항체를 상기 폴리이미드막(12)으로 형성하는 경우 스스로 나노 파티클이 생성되기 때문에 종래와 같이 별도의 나노 파티클을 주입하기 위한 복잡한 공정들이 요구되지 않는다.
또한, 상기 폴리이미드막(12)은 Tg (유리전이온도), 기계적 강도 및 화학적 안정성이 충분히 높다. 그러므로, 상기 폴리이미드막(12)을 사용하는 경우 비휘발성 유기물 저항 메모리 장치의 내구성이 향상되고 신뢰성이 높아진다.
상기 폴리이미드막(12) 상에 제2 전극(14)이 형성된다.
상기 제2 전극(14)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제2 전극은 금속 또는 금속 질화물로 형성한다.
상기 제2 전극(14)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W) 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 제2 전극(14)으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상을 혼합하여 사용할 수도 있다.
상기 설명한 것과 같이, 본 실시예에서의 비휘발성 유기물 저항 메모리 장치는 제1 전극과 제2 전극 사이에 폴리이미드막이 개재된 단순한 형태를 갖는다. 또한, 상기 폴리이미드막은 화학적으로 매우 안정하고 내구성이 양호하며, 특히 500℃정도의 온도에서도 열분해가 발생되지 않고 안정한 특성을 가진다. 그러므로, 본 실시예에 따른 비휘발성 유기물 저항 메모리 장치는 높은 신뢰성을 갖는다.
또한, 상기 비휘발성 유기물 저항 메모리 장치는 상기 제1 전극 및 제2 전극 간의 전압에 따라 상기 폴리이미드막의 상태가 고저항 상태 또는 저저항 상태를 계속적으로 유지하므로 비휘발성 메모리 장치로서 안정된 동작이 가능하다. 또한, 상기 저항 특성의 재현성이 충분하게 확보되므로 동작 특성이 양호하다.
이하에서는, 상기 비휘발성 유기물 저항 메모리 장치의 제조 방법을 도 1을 참조로 간략하게 설명한다.
우선, 비휘발성 유기물 저항 메모리 장치를 형성하기 위한 기판(도시안됨)을 마련한다. 상기 기판은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판이거나 유리와 같은 무기물 또는 안정한 유기물로 이루어지는 기판(통상적으로 플랙시블 기판(Flexible substrate) 이라고 함) 일 수 있다.
기판 상에 제1 전극(10)을 형성한다. 상기 제1 전극(10)은 금속, 금속 질화물, 도핑된 반도체 물질을 증착시켜 형성한다. 상기 물질들을 단독으로 증착시켜 형성하는 것이 바람직하지만, 상기 물질들을 2 이상을 혼합하여 형성할 수도 있다.
상기 제1 전극(10)은 통상의 반도체 제조 공정에서 사용되는 금속 또는 금속 질화물을 증착시켜 형성할 수 있다. 상기 제1 전극(10)으로 사용될 수 있는 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다.
상기 제1 전극(10)은 물리기상증착법 또는 화학기상증착법에 의해 형성할 수 있다. 상기 제1 전극(10)이 구리로 이루어지는 경우에는 전기 도금 또는 무전해 도금법에 의해 형성할 수도 있다.
상기 제1 전극(10) 상에 10 내지 500Å의 두께로 폴리이미드막(12)을 형성한다.
상기 폴리이미드막(12)을 형성하는 방법을 보다 상세하게 설명하면, 우선 상기 제1 전극 상에 폴리이미드 전구체를 스핀 코팅한다. 상기 폴리이미드 전구체의 예로는 디아민 화합물과 무수물을 용매 속에서 반응시켜서 합성된 폴리아믹산을 들 수 있다. 이 후, 상기 폴리이미드 전구체를 열처리함으로서 상기 폴리이미드 전구체를 폴리이미드로 전환한다. 즉, 상기 열처리에 의해 상기 폴리아믹산이 이미드화됨으로서 상기 폴리이미드막(12)이 형성된다.
상기 열처리 온도가 150℃보다 낮으면 이미드화가 정상적으로 이루어지지 않을 수 있으며, 상기 열처리 온도가 450℃보다 높으면 폴리이미드막 및 하부의 제1 전극막이 열화될 수 있다. 그러므로, 상기 열처리는 150 내지 450℃의 온도로 이루어지는 것이 바람직하다. 더 바람직하게, 상기 열처리는 200 내지 450℃의 온도로 이루어진다. 또한, 상기 열처리는 질소(N2) 분위기에서 수행할 수 있다.
상기 제1 전극(10)이 금속 또는 금속 질화물로 이루어지는 경우 상기 폴리이미드막(12)을 형성하는 공정에서 상기 폴리아믹산이 상기 제1 전극에 침투하여 반응하면서 카르복실레이트 (carboxylate)를 형성하게되고, 이것이 추후 열처리를 통한 큐어링 과정에서 나노 파티클로 분해됨으로서 상기 폴리이미드막(12)과 상기 제1 전극(10)간의 계면에 나노 파티클(nano particle)이 생성된다.
또한, 상기 제1 전극(10)의 종류, 두께 및 폴리아믹산의 열처리 온도 등에 따라 상기 나노 파티클의 분포 특성 및 밀도 특성이 달라질 것으로 추정된다. 그러므로, 상기 제1 전극의 종류, 두께 및 폴리아믹산의 열처리 온도 등을 변경시킴으로서 상기 나노 파티클의 분포 특성과 밀도 특성을 조절하여 폴리이미드막(12)으로 이루어지는 가변 저항체의 특성을 적절히 변경할 수 있다. 여기서, 상기 가변 저항체의 특성은 저저항 상태로 스위칭되는 문턱 전압 및 저저항 상태 또는 고저항 상태에서의 저항값 등을 말한다.
한편, 상기 폴리이미드막(12)을 통상적인 화학기상증착 공정을 통해 형성할 수도 있다.
상기 폴리이미드막(12) 상에 제2 전극(14)을 형성한다. 상기 제2 전극(14)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들의 혼합물로 이루어지는 것이 바람직하다. 더 바람직하게, 상기 제2 전극(14)은 통상적인 반도체 제조 공정에서 사용되는 금속 또는 금속 질화물로 형성한다.
상기 제2 전극(14)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 제2 전극으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상이 혼합된 형태를 가질 수도 있다.
상기 제2 전극(14)은 물리기상증착법 또는 화학기상증착법에 의해 형성할 수 있다. 상기 제2 전극(14)이 구리로 이루어지는 경우에는 전기 도금 또는 무전해 도금법에 의해 형성할 수도 있다.
설명한 바와 같이, 상기 약 500℃ 정도의 고온에서도 열분해가 발생하지 않으면서 열적으로 안정한 폴리이미드막을 가변 저항체로 사용함으로서, 고온 공정이 요구되는 통상의 반도체 제조 공정을 동일하게 진행할 수 있다.
또한, 종래와 같이 나노 파티클이나 클러스터 등을 별도로 혼입하지 않고도 비휘발성 메모리 장치로서 충분히 동작이 가능하므로, 상기 나노 파티클이나 클러스터 혼입 공정에서 발생될 수 있는 오염 문제등이 전혀 발생되지 않는다.
또한, 제1 및 제2 전극을 선택하는데 있어 특정 금속 전극을 사용하지 않아도 되므로, 비휘발성 유기물 저항 메모리 장치의 제조 공정이 매우 단순하며 제조 원가가 매우 낮아진다.
도 3은 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치의 단위 셀을 나타내는 개략적인 단면도이다. 도 4는 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치의 단위 셀들을 나타내는 사시도이다. 도 5는 본 발명의 실시예 2에 따른 비휘발성 유기물 저항 메모리 장치 어레이를 나타내는 회로도이다.
본 실시예에서의 비휘발성 유기물 저항 메모리 장치는 제1 전극 및 제2 전극이 교차하는 지점에서 단위 저항 메모리 셀이 형성되는 크로스 포인트 어레이 (Cross point array)를 갖는다.
도 3 내지 도 5를 참조하면, 기판(100)이 마련된다. 상기 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판과, 반도체 기판이 아닌 유리와 같은 무기물 또는 안정한 유기물로 이루어지는 기판(통상적으로 플랙시블 기판(Flexible substrate) 이라고 함) 등을 포함한다.
상기 기판(100) 상에는 상기 기판(100)을 가로지르는 제1 방향으로 연장되는 라인 형상을 갖는 제1 전극(102)이 구비된다. 상기 제1 전극(102)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제1 전극(102)은 금속 또는 금속 질화물로 형성한다.
상기 제1 전극(102)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상이 적층된 형태를 가질 수도 있다.
상기 제1 전극(102)을 감싸며(covering) 상부면이 평탄한 형상을 갖는 폴리이미드막(104)이 구비된다. 상기 폴리이미드막(104)이 평탄한 상부면을 갖기 때문에, 상기 제1 전극(102)의 상부 표면 상에 형성되어 있는 폴리이미드막(104)은 상 기 제1 전극(102)들 사이의 갭 부위에 형성되어 있는 폴리이미드막(104)에 비해 얇은 두께를 갖는다.
그러므로, 상기 제1 전극(102)의 상부 표면 상에 형성되어 있는 상대적으로 얇은 폴리이미드막(104)만이 가변 저항체로서 작용하게 된다. 상기 폴리이미드막(104)은 상기 제1 전극(102)의 상부 표면으로부터 10 내지 500Å의 두께를 갖는다.이로써, 상기 제1 전극과 제2 전극 사이에 개재되는 폴리이미드막(104)은 10 내지 500Å의 두께를 갖게 된다.
한편, 상기 제1 전극(102)들 사이의 갭 부위에 두껍게 형성된 폴리이미드막(104)은 층간 절연체로서 작용된다. 따라서, 상기 제1 전극들 사이의 갭 부위에 형성된 폴리이미드막(104)은 적어도 500Å 이상의 두께를 갖는 것이 바람직하다. 상기 제1 전극들 사이의 갭 부위의 폴리이미드막의 두께는 상기 제1 전극의 두께에 따라 달라지겠지만, 500 내지 10000Å의 두께를 갖는 것이 바람직하다. 상기 폴리이미드막(104)은 층간 절연체로 주로 사용되는 실리콘 산화물에 비해 낮은 유전 상수를 갖는다. 때문에, 상기 라인 형태의 제1 전극(102)들 사이에서의 기생 커패시턴스를 감소시킬 수 있다.
상기 제1 전극(102)과 폴리이미드막(104) 사이에는 다이오드(도4, 108)가 더 구비될 수 있다. 도시하지는 않았지만, 상기 다이오드(108)는 상기 제1 전극(102)의 상부면과 접하는 라인 형상을 갖는 것이 바람직하다.
상기 다이오드(108)는 서로 다른 일함수를 갖는 도전체를 접촉시킴으로서 형성할 수 있다. 또한, 상기 제1 전극(102)이 다이오드의 역할을 동시에 수행하도록 상기 제1 전극(102)과 상기 다이오드를 일체로 구현할 수도 있다.
상기 다이오드(108)는 상기 제1 전극(102)으로부터 상기 폴리이미드막(104)으로 향하는 방향이 순방향이 되도록 형성된다. 그러므로, 상기 다이오드(108)는 후속에 형성되는 제2 전극(106)으로부터 상기 폴리이미드막(104)을 통해 상기 제1 전극(102)으로 전류가 거꾸로 흐르는 것을 방지하는 역할을 한다. 즉, 상기 제1 전극(102)으로부터 상기 제2 전극(106)으로만 전류가 흐르도록 전류의 방향을 고정시킴으로서 주변 회로에 의하여 이웃하는 셀의 데이터가 변경되는 등의 문제를 방지할 수 있다.
상기 폴리이미드막(104) 상에 제2 방향으로 연장되는 라인 형태의 제2 전극(106)이 형성된다. 여기서, 상기 제2 방향은 상기 제1 방향과 일정 각도를 갖는 방향, 예를 들어 수직한 방향을 의미한다. 상기 제2 전극(106)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 더 바람직하게, 상기 제2 전극(106)은 금속 또는 금속 질화물로 형성한다.
상기 제2 전극(106)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 제2 전극으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 상기 물질들을 혼합하여 사 용할 수도 있다.
상기 제1 전극(102)과 제2 전극(106)이 교차하는 지점이 비휘발성 유기물 저항 메모리 장치의 각 단위 셀이 된다. 상기와 같이, 서로 교차되는 제1 전극(102), 제2 전극(106)에 의해 1개의 단위 셀이 형성할 수 있으므로 4F2 셀을 구현할 수 있다.
도 6 내지 도 8은 도 3에 도시된 비휘발성 유기물 저항 메모리 장치를 제조하는 방법을 나타내는 개략적인 단면도들이다.
도 6을 참조하면, 기판(100)을 마련한다. 상기 기판(100)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판이거나 유리와 같은 무기물 또는 안정한 유기물로 이루어지는 기판(통상적으로 플랙시블 기판(Flexible substrate) 이라고 함) 일 수 있다.
상기 기판(100) 상에 도전성 물질을 증착시켜 제1 전극막(도시안됨)을 형성한다. 상기 제1 전극막은 금속, 금속 질화물, 도핑된 반도체 물질을 증착시켜 형성한다. 상기 물질들을 단독으로 증착시켜 상기 제1 전극막을 형성하는 것이 바람직하지만, 상기 물질들을 2 이상을 적층시키거나 또는 혼합하여 형성할 수도 있다.
상기 제1 전극막은 통상의 반도체 제조 공정에서 사용되는 금속 또는 금속 질화물을 증착시켜 형성하는 것이 가장 바람직하다. 상기 제1 전극막으로 사용될 수 있는 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루 미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 상기 제1 전극막은 물리기상 증착법 또는 화학기상 증착법에 의해 형성할 수 있다.
상기 제1 전극막 상에 다이오드 박막(도시안됨)을 더 형성할 수 있다. 상기 다이오드 박막은 서로 다른 일함수를 갖는 도전성 물질들이 적층된 형태를 갖는다.
상기 제1 전극막 상에 포토레지스트를 코팅하고, 노광, 현상, 베이크 공정 등과 같은 일련의 사진 공정을 수행함으로서 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 상기 기판을 가로지르는 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제1 전극막을 식각함으로서 상기 제1 방향으로 연장되는 라인 형상의 제1 전극(102)을 형성한다. 상기 식각은 반응성 플라즈마를 사용하는 건식 식각 공정을 통해 이루어질 수 있다.
상기 제1 전극막 상에 다이오드 박막이 형성되어 있는 경우에는 상기 제1 전극(102)의 상부에는 상기 제1 전극(102)과 연결되는 다이오드가 형성된다.
설명한 것과 같이, 사진 식각 공정에 상기 제1 전극(102)을 형성하는 것이 공정 단순화 측면에서 바람직하다. 그러나, 상기 제1 전극막이 구리 등과 같이 사진 식각 공정에 의해 패터닝하기가 어려운 물질로 형성되는 경우에는 다마신 공정을 통해 상기 제1 전극(102)을 형성할 수도 있다.
도 7을 참조하면, 상기 제1 전극(102) 및 상기 기판(100) 상에 폴리이미드막(104)을 형성한다.
상기 폴리이미드막(104)은 상기 제1 전극(102) 및 상기 폴리이미드막 상에 형성되는 제2 전극 간의 전위차에 따라 저저항 상태 또는 고저항 상태를 유지할 수 있을 정도의 두께를 가져야 한다. 본 실시예에서는 상기 제1 전극(102)의 상부면에 형성되어 있는 폴리이미드막 만이 가변 저항체로서 제공되고 상기 제1 전극 사이의 갭 부위에 형성되어 있는 폴리이미드막은 층간 절연체로서 제공된다. 그러므로, 상기 제1 전극 및 제2 전극 사이에 형성되는 폴리이미드막은 10 내지 500Å의 두께를 갖는다.
즉, 상기 제1 전극(102)의 상부면에 형성되는 폴리이미드막은 10 내지 500Å의 두께(d)를 갖고, 상기 제1 전극(102) 사이의 갭 부위의 폴리이미드막(104)은 500Å보다 높은 두께를 갖는 것이 바람직하다.
상기 폴리이미드막(104)을 형성하기 위하여, 우선 상기 제1 전극(102) 상에 폴리이미드 전구체를 스핀 코팅한다. 이 후, 상기 폴리이미드 전구체를 열처리함으로서 상기 폴리이미드 전구체를 이미드화한다. 상기 폴리이미드 전구체는 폴리아믹산을 포함한다. 그리고, 상기 열처리는 150 내지 450℃의 온도로 수행한다.
상기와 같이, 스핀 코팅 공정을 수행하는 경우에는 하부 구조가 다소 평탄하지 않더라도, 평탄도가 매우 높은 상부면을 갖는 폴리이미드막(104)을 형성할 수 있다. 그러므로, 상기 폴리이미드막(104)을 형성한 이 후에 별도의 평탄화 공정을 수행하지 않아도 큰 문제가 되지 않는다.
한편, 상기 폴리이미드막(104)을 통상적인 화학 기상 증착 공정을 통해 형성할 수도 있다. 그러나, 이 경우에는 폴리이미드막(104)을 평탄화하기 위한 공정 예를 들어 CMP 공정 등을 별도로 진행하여야 하므로 공정이 다소 복잡해진다.
도 8을 참조하면, 상기 폴리이미드막(104) 상에 통상의 반도체 제조 공정에서 사용되는 금속, 금속 질화물 또는 반도체 물질을 증착시켜 제2 전극막(도시안됨)을 형성한다. 상기 제2 전극막으로 사용할 수 있는 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 등을 들 수 있다. 상기 제2 전극막은 물리기상 증착법 또는 화학기상 증착법에 의해 형성할 수 있다.
다음에, 상기 제2 전극막을 패터닝함으로서 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상의 제2 전극(106)을 형성한다. 여기서, 상기 제2 방향은 상기 제1 방향과 수직하거나 또는 일정 각을 갖는 특정 방향을 의미한다. 그러나,본 실시예에서는 상기 제2 방향을 상기 제1 방향과 수직한 방향으로 한정하여 설명한다.
이하에서는, 상기 제2 전극(106)을 형성하는 방법에 대해 보다 구체적으로 설명한다. 우선, 상기 제2 전극막 상에 포토레지스트를 코팅하고, 노광, 현상, 베이크 공정 등과 같은 일련의 사진 공정을 수행함으로서 포토레지스트 패턴을 형성 한다. 상기 포토레지스트 패턴은 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 전극막을 식각함으로서 상기 제2 방향으로 연장되는 라인 형상의 제2 전극(106)을 형성한다. 상기 식각은 반응성 플라즈마를 사용하는 건식 식각 공정을 통해 이루어질 수 있다.
상기와 같이, 상기 제2 전극막을 사진 식각 공정에 의해 패터닝함으로서 상기 제2 전극을 형성하는 것이 공정 단순화 측면에서 바람직하다. 그러나, 상기 제1 전극막이 구리와 같이 사진 식각 공정에 의해 패터닝하기가 용이하지 않은 물질로 이루어지는 경우에는 다마신 공정을 통해 상기 제2 전극(106)을 형성할 수도 있다.
본 실시예에서 가변 저항체로 사용되는 폴리이미드막은 열적, 화학적을 안정한 물질이다. 그러므로, 상기 폴리이미드막을 형성한 이 후에 제2 전극막 증착 공정, 사진 공정 및 건식 식각 등과 같은 일련의 반도체 공정을 수행하더라도 상기 폴리이미드막의 특성이 열화되지 않고 충분한 스위칭 특성을 나타낼 수 있다.
도 9는 본 발명의 실시예 3에 따른 비휘발성 유기물 저항 메모리 장치를 나타내는 개략적인 단면도이다.
본 실시예에서의 비휘발성 유기물 저항 메모리 장치는 해당 어드레스를 억세스하기 위한 트랜지스터를 포함하는 구조를 갖는다.
도 9를 참조하면, 기판(150)이 마련된다. 상기 기판(150)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판 등 을 포함한다. 상기 기판(150)에는 액티브 영역과 필드 영역을 한정하기 위한 소자 분리막(152)이 형성되어 있는 것이 바람직하다.
상기 기판(150) 상에는 해당 어드레스의 셀을 억세스하기 위한 MOS트랜지스터가 구비된다. 상기 MOS 트랜지스터는 게이트(158) 및 소오스/드레인 영역(160)으로 구성된다.
상기 기판(150) 상에는 MOS트랜지스터를 매립하는 층간 절연막(162)이 형성된다. 상기 층간 절연막(162)은 주로 산화물을 포함한다. 따라서, 상기 층간 절연막(162)의 예로서는 비피에스지(BPSG : borophosphor silicate glass) 박막, 피에스지(PSG : phosphor silicate glass) 박막, 유에스지(USG : undoped silicate glass) 박막, 에스오지(SOG : spin on glass) 박막 등을 들 수 있다. 상기 층간 절연막(162)에는 상기 MOS 트랜지스터의 드레인 영역(160)을 노출하는 개구부(164)가 형성되어 있다.
상기 개구부(164) 내부에는 콘택 플러그 형태의 제1 전극(166)이 구비된다. 상기 제1 전극(166)으로 사용할 수 있는 도전 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 이들은 단독으로서 사용하거나 이들을 혼합하여 사용할 수 있다. 특히, 상기 티타늄과 티타늄 질화물을 사용하여 장벽 금속층을 형성하고, 상 기 장벽 금속층 상에 상기 개구부 내부를 채우는 금속막을 증착함으로서 상기 제1 전극(166)을 형성하는 것이 가장 바람직하다.
본 실시예에서는 상기 개구부 내에 형성되는 콘택 플러그를 제1 전극으로 사용하였으나, 상기 콘택 플러그 상에 제1 전극으로 제공되는 도전 패턴이 별도로 더 구비될 수도 있다. 이 경우, 상기 제1 전극으로 제공되는 도전 패턴은 상기 열거된 금속 또는 도핑된 실리콘 물질로 이루어질 수 있다.
상기 제1 전극(166) 및 상기 층간 절연막(162) 상에는 폴리이미드막 패턴(168a)이 구비된다. 상기 폴리이미드막 패턴(168a)은 10 내지 500Å의 두께를 갖는다.
상기 폴리이미드막 패턴(168a) 상에 제2 전극(170a)이 형성된다. 상기 제2 전극(170a)은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것이 바람직하다. 상기 제2 전극(170a)으로 사용될 수 있는 물질의 구체적인 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다.
상기 제2 전극(170a)으로 사용될 수 있는 물질들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 2 이상이 적층된 형태를 가질 수도 있다. 상기 제2 전극(170)은 고립된 패턴 형상을 가질 수 있다.
상기 제2 전극(170a) 상에는 상부 전극 콘택(172)이 더 구비될 수 있다. 상기 금속 배선(172)들 사이에는 상부 층간 절연막(174)이 더 구비될 수 있다. 또는, 상기 제2 전극(170a) 없이 동일 물질의 상부 전극 콘택(172)만으로도 목적한 소자구조를 구현할 수 있다.
상기 폴리이미드막 패턴(168a), 제2 전극(170a) 및 상부 전극 콘택(172)의 사이 공간을 매립하는 상부 층간 절연막(174)이 구비된다.
상기 상부 전극 콘택(172) 상에 상기 금속 배선(도시안됨)이 더 구비될 수 있다. 또한, 도시하지는 않았지만, 상기 트랜지스터의 소오스 영역과 접속하는 비트 라인이 더 구비될 수 있다.
본 실시예와 같이, 단위 셀 내에 억세스용 트랜지스터가 포함되는 경우에는 선택된 셀의 하부 전극에만 전압이 가해지므로 실시예 2와 같이 별도의 다이오드가 필요없다.
도 10 내지 도 14는 도 9의 비휘발성 유기물 저항 메모리 장치를 제조하는 방법을 나타내는 개략적인 단면도들이다.
도 10을 참조하면, 기판(150)을 마련한다. 상기 기판(150)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판 등과 같은 반도체 기판일 수 있다. 상기 기판(150)에 트렌치 소자 분리막(152)을 형성하여 액티브 영역과 필드 영역을 한정한다.
구체적으로, 상기 기판(150) 상에 패드 산화막과 질화막을 형성한 후, 패터 닝을 수행하여 상기 기판(150)의 표면을 부분적으로 노출시키는 패드 산화막 패턴과 질화막 패턴을 형성한다. 이어서, 상기 패드 산화막 패턴과 질화막 패턴을 마스크로 사용하여 식각함으로서 상기 기판(150)에 트렌치를 형성한다. 계속해서, 상기 트렌치를 형성할 때 상기 기판(150)에 가해진 손상 등을 보상하기 위한 공정을 수행한다. 이어서, 상기 트렌치 내부가 충분하게 매립되도록 매립 특성이 우수한 산화물의 박막을 형성한다. 상기 산화물의 박막은 주로 플라즈마 증대 화학기상증착(PECVD)을 수행하여 형성한다. 계속해서, 상기 질화막 패턴의 표면이 노출될 때까지 상기 산화물의 박막을 제거한다. 상기 산화물의 박막은 주로 화학기계적 연마를 수행하여 제거한다. 이어서, 상기 질화막 패턴과 패드 산화막 패턴을 제거한다. 상기 질화막 패턴과 패드 산화막 패턴은 주로 인산을 사용하는 식각 공정을 수행하여 제거한다. 그 결과, 상기 기판(150)의 트렌치에만 상기 산화물이 박막이 매립된 트렌치 소자 분리막(152)이 형성된다.
이어서, 상기 기판(150)에 게이트 산화막 및 게이트 도전막을 형성하고 이를 패터닝하여 게이트 산화막 패턴(154) 및 게이트 도전막 패턴(156)이 적층된 형태의 게이트(158)를 형성한다.
다음에, 상기 게이트(158) 양측의 기판 표면 아래로 불순물을 도핑함으로서 소오스/드레인 영역(160)을 형성한다. 상기 불순물 도핑은 이온 주입 공정을 수행함으로서 달성될 수 있다. 상기 공정을 통해 억세스 트랜지스터를 완성한다.
도 11을 참조하면, 상기 기판(150) 상에 화학 기상 증착 공정을 수행하여 층간 절연막(162)을 형성한다. 상기 층간 절연막(162)은 주로 산화물로 이루어진다. 본 실시예에서 형성할 수 있는 상기 층간 절연막(162)의 예로서는 비피에스지(BPSG : borophosphor silicate glass) 박막, 피에스지(PSG : phosphor silicate glass) 박막, 유에스지(USG : undoped silicate glass) 박막, 에스오지(SOG : spin on glass) 박막 등을 들 수 있다.
상기 반도체 기판(150) 상에 층간 절연막(162)을 형성한 후, 사진 식각 공정을 수행하여 상기 층간 절연막(162)에 상기 드레인 영역(160)을 노출시키는 개구부(164)를 형성한다.
구체적으로, 상기 층간 절연막(162) 상에 포토레지스트 패턴(도시되지 않음)을 형성한다. 이때, 상기 포토레지스트 패턴은 하부의 드레인 영역(160)이 위치하는 부위를 노출시킨다. 그리고, 상기 포토레지스트 패턴을 식각 마스크로 사용한 식각 공정을 수행하여 상기 노출된 부위의 층간 절연막(162)을 제거한다. 그 결과, 상기 드레인 영역(160)을 노출시키는 개구부(164)가 형성된다.
도 12를 참조하면, 상기 개구부(164)를 충분하게 매립하면서 상기 층간 절연막(162) 상에 도전막(도시안됨)을 형성한다. 상기 도전막으로 사용할 수 있는 도전 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn) 등을 들 수 있다. 이들은 단독으로서 사용하거나 둘 이상을 혼합하여 사용할 수 있다. 특히, 상기 티타늄과 티타늄 질화 물을 증착하여 장벽 금속막을 형성하고, 상기 개구부 내에 금속 물질을 매립하여 금속막을 형성하는 것이 바람직하다. 상기 도전막은 화학기상증착 공정 또는 물리기상증착 공정을 수행하여 형성할 수 있다.
다음에, 상기 층간 절연막(162)의 표면이 노출될 때까지 평탄화 공정을 수행하여 상기 도전막의 일부분을 제거한다. 상기 평탄화는 주로 화학기계적 연마를 통해 수행될 수 있다. 상기 평탄화를 수행함으로써 상기 개구부에는 제1 전극(166)이 형성된다.
도 13을 참조하면, 상기 제1 전극(166) 및 상기 기판(150) 상에 폴리이미드막(168)을 형성한다. 상기 폴리이미드막(168)은 10 내지 500Å의 두께를 갖도록 형성된다.
상기 폴리이미드막(168)을 형성하기 위하여, 우선 상기 제1 전극(166) 상에 폴리이미드 전구체를 스핀 코팅한다. 이 후, 상기 폴리이미드 전구체를 열처리함으로서 상기 폴리이미드 전구체를 이미드화한다. 상기 폴리이미드 전구체는 폴리아믹산을 포함한다. 그리고, 상기 열처리는 150 내지 450℃의 온도로 수행한다.
상기 폴리이미드막(168) 상에 통상의 반도체 제조 공정에서 사용되는 도전 물질을 증착시켜 제2 전극막(170)을 형성한다. 상기 제2 전극막(170)으로 사용할 수 있는 물질의 예로는 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔 라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 등을 들 수 있다. 상기 제2 전극막은 물리기상 증착법 또는 화학기상 증착법에 의해 형성할 수 있다.
도 14를 참조하면, 상기 제2 전극막(170) 및 폴리이미드막(168)을 패터닝함으로서 제2 전극(170a) 및 폴리이미드막 패턴(168a)을 형성한다. 이 때, 상기 폴리이미드막(168)은 패터닝되지 않아도 상관 없다. 다만, 상기 폴리이미드막(168)이 10 내지 500Å로 매우 얇기 때문에 상기 폴리이미드막(168)을 남기면서 상기 제2 전극막(170) 만을 레지듀나 스트링거 불량을 유발시키지 않으면서 패터닝하는 것이 용이하지 않으므로, 상기 폴리이미드막(168)까지 패터닝하는 것이다.
다음에, 도 9에 도시된 것과 같이, 상기 폴리이미드막 패턴(168a) 및 제2 전극(170)을 완전히 매립하는 상부 층간 절연막(174)를 형성한다.
이 후, 상기 상부 층간 절연막(174)에 상기 제2 전극(170a)의 일부분을 노출하는 콘택홀을 형성하고 상기 콘택홀 내부를 도전 물질로 채움으로서 상부 전극 콘택을 형성한다. 그러나, 상기 상부 전극 콘택을 형성하는 공정은 생략할 수도 있음을 알려둔다.
다음에, 도시하지는 않았지만, 상기 상부 전극 콘택과 전기적으로 접속하는 금속 배선을 형성한다.
비휘발성 유기물 저항 메모리 장치의 스위칭 특성
도 15는 본 발명에 따른 비휘발성 유기물 저항 메모리 장치의 스위칭 특성을 나타내는 그래프이다.
도 15를 참조하면, 비휘발성 유기물 저항 메모리 장치에서의 최초 저항(Initial resistance)은 고저항 (High resistance) 상태이다.
이 후, 제1 및 제2 전극에서 전압을 계속하여 증가시키면 a 지점까지는 이러한 고저항 상태를 유지하기 때문에 전류(I)가 거의 흐르지 않는다. 이 후, 상기 전압이 a에 도달하면, 스위칭이 일어나면서 갑자기 전류가 수 오더(Order) 이상 높게 증가하는 저저항(Low resistance) 상태가 된다.
상기와 같이 스위칭이 일어난 상태를 세트(Set)라 부르며 상기 저저항 상태를 세트 상태(Set state)라 부른다. 전압을 계속 증가하여 b로부터 c지점에 이르더라도 상기 세트 상태가 계속 유지된다.
상기와 같은 세트 상태에서 전원을 끊었다가 다시 전압을 증가시키면 전류는 o-d-c의 경로를 따라 증가한다. 즉, 저저항인 세트 상태에서 전원을 중단하더라도 계속 저저항 상태가 유지됨으로서 전원을 재공급할 시에는 최초부터 높은 전류가 흐르게 되는 것이다.
이러한 저저항 상태를 다시 고저항 상태로 복귀시키려면 반대의 극성(polarity)으로 전압을 걸어주면 된다. 즉, 음의 전압(Negative Bias)을 인가하면 e 지점까지는 저저항 모드로 동작하다가 f 지점에서 저항이 급격히 높아지는 스위칭이 일어나게 된다. 이 때의 스위칭을 리세트(Reset)이라 부르며 이 후의 고저항 상태를 리세트 상태(Reset state)라고 부른다. 이후 계속하여 음의 전압을 가하면 f-g까지 Reset 상태가 유지된다. 여기서 전원을 끊은 후 다시 재공급하여 양의 전압(positive bias)를 가해주면 상기 비휘발성 유기물 저항 메모리 장치는 고저항 상태를 유지하므로 o-a-b-c의 경로를 반복하게 된다.
따라서, Set 상태를 데이터 '0'으로, Reset 상태를 데이터 '1'로 규정할 때 그림 3의 a 지점의 전압 즉 세트 전압 (Vset) 이상을 인가하여 상기 비휘발성 유기물 저항 메모리 장치에 '0'을 쓸 수 있고, f 지점의 전압 즉 리세트 전압 (Vreset) 이하를 인가하여 상기 비휘발성 유기물 저항 메모리 장치에 '1'을 쓸 수 있다.
또한, 상기 0V 내지 세트 전압(Vset) 범위 내의 특정 전압을 상기 비휘발성 유기물 저항 메모리 장치에 인가하고, 상기 비휘발성 유기물 저항 메모리 장치로부터 측정되는 전류를 기준 전류와 비교함으로서 상기 비휘발성 유기물 저항 메모리 장치에 0 또는 1을 읽을 수 있다.
상기 비휘발성 유기물 저항 메모리 장치는 전원을 차단하더하도 0 또는 1의 상태가 그대로 유지된다.
비휘발성 유기물 저항 메모리 장치의 세트 및 리세트 특성 평가 1
도 16은 본 발명의 실시예 2에 따라 제조된 제1 시료 비휘발성 유기물 저항 메모리 장치에서의 세트 특성을 나타내는 그래프이고, 도 17은 상기 제1 시료 비휘발성 유기물 저항 메모리 장치에서의 리세트 특성을 나타내는 그래프이다.
도 16 및 도 17에서, 평가를 위하여 사용된 제1 시료 비휘발성 유기물 저항 메모리 장치는 다음과 같다.
제1 전극은 반도체 기판 상에 형성되어 있다. 상기 제1 전극은 물리 기상 증착 방법에 의해 증착된 알루미늄 박막으로 이루어진다. 상기 제1 전극은 1500Å의 두께를 갖는다. 그리고, 상기 제1 전극은 100㎛의 폭을 갖고 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 제1 전극의 패터닝은 100㎛ 폭의 오프닝을 갖는 메탈 쉐도우 마스크(metal shadow mask)를 통해 이루어진 것이다.
상기 제1 전극 상에는 폴리이미드막이 형성되어 있다. 상기 폴리이미드막은 상기 제1 전극의 상부면으로부터 200 내지 300Å 정도의 두께를 갖는다. 상기 폴리이미드막은 폴리아믹산을 스핀 코팅한 후 N2 분위기의 200℃ 하에서 45분간 큐어링함으로서 형성된 것이다.
상기 폴리이미드막 상에는 물리 기상 증착 방법에 의해 증착된 알루미늄 박막으로 이루어지는 제2 전극이 형성되어 있다. 상기 제2 전극은 1500Å의 두께를 갖는다. 그리고, 상기 제2 전극은 100㎛의 폭을 갖고 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다. 상기 제2 전극의 패터닝은 통상의 사진 및 식각 공정을 통해 이루어진 것이다.
따라서, 상기 제1 전극 및 제2 전극이 서로 교차하는 지점(cross point)에서 저항 메모리 장치로 동작하게 된다.
도 16을 참조하면, 상기 제1 시료 비휘발성 유기물 저항 메모리 장치를 사용하여 상기 전압을 양의 방향으로 상승시키면서 전류를 측정하였다. 이 때, 상기 제1 시료 비휘발성 유기물 저항 메모리 장치는 약 1.2V를 전 후하여 스위칭 특성을 보였다.
실험 중에 세트 전압(Vset)보다 높은 전압에서 저저항 상태가 유지되어 과도하게 전류가 흐르게 되면, 상기 제1 시료 비휘발성 유기물 저항 메모리 장치에 손 상을 줄 수 있다. 그러므로, 본 실험에서는 전류에 대한 제한 (Compliance)을 두어 일정 전류 이상은 흐르지 못하도록 하였다.
도 17을 참조하면, 상기 제1 시료 비휘발성 유기물 저항 메모리 장치를 사용하여 상기 전압을 음의 방향으로 하강시키면서 전류를 측정하였다. 이 때, 상기 시료 저항 메모리 장치는 약 -0.5V를 전 후하여 스위칭 특성을 보였다.
도 16 및 도 17의 결과와 같이, 폴리이미드막을 가변 저항체로 사용하고 상기 폴리이미드막 양측으로 사진 및 식각 공정을 통해 패터닝된 알루미늄 전극이 형성되어 있는 저항 메모리 장치에서 충분한 스위칭 특성을 확인할 수 있었다.
비휘발성 유기물 저항 메모리 장치의 세트 및 리세트 특성 평가 2
도 18은 실시예2 에 따라 제조된 제2 시료 비휘발성 유기물 저항 메모리 장치에서의 세트 특성을 나타내는 그래프이고, 도 19는 상기 제2 시료 비휘발성 유기물 저항 메모리 장치에서의 리세트 특성을 나타내는 그래프이다.
본 실험에서 사용된 제2 시료 비휘발성 유기물 저항 메모리 장치는 제1 및 제2 전극의 선폭이 상기 제1 시료 비휘발성 유기물 저항 메모리 장치에 비해 작다. 또한, 상기 제1 및 제2 전극을 서로 다른 금속으로 사용하였다.
평가를 위하여 사용된 제2 시료 비휘발성 유기물 저항 메모리 장치는 다음과 같다.
제1 전극은 반도체 기판 상에 형성되어 있다. 상기 제1 전극은 물리 기상 증착 방법에 의해 증착된 600Å 두께의 이리듐 박막으로 이루어진다. 상기 제1 전극 은 0.3㎛의 폭을 갖고 제1 방향으로 연장되는 라인 형상을 갖는다. 상기 제1 전극의 패터닝은 통상의 사진 및 식각 공정을 통해 이루어진 것이다.
상기 제1 전극 상에는 폴리이미드막이 구비된다. 상기 폴리이미드막은 상기 제1 전극의 상부면으로부터 200 내지 300Å 정도의 두께를 갖도록 형성되어 있다. 상기 폴리이미드막은 폴리아믹산을 스핀 코팅한 후 N2 분위기의 200℃ 하에서 45분간 큐어링함으로서 형성된 것이다.
상기 폴리이미드막 상에는 물리 기상 증착 방법에 의해 증착된 알루미늄 박막으로 이루어지는 제2 전극이 구비되어 있다. 상기 제2 전극은 0.3㎛의 폭을 갖고 상기 제1 방향과 수직한 제2 방향으로 연장되는 라인 형상을 갖는다.
따라서, 상기 제1 전극 및 제2 전극이 서로 교차하는 지점(cross point)에서 비휘발성 유기물 저항 메모리 장치로 동작하게 된다.
도 18을 참조하면, 상기한 제2 시료 비휘발성 유기물 저항 메모리 장치를 사용하여 상기 전압을 양의 방향으로 상승시키면서 전류를 측정하였다. 상기 제2 시료 비휘발성 유기물 저항 메모리 장치는 약 2.0V를 전 후하여 스위칭 특성을 보였다.
세트 전압(Vset)보다 높은 전압에서 저저항 상태가 유지되어 과도하게 전류가 흐르게 되는 경우, 상기 제2 시료 비휘발성 유기물 저항 메모리 장치에 손상을 줄 수 있다. 그러므로, 본 실험에서는 전류에 대한 제한 (Compliance)을 두어 일정 전류 이상은 흐르지 못하도록 하였다.
도 19를 참조하면, 상기한 비휘발성 유기물 저항 메모리 장치를 사용하여 상 기 전압을 음의 방향으로 하강시키면서 전류를 측정하였다. 상기 제2 시료 비휘발성 유기물 저항 메모리 장치는 약 -0.7V를 전 후하여 스위칭 특성을 보였다.
도 18 및 19에서, 상기 제1 및 제2 전극의 선폭이 0.3㎛ 수준으로 감소되더라도 충분한 스위칭 특성을 확인할 수 있었다.
상기 비휘발성 유기물 저항 메모리 장치의 세트 및 리세트 특성 평가1 및 2에서 보여지듯이, 전극의 종류가 달라지더라도 폴리이미드가 가변 저항체로서 충분한 기능을 함을 알 수 있다. 그러므로, 상기 가변 저항체로서 폴리이미드를 사용하는 경우에는 특수한 전극을 사용하지 않고도 비휘발성 유기물 저항 메모리 장치를 구현할 수 있다.
비휘발성 유기물 저항 메모리 장치의 세트 및 리세트 반복 수행 실험
도 20은 상기 제1 시료 저항 메모리 장치에서 세트 및 리세트를 반복 수행하여 각각 저항의 변화를 나타내는 그래프이다.
도 20을 참조하면, 상기 제1 시료 비휘발성 유기물 저항 메모리 장치에 약 35회에 걸쳐 세트 및 리세트를 반복하여 수행하면서 저항값을 측정하였다. 이 때, 상기 세트 및 리세트 상태에서의 저항값이 약 4 오더(orders) 이상의 차이를 보여주고 있다. 그러므로, 메모리 장치에서 요구하는 충분한 센싱 마진을 갖는 것으로 확인되었다.
상술한 바와 같이 본 발명에 의하면, 열적, 화학적 안정성이 우수하여 신뢰 성 및 내구성이 매우 높은 비휘발성 유기물 저항 메모리 장치를 구현할 수 있다. 또한, 상기 비휘발성 유기물 저항 메모리 장치는 스위칭 특성이 우수하여 양호한 동작 특성을 갖는다. 더구나, 상기 비휘발성 유기물 저항 메모리 장치는 간단한 공정을 통해 구현할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (25)
- 제1 전극;제2 전극; 및상기 제1 전극 및 제2 전극 사이에 개재되고, 상기 제1 전극과 상기 제2 전극 사이의 전위차에 의해 저항이 가변될 수 있는 두께를 갖는 폴리이미드막을 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제1항에 있어서, 상기 제1 전극 및 제2 전극 각각은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제2항에 있어서, 상기 제1 전극 및 제2 전극 각각은 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr) 및 아연(Zn)으로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제1항에 있어서, 상기 폴리이미드막은 10 내지 500Å의 두께를 갖는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제1항에 있어서, 상기 제 1 전극은 불순물 영역을 구비한 반도체 기판 상의 층간 절연막 내에 형성되고 상기 불순물 영역과 전기적으로 연결된 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제5항에 있어서, 상기 기판에는 억세스 트랜지스터가 구비되고, 상기 불순물 영역은 상기 억세스 트랜지스터의 드레인인 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 기판 상에 제1 전극을 형성하는 단계;상기 제1 전극 상에 폴리이미드막을 형성하는 단계; 및상기 폴리이미드막 상에 제2 전극을 형성하는 단계를 포함하고,상기 폴리이미드막은 상기 제1 전극과 상기 제2 전극 사이의 전위차에 의해 저항이 가변될 수 있는 두께를 갖는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 제1 전극 및 제2 전극 각각은 금속, 금속 질화물, 도핑된 반도체 물질 중에 적어도 하나의 물질을 증착시켜 형성하는 것을 특징으로 하 는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 제1 전극 및 제2 전극 각각은 각각은 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn)으로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 제1 전극을 형성하는 단계는,반도체 기판에 불순물을 도핑하여 불순물 영역을 형성하는 단계;상기 반도체 기판 상에 상기 불순물 영역을 노출시키는 개구부를 갖는 층간 절연막을 형성하는 단계; 및상기 개구부에 도전 물질을 매립시켜 플러그 형상의 제1 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법
- 제7항에 있어서, 상기 폴리이미드막을 형성하는 단계는,상기 제1 전극 상에 폴리이미드 전구체를 스핑 코팅하는 단계; 및상기 폴리이미드 전구체를 열처리함으로서 상기 폴리이미드 전구체를 이미드 화하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 폴리이미드 전구체는 폴리아믹산을 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 열처리는 150 내지 450℃의 온도로 수행하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 폴리이미드막은 10 내지 500Å의 두께로 형성하는 것 을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 상기 제1 전극을 형성하는 단계는,기판 상에 도전막을 증착하는 단계; 및상기 도전막이 상기 기판을 가로지르는 제1 방향으로 연장되는 라인 형상이 되도록 패터닝하는 단계를 포함하고,상기 제2 전극을 형성하는 단계는,상기 폴리이미드막 상에 도전막을 증착하는 단계; 및상기 도전막이 상기 제1 방향과 일정 각도를 갖는 제2 방향으로 연장되는 라인 형상이 되도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기 물 저항 메모리 장치의 제조 방법.
- 제15항에 있어서, 상기 제1 전극 및 제2 전극 중 어느 하나의 전극과 전기적으로 연결되는 다이오드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제7항에 있어서, 기판 상에 상기 저항 메모리 장치를 억세스하기 위한 모오스 트랜지스터를 형성하는 단계를 더 포함하고,상기 제1 전극은 상기 모오스 트랜지스터의 드레인 영역과 전기적으로 접속하도록 형성하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 기판 상에 형성되고 제1 방향으로 연장되는 라인 형상을 갖는 제1 전극;상기 제1 전극을 감싸며 상부면이 평탄한 형태를 갖는 폴리이미드막; 및상기 폴리이미드막 상에 형성되고 상기 제1 방향과 일정 각도를 갖는 제2 방향으로 연장되는 라인 형상을 갖는 제2 전극을 포함하는 비휘발성 유기물 저항 메모리 장치.
- 제18항에 있어서, 상기 제1 전극 및 제2 전극 각각은 금속, 금속 질화물, 도핑된 반도체 물질 또는 이들이 적층된 구조를 갖는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제18항에 있어서, 상기 폴리이미드막은 상기 제1 전극의 상부면으로부터 10 내지 500Å의 두께를 갖는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 제18항에 있어서, 상기 제1 전극 및 제2 전극 중 어느 하나의 전극과 전기적으로 연결되는 다이오드를 더 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치.
- 기판 상에 제1 방향으로 연장되는 라인 형상을 갖는 제1 전극을 형성하는 단계;상기 제1 전극을 감싸며 평탄한 상부면을 갖는 폴리이미드막을 형성하는 단계; 및상기 폴리이미드막 상에 상기 제1 방향과 일정 각도를 갖는 제2 방향으로 연장되는 라인 형상을 갖는 제2 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제22항에 있어서, 상기 폴리이미드막을 형성하는 단계는,상기 제1 전극 상에 폴리이미드 전구체를 스핑 코팅하는 단계; 및상기 폴리이미드 전구체를 열처리함으로서 상기 폴리이미드 전구체를 이미드 화하는 단계를 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제22항에 있어서, 상기 폴리이미드막은 상기 제1 전극의 상부면으로부터 10 내지 500Å의 두께를 갖도록 형성하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
- 제22항에 있어서, 상기 제1 전극 및 제2 전극 중 어느 하나의 전극과 전기적으로 연결되는 다이오드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 유기물 저항 메모리 장치의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080662A KR100630437B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 |
| US11/465,040 US20070045615A1 (en) | 2005-08-31 | 2006-08-16 | Non-volatile organic resistance random access memory device and method of manufacturing the same |
| JP2006232434A JP2007067408A (ja) | 2005-08-31 | 2006-08-29 | 非揮発性有機抵抗メモリ素子及びその製造方法 |
| CNA2006101266099A CN1925185A (zh) | 2005-08-31 | 2006-08-30 | 非易失性有机阻抗随机存取存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080662A KR100630437B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100630437B1 true KR100630437B1 (ko) | 2006-10-02 |
Family
ID=37622705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080662A KR100630437B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20070045615A1 (ko) |
| JP (1) | JP2007067408A (ko) |
| KR (1) | KR100630437B1 (ko) |
| CN (1) | CN1925185A (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768016B2 (en) | 2008-02-11 | 2010-08-03 | Qimonda Ag | Carbon diode array for resistivity changing memories |
| US7894253B2 (en) | 2006-10-27 | 2011-02-22 | Qimonda Ag | Carbon filament memory and fabrication method |
| US7915603B2 (en) | 2006-10-27 | 2011-03-29 | Qimonda Ag | Modifiable gate stack memory element |
| US8030637B2 (en) | 2006-08-25 | 2011-10-04 | Qimonda Ag | Memory element using reversible switching between SP2 and SP3 hybridized carbon |
| KR101570605B1 (ko) * | 2014-05-23 | 2015-11-20 | 한양대학교 산학협력단 | 저항 메모리 소자에서 전극 생성 방법 |
| KR20200100232A (ko) * | 2019-02-15 | 2020-08-26 | 한국화학연구원 | 에너지 고 효율이 가능한 ReRAM의 제조 방법 |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7768812B2 (en) | 2008-01-15 | 2010-08-03 | Micron Technology, Inc. | Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices |
| US7961507B2 (en) * | 2008-03-11 | 2011-06-14 | Micron Technology, Inc. | Non-volatile memory with resistive access component |
| US8034655B2 (en) | 2008-04-08 | 2011-10-11 | Micron Technology, Inc. | Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays |
| US8211743B2 (en) * | 2008-05-02 | 2012-07-03 | Micron Technology, Inc. | Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes |
| US8114468B2 (en) | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
| US8134137B2 (en) | 2008-06-18 | 2012-03-13 | Micron Technology, Inc. | Memory device constructions, memory cell forming methods, and semiconductor construction forming methods |
| US9343665B2 (en) * | 2008-07-02 | 2016-05-17 | Micron Technology, Inc. | Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array |
| JP5702725B2 (ja) * | 2008-10-08 | 2015-04-15 | ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガンＴｈｅ Ｒｅｇｅｎｔｓ Ｏｆ Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ Ｏｆ Ｍｉｃｈｉｇａｎ | 調整可能な抵抗を備えたシリコン系ナノスケール抵抗素子 |
| WO2010048127A2 (en) * | 2008-10-20 | 2010-04-29 | The Regents Of The University Of Michigan | A silicon based nanoscale crossbar memory |
| US20110156012A1 (en) * | 2009-11-12 | 2011-06-30 | Sony Corporation | Double layer hardmask for organic devices |
| US8411477B2 (en) | 2010-04-22 | 2013-04-02 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8427859B2 (en) | 2010-04-22 | 2013-04-23 | Micron Technology, Inc. | Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells |
| US8289763B2 (en) | 2010-06-07 | 2012-10-16 | Micron Technology, Inc. | Memory arrays |
| US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
| US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
| US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
| US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| CN103081093B (zh) | 2010-06-11 | 2015-06-03 | 科洛斯巴股份有限公司 | 存储器件的柱结构以及方法 |
| US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
| US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
| US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
| US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
| US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
| US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
| US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
| US8351242B2 (en) | 2010-09-29 | 2013-01-08 | Micron Technology, Inc. | Electronic devices, memory devices and memory arrays |
| US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
| US8759809B2 (en) | 2010-10-21 | 2014-06-24 | Micron Technology, Inc. | Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer |
| US8526213B2 (en) | 2010-11-01 | 2013-09-03 | Micron Technology, Inc. | Memory cells, methods of programming memory cells, and methods of forming memory cells |
| US8796661B2 (en) | 2010-11-01 | 2014-08-05 | Micron Technology, Inc. | Nonvolatile memory cells and methods of forming nonvolatile memory cell |
| US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
| USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
| US9454997B2 (en) | 2010-12-02 | 2016-09-27 | Micron Technology, Inc. | Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells |
| US8431458B2 (en) | 2010-12-27 | 2013-04-30 | Micron Technology, Inc. | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells |
| US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
| US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
| US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
| US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
| US8791447B2 (en) | 2011-01-20 | 2014-07-29 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US8488365B2 (en) | 2011-02-24 | 2013-07-16 | Micron Technology, Inc. | Memory cells |
| JP5674520B2 (ja) | 2011-03-24 | 2015-02-25 | 株式会社東芝 | 有機分子メモリの製造方法 |
| US8537592B2 (en) | 2011-04-15 | 2013-09-17 | Micron Technology, Inc. | Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells |
| US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
| US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
| US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
| US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
| US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
| US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
| US9252191B2 (en) | 2011-07-22 | 2016-02-02 | Crossbar, Inc. | Seed layer for a p+ silicon germanium material for a non-volatile memory device and method |
| US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| JP5657492B2 (ja) | 2011-09-01 | 2015-01-21 | 株式会社東芝 | 分子メモリ装置の製造方法 |
| US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
| US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
| US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
| US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
| US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
| JP2014027183A (ja) | 2012-07-27 | 2014-02-06 | Toshiba Corp | 不揮発性記憶装置 |
| JP2014027185A (ja) * | 2012-07-27 | 2014-02-06 | Toshiba Corp | 不揮発性記憶装置 |
| US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
| US9741765B1 (en) | 2012-08-14 | 2017-08-22 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
| US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
| US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
| US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
| US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
| US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
| US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
| US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
| US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
| US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
| US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
| DE102016117389B4 (de) * | 2015-11-20 | 2020-05-28 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterchip und Verfahren zur Herstellung eines Leistungshalbleiterchips und Leistungshalbleitereinrichtung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030156468A1 (en) | 2002-02-20 | 2003-08-21 | Campbell Kristy A. | Resistance variable 'on' memory |
| JP2004260162A (ja) | 2003-02-27 | 2004-09-16 | Sharp Corp | Ｒｒａｍアレイの製造方法及びｒｒａｍ |
| JP2005203463A (ja) | 2004-01-14 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置 |
| US20050270442A1 (en) | 2004-05-20 | 2005-12-08 | Yang Yang | Nanoparticle-polymer bistable devices |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4359414A (en) * | 1972-12-22 | 1982-11-16 | E. I. Du Pont De Nemours And Company | Insulative composition for forming polymeric electric current regulating junctions |
| NO309500B1 (no) * | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| JP2004513513A (ja) * | 2000-10-31 | 2004-04-30 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 有機物双安定デバイス及び有機物メモリセル |
| US6855977B2 (en) * | 2001-05-07 | 2005-02-15 | Advanced Micro Devices, Inc. | Memory device with a self-assembled polymer film and method of making the same |
| US6858862B2 (en) * | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US7274035B2 (en) * | 2003-09-03 | 2007-09-25 | The Regents Of The University Of California | Memory devices based on electric field programmable films |
| DE102004004047B3 (de) * | 2004-01-27 | 2005-09-08 | Infineon Technologies Ag | Resistiv arbeitender Speicher für Low-Voltage-Anwendungen |
| KR101114770B1 (ko) * | 2004-12-24 | 2012-03-05 | 삼성전자주식회사 | 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자 |
| US20060231889A1 (en) * | 2005-04-13 | 2006-10-19 | Tupei Chen | Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles |
-
2005
- 2005-08-31 KR KR1020050080662A patent/KR100630437B1/ko not_active IP Right Cessation
-
2006
- 2006-08-16 US US11/465,040 patent/US20070045615A1/en not_active Abandoned
- 2006-08-29 JP JP2006232434A patent/JP2007067408A/ja active Pending
- 2006-08-30 CN CNA2006101266099A patent/CN1925185A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030156468A1 (en) | 2002-02-20 | 2003-08-21 | Campbell Kristy A. | Resistance variable 'on' memory |
| JP2004260162A (ja) | 2003-02-27 | 2004-09-16 | Sharp Corp | Ｒｒａｍアレイの製造方法及びｒｒａｍ |
| JP2005203463A (ja) | 2004-01-14 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置 |
| US20050270442A1 (en) | 2004-05-20 | 2005-12-08 | Yang Yang | Nanoparticle-polymer bistable devices |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8030637B2 (en) | 2006-08-25 | 2011-10-04 | Qimonda Ag | Memory element using reversible switching between SP2 and SP3 hybridized carbon |
| US7894253B2 (en) | 2006-10-27 | 2011-02-22 | Qimonda Ag | Carbon filament memory and fabrication method |
| US7915603B2 (en) | 2006-10-27 | 2011-03-29 | Qimonda Ag | Modifiable gate stack memory element |
| US8097872B2 (en) | 2006-10-27 | 2012-01-17 | Rising Silicon, Inc. | Modifiable gate stack memory element |
| US7768016B2 (en) | 2008-02-11 | 2010-08-03 | Qimonda Ag | Carbon diode array for resistivity changing memories |
| KR101570605B1 (ko) * | 2014-05-23 | 2015-11-20 | 한양대학교 산학협력단 | 저항 메모리 소자에서 전극 생성 방법 |
| KR20200100232A (ko) * | 2019-02-15 | 2020-08-26 | 한국화학연구원 | 에너지 고 효율이 가능한 ReRAM의 제조 방법 |
| KR102226767B1 (ko) * | 2019-02-15 | 2021-03-11 | 한국화학연구원 | 에너지 고 효율이 가능한 ReRAM의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1925185A (zh) | 2007-03-07 |
| JP2007067408A (ja) | 2007-03-15 |
| US20070045615A1 (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100630437B1 (ko) | 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법 | |
| US8129706B2 (en) | Structures and methods of a bistable resistive random access memory | |
| KR101860508B1 (ko) | 2 단자 저항성 스위칭 디바이스 구조 및 제조 방법 | |
| US8723154B2 (en) | Integration of an amorphous silicon resistive switching device | |
| KR101699769B1 (ko) | 저항 메모리 소자 및 그 형성방법 | |
| US7994557B2 (en) | Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same | |
| US7642539B2 (en) | Thin film fuse phase change cell with thermal isolation pad and manufacturing method | |
| US20110096595A1 (en) | Semiconductor memory device and operation method thereof | |
| US20150221865A1 (en) | Variable resistance element and method for producing variable resistance element | |
| JPWO2008126166A1 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| KR20100078943A (ko) | 저항성 램 소자의 제조방법 | |
| CN103210491B (zh) | 非易失性存储装置的制造方法 | |
| US9601692B1 (en) | Hetero-switching layer in a RRAM device and method | |
| KR100675278B1 (ko) | 산소 장벽막으로 덮여진 상변화 기억 셀들을 갖는 반도체소자들, 이를 채택하는 전자 시스템들 및 이를 제조하는방법들 | |
| WO2016203751A1 (ja) | 整流素子、スイッチング素子および整流素子の製造方法 | |
| US8084770B2 (en) | Test structures for development of metal-insulator-metal (MIM) devices | |
| US7569909B2 (en) | Phase change memory devices and methods for manufacturing the same | |
| CN109728163B (zh) | 一种阻变存储器及其制造方法 | |
| US8039831B2 (en) | Electronic device containing semiconductor polymers and corresponding manufacturing process | |
| US20230284540A1 (en) | Resistive memory device with ultra-thin barrier layer and methods of forming the same | |
| JP5407864B2 (ja) | 抵抗変化素子および半導体記憶装置 | |
| KR20110075897A (ko) | 비휘발성 유기 메모리 소자 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |